JP2011526094A5 - - Google Patents

Claims (24)

1. アップリンク信号を送信する方法であって、前記アップリンク信号は、転送ブロックのデータおよび制御情報の両方を含み、前記方法は、
   チャネル符号化された制御情報を生成するために、前記制御情報の符号化されたシンボルの数に基づいて前記制御情報をチャネル符号化することを含み、
   前記制御情報の符号化されたシンボルの数は、以下の式
   
   を用いて決定され、ここで、
   Ｑ’は、前記制御情報の前記符号化されたシンボルの数であり、
   Ｏは、前記制御情報のペイロードサイズであり、
   
   は、同一の転送ブロックに対する初期物理アップリンク共有チャネル（ＰＵＳＣＨ）送信のためのサブフレーム毎のＳＣ−ＦＤＭＡシンボルの数であり、
   
   は、同一の転送ブロックに対する前記初期ＰＵＳＣＨ送信のためのスケジューリングされた帯域幅であり、
   
   はオフセット値であり、
   ｒは、同一の転送ブロックに対するコードブロック番号であり、Ｋ_ｒは、コードブロック番号ｒ内のビットの数であり、Ｃは、コードブロックの総数であり、
   前記制御情報は、チャネル品質制御情報、ランク指標、およびａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＡＣＫ）／ｎｅｇａｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＮＡＣＫ）情報のうちの１つである、方法。
2. チャネル符号化されたデータを生成するために前記アップリンク信号のデータをチャネル符号化することと、
   前記アップリンク信号を生成するために前記チャネル符号化された制御情報および前記チャネル符号化されたデータをチャネルインターリーブすることと、
   前記アップリンク信号を送信することと
   をさらに含む、請求項１に記載の方法。
3. 前記チャネル品質制御情報は、チャネル品質情報（ＣＱＩ）およびプリコーディングマトリクスインジケータ（ＰＭＩ）のうちの少なくとも１つを含む、請求項１に記載の方法。
4. 前記チャネル品質制御情報のペイロードサイズは、前記チャネル品質制御情報に加えられたＣｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ（ＣＲＣ）のサイズを含む、請求項１に記載の方法。
5. 同一の転送ブロックに対するパラメータと、同一の転送ブロックに対する初期ＰＵＳＣＨ送信のためのリソースとをメモリまたはキャッシュから取り出すことをさらに含む、請求項１に記載の方法。
6. 前記アップリンク信号は、同一の転送ブロックに対する非初期ＰＵＳＣＨ送信を含む、請求項１に記載の方法。
7. 受信されたアップリンク信号を処理する方法であって、前記アップリンク信号は、転送ブロックのデータおよび制御情報の両方を含み、前記方法は、
   前記制御情報を生成するために、前記制御情報の符号化されたシンボルの数に基づいて、前記アップリンク信号のチャネル符号化された制御情報をチャネル復号化することを含み、
   前記制御情報の符号化されたシンボルの数は、以下の式
   
   を用いて決定され、ここで、
   Ｑ’は、前記制御情報の前記符号化されたシンボルの数であり、
   Ｏは、前記制御情報のペイロードサイズであり、
   
   は、同一の転送ブロックに対する初期物理アップリンク共有チャネル（ＰＵＳＣＨ）送信のためのサブフレーム毎のＳＣ−ＦＤＭＡシンボルの数であり、
   
   は、同一の転送ブロックに対する前記初期ＰＵＳＣＨ送信のためのスケジューリングされた帯域幅であり、
   
   はオフセット値であり、
   ｒは、同一の転送ブロックに対するコードブロック番号であり、Ｋ_ｒは、コードブロック番号ｒ内のビットの数であり、Ｃは、コードブロックの総数であり、
   前記制御情報は、チャネル品質制御情報、ランク指標、およびａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＡＣＫ）／ｎｅｇａｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＮＡＣＫ）情報のうちの１つである、方法。
8. 前記アップリンク信号を受信することと、
   前記チャネル符号化された制御情報およびチャネル符号化されたデータを生成するために前記アップリンク信号をチャネルデインターリーブすることと、
   前記データを生成するために前記チャネル符号化されたデータをチャネル復号化することと
   をさらに含む、請求項７に記載の方法。
9. 前記チャネル品質制御情報は、チャネル品質情報（ＣＱＩ）およびプリコーディングマトリクスインジケータ（ＰＭＩ）のうちの少なくとも１つを含む、請求項７に記載の方法。
10. 前記チャネル品質制御情報のペイロードサイズは、前記チャネル品質制御情報に加えられたＣｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ（ＣＲＣ）のサイズを含む、請求項７に記載の方法。
11. 同一の転送ブロックに対するパラメータと、同一の転送ブロックに対する初期ＰＵＳＣＨ送信のためのリソースとをメモリまたはキャッシュから取り出すことをさらに含む、請求項７に記載の方法。
12. 前記アップリンク信号は、同一の転送ブロックに対する非初期ＰＵＳＣＨ送信を含む、請求項７に記載の方法。
13. アップリンク信号を送信するように構成された装置であって、前記アップリンク信号は、転送ブロックのデータおよび制御情報の両方を含み、前記装置は、
    ＲＦユニットと、
    メモリと、
    前記ＲＦユニットと前記メモリとに動作可能に接続されたプロセッサと
    を含み、前記プロセッサは、チャネル符号化された制御情報を生成するために、前記制御情報の符号化されたシンボルの数に基づいて前記制御情報をチャネル符号化するように構成され、
    前記制御情報の符号化されたシンボルの数は、以下の式
    
    を用いて決定され、ここで、
    Ｑ’は、前記制御情報の前記符号化されたシンボルの数であり、
    Ｏは、前記制御情報のペイロードサイズであり、
    
    は、同一の転送ブロックに対する初期物理アップリンク共有チャネル（ＰＵＳＣＨ）送信のためのサブフレーム毎のＳＣ−ＦＤＭＡシンボルの数であり、
    
    は、同一の転送ブロックに対する前記初期ＰＵＳＣＨ送信のためのスケジューリングされた帯域幅であり、
    
    はオフセット値であり、
    ｒは、同一の転送ブロックに対するコードブロック番号であり、Ｋ_ｒは、コードブロック番号ｒ内のビットの数であり、Ｃは、コードブロックの総数であり、
    前記制御情報は、チャネル品質制御情報、ランク指標、およびａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＡＣＫ）／ｎｅｇａｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＮＡＣＫ）情報のうちの１つである、装置。
14. 前記プロセッサは、
    チャネル符号化されたデータを生成するために前記アップリンク信号のデータをチャネル符号化することと、
    前記アップリンク信号を生成するために前記チャネル符号化された制御情報および前記チャネル符号化されたデータをチャネルインターリーブすることと、
    前記アップリンク信号を送信することと
    を行うようにさらに構成される、請求項１３に記載の装置。
15. 前記チャネル品質制御情報は、チャネル品質情報（ＣＱＩ）およびプリコーディングマトリクスインジケータ（ＰＭＩ）のうちの少なくとも１つを含む、請求項１３に記載の装置。
16. 前記チャネル品質制御情報のペイロードサイズは、前記チャネル品質制御情報に加えられたＣｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ（ＣＲＣ）のサイズを含む、請求項１３に記載の装置。
17. 前記プロセッサは、
    同一の転送ブロックに対するパラメータと、同一の転送ブロックに対する初期ＰＵＳＣＨ送信のためのリソースとをメモリまたはキャッシュから取り出すようにさらに構成される、請求項１３に記載の装置。
18. 前記アップリンク信号は、同一の転送ブロックに対する非初期ＰＵＳＣＨ送信を含む、請求項１３に記載の装置。
19. 受信されたアップリンク信号を処理するように構成された装置であって、前記アップリンク信号は、転送ブロックのデータおよび制御情報の両方を含み、前記装置は、
    ＲＦユニットと、
    メモリと、
    前記ＲＦユニットと前記メモリとに動作可能に接続されたプロセッサと
    を含み、前記プロセッサは、
    前記制御情報を生成するために、前記制御情報の符号化されたシンボルの数に基づいて、前記アップリンク信号のチャネル符号化された制御情報をチャネル復号化するように構成され、
    前記制御情報の符号化されたシンボルの数は、以下の式
    
    を用いて決定され、ここで、
    Ｑ’は、前記制御情報の前記符号化されたシンボルの数であり、
    Ｏは、前記制御情報のペイロードサイズであり、
    
    は、同一の転送ブロックに対する初期物理アップリンク共有チャネル（ＰＵＳＣＨ）送信のためのサブフレーム毎のＳＣ−ＦＤＭＡシンボルの数であり、
    
    は、同一の転送ブロックに対する前記初期ＰＵＳＣＨ送信のためのスケジューリングされた帯域幅であり、
    
    はオフセット値であり、
    ｒは、同一の転送ブロックに対するコードブロック番号であり、Ｋ_ｒは、コードブロック番号ｒ内のビットの数であり、Ｃは、コードブロックの総数であり、
    前記制御情報は、チャネル品質制御情報、ランク指標、およびａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＡＣＫ）／ｎｅｇａｔｉｖｅ ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔ（ＮＡＣＫ）情報のうちの１つである、装置。
20. 前記プロセッサは、
    前記アップリンク信号を受信することと、
    前記チャネル符号化された制御情報およびチャネル符号化されたデータを生成するために前記アップリンク信号をチャネルデインターリーブすることと、
    前記データを生成するために前記チャネル符号化されたデータをチャネル復号化することと
    を行うようにさらに構成される、請求項１９に記載の装置。
21. 前記チャネル品質制御情報は、チャネル品質情報（ＣＱＩ）およびプリコーディングマトリクスインジケータ（ＰＭＩ）のうちの少なくとも１つを含む、請求項１９に記載の装置。
22. 前記チャネル品質制御情報のペイロードサイズは、前記チャネル品質制御情報に加えられたＣｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ（ＣＲＣ）のサイズを含む、請求項１９に記載の装置。
23. 前記プロセッサは、
    同一の転送ブロックに対するパラメータと、同一の転送ブロックに対する初期ＰＵＳＣＨ送信のためのリソースとをメモリまたはキャッシュから取り出すようにさらに構成される、請求項１９に記載の装置。
24. 前記アップリンク信号は、同一の転送ブロックに対する非初期ＰＵＳＣＨ送信を含む、請求項１９に記載の装置。