JP2011526041A - 高速回転演算を行うためのシステム及び方法 - Google Patents

高速回転演算を行うためのシステム及び方法 Download PDF

Info

Publication number
JP2011526041A
JP2011526041A JP2011516455A JP2011516455A JP2011526041A JP 2011526041 A JP2011526041 A JP 2011526041A JP 2011516455 A JP2011516455 A JP 2011516455A JP 2011516455 A JP2011516455 A JP 2011516455A JP 2011526041 A JP2011526041 A JP 2011526041A
Authority
JP
Japan
Prior art keywords
data
coordinate
processor
vector
rotation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011516455A
Other languages
English (en)
Other versions
JP5607040B2 (ja
Inventor
クリシバサン、シャンカー
プロンケ、エリッチ・ジェイムズ
コドレスキュ、ルシアン
ジェング、マオ
ガースキ、レミ・ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011526041A publication Critical patent/JP2011526041A/ja
Application granted granted Critical
Publication of JP5607040B2 publication Critical patent/JP5607040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/16Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905Exception handling
    • G06F7/4991Overflow or underflow
    • G06F7/49921Saturation, i.e. clipping the result to a minimum or maximum value
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/768Data position reversal, e.g. bit reversal, byte swapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Advance Control (AREA)

Abstract

高速回転演算を行うためのシステム及び方法が開示される。特定の実施形態においては、方法は、単一の命令を実行することを含む。方法は、第1の座標及び第2の座標を示す第1のデータを受信することと、90度の倍数の組から選択された第1の回転値を示す第1の制御値を受信することと、第1の回転値だけ回転された第1のデータに対応する出力データを書き込むこと、とを含む。

Description

本開示は、概して、高速回転演算を行うことに関するものである。
技術の進歩の結果、より小型でかつより強力な計算デバイスが生み出されてきている。例えば、現在では、小型かつ軽量で、ユーザが簡単に持ち運べる無線計算デバイス、例えば、携帯式の無線電話、パーソナルデジタルアシスタント(PDA)、及びページングデバイス、を含む様々な携帯式のパーソナル計算デバイスが存在する。より具体的には、携帯電話、IP電話、等の携帯式無線電話は、無線ネットワークを通じて音声及びデータパケットを通信することができる。
無線リンクを通じて通信されたデータを受信することは、データ復号機能を含む。データ復号機能は、乗算演算を用いる1つ以上のベクトル回転演算(vector rotation operation)を含むことができる。例えば、無線データは、複素値、例えば、同相成分及び直交成分、を有するベクトル間での角変位を含む一連のシンボルとして符号化することができる。該シンボルからデータを取り出すことは、例えば、復号中に累積位相(accumulated phase)を補償するために、ベクトルを回転させることを要求することがある。該ベクトル演算は、特にポータブルデバイスにおける限られた処理リソースを消費することがある。
高速ベクトル回転演算を行うためのシステム及び方法が開示される。端点座標データによって特定されたベクトルは、1つ以上の制御値を介して指定された回転度又は角変位度だけ座標原点の周囲を回転させることができる。開示される実施形態は、例えばモデムデバイス又はプロセッサにおいて無線データを符号化又は復号させることと関係させて、又はその他のアプリケーションと関係させて動作することができる。
特定の実施形態においては、プロセッサにおいて単一のベクトル回転命令を実行することを含む方法が開示される。単一のベクトル回転命令は、第1の座標及び第2の座標を示す第1のデータを受信することと、90度の倍数の組から選択された第1の回転値を示す第1の制御値を受信することと、出力データをデータ記憶素子に書き込むこと、とを含み、出力データは、第1の回転値だけ回転された第1のデータに対応する。
他の特定の実施形態においては、制御値に応答して第1の座標データ及び第2の座標データを選択的にスワップ(swap)するための手段を含むプロセッサが開示される。プロセッサは、第1の座標データをネゲート(negate)して第1のネゲートされた座標データを生成し及び第2の座標データをネゲートして第2のネゲートされた座標データを生成するための手段も含む。プロセッサは、制御値に応答して第1の座標データ又は第1のネゲートされた座標データを選択的に出力し及び第2の座標データ又は第2のネゲートされた座標データを選択的に出力するための手段をさらに含む。制御値は、第1の座標データ及び第2の座標データによって表されるベクトルの回転度を示す。
特定の実施形態においては、高速ベクトル回転演算を行うために好適化されたモデムを含むシステムが開示される。システムは、アンテナに結合するように構成されたトランシーバを含む。モデムは、トランシーバから無線信号データを受信するために結合される。無線信号データは、座標位置、例えば、ベクトル端点の位置、に対応することができるシンボルデータを含む。モデムは、制御値に応答してシンボルデータと関連づけられた第1の座標データ及び第2の座標データを選択的にスワップするように構成されたクロスバーデバイスを含む。モデムは、クロスバーデバイスの出力をネゲートするように構成されたベクトル加算器デバイスも含む。モデムは、制御値に応答してベクトル加算器デバイスの出力又はクロスバーの出力のいずれかを選択的に出力するために結合されたマルチプレクサをさらに含む。制御値は、第1の座標データ及び第2の座標データによって表される第1のベクトルの回転度を示す。
他の特定の実施形態においては、単一の実行サイクルにおいてベクトル回転を行うためにプロセッサによって実行可能なプロセッサ命令が開示される。プロセッサ命令は、命令名と、第1の座標と第2の座標とを含む第1のフィールドと、を含む。プロセッサ命令は、第1及び第2の座標データを回転させる第1の量を示す第1の制御値を含む第2のフィールドも含む。プロセッサは、プロセッサ命令を実行した時点で、回転されたデータをメモリに格納する。回転されたデータは、第1の制御値によって示される第1の量だけ回転された第1及び第2の座標データに対応する。
開示された実施形態によって提供される1つの特定の利点は、高速ベクトル回転演算によって可能にされる無線データのより高速な復号である。本開示のその他の態様、利点、及び特徴は、次の節、すなわち、図面の簡単な説明、発明を実施するための形態、及び請求項、を含む本出願全体を検討後に明確になるであろう。
高速ベクトル回転演算を行うように構成される携帯式通信デバイスの特定の例示的な実施形態のブロック図である。 高速ベクトル回転命令を実行するためのシステムの特定の例示的な実施形態のブロック図である。 ベクトル座標回転を行うためのシステムの第1の例示的な実施形態のブロック図である。 高速ベクトル回転演算を生成するためのシステムの特定の例示的な実施形態のブロック図である。 ベクトル座標回転を行うためのシステムの第2の例示的な実施形態のブロック図である。 ベクトル座標回転システムの第1の例示的な実施形態のデータフロー図である。 ベクトル座標回転システムの第2の例示的な実施形態のデータフロー図である。 高速ベクトル回転演算を行うための方法の第1の例示的な実施形態のフローチャートである。 高速ベクトル回転演算を行うための方法の第2の例示的な実施形態のフローチャートである。
図1を参照し、高速ベクトル回転演算を行うように構成される電子デバイスの特定の例示的な実施形態のブロック図が示され、概して100の指定数字が付される。デバイス100は、高速ベクトル回転演算190を行うように構成される、メモリ132に結合され及びモデム140にも結合されたプロセッサ、例えば、デジタル信号プロセッサ(DSP)110、を含む。
図1は、デジタル信号プロセッサ110及びディスプレイ128に結合されるディスプレイコントローラ126も示す。符号化器/復号器(CODEC)134もデジタル信号プロセッサ110に結合することができる。スピーカ136及びマイク138をCODEC134に結合することができる。
モデム140は、トランシーバ146に結合することができる。トランシーバ146は、無線アンテナ142に結合するように構成することができる。トランシーバ146は、トランシーバ146がアンテナ142に結合されているときに受信される無線信号に対応する座標データ、例えば、シンボル位相データ、を生成するように構成することができる。モデム140は、無線信号から符号化されたデータを取り出すための復号プロセスの一部としてトランシーバ146から受信された座標データに高速ベクトル回転演算190を適用するように構成される。
例えば、シンボル位相データは、座標原点において、例えば、(x、y)座標系における座標(0、0)において、1つの端部を有するベクトルとして表すことができ及びベクトルの他方の端部の座標、例えば、正のx軸から45度の角度におけるベクトルに関する座標(1、1)、によって表すことができる。説明例として、座標面内において90度の回転度、すなわち角変位、だけの(1、1)ベクトルのベクトル回転を行うことは、その結果、回転されたベクトル(−1、1)が得られる。180度の(1、1)ベクトルのベクトル回転を行うことは、その結果、回転されたベクトル(−1、−1)が得られる。270度の(1、1)ベクトルのベクトル回転を行うことは、その結果、回転されたベクトル(1、−1)が得られる。
特定の実施形態においては、DSP110、ディスプレイコントローラ126、メモリ132、CODEC134、モデム140、及びトランシーバ146は、システムインパッケージ又はシステムオンチップデバイス122内に含められる。特定の実施形態においては、入力デバイス130及び電源144は、システムオンチップデバイス122に結合される。さらに、特定の実施形態においては、図1に示されるように、ディスプレイ128、入力デバイス130、スピーカ136、マイク138、無線アンテナ142、及び電源144は、システムオンチップデバイス122の外部に存在する。しかしながら、ディスプレイ128、入力デバイス130、スピーカ136、マイク138、無線アンテナ142、及び電源144の各々は、システムオンチップデバイス122のコンポーネント、例えば、インタフェース又はコントローラ、に結合することができる。
動作中においては、符号化されたデータを含む無線信号がアンテナ142において受信され、トランシーバ146を介して対応する座標データをモデム140に提供することができる。例えば、座標データは、ベクトルのX及びY座標を表すことができる。モデム140は、復号プロセスの一部として高速ベクトル回転演算190を用いて座標データの回転を行うことができる。高速ベクトル回転演算190は、モデム140の各処理サイクルごとに複数の座標回転を可能にし、データの高速復号を可能にすることができる。さらに、高速ベクトル回転演算190は、乗算又はテーブル検索を用いずに座標回転を行うことを可能にすることができ、それにより復号プロセスの電力消費量を低減させることができる。
特定の実施形態においては、モデム140は、単一のプロセッサ実行サイクル中に複数のベクトル座標回転を行うための高速ベクトル回転演算190を行うための命令を実行するように構成されるパイプライン化されたプロセッサを含む。例えば、モデム140は、第1の座標によって特定された第1のベクトルと第2の座標によって特定された第2のベクトルとを含むシンボルデータを含む無線信号データをトランシーバ146から受信することができる。モデム140は、単一のプロセッサ命令を実行することによって単一の実行サイクル中に第1のベクトル及び第2のベクトルに対して同時並行の回転演算を行うように構成することができる。
例えば、例示的な実施形態において、モデム140は、図4のシステム400を含む実行ユニットを有するパイプライン化されたプロセッサを含み、すなわち、制御値に応答して第1のベクトルの第1の座標データ及び第2の座標データを選択的にスワップするように構成されたクロスバーデバイスと、クロスバーデバイスの出力をネゲートするように構成されたベクトル加算器デバイスと、制御値に応答してベクトル加算器デバイスの出力又はクロスバーデバイスの出力のいずれかを選択的に出力するために結合されたマルチプレクサと、を含む。制御値は、第1の座標データ及び第2の座標データによって表される第1のベクトルの希望される回転度(例えば、90度の倍数)を示すことができる。
特定の実施形態においては、モデム140は、専用のハードウェアコンポーネント及び回路を含まないことができ、その代わりに、プロセッサ110において実行されるモデムアプリケーション、例えば、インターリービングされたマルチスレッド化されたパイプライン化されたプロセッサの処理スレッド、であることができ、高速ベクトル回転演算190は、プロセッサ110の単一の処理サイクル中に複数のベクトル座標回転を行うために実行される。さらに他の実施形態においては、高速ベクトル回転演算190は、専用のハードウェア、ファームウェア、1つ以上のその他のプロセッサ、又はそれらの組み合わせによって行うことができる。
図2を参照し、高速ベクトル回転演算命令を実行するためのシステムが示され、概して200の指定数字が付される。システム200は、レジスタファイル204を含むプロセッサ202を含む。プロセッサ202は、回転命令206を受信するように構成される。特定の実施形態においては、システム200は、図1のモデム140に含められ、回転命令206は、図1に示される高速ベクトル回転演算190の一部に対応する。
特定の実施形態においては、回転命令206は、単一の実行サイクルにおいてベクトル回転を行うためにプロセッサ202によって実行可能であるプロセッサ命令である。回転命令206は、FastRotate(高速回転)という名前で表される命令名260を含む。回転命令206は、第1のフィールド(Rss)262と、第2のフィールド(R)264と、も含む。回転命令206は、値(例えば、ベクトル回転演算を実行した結果得られた回転されたベクトル)をアドレス(Rdd)266に戻す。
特定の実施形態においては、第1のフィールドRss262は、レジスタファイル204の第1のレジスタ208に対応するアドレスを含む。第2のフィールドR262は、レジスタファイル204の第2のレジスタ222に対応するアドレスを含む。リターンアドレスRdd266は、レジスタファイル204の第3のレジスタ240に対応する。
特定の実施形態においては、プロセッサ202は、回転命令206を受信することに応答して第1のデータ210及び第1の制御値224(C)にアクセスするように構成される。第1のデータ210(例えば、第1のベクトル)は、ソースレジスタRss208からのベクトルの第1の座標(x)212と、第2の座標(y)214と、を含むことができる。回転命令206を実行した時点で、プロセッサ202は、回転されたデータ242をメモリ、例えば、レジスタファイル204の第3のレジスタ240、に格納することができる。回転されたデータ242は、第1の制御値224によって示される第1の量だけ回転された第1のデータ210に対応し、回転されたデータ242は、デスティネーションレジスタ(destination register)Rdd240において回転された座標A 244及びB 246の組として格納することができる。特定の実施形態においては、プロセッサ202は、複数の実行ユニット270及び272を含み、それらは、プロセッサ202の単一の処理サイクル中に回転命令206を実行するように各々好適化することができる。
特定の実施形態においては、プロセッサ202は、回転命令206の実行時点で、第1のレジスタ208から第2のデータ216(例えば、第2のベクトル)を読み取るようにさらに構成され、第2のデータ216は、第3の座標(x)218と、第4の座標(y)220と、を含む。プロセッサ202は、第2のレジスタ222から第2の制御値(C)226を読み取るようにさらに構成することができる。第2の制御値226は、第2のデータ216を回転させる第2の量を示す。プロセッサ202は、第2の回転されたデータ248をレジスタファイル204の第3のレジスタ240に戻すことができる。第2の回転されたデータ248は、第2の制御値226によって示された第2の量だけ回転された第2のデータ216に対応する回転された座標データ、例えば、座標C 250及びD252の組、を含む。
特定の実施形態においては、プロセッサ202は、回転命令206の実行時点で第1のデータ210及び第2のデータ216を同時並行して読み取るように構成される。プロセッサ202は、第1の制御値224及び第2の制御値226の両方を第1及び第2のデータ210及び216とそれぞれ同時並行して読み取るようにさらに構成することができる。プロセッサ202は、回転されたデータ242を生成するために第1の制御値224に従って第1のデータ210に対して第1の回転演算を行うように、及び第2の回転されたデータ248を生成するために第2の制御値226に従って第2のデータ216に対して第2の回転を行うように構成することができる。回転されたデータ242及び第2の回転されたデータ248は、回転命令206のリターンアドレス266によって示されるアドレスを有する第3のレジスタ240において、レジスタファイル204に同時並行して書き込むことができる。
第1のデータ210、第2のデータ216、第1の制御値224、及び第2の制御値226を読み取ること、及び回転されたデータ242及び第2の回転されたデータ244を生成及び格納することは、単一の実行ユニット702又は272を用いて単一のプロセッサ実行サイクルにおいて行うことができる。従って、システム200は、プロセッサ202がプロセッサ202の1つの実行サイクルごとに複数のベクトル回転を行うことを可能にする。例えば、第1のデータ210及び第2のデータ216は、1つの限定しない説明例として、例えば、無線受信機の直交復号サイクルと関係させて、トランシーバからモデムにおいて受信された逐次シンボル値と関連づけられたベクトルに対応することができる。
特定の実施形態においては、回転命令の実行は、以下に示されるように疑似符号命令vcrotateに関して例示される回転論理により行うことができる。
Figure 2011526041
上の疑似符号において、Rss.h[n]は、ソースレジスタRssのn番目の半語を意味する。例えば、Rssは、4つの16ビット半語を有する64ビット値を含むことができ、64ビット値は、それぞれ第1及び第2の半語Rss.h[0]及びRss.h[1]内の第1のx及びyデータ、及びそれぞれ第3及び第4の半語Rss.h[2]及びRss.h[3]内の第2のx及びyデータに対応する。Rtは、ビット[1:0]における第1の回転インジケータとビット[3:2]における第2の回転インジケータとを含む制御値を格納するレジスタを意味する。各回転インジケータは、一組の4つの値のうちの1つを表す2ビットによって表される。“ゼロ”の制御値は、ゼロ度の回転を表す。“1”の制御値は、負の90度、又は270度の回転を表す。“2”の制御値は、90度の回転を表す。“3”の制御値は、180度の回転を表す。関数sat_16は、ゼロ値をネゲートした結果生じる飽和状態を訂正し、Rddは、4つの16ビット半語を含むデスティネーションレジスタを表す。
図3を参照し、座標回転を行うシステムの第1の例示的な実施形態が示され、概して指定数字300が付される。システム300は、スワップ回路302として示される、制御値C 324に応答して第1の座標データX 320及び第2の座標データY 322を選択的にスワップするための手段、を含む。システム300は、図3においてネゲーション(negation)回路304として示される、第1の座標データ320をネゲートして第1のネゲートされた座標データを生成し及び第2の座標データ322をネゲートして第2のネゲートされた座標データを生成するための手段、をさらに含む。システム300は、選択回路308として示される、制御値C 348に応答して第1の座標データ又は第1のネゲートされた座標データを選択的に出力し及び第2の座標データ又は第2のネゲートされた座標データを選択的に出力するための手段、も含む。飽和論理回路306は、ネゲーション回路304に結合される。
特定の実施形態において、システム300は、第1の座標データ320及び第2の座標データ322を受信するように、及び第1の座標データ320及び第2の座標データ322によって表されるベクトルの回転を行うように構成される。例えば、第1の座標データ320は、ベクトルのX座標を表すことができ、及び第2の座標データ322は、ベクトルのY座標を表すことができる。制御値C 324は、ベクトルに適用されるべき回転度を表すことができる。特定の実施形態においては、制御値Cは、90度の回転の倍数を示す。例えば、Cは、0度の回転を示す第1の値、90度の回転を示す第2の値、180度の回転を示す第3の値、及び270度の回転を示す第4の値に設定することができる2ビットのデータ項目であることができる。回転の対称性に起因して、270度よりも大きい90度の倍数、及び0度よりも小さい90度の倍数は、ここにおいて説明される倍数の1つと同等であることが認識されるであろう。
特定の実施形態においては、スワップ回路302は、第1の座標データ320及び第2の座標データ322、及び制御値324を受信するように、及び第1のスワップされた出力326及び第2のスワップされた出力328を出力するように構成される。第1のスワップされた出力326は、制御値324に応答して、第1の座標データ320又は第2の座標データ322のいずれかに対応することができる。同様に、第2のスワップされた出力328は、制御値324に依存して、第1の座標データ320又は第2の座標データ322に対応することができる。第1及び第2のスワップされた出力326及び328は、それぞれ入力340及び342として選択回路308に提供される。第1及び第2のスワップ座標データ出力326及び328は、それぞれ入力330及び332としてネゲーション回路304にも提供される。
特定の実施形態においては、ネゲーション回路304は、第1の入力330において第1のスワップされたデータ326を受信し及び第1のスワップされたデータ326のネゲートされた値を選択回路308の第1のネゲートされた入力344に提供するように構成される。ネゲーション回路304は、第2の入力332において第2のスワップされたデータ328を受信し及び第2のスワップされたデータ328のネゲートされた値を選択回路308の第2のネゲートされた入力346に提供するように構成される。特定の実施形態においては、飽和論理回路306は、ネゲーション回路304の動作から生じたオーバーフロー状態を訂正するようにさらに構成される。例えば、“0”値がネゲートされるときには、幾つかのバイナリ数表現においては、結果的に得られる負の“0”値は不正確な結果に変換されることがある。このため、飽和論理回路306は、該負の飽和状態を検出及び訂正するように構成される。
特定の実施形態においては、選択回路308は、制御入力348において制御値Cを受信するように及び制御値Cによって示された量だけ回転された第1の座標データ320及び第2の座標データ322に対応する値を第1の座標出力Xout 350及び第2の座標出力Yout 352において選択的に出力するように構成される。従って、選択回路308は、第1のスワップされたデータ326を第1のスワップ座標入力340において及び第1のスワップされた出力326のネゲートされた値を第1のネゲートされた入力344において受信することができる。選択回路308は、第1のスワップ座標入力340及び第1のネゲートされた入力344のうちの1つにおいて受信された値を第1の座標出力Xout 350に選択的に提供することができる。さらに、選択回路308は、第2のスワップ座標入力342及び第2のネゲートされた入力346を受信することができ及び第2のスワップ座標入力342及び第2のネゲートされた入力346のうちの1つにおいて受信された値を第2の座標出力Yout352に選択的に出力することができる。
第1の座標出力Xout350及び第2の座標出力Yout352は、制御値Cによって表される90度の倍数だけ入力ベクトルが回転された後における、第1の座標データ320及び第2の座標データ322によって示される入力ベクトルの回転の結果を表す。選択回路308からの出力は、テーブル検索を行うことなしに、さらに乗算演算を行うことなしに生成される。代わりに、スワップ、ネゲーション、及び選択回路を用いて90度の倍数の回転を生成するために2次元ベクトル回転に固有の対称性が利用される。従って、システム300は、例えば図1に示されるモデム140において、図2に示されるプロセッサ202の実行ユニット270及び272のうちの1つ以上において、その他のモデム又はプロセッサにおいて、又はそれらの組み合わせにおいて用いることができるような、高速ベクトル回転のハードウェア実装を提供する。例えば、システム300は、グラフィックス処理ユニットに含めることができる。他の例として、システム300は、モデムアプリケーション及びグラフィックスアプリケーションを処理するために好適化されるパイプライン化されたプロセッサの実行ユニットに含めることができる。
一例として、システム300は、マルチスレッド化されたプロセッサの実行ユニットにおいて実装することができる。さらに、システム300は、パイプラインプロセッサのパイプライン実行プロセスの一部として実装することができる。例えば、スワップ回路302は、プロセッサのマルチプレクサ、クロスバーデバイス、その他のスイッチングデバイス又は回路のうちの1つ以上、又はそれらの組み合わせを含むことができる。ネゲーション回路304は、入力値をネゲートするために好適化されたプロセッサの算術論理ユニット(ALU)、加算器、その他の回路又はデバイス、又はそれらのあらゆる組み合わせを含むことができる。選択回路308は、1つ以上の入力において受信された値を選択的に出力するために好適化されたプロセッサのマルチプレクサ、スイッチ、又はその他の回路又はデバイス、又はそれらのあらゆる組み合わせを含むことができる。
図4を参照し、高速ベクトル回転演算を生成するためのシステムが示され、概して指定数字400が付される。システム400は、クロスバー408に結合されたレジスタファイル402を含む。クロスバー408は、ベクトル加算器410及びマルチプレクサ412の両方に出力を提供するために結合される。ベクトル加算器410は、マルチプレクサ412に出力を提供する。マルチプレクサ412は、出力値を出力レジスタ414に提供するために結合される。
特定の実施形態においては、レジスタファイル402は、第1のレジスタ404と、第2のレジスタ406、とを含む。第1のレジスタ404は、第1の座標x 422及び第2の座標y1 424に対応する第1のデータを含むことができる。第1のレジスタファイル404は、第3の座標x 426及び第4の座標y 428に対応する第2のデータを含むこともできる。第2のレジスタ406は、第1の制御値C 430及び第2の制御値C 432を格納することができる。特定の実施形態においては、第1のレジスタ404内の座標データ422乃至428及び第2のレジスタ406内の制御値430及び432は、モデム、プロセッサ、又はそれらの組み合わせにおいて受信された無線送信又はデータと関連づけられたシンボルデータに対応する。
クロスバー408は、第1の入力434において受信されたデータをマルチプレクサ412の第1の入力446及び第2の入力448のうちの1つに選択的に提供するように構成される。クロスバー408は、第2の入力436において受信されたデータをマルチプレクサ412の第1の入力446及び第2の入力448のうちの他方の1つに選択的に提供するようにさらに構成される。同様に、クロスバー408は、第3の入力438において受信されたデータをマルチプレクサ412の第3の入力450及び第4の入力452のうちの1つに選択的に提供するように構成される。クロスバー408は、第4の入力440において受信されたデータをマルチプレクサ412の第3の入力450及び第4の入力452のうちの他方の1つに提供するようにさらに構成れる。特定の実施形態においては、クロスバー408は、第1の座標データx 422及び第2の座標データy 424に対応する第1の入力434及び第2の入力436において受信されたデータ値をスワップすべきかどうかを選択的に決定する。クロスバー408は、第1の制御入力442において受信された第1の制御値C 430に基づいてx及びyを選択的にスワップする。クロスバー408は、第2の制御入力444において受信される第2の制御値C 432の値に基づいて第3の入力438及び第4の入力440において受信されたデータ値を選択的にスワップするようにさらに構成される。特定の実施形態においては、クロスバー408は、図3に示されるスワップ回路302と実質的に同様の方法で動作する。
特定の実施形態においては、ベクトル加算器410は、マルチプレクサ412の第1の入力446に対して及び第2の入力448に対して提供されたデータに対応するデータを第1の入力454及び第2の入力456において受信する。さらに、ベクトル加算器410は、マルチプレクサ412の第3の入力450及び第4の入力452において受信されたデータに対応するデータを第3の入力458及び第4の入力460においてそれぞれ受信する。ベクトル加算器410は、入力454、456、458、及び460の各々において受信されたデータをネゲートするように構成される。ネゲートされたデータは、第1のネゲートされた入力462、第2のネゲートされた入力464、第3のネゲートされた入力466、及び第4のネゲートされた入力468を介してマルチプレクサ412に提供される。
マルチプレクサ412は、第1の入力446及び第2の入力448においてクロスバー408によって提供されたデータx1s及びy1sをそれぞれ受信するために、及び第3の入力450及び第4の入力452においてデータx2s及びy2sをそれぞれ受信するために結合される。マルチプレクサ412は、第1のネゲートされた入力462及び第2のネゲートされた入力464においてベクトル加算器410からネゲートされたデータ−x1s及び−y1sをそれぞれ受信するために、及び第3のネゲートされた入力466及び第4のネゲートされた入力468においてベクトル加算器410からネゲートされたデータ−x2s及び−y2sをそれぞれ受信するためにさらに結合される。マルチプレクサ412は、第1の制御入力470において第1の制御値C 430を受信し及び第2の制御入力472において第2の制御値C 432を受信する。
マルチプレクサ412は、第1の制御入力470に基づいて第1の入力446又は第1のネゲートされた入力462から第1の出力474を及び第2の入力448又は第2のネゲートされた入力464から第2の出力476を選択的に提供するように構成される。第1の出力474及び第2の出力476は、第1及び第2の回転された座標X1out 490及びY1out 492を出力レジスタ414にそれぞれ提供するために結合される。例えば、制御値C 430が、ネゲートされた値を要求しないゼロ度回転を示す場合は、マルチプレクサ412は、第1の出力474及び第2の出力476にそれぞれ提供するためのネゲートされない入力446及び448を選択する。制御値C 430が、両方の座標のネゲーションを要求する180度回転を示す場合は、マルチプレクサ412は、ネゲートされた入力462及び464をベクトル加算器410から選択する。制御値が、90度回転又は270度回転を示す場合は、マルチプレクサは、1つのネゲートされない入力446又は448及び1つのネゲートされた入力462又は464を選択することができる。
マルチプレクサ412は、第2の制御入力472に基づいて第3の座標入力450及び第3のネゲートされた入力466のうちの1つを第3の出力478に選択的に提供するように構成される。マルチプレクサ412は、第4の出力480に対する、第2の制御入力472に基づいて、第4の座標入力452又は第4のネゲートされた入力468を選択するようにさらに構成される。第3及び第4の出力478及び480は、第2のベクトル回転された出力データX2out 494及びY2out 496をそれぞれ提供するために出力レジスタ414に結合される。
システム400は、特定の実施形態においては、ベクトル加算器410に結合される飽和論理回路411をさらに含む。飽和論理回路411は、2の補数のバイナリ表現における“ゼロ”値のネゲーションが原因となることがあるような、ベクトル加算器410の出力における飽和状態を検出するように、及びベクトル加算器410での出力のための訂正された値を提供するようにさらに構成することができる。特定の実施形態においては、飽和論理回路411は、1つ以上の排他的ORゲートを含むことができ、及びスワップされてベクトル加算器410内に入るべき1つ以上のハードワイヤド値(hardwired value)を提供することができる。
特定の実施形態においては、システム400は、プロセッサパイプラインの一部分において、例えば、インターリービングされたマルチスレッド化されたプロセッサの実行ユニットにおいて、実装することができる。例えば、クロスバー408は、プロセッサの実行ユニットにおいてデータを整合させるためのルーティングユニットの一部であることができ、ベクトル加算器410及びマルチプレクサ412も実行ユニット内の要素であることができる。他の特定の実施形態においては、システム400は、無線デバイスのモデム、例えば、図1のモデム140、内に実装することができる。特定の実装においては、システム400は、モデムの動作を行うためにパイプライン化されたインターリービングされたマルチスレッド化されたプロセッサの1つ以上の実行ユニットにおいて実装することができる。さらに、例示的な実施形態において、図3に示されるように、クロスバー408は、スワップ回路320の特定の実装に対応することができ、ベクトル加算器410は、ネゲーション回路304の特定の実装に対応することができ、マルチプレクサ412は、選択回路308の特定の実装として働くことができ、さらに、第1のデータ422及び424に対応する座標を有する第1のベクトル及び第2のデータ426及び428に対応する座標を有する第2のベクトルによって示されように、複数のベクトルの同時並行の回転を行うためにさらに好適化することができる。
図5を参照し、座標回転を行うためのシステムの第2の例示的な実施形態が示され、概して指定数字500が付される。システム500は、スワップ回路502として示される、制御値C 524に応答して第1の座標データX 520及び第2の座標データY 522を選択的にスワップするための手段、を含む。システム500は、図5においてベクトル乗算器504として示される、第1の座標データ520をネゲートして第1のネゲートされた座標データを生成し及び第2の座標データ522をネゲートして第2のネゲートされた座標データを生成するための手段、をさらに含む。システム500は、選択回路508として示される、制御値C 548に応答して第1の座標データ又は第1のネゲートされた座標データを選択的に出力するための及び第2の座標データ又は第2のネゲートされた座標データを選択的に出力するための手段、も含む。システム500は、概して、ネゲーション回路304の代わりにベクトル乗算器504を用いる図3のシステム300に対応し及び図3のシステム300により動作する。
特定の実施形態においては、システム500は、第1の座標データ520及び第2の座標データ522を受信するように、及び第1の座標データ520及び第2の座標データ522によって表されるベクトルの回転を行うように構成される。例えば、第1の座標データ520は、ベクトルのX座標を表すことができ、及び第2の座標データ522は、ベクトルのY座標を表すことができる。制御値C 524は、ベクトルに適用すべき回転度を表すことができる。
特定の実施形態においては、スワップ回路502は、第1の座標データ520及び第2の座標データ522、及び制御値524を受信するように、及び第1のスワップされた出力526及び第2のスワップされた出力528を出力するように構成される。第1及び第2のスワップされた座標データ出力526及び528は、それぞれ入力540及び542として選択回路508に提供される。第1及び第2のスワップ座標データ出力526及び528は、それぞれ入力530及び532としてベクトル乗算器504にも提供される。
特定の実施形態においては、ベクトル乗算器504は、第1のスワップされたデータ526を第1の入力530において受信するように及び第1のスワップされたデータ526のネゲートされた値を選択回路508の第1のネゲートされた入力544に提供するように構成される。ベクトル乗算器504は、第2のスワップされたデータ528を第2の入力532において受信するように及び第2のスワップされたデータ528のネゲートされた値を選択回路508の第2のネゲートされた入力546に提供するように構成される。特定の実施形態においては、ベクトル乗算器504は、第1の入力530、第2の入力532、又は両方において受信されたデータに−1を選択的に乗じるための制御論理を含む。
特定の実施形態においては、選択回路508は、制御値Cを制御入力548において受信するように及び制御値Cによって示される量だけ回転された第1の座標データ520及び第2の座標データ522に対応する値を第1の座標出力Xout550及び第2の座標出力Yout552において選択的に出力するように構成される。従って、選択回路508は、第1のスワップされた出力526を第1のスワップ座標入力540において及び第1のスワップされた出力526のネゲートされた値を第1のネゲートされた入力544において受信することができる。選択回路508は、第1のスワップ座標入力540及び第1のネゲートされた入力544のうちの1つにおいて受信された値を第1の座標出力Xout550に選択的に提供することができる。さらに、選択回路508は、第2のスワップ座標入力542及び第2のネゲートされた入力546を受信することができ及び第2のスワップ座標入力542及び第2のネゲートされた入力546のうちの1つにおいて受信された値を第2の座標出力Xout552に選択的に出力することができる。
図6を参照し、ベクトル座標回転システムの第1の例示的な実施形態のフローチャートが示され、概して指定数字600が付される。スワップ回路602は、入力ベクトル(x、y)601を受信するために及びネゲーション回路604に出力を提供するために結合される。スワップ回路602は、出力ベクトル(x、y)又は(y、x)を生成するために制御値C 624に応答して入力ベクトル601の座標を選択的にスワップすることができる。
ネゲーション回路604は、制御値C 624に応答してスワップ回路602から受信されたデータを選択的にネゲートし及び出力ベクトル(Xout、Yout)610を生成する。例えば、ネゲーション回路604は、第1のベクトル座標及び第2のベクトル座標を受信することができ、及び制御値C 624に基づいて、第1の座標のみ、第2の座標のみ、及び両方の座標を選択的にネゲートするか又はいずれの座標も選択的にネゲートしないことができる。出力ベクトル610は、制御値C 624によって示される90度の倍数だけ座標原点を中心として回転された後の入力ベクトル601に対応する。ネゲーション回路604は、制御値C1 624に応答して受信されたデータを選択的にネゲートするため、システム600は、出力選択回路、例えば図3の選択回路308、なしでベクトル座標回転演算を行うために動作可能である。
特定の実施形態においては、システム600は、回転量が90度又は270度であるときに第1及び第2の座標を選択的にスワップすることと、それに後続して、回転量が90度である時に第1の座標を選択的にネゲートすることと、回転量が270度であるときに第2の座標を選択的にネゲートすることと、回転量が180度であるときに両座標を選択的にネゲートすること、とを含む高速ベクトル回転アルゴリズムを実装するためにプログラミングされたプロセッサを表す。スワップ回路602は、プロセッサ実行ユニット、ファームウェア、ハードウェア、又はそれらのいずれかの組み合わせにおいて実行されるスワップ動作である、2つ以上の入力値を選択的にスワップすること、を行うように構成されたクロスバーデバイス、マルチプレクサデバイス、他のデバイスを用いて実装することができる。ネゲーション回路604は、プロセッサ実行ユニット、ファームウェア、ハードウェア、又はそれらのいずれかの組み合わせにおいて実行されるネゲーション動作である、2つ以上の入力値を選択的にネゲートすること、を行うように構成されたベクトル加算器、ベクトル乗算器、他のデバイスを用いて実装することができる。
図7を参照し、ベクトル座標回転システムの第2の例示的な実施形態のデータフローが示され、概して指定数字700が付される。ネゲーション回路704は、入力ベクトル(x、y)701を受信するために及びスワップ回路702に出力を提供するために結合される。ネゲーション回路704は、出力ベクトル(x、y)、(x、−y)、(−x、y)、又は(−x、−y)を生成するために制御値C1 724に応答して入力ベクトル701の座標を選択的にネゲートすることができる。
スワップ回路702は、制御値C 724に応答してネゲーション回路704から受信されたデータを選択的にスワップし及び出力ベクトル(Xout、Yout)710を生成する。出力ベクトル710は、制御値C 724によって示される90度の倍数だけ座標原点を中心として回転された後の入力ベクトル701に対応する。
特定の実施形態においては、システム700は、第1及び第2の座標を受信することと、回転量が90度であるときに第2の座標を選択的にネゲートすることと、回転量が180度である時に第1及び第2の座標を選択的にネゲートすることと、回転量が270度であるときに第1の座標を選択的にネゲートすることと、回転量が90度又は270度であるときに両座標を選択的にスワップすること、とを含む高速ベクトル回転アルゴリズムを実装するためにプログラミングされたプロセッサを表す。スワップ回路702は、プロセッサ実行ユニット、ファームウェア、ハードウェア、又はそれらのいずれかの組み合わせにおいて実行されるスワップ動作である、2つ以上の入力値を選択的にスワップすること、を行うように構成されたクロスバーデバイス、マルチプレクサデバイス、他のデバイスを用いて実装することができる。ネゲーション回路704は、プロセッサ実行ユニット、ファームウェア、ハードウェア、又はそれらのいずれかの組み合わせにおいて実行されるネゲーション動作である、2つ以上の入力値を選択的にネゲートすること、を行うように構成されたベクトル加算器、ベクトル乗算器、他のデバイスを用いて実装することができる。
図8を参照し、高速回演算を行う方法の第1の例示的な実施形態が示され、概して指定数字800が付される。方法800は、単一の命令をプロセッサにおいて実行することを含む。特定の実施形態においては、方法は、図1乃至7に示されるシステムのうちの1つ以上において行うことができる。
単一の命令を実行することは、802において、第1の座標及び第2の座標を示す第1のデータを受信することを含む。特定の実施形態においては、第1の座標及び第2の座標は、ベクトルのX成分及びY成分を特定する。804に移動し、90度の倍数の組から選択された第1の回転値を示す第1の制御値が受信される。特定の実施形態においては、90度の倍数の組は、ゼロ度と、90度と、180度と、270度と、を含む。
806に続き、特定の実施形態においては、単一の命令を実行することは、第1の回転値が90度又は270度に対応するときに第1の座標及び第2の座標をスワップすることをさらに含む。808に進み、第1の回転値が90度、180度、又は270度に対応するときに第1の座標及び第2の座標のうちの少なくとも1つがネゲートされる。
810に進み、特定の実施形態においては、第1の座標又は第2の座標をネゲートするときにオーバーフロー状態を防止するために飽和論理が適用される。812に移動し、出力データがデータ記憶素子に書き込まれる。例えば、データ記憶素子は、データを格納するための1つ以上のラッチ、フリップフロップデバイス、レジスタ、キャッシュ、メモリ、又はその他のいずれかのデバイス又はシステムを含むことができる。出力データは、第1の回転値だけ回転された第1のデータに対応する。例えば、第1のデータは、座標原点から第1及び第2の座標の端点まで延びるベクトルを特定することができ、出力データは、第1の回転値によって示された量だけ座標原点を中心に回転後のベクトルの端点を特定することができる。特定の実施形態においては、出力データは、乗算演算又はテーブル検索を行なうことなしに決定され、乗算演算又はテーブル検索を用いる場合よりも少ない電力及びより高速な演算を可能にする。
単一の回転命令は、プロセッサの単一の実行サイクルにおいて実行することができる。例えば、単一の回転命令は、単一の実行サイクルにおいてベクトル回転演算を行うために図4のシステム400を実装する実行ユニットを含むプロセッサにおいて実行することができる。
特定の実施形態においては、第1の制御値は、受信された無線信号のシンボル値に対応することができる。例えば、無線信号の各シンボル値は、累積された位相からの角度オフセットを表すことができ、第1の制御値は、シンボルと関連づけられた角度オフセットを決定するために累積された位相に基づいてベクトルを調整するために要求される回転度を示すことができる。特定の実施形態においては、単一の回転命令を実行することは、無線受信機の直交復号サイクルと関係させて行うことができる。例えば、受信された無線データが同相成分(I)及び同相成分と90度移相である直交成分(Q)を有する場合は、直交成分は、同相成分による復号のために90度の倍数だけ回転させることができる。
特定の実施形態においては、単一の命令は、マイクロ命令である。例えば、受信された命令を1つ以上の実行可能なマイクロ命令に変換するために好適化されるマイクロコードプロセッサにおいては、単一の命令は、マイクロ命令、すなわち、直接実行可能であり及び複数のその他の実行可能な命令に変換することができない命令、であることができる。他の実施形態においては、単一の命令は、非マイクロコードプロセッサにおいて、すなわち、命令を複数の実行可能なマイクロ命令に最初に変換することなしに受信された命令を実行するプロセッサにおいて、実行することができる。一実施形態においては、単一の命令は、マイクロコードをサポートしないパイプラインにおいて実行することができ、パイプラインは、ベクトル回転出力を、マイクロ命令に対応する一連の副演算(sub−operation)を行わずに単一のパイプライン演算として決定する。
図9を参照し、高速回転演算を行う方法の第2の例示的な実施形態が示され、概して指定数字900が付される。方法900は、図7に示されるシステムのうちの1つ以上において、又は図8に示される方法800により、又はそれらの組み合わせにより、実行することができる。
方法900は、単一の命令を実行することを含み、それは、902において、第1の座標及び第2の座標を示す第1のデータを受信することを含む。904に移動し、90度の倍数の組から選択された第1の回転値を示す第1の制御値が受信される。特定の実施形態においては、90度の倍数の組は、ゼロ度と、90度と、180度と、270度と、を含む。
特定の実施形態においては、単一の命令を実行することは、906において、第3の座標及び第4の座標を示す第2のデータを受信することも含む。908において、90度の倍数の組から選択された第2の回転値を示す第2の制御値を受信することができる。第1の回転値だけ回転された第1のデータに対応する出力データは、第2の回転値だけ回転された第2のデータに対応する第2の出力データを決定することと同時並行して決定することができる。出力データ及び第2の出力データは、912において、データ記憶素子に書き込むことができる。
特定の実施形態においては、出力データ及び第2の出力データは、出力データ又は第2の出力データのうちのいずれかがレジスタファイルに書き込まれる前にプロセッサの単一の実行ユニットにおいて決定することができる。例えば、第2の出力データは、図2のシステム200に関して説明されるように、出力データを決定することと同時並行して決定することができる。例示的な実施形態において、プロセッサの実行ユニットは、図4のシステム400を含み、クロスバー408、ベクトル加算器410、及び乗算器412は、第1の入力データ及び第2の入力データに対して並行して動作することができ、出力データ及び第2の出力データは、実質的に同時並行して出力レジスタ414に書き込むことができる。
ここにおいて開示される実施形態と関係させて説明される様々な例示的な論理ブロック、構成、モジュール、回路、及びアルゴリズム上のステップは、電子ハードウェア、コンピュータソフトウェア、又は両方の組み合わせとして実装可能であることを当業者はさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、様々な例示的コンポーネント、ブロック、構成、モジュール、回路、及びステップが、各々の機能の観点で一般的に上述されている。該機能がハードウェアとして又はソフトウェアとして実装されるかは、全体的システムに対する特定の用途上の及び設計上の制約事項に依存する。当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、該実装決定は、本開示の適用範囲からの逸脱を生じさせるものであるとは解釈すべきではない。
ここにおいて開示される実施形態と関係させて説明される方法又はアルゴリズムのステップは、直接ハードウェア内において、プロセッサによって実行されるソフトウェアモジュール内において、又はこれらの2つの組み合わせ内において具現化することが可能である。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読み取り専用メモリ(ROM)、プログラマブル読み取り専用メモリ(PROM)、消去可能プログラマブル読み取り専用メモリ(EPROM)、電気的消去可能プログラマブル読み取り専用メモリ(EEPROM)、レジスタ、ハードディスク、取り外し可能なディスク、コンパクトディスク読み取り専用メモリ(CD−ROM)、又は当業において既知であるその他のあらゆる形態の記憶媒体において常駐することができる。典型的な記憶媒体は、プロセッサに結合され、このため、プロセッサは、記憶媒体から情報を読み出すこと及び記憶媒体に情報を書き込むことができる。代替においては、記憶媒体は、プロセッサと一体化させることができる。プロセッサ及び記憶媒体は、特定用途向け集積回路(ASIC)内に常駐することができる。ASICは、計算デバイス又はユーザ端末内に常駐することができる。代替においては、プロセッサ及び記憶媒体は、計算デバイス又はユーザ端末内において個別コンポーネントとして常駐することができる。
開示される実施形態に関する前の説明は、当業者が開示される実施形態を製造又は使用することを可能にするために提供される。これらの実施形態に対する様々な修正は、当業者にとって容易に明確になるであろう、及びここにおいて定められる一般原理は、本開示の適用範囲を逸脱せずにその他の実施形態に対しても適用することができる。以上のように、本開示は、ここにおいて示される実施形態に限定されることが意図されるものではなく、以下の請求項よって定義される原理及び斬新な特徴に一致する限りにおいて最も広範な適用範囲が認められるべきである。

Claims (25)

  1. 方法であって、
    単一の命令をプロセッサにおいて実行することを備え、前記単一の命令を実行することは、
    第1の座標及び第2の座標を示す第1のデータを受信することと、
    90度の倍数の組から選択された第1の回転値を示す第1の制御値を受信することと、
    出力データをデータ記憶素子に書き込むことであって、前記出力データは、前記第1の回転値だけ回転された前記第1のデータに対応すること、とを含む、方法。
  2. 前記単一の命令を実行することは、乗算演算又はテーブル検索を行うことなしに前記出力データを決定することをさらに備える請求項1に記載の方法。
  3. 前記単一の命令は、プロセッサの単一の実行サイクル中に実行される請求項1に記載の方法。
  4. 90度の倍数の前記組は、ゼロ度と、90度と、180度と、270度、とを含み、前記単一の命令を実行することは、
    前記第1の回転値が90度又は270度に対応するときに前記第1の座標及び前記第2の座標をスワップすることと、
    前記第1の回転値が90度、180度、又は270度に対応するときに前記第1の座標及び前記第2の座標のうちの少なくとも1つをネゲートすること、とをさらに備える請求項1に記載の方法。
  5. 前記単一の命令を実行することは、前記第1の座標又は前記第2の座標をネゲートする前に前記第1の座標及び前記第2の座標をスワップすることを含む請求項4に記載の方法。
  6. 前記単一の命令を実行することは、前記第1の座標及び前記第2の座標をスワップする前に前記第1の座標又は前記第2の座標をネゲートすることを含む請求項4に記載の方法。
  7. 前記単一の命令を実行することは、前記第1の座標及び前記第2の座標のうちの少なくとも1つをネゲートするときにオーバーフロー状態を防止するための飽和論理を適用することをさらに備える請求項4に記載の方法。
  8. 前記第1の制御値は、受信された無線信号のシンボル値に対応する請求項1に記載の方法。
  9. 前記単一の命令を実行することは、無線受信機の直交復号サイクルと関係させて行われる請求項8に記載の方法。
  10. 前記単一の命令を実行することは、
    第3の座標及び第4の座標を示す第2のデータを受信することと、
    90度の倍数の前記組から選択された第2の回転値を示す第2の制御値を受信することと、
    前記第2の回転値だけ回転された前記第2のデータに対応する第2の出力データを書き込むこと、とをさらに備える請求項1に記載の方法。
  11. 前記出力データを決定することと同時並行して前記第2の出力データを決定することをさらに備える請求項10に記載の方法。
  12. 前記出力データ及び前記第2の出力データは、前記出力データが前記データ記憶素子に書き込まれる前にプロセッサの単一の実行ユニットにおいて決定され、前記データ記憶素子は、レジスタファイル内である請求項11に記載の方法。
  13. 前記単一の命令は、マイクロコードをサポートしないパイプラインにおいて実行される請求項1に記載の方法。
  14. 単一の実行サイクルにおいてベクトル回転を行うためにプロセッサによって実行可能であるプロセッサ命令であって、
    命令名と、
    第1のフィールドと、
    第2のフィールドと、を備え、
    前記第1のフィールドは、第1の座標と第2の座標とを含む第1のデータを含み、
    前記第2のフィールドは、前記第1のデータを回転させる第1の量を示す第1の制御値を含み、
    前記プロセッサは、前記プロセッサ命令を実行した時点で、回転されたデータをメモリに格納し、前記回転されたデータは、前記第1の制御値によって示された前記第1の量だけ回転された前記第1のデータに対応する、プロセッサ命令。
  15. 前記第1のフィールドは、第3の座標と第4の座標とを含む第2のデータをさらに含む請求項14に記載のプロセッサ命令。
  16. 前記第2のフィールドは、前記第2のデータを回転させる第2の量を示す第2の制御値をさらに含む請求項15に記載のプロセッサ命令。
  17. 前記プロセッサ命令は、前記第2の制御値によって示された前記第2の量だけ回転された前記第2のデータに対応する第2の回転されたデータをさらに戻す請求項16に記載のプロセッサ命令。
  18. プロセッサであって、
    制御値に応答して第1の座標データ及び第2の座標データを選択的にスワップするための手段と、
    前記第1の座標データをネゲートして第1のネゲートされた座標データを生成し及び前記第2の座標データをネゲートして第2のネゲートされた座標データを生成するための手段と、
    前記制御値に応答して前記第1の座標データ又は前記第1のネゲートされた座標データを選択的に出力し及び前記第2の座標データ又は前記第2のネゲートされた座標データを選択的に出力するための手段と、を備え、
    前記制御値は、前記第1の座標データ及び前記第2の座標データによって表されるベクトルの回転度を示す、プロセッサ。
  19. 選択的に切り替わるための前記手段は、クロスバーデバイスを含む請求項18に記載のプロセッサ。
  20. ネゲートするための前記手段は、ベクトル加算器又はベクトル乗算器を含む請求項18に記載のプロセッサ。
  21. 前記ベクトル加算器における負のオーバーフロー状態を訂正するための飽和論理回路をさらに備える請求項20に記載のプロセッサ。
  22. 選択的に出力するための前記手段は、マルチプレクサを含む請求項18に記載のプロセッサ。
  23. 前記第1の座標データ又は前記第1のネゲートされた座標データを受信するために及び前記第2の座標データ又は前記第2のネゲートされた座標データを受信するために結合されたモデムをさらに備える請求項19に記載のプロセッサ。
  24. システムであって、
    アンテナに結合されるように構成されたトランシーバと、
    前記トランシーバから無線信号データを受信するために結合されたモデムであって、前記無線信号データは、シンボルデータを含むモデムと、を備え、
    前記モデムは、
    制御値に応答して第1の座標データ及び第2の座標データを選択的にスワップするように構成されたクロスバーデバイスと、
    前記クロスバーデバイスの出力をネゲートするように構成されたベクトル加算器デバイスと、
    前記制御値に応答して前記ベクトル加算器デバイスの出力又は前記クロスバーデバイスの前記出力のいずれかを選択的に出力するために結合されたマルチプレクサと、備え、
    前記制御値は、前記第1の座標データ及び前記第2の座標データによって表される第1のベクトルの回転度を示す、システム。
  25. 前記モデムは、単一のプロセッサ命令を実行することによって単一の実行サイクル中に前記第1のベクトル及び第2のベクトルに対して同時並行の回転演算を行うように構成されたプロセッサを含む請求項24に記載のシステム。
JP2011516455A 2008-06-26 2009-06-17 高速回転演算を行うためのシステム及び方法 Active JP5607040B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/146,825 2008-06-26
US12/146,825 US8243100B2 (en) 2008-06-26 2008-06-26 System and method to perform fast rotation operations
PCT/US2009/047671 WO2009158254A1 (en) 2008-06-26 2009-06-17 System and method to perform fast rotation operations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014138995A Division JP2014238847A (ja) 2008-06-26 2014-07-04 高速回転演算を行うためのシステム及び方法

Publications (2)

Publication Number Publication Date
JP2011526041A true JP2011526041A (ja) 2011-09-29
JP5607040B2 JP5607040B2 (ja) 2014-10-15

Family

ID=41058690

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011516455A Active JP5607040B2 (ja) 2008-06-26 2009-06-17 高速回転演算を行うためのシステム及び方法
JP2014138995A Pending JP2014238847A (ja) 2008-06-26 2014-07-04 高速回転演算を行うためのシステム及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014138995A Pending JP2014238847A (ja) 2008-06-26 2014-07-04 高速回転演算を行うためのシステム及び方法

Country Status (7)

Country Link
US (1) US8243100B2 (ja)
EP (1) EP2310939B1 (ja)
JP (2) JP5607040B2 (ja)
KR (1) KR101334860B1 (ja)
CN (1) CN102067082B (ja)
TW (1) TW201013522A (ja)
WO (1) WO2009158254A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9335997B2 (en) 2008-08-15 2016-05-10 Apple Inc. Processing vectors using a wrapping rotate previous instruction in the macroscalar architecture
US8539205B2 (en) 2008-08-15 2013-09-17 Apple Inc. Processing vectors using wrapping multiply and divide instructions in the macroscalar architecture
US8583904B2 (en) 2008-08-15 2013-11-12 Apple Inc. Processing vectors using wrapping negation instructions in the macroscalar architecture
US8549265B2 (en) 2008-08-15 2013-10-01 Apple Inc. Processing vectors using wrapping shift instructions in the macroscalar architecture
US9335980B2 (en) 2008-08-15 2016-05-10 Apple Inc. Processing vectors using wrapping propagate instructions in the macroscalar architecture
US8527742B2 (en) 2008-08-15 2013-09-03 Apple Inc. Processing vectors using wrapping add and subtract instructions in the macroscalar architecture
US8560815B2 (en) 2008-08-15 2013-10-15 Apple Inc. Processing vectors using wrapping boolean instructions in the macroscalar architecture
US9342304B2 (en) 2008-08-15 2016-05-17 Apple Inc. Processing vectors using wrapping increment and decrement instructions in the macroscalar architecture
US8555037B2 (en) 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US20120278591A1 (en) * 2011-04-27 2012-11-01 Advanced Micro Devices, Inc. Crossbar switch module having data movement instruction processor module and methods for implementing the same
CN102555550B (zh) * 2011-12-30 2014-04-16 浙江大学 一种基于多核处理器的高速印花机图像数据旋转处理系统及方法
US9389860B2 (en) 2012-04-02 2016-07-12 Apple Inc. Prediction optimizations for Macroscalar vector partitioning loops
JP6049358B2 (ja) * 2012-08-31 2016-12-21 キヤノン株式会社 画像処理装置、画像処理方法、およびプログラム
US9817663B2 (en) 2013-03-19 2017-11-14 Apple Inc. Enhanced Macroscalar predicate operations
US9348589B2 (en) 2013-03-19 2016-05-24 Apple Inc. Enhanced predicate registers having predicates corresponding to element widths
CN105210037B (zh) * 2013-05-10 2019-05-21 英派尔科技开发有限公司 存储器访问的加快
US9691181B2 (en) * 2014-02-24 2017-06-27 Sony Interactive Entertainment Inc. Methods and systems for social sharing head mounted display (HMD) content with a second screen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019968A (en) * 1988-03-29 1991-05-28 Yulan Wang Three-dimensional vector processor
US5202847A (en) * 1990-07-31 1993-04-13 Inmos Limited Digital signal processing
JP2001202242A (ja) * 2000-01-24 2001-07-27 Canon Inc マイクロプロセッサ
JP2001524277A (ja) * 1996-12-17 2001-11-27 エリクソン インコーポレイテッド 受信無線信号の品質を改善するシステム
JP2001527662A (ja) * 1998-03-19 2001-12-25 ポートレイト・ディスプレイズ,インコーポレイテッド コンピュータディスプレイのためのパラメータ化されたイメージ配向
JP2002109564A (ja) * 2000-07-24 2002-04-12 Sony Computer Entertainment Inc 画像処理システム、デバイス、方法及びコンピュータプログラム
EP1394673A1 (en) * 2002-08-30 2004-03-03 STMicroelectronics S.r.l. Method and circuit for incrementing, decrementing or two complementing a bit string
JP2009522953A (ja) * 2006-01-05 2009-06-11 クゥアルコム・インコーポレイテッド Ofdm変調した物理チャネルにおけるアナログ利得スイッチングのための位相補償

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453641B1 (de) * 1990-04-20 1997-03-12 Siemens Aktiengesellschaft CORDIC-Prozessor für Vektordrehungen in Carry-Save-Architektur
US5737253A (en) * 1995-08-30 1998-04-07 Pentomics, Inc. Method and apparatus for direct digital frequency synthesizer
KR20010112690A (ko) * 2000-06-12 2001-12-21 이형원 컴퓨터 프로그램 개발 자원을 네트워크 상에서 연동하는방법
AU2001289045A1 (en) * 2000-09-08 2002-03-22 Avaz Networks Hardware function generator support in a dsp
US20060154625A1 (en) * 2003-03-31 2006-07-13 Quorum Systems, Inc. Direct conversion transmitter system and method with quadrature balancing and low lo feed through
US20060200510A1 (en) * 2005-01-31 2006-09-07 Wang Cindy C Precision cordic processor
DE102005045519A1 (de) * 2005-09-23 2007-03-29 Newlogic Technologies Ag Verfahren und Vorrichtung zur FFT Berechnung
US7818357B2 (en) * 2005-11-23 2010-10-19 Rambus Inc. Systems and methods for implementing CORDIC rotations for projectors and related operators
US20070266070A1 (en) * 2006-05-12 2007-11-15 Chung Hua University Split-radix FFT/IFFT processor
US7870179B2 (en) * 2006-09-21 2011-01-11 Samsung Electronics Co., Ltd. Apparatus and method for optimal implementation of the CORDIC algorithm for wireless RFIC digital down-conversion
WO2008070250A2 (en) * 2006-09-26 2008-06-12 Sandbridge Technologies Inc. Software implementation of matrix inversion in a wireless communication system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019968A (en) * 1988-03-29 1991-05-28 Yulan Wang Three-dimensional vector processor
US5202847A (en) * 1990-07-31 1993-04-13 Inmos Limited Digital signal processing
JP2001524277A (ja) * 1996-12-17 2001-11-27 エリクソン インコーポレイテッド 受信無線信号の品質を改善するシステム
JP2001527662A (ja) * 1998-03-19 2001-12-25 ポートレイト・ディスプレイズ,インコーポレイテッド コンピュータディスプレイのためのパラメータ化されたイメージ配向
JP2001202242A (ja) * 2000-01-24 2001-07-27 Canon Inc マイクロプロセッサ
JP2002109564A (ja) * 2000-07-24 2002-04-12 Sony Computer Entertainment Inc 画像処理システム、デバイス、方法及びコンピュータプログラム
EP1394673A1 (en) * 2002-08-30 2004-03-03 STMicroelectronics S.r.l. Method and circuit for incrementing, decrementing or two complementing a bit string
JP2009522953A (ja) * 2006-01-05 2009-06-11 クゥアルコム・インコーポレイテッド Ofdm変調した物理チャネルにおけるアナログ利得スイッチングのための位相補償

Also Published As

Publication number Publication date
EP2310939B1 (en) 2017-07-19
WO2009158254A1 (en) 2009-12-30
US20090327667A1 (en) 2009-12-31
JP5607040B2 (ja) 2014-10-15
KR20110025222A (ko) 2011-03-09
KR101334860B1 (ko) 2013-12-02
CN102067082A (zh) 2011-05-18
CN102067082B (zh) 2014-07-09
TW201013522A (en) 2010-04-01
EP2310939A1 (en) 2011-04-20
JP2014238847A (ja) 2014-12-18
US8243100B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
JP5607040B2 (ja) 高速回転演算を行うためのシステム及び方法
RU2009114818A (ru) Инструкция и логическая схема для выполнения операции скалярного произведения
RU2395835C2 (ru) Способ и система вычисления указателя для масштабируемого программируемого кольцевого буфера
US9490971B2 (en) Instruction for fast ZUC algorithm processing
WO2017222715A1 (en) Hardware accelerator for platform firmware integrity check
CN105608051B (zh) 在64位数据路径上实现128位simd操作
JP6088655B2 (ja) 単一の命令に応じて回転及びxorを実行するためのシステム、装置及び方法
CN112650471A (zh) 用于处理掩蔽数据的处理器和方法
JP2017503232A (ja) Rsaアルゴリズム加速プロセッサ、方法、システム、及び命令
CN108363668B (zh) 线性存储器地址变换和管理
JP5798650B2 (ja) 短整数の乗算の数を減らすためのシステム、装置、および方法
CN115904313A (zh) 一种应用于智能传感器的处理器
CN109478199B (zh) 分段线性逼近的系统及方法
US10664237B2 (en) Apparatus and method for processing reciprocal square root operations
US9411724B2 (en) Method and apparatus for a partial-address select-signal generator with address shift
US11294679B2 (en) Apparatus and method for multiplication and accumulation of complex values
US10514924B2 (en) Apparatus and method for performing dual signed and unsigned multiplication of packed data elements
JP2010044515A (ja) 信号処理プロセッサ及び半導体装置
US11334319B2 (en) Apparatus and method for multiplication and accumulation of complex values
US20190042236A1 (en) Apparatus and method for vector multiply and accumulate of packed bytes
KR101635856B1 (ko) 데이터 요소에 있는 비트들의 제로화를 위한 시스템, 장치, 및 방법
CN117390705A (zh) 数据处理方法、处理器和电子装置
WO2019005130A1 (en) APPARATUS AND METHOD FOR MULTIPLICATION AND ACCUMULATION OF COMPLEX VALUES
CN118057308A (zh) 指令处理优化方法及相关装置
CN116097213A (zh) 一种图指令处理方法及装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131001

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140827

R150 Certificate of patent or registration of utility model

Ref document number: 5607040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250