JP2011526041A - 高速回転演算を行うためのシステム及び方法 - Google Patents
高速回転演算を行うためのシステム及び方法 Download PDFInfo
- Publication number
- JP2011526041A JP2011526041A JP2011516455A JP2011516455A JP2011526041A JP 2011526041 A JP2011526041 A JP 2011526041A JP 2011516455 A JP2011516455 A JP 2011516455A JP 2011516455 A JP2011516455 A JP 2011516455A JP 2011526041 A JP2011526041 A JP 2011526041A
- Authority
- JP
- Japan
- Prior art keywords
- data
- coordinate
- processor
- vector
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
- Mobile Radio Communication Systems (AREA)
- Advance Control (AREA)
Abstract
Description
ここにおいて開示される実施形態と関係させて説明される方法又はアルゴリズムのステップは、直接ハードウェア内において、プロセッサによって実行されるソフトウェアモジュール内において、又はこれらの2つの組み合わせ内において具現化することが可能である。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読み取り専用メモリ(ROM)、プログラマブル読み取り専用メモリ(PROM)、消去可能プログラマブル読み取り専用メモリ(EPROM)、電気的消去可能プログラマブル読み取り専用メモリ(EEPROM)、レジスタ、ハードディスク、取り外し可能なディスク、コンパクトディスク読み取り専用メモリ(CD−ROM)、又は当業において既知であるその他のあらゆる形態の記憶媒体において常駐することができる。典型的な記憶媒体は、プロセッサに結合され、このため、プロセッサは、記憶媒体から情報を読み出すこと及び記憶媒体に情報を書き込むことができる。代替においては、記憶媒体は、プロセッサと一体化させることができる。プロセッサ及び記憶媒体は、特定用途向け集積回路(ASIC)内に常駐することができる。ASICは、計算デバイス又はユーザ端末内に常駐することができる。代替においては、プロセッサ及び記憶媒体は、計算デバイス又はユーザ端末内において個別コンポーネントとして常駐することができる。
Claims (25)
- 方法であって、
単一の命令をプロセッサにおいて実行することを備え、前記単一の命令を実行することは、
第1の座標及び第2の座標を示す第1のデータを受信することと、
90度の倍数の組から選択された第1の回転値を示す第1の制御値を受信することと、
出力データをデータ記憶素子に書き込むことであって、前記出力データは、前記第1の回転値だけ回転された前記第1のデータに対応すること、とを含む、方法。 - 前記単一の命令を実行することは、乗算演算又はテーブル検索を行うことなしに前記出力データを決定することをさらに備える請求項1に記載の方法。
- 前記単一の命令は、プロセッサの単一の実行サイクル中に実行される請求項1に記載の方法。
- 90度の倍数の前記組は、ゼロ度と、90度と、180度と、270度、とを含み、前記単一の命令を実行することは、
前記第1の回転値が90度又は270度に対応するときに前記第1の座標及び前記第2の座標をスワップすることと、
前記第1の回転値が90度、180度、又は270度に対応するときに前記第1の座標及び前記第2の座標のうちの少なくとも1つをネゲートすること、とをさらに備える請求項1に記載の方法。 - 前記単一の命令を実行することは、前記第1の座標又は前記第2の座標をネゲートする前に前記第1の座標及び前記第2の座標をスワップすることを含む請求項4に記載の方法。
- 前記単一の命令を実行することは、前記第1の座標及び前記第2の座標をスワップする前に前記第1の座標又は前記第2の座標をネゲートすることを含む請求項4に記載の方法。
- 前記単一の命令を実行することは、前記第1の座標及び前記第2の座標のうちの少なくとも1つをネゲートするときにオーバーフロー状態を防止するための飽和論理を適用することをさらに備える請求項4に記載の方法。
- 前記第1の制御値は、受信された無線信号のシンボル値に対応する請求項1に記載の方法。
- 前記単一の命令を実行することは、無線受信機の直交復号サイクルと関係させて行われる請求項8に記載の方法。
- 前記単一の命令を実行することは、
第3の座標及び第4の座標を示す第2のデータを受信することと、
90度の倍数の前記組から選択された第2の回転値を示す第2の制御値を受信することと、
前記第2の回転値だけ回転された前記第2のデータに対応する第2の出力データを書き込むこと、とをさらに備える請求項1に記載の方法。 - 前記出力データを決定することと同時並行して前記第2の出力データを決定することをさらに備える請求項10に記載の方法。
- 前記出力データ及び前記第2の出力データは、前記出力データが前記データ記憶素子に書き込まれる前にプロセッサの単一の実行ユニットにおいて決定され、前記データ記憶素子は、レジスタファイル内である請求項11に記載の方法。
- 前記単一の命令は、マイクロコードをサポートしないパイプラインにおいて実行される請求項1に記載の方法。
- 単一の実行サイクルにおいてベクトル回転を行うためにプロセッサによって実行可能であるプロセッサ命令であって、
命令名と、
第1のフィールドと、
第2のフィールドと、を備え、
前記第1のフィールドは、第1の座標と第2の座標とを含む第1のデータを含み、
前記第2のフィールドは、前記第1のデータを回転させる第1の量を示す第1の制御値を含み、
前記プロセッサは、前記プロセッサ命令を実行した時点で、回転されたデータをメモリに格納し、前記回転されたデータは、前記第1の制御値によって示された前記第1の量だけ回転された前記第1のデータに対応する、プロセッサ命令。 - 前記第1のフィールドは、第3の座標と第4の座標とを含む第2のデータをさらに含む請求項14に記載のプロセッサ命令。
- 前記第2のフィールドは、前記第2のデータを回転させる第2の量を示す第2の制御値をさらに含む請求項15に記載のプロセッサ命令。
- 前記プロセッサ命令は、前記第2の制御値によって示された前記第2の量だけ回転された前記第2のデータに対応する第2の回転されたデータをさらに戻す請求項16に記載のプロセッサ命令。
- プロセッサであって、
制御値に応答して第1の座標データ及び第2の座標データを選択的にスワップするための手段と、
前記第1の座標データをネゲートして第1のネゲートされた座標データを生成し及び前記第2の座標データをネゲートして第2のネゲートされた座標データを生成するための手段と、
前記制御値に応答して前記第1の座標データ又は前記第1のネゲートされた座標データを選択的に出力し及び前記第2の座標データ又は前記第2のネゲートされた座標データを選択的に出力するための手段と、を備え、
前記制御値は、前記第1の座標データ及び前記第2の座標データによって表されるベクトルの回転度を示す、プロセッサ。 - 選択的に切り替わるための前記手段は、クロスバーデバイスを含む請求項18に記載のプロセッサ。
- ネゲートするための前記手段は、ベクトル加算器又はベクトル乗算器を含む請求項18に記載のプロセッサ。
- 前記ベクトル加算器における負のオーバーフロー状態を訂正するための飽和論理回路をさらに備える請求項20に記載のプロセッサ。
- 選択的に出力するための前記手段は、マルチプレクサを含む請求項18に記載のプロセッサ。
- 前記第1の座標データ又は前記第1のネゲートされた座標データを受信するために及び前記第2の座標データ又は前記第2のネゲートされた座標データを受信するために結合されたモデムをさらに備える請求項19に記載のプロセッサ。
- システムであって、
アンテナに結合されるように構成されたトランシーバと、
前記トランシーバから無線信号データを受信するために結合されたモデムであって、前記無線信号データは、シンボルデータを含むモデムと、を備え、
前記モデムは、
制御値に応答して第1の座標データ及び第2の座標データを選択的にスワップするように構成されたクロスバーデバイスと、
前記クロスバーデバイスの出力をネゲートするように構成されたベクトル加算器デバイスと、
前記制御値に応答して前記ベクトル加算器デバイスの出力又は前記クロスバーデバイスの前記出力のいずれかを選択的に出力するために結合されたマルチプレクサと、備え、
前記制御値は、前記第1の座標データ及び前記第2の座標データによって表される第1のベクトルの回転度を示す、システム。 - 前記モデムは、単一のプロセッサ命令を実行することによって単一の実行サイクル中に前記第1のベクトル及び第2のベクトルに対して同時並行の回転演算を行うように構成されたプロセッサを含む請求項24に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/146,825 | 2008-06-26 | ||
US12/146,825 US8243100B2 (en) | 2008-06-26 | 2008-06-26 | System and method to perform fast rotation operations |
PCT/US2009/047671 WO2009158254A1 (en) | 2008-06-26 | 2009-06-17 | System and method to perform fast rotation operations |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138995A Division JP2014238847A (ja) | 2008-06-26 | 2014-07-04 | 高速回転演算を行うためのシステム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011526041A true JP2011526041A (ja) | 2011-09-29 |
JP5607040B2 JP5607040B2 (ja) | 2014-10-15 |
Family
ID=41058690
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011516455A Active JP5607040B2 (ja) | 2008-06-26 | 2009-06-17 | 高速回転演算を行うためのシステム及び方法 |
JP2014138995A Pending JP2014238847A (ja) | 2008-06-26 | 2014-07-04 | 高速回転演算を行うためのシステム及び方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138995A Pending JP2014238847A (ja) | 2008-06-26 | 2014-07-04 | 高速回転演算を行うためのシステム及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8243100B2 (ja) |
EP (1) | EP2310939B1 (ja) |
JP (2) | JP5607040B2 (ja) |
KR (1) | KR101334860B1 (ja) |
CN (1) | CN102067082B (ja) |
TW (1) | TW201013522A (ja) |
WO (1) | WO2009158254A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9335997B2 (en) | 2008-08-15 | 2016-05-10 | Apple Inc. | Processing vectors using a wrapping rotate previous instruction in the macroscalar architecture |
US8539205B2 (en) | 2008-08-15 | 2013-09-17 | Apple Inc. | Processing vectors using wrapping multiply and divide instructions in the macroscalar architecture |
US8583904B2 (en) | 2008-08-15 | 2013-11-12 | Apple Inc. | Processing vectors using wrapping negation instructions in the macroscalar architecture |
US8549265B2 (en) | 2008-08-15 | 2013-10-01 | Apple Inc. | Processing vectors using wrapping shift instructions in the macroscalar architecture |
US9335980B2 (en) | 2008-08-15 | 2016-05-10 | Apple Inc. | Processing vectors using wrapping propagate instructions in the macroscalar architecture |
US8527742B2 (en) | 2008-08-15 | 2013-09-03 | Apple Inc. | Processing vectors using wrapping add and subtract instructions in the macroscalar architecture |
US8560815B2 (en) | 2008-08-15 | 2013-10-15 | Apple Inc. | Processing vectors using wrapping boolean instructions in the macroscalar architecture |
US9342304B2 (en) | 2008-08-15 | 2016-05-17 | Apple Inc. | Processing vectors using wrapping increment and decrement instructions in the macroscalar architecture |
US8555037B2 (en) | 2008-08-15 | 2013-10-08 | Apple Inc. | Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture |
US20120278591A1 (en) * | 2011-04-27 | 2012-11-01 | Advanced Micro Devices, Inc. | Crossbar switch module having data movement instruction processor module and methods for implementing the same |
CN102555550B (zh) * | 2011-12-30 | 2014-04-16 | 浙江大学 | 一种基于多核处理器的高速印花机图像数据旋转处理系统及方法 |
US9389860B2 (en) | 2012-04-02 | 2016-07-12 | Apple Inc. | Prediction optimizations for Macroscalar vector partitioning loops |
JP6049358B2 (ja) * | 2012-08-31 | 2016-12-21 | キヤノン株式会社 | 画像処理装置、画像処理方法、およびプログラム |
US9817663B2 (en) | 2013-03-19 | 2017-11-14 | Apple Inc. | Enhanced Macroscalar predicate operations |
US9348589B2 (en) | 2013-03-19 | 2016-05-24 | Apple Inc. | Enhanced predicate registers having predicates corresponding to element widths |
CN105210037B (zh) * | 2013-05-10 | 2019-05-21 | 英派尔科技开发有限公司 | 存储器访问的加快 |
US9691181B2 (en) * | 2014-02-24 | 2017-06-27 | Sony Interactive Entertainment Inc. | Methods and systems for social sharing head mounted display (HMD) content with a second screen |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019968A (en) * | 1988-03-29 | 1991-05-28 | Yulan Wang | Three-dimensional vector processor |
US5202847A (en) * | 1990-07-31 | 1993-04-13 | Inmos Limited | Digital signal processing |
JP2001202242A (ja) * | 2000-01-24 | 2001-07-27 | Canon Inc | マイクロプロセッサ |
JP2001524277A (ja) * | 1996-12-17 | 2001-11-27 | エリクソン インコーポレイテッド | 受信無線信号の品質を改善するシステム |
JP2001527662A (ja) * | 1998-03-19 | 2001-12-25 | ポートレイト・ディスプレイズ,インコーポレイテッド | コンピュータディスプレイのためのパラメータ化されたイメージ配向 |
JP2002109564A (ja) * | 2000-07-24 | 2002-04-12 | Sony Computer Entertainment Inc | 画像処理システム、デバイス、方法及びコンピュータプログラム |
EP1394673A1 (en) * | 2002-08-30 | 2004-03-03 | STMicroelectronics S.r.l. | Method and circuit for incrementing, decrementing or two complementing a bit string |
JP2009522953A (ja) * | 2006-01-05 | 2009-06-11 | クゥアルコム・インコーポレイテッド | Ofdm変調した物理チャネルにおけるアナログ利得スイッチングのための位相補償 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0453641B1 (de) * | 1990-04-20 | 1997-03-12 | Siemens Aktiengesellschaft | CORDIC-Prozessor für Vektordrehungen in Carry-Save-Architektur |
US5737253A (en) * | 1995-08-30 | 1998-04-07 | Pentomics, Inc. | Method and apparatus for direct digital frequency synthesizer |
KR20010112690A (ko) * | 2000-06-12 | 2001-12-21 | 이형원 | 컴퓨터 프로그램 개발 자원을 네트워크 상에서 연동하는방법 |
AU2001289045A1 (en) * | 2000-09-08 | 2002-03-22 | Avaz Networks | Hardware function generator support in a dsp |
US20060154625A1 (en) * | 2003-03-31 | 2006-07-13 | Quorum Systems, Inc. | Direct conversion transmitter system and method with quadrature balancing and low lo feed through |
US20060200510A1 (en) * | 2005-01-31 | 2006-09-07 | Wang Cindy C | Precision cordic processor |
DE102005045519A1 (de) * | 2005-09-23 | 2007-03-29 | Newlogic Technologies Ag | Verfahren und Vorrichtung zur FFT Berechnung |
US7818357B2 (en) * | 2005-11-23 | 2010-10-19 | Rambus Inc. | Systems and methods for implementing CORDIC rotations for projectors and related operators |
US20070266070A1 (en) * | 2006-05-12 | 2007-11-15 | Chung Hua University | Split-radix FFT/IFFT processor |
US7870179B2 (en) * | 2006-09-21 | 2011-01-11 | Samsung Electronics Co., Ltd. | Apparatus and method for optimal implementation of the CORDIC algorithm for wireless RFIC digital down-conversion |
WO2008070250A2 (en) * | 2006-09-26 | 2008-06-12 | Sandbridge Technologies Inc. | Software implementation of matrix inversion in a wireless communication system |
-
2008
- 2008-06-26 US US12/146,825 patent/US8243100B2/en active Active
-
2009
- 2009-06-17 EP EP09770788.9A patent/EP2310939B1/en active Active
- 2009-06-17 KR KR1020117002010A patent/KR101334860B1/ko active IP Right Grant
- 2009-06-17 CN CN200980123391.3A patent/CN102067082B/zh active Active
- 2009-06-17 JP JP2011516455A patent/JP5607040B2/ja active Active
- 2009-06-17 WO PCT/US2009/047671 patent/WO2009158254A1/en active Application Filing
- 2009-06-26 TW TW098121714A patent/TW201013522A/zh unknown
-
2014
- 2014-07-04 JP JP2014138995A patent/JP2014238847A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5019968A (en) * | 1988-03-29 | 1991-05-28 | Yulan Wang | Three-dimensional vector processor |
US5202847A (en) * | 1990-07-31 | 1993-04-13 | Inmos Limited | Digital signal processing |
JP2001524277A (ja) * | 1996-12-17 | 2001-11-27 | エリクソン インコーポレイテッド | 受信無線信号の品質を改善するシステム |
JP2001527662A (ja) * | 1998-03-19 | 2001-12-25 | ポートレイト・ディスプレイズ,インコーポレイテッド | コンピュータディスプレイのためのパラメータ化されたイメージ配向 |
JP2001202242A (ja) * | 2000-01-24 | 2001-07-27 | Canon Inc | マイクロプロセッサ |
JP2002109564A (ja) * | 2000-07-24 | 2002-04-12 | Sony Computer Entertainment Inc | 画像処理システム、デバイス、方法及びコンピュータプログラム |
EP1394673A1 (en) * | 2002-08-30 | 2004-03-03 | STMicroelectronics S.r.l. | Method and circuit for incrementing, decrementing or two complementing a bit string |
JP2009522953A (ja) * | 2006-01-05 | 2009-06-11 | クゥアルコム・インコーポレイテッド | Ofdm変調した物理チャネルにおけるアナログ利得スイッチングのための位相補償 |
Also Published As
Publication number | Publication date |
---|---|
EP2310939B1 (en) | 2017-07-19 |
WO2009158254A1 (en) | 2009-12-30 |
US20090327667A1 (en) | 2009-12-31 |
JP5607040B2 (ja) | 2014-10-15 |
KR20110025222A (ko) | 2011-03-09 |
KR101334860B1 (ko) | 2013-12-02 |
CN102067082A (zh) | 2011-05-18 |
CN102067082B (zh) | 2014-07-09 |
TW201013522A (en) | 2010-04-01 |
EP2310939A1 (en) | 2011-04-20 |
JP2014238847A (ja) | 2014-12-18 |
US8243100B2 (en) | 2012-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5607040B2 (ja) | 高速回転演算を行うためのシステム及び方法 | |
RU2009114818A (ru) | Инструкция и логическая схема для выполнения операции скалярного произведения | |
RU2395835C2 (ru) | Способ и система вычисления указателя для масштабируемого программируемого кольцевого буфера | |
US9490971B2 (en) | Instruction for fast ZUC algorithm processing | |
WO2017222715A1 (en) | Hardware accelerator for platform firmware integrity check | |
CN105608051B (zh) | 在64位数据路径上实现128位simd操作 | |
JP6088655B2 (ja) | 単一の命令に応じて回転及びxorを実行するためのシステム、装置及び方法 | |
CN112650471A (zh) | 用于处理掩蔽数据的处理器和方法 | |
JP2017503232A (ja) | Rsaアルゴリズム加速プロセッサ、方法、システム、及び命令 | |
CN108363668B (zh) | 线性存储器地址变换和管理 | |
JP5798650B2 (ja) | 短整数の乗算の数を減らすためのシステム、装置、および方法 | |
CN115904313A (zh) | 一种应用于智能传感器的处理器 | |
CN109478199B (zh) | 分段线性逼近的系统及方法 | |
US10664237B2 (en) | Apparatus and method for processing reciprocal square root operations | |
US9411724B2 (en) | Method and apparatus for a partial-address select-signal generator with address shift | |
US11294679B2 (en) | Apparatus and method for multiplication and accumulation of complex values | |
US10514924B2 (en) | Apparatus and method for performing dual signed and unsigned multiplication of packed data elements | |
JP2010044515A (ja) | 信号処理プロセッサ及び半導体装置 | |
US11334319B2 (en) | Apparatus and method for multiplication and accumulation of complex values | |
US20190042236A1 (en) | Apparatus and method for vector multiply and accumulate of packed bytes | |
KR101635856B1 (ko) | 데이터 요소에 있는 비트들의 제로화를 위한 시스템, 장치, 및 방법 | |
CN117390705A (zh) | 数据处理方法、处理器和电子装置 | |
WO2019005130A1 (en) | APPARATUS AND METHOD FOR MULTIPLICATION AND ACCUMULATION OF COMPLEX VALUES | |
CN118057308A (zh) | 指令处理优化方法及相关装置 | |
CN116097213A (zh) | 一种图指令处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131001 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131008 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5607040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |