JP2011523214A - 半導体エピタキシーにおけるメモリ効果の低減方法 - Google Patents

半導体エピタキシーにおけるメモリ効果の低減方法 Download PDF

Info

Publication number
JP2011523214A
JP2011523214A JP2011512535A JP2011512535A JP2011523214A JP 2011523214 A JP2011523214 A JP 2011523214A JP 2011512535 A JP2011512535 A JP 2011512535A JP 2011512535 A JP2011512535 A JP 2011512535A JP 2011523214 A JP2011523214 A JP 2011523214A
Authority
JP
Japan
Prior art keywords
layer
sic
reaction chamber
gas
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011512535A
Other languages
English (en)
Other versions
JP5478616B2 (ja
Inventor
マーク・ロボダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Dow Silicones Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp, Dow Silicones Corp filed Critical Dow Corning Corp
Publication of JP2011523214A publication Critical patent/JP2011523214A/ja
Application granted granted Critical
Publication of JP5478616B2 publication Critical patent/JP5478616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42Gallium arsenide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/52Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

水素ガス及びハロゲン含有ガスを含む混合ガスを使用して、複数の成長段階同士の間にCVD反応チャンバを洗い流すことによって、エピタキシャル成長工程の間のメモリ効果を低減する方法を提供する。

Description

本発明は、半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法に関し、特に、複数のエピタキシャル成長反応同士間に混合ガスを使用して反応チャンバを浄化し、半導体の電気特性における再現性を改良する化学気相成長法に関する。
エピタキシーは、半導体業界、および特にシリコン系半導体材料の製造において一般的に使用されている。CVDエピタキシーでは、基板(結果として得られるCVD膜の結晶構造を定めるように選択される)を有する成長または反応チャンバへの前駆体ガスの導入、基板表面上への反応物の堆積/吸着、及び排出される副生成物の脱着を含む化学気相成長(CVD)法が典型的に採用される。さらに、層の電気特性を制御するために、成長工程の間に、エピタキシャル層に不純物をドープすることができる。炭化ケイ素(SiC)半導体デバイスは、SiC基板上にエピタキシャル成長したn−及びp−ドープSiCの連続した層から構成され得る。ドーパントの種類は、電子または正孔を発生させる不純物を示す「n」または「p」で表され、その濃度は、それぞれ高及び低ドーパント濃度を示す「+」または「−」で表される。高濃度は典型的に5×1017cm−3から1×1020cm−3の範囲であり、低濃度は5×1013cm−3から5×1017cm−3の範囲である。SiC、SiまたはSiGe CVD工程において使用される典型的なドーパントは、ホウ素(前駆体ガスBまたはBCl)、リン(前駆体ガスPHまたは(CHP)、及びアルミニウム(前駆体ガス(CHAl)及びヒ素(AsH)を含む。
SiC CVD工程用の典型的な気体前駆体は、シラン(RSiH(4−X)またはRSiCl(4−x)であり、RはHまたは炭化水素であってよい)及び炭化水素(CH、C)を含む。シリコンCVD工程用の典型的な気体前駆体は、シラン(HSiH(4−x)またはHSiCl(4−x))である。
GaAs CVD工程において使用される典型的なドーパントガスは、シラン(HSiH(4−x)またはHSiCl(4−x))、有機亜鉛化合物、または炭素含有ガス(CH、CCl)であり、典型的な気体前駆体は、トリメチルガリウム及びヒ素である。
GaN CVD工程において使用される典型的なドーパントガスは、シラン(HSiH(4−x)またはHSiCl(4−x))、有機マグネシウム化合物、または炭素含有ガス(CH、CCl)であり、典型的な気体前駆体は、トリメチルガリウム、窒素、及び/またはアンモニアである。
しかし、成長反応の間に、部分的に反応した前駆体及び/またはドーパントガスは、反応チャンバ内の低流量領域内または多孔性材料に捕捉され得る。さらに、ドーパントを含む反応セル壁上に副堆積物が形成され得る。部分的に反応した前駆体及び副堆積物の潜在的放出及び/または蒸発によって、エピタキシャル層の電気特性が再現不可能となることもある。この現象は一般的に「メモリ効果」と言われる。例えば、トリメチルアルミニウム(TMAl)ドーパントを使用してp型炭化ケイ素を成長させる場合、グラファイト材料を含むCVD真空チャンバの反応領域へと拡散され得る。SiC含有アルミニウムが反応セルの壁上にも形成される。反応チャンバにおける工程の複数回の反復によって、堆積物が蒸発し、「捕捉された」アルミニウムドーパントが反応領域へと引き戻され、新たに形成されるエピタキシャル層に組み込まれる。SiC副堆積物からの残留するp型不純物がSiCにドープされてn型ドーパントの電気的効果を打ち消す、すなわちチャンバが先のp型成長工程を「記憶」しているため、新たなドープ膜がn型膜であるような場合にこれは望ましくない。
メモリ効果現象及びTMAlドーパントが工程に戻る量を予測することは困難であるため、エピタキシャル層中のドーピング濃度を再現することが不可能となる。
汚染されたCVDサセプタ部分の機械的洗浄または取替えが考えられる解決方法であるが、高価であり、p+/p−構造のような連続多層成長には実用的でない。
SiCエピタキシーにおけるメモリ効果を最小限にするためのその他の試みも行われている。例えば、p−型エピタキシー成長段階の後、チャンバを低濃度n型SiCで被覆することができる。非特許文献1を参照する。この工程は、付随するp型SiCで被覆/含浸された反応領域上を被覆する膜を形成し、次のエピタキシー工程においてp型不純物の輸送を防ぐ。しかし、この方法はメモリ効果を低減する一方で、反応領域部材の早期の劣化及び過剰な粒子汚染の早期の形成をもたらし得るため、非効率的であり高価である。
Bernd Thomas, "Advances in 4H−SiC Homoepitaxy for Production and Development of Power Devices," Mater. Res. Soc. Symp. Proc. 2006年, Vol. 911
従って、半導体材料のエピタキシャル成長の間に起こるメモリ効果を低減し、電気特性の再現性に優れた半導体デバイス構造のエピタキシャルCVD成長を可能にする方法が必要とされている。
本発明の実施形態は、複数のエピタキシャル成長反応同士の間に水素及びハロゲン含有ガスを含む混合ガスを使用してCVD反応チャンバを洗い流すことによって、エピタキシャル成長の間に起こり得るメモリ効果を低減または排除する方法を提供するという要求を満たす。この方法は、反応チャンバから効果的に残留ドーパント源を除去する。この方法を使用して、再現性に優れたn+SiC/n−SiC/p+SiCエピタキシー構造などのシリコンベースの構造を成長させることに成功した。本方法を使用して、SiC、GaN、GaAs、及びSiGeを含む半導体材料のエピタキシャル成長における再現性を向上させることもできる。
本発明の1態様によると、反応チャンバを提供する段階と、半導体基板を提供する段階と、前駆体ガスを提供する段階と、反応チャンバにおいて、ドープされた半導体材料のエピタキシャルCVD成長を実施して第1層を形成する段階と、水素及びハロゲン含有ガスを含む混合ガスで反応チャンバを洗い流す段階と、反応チャンバにおいて、第2のドープされた半導体材料のエピタキシャルCVD成長を実施して第2層を形成する段階と、を含む半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法を提供する。
半導体基板は、洗浄工程の間チャンバ内に維持してよく、または洗浄工程より前に取り出してもよい。また、半導体基板(その上に第1層を備える)を洗浄工程より前に取り出し、第2層のエピタキシャル成長のために新たな半導体基板を洗浄工程の後に提供してもよい。
反応チャンバは、約450℃から1800℃の間の温度、より好ましくは約1000℃から1600℃の間、またはそれ以上、最も好ましくは約1300℃から1600℃の間の温度で洗い流される。
ハロゲン含有ガスは、HCl、Cl、F、CF、ClF、及びHBrから選択され得る。
本発明の別の実施形態における方法は、反応チャンバを提供する段階と、半導体基板を提供する段階と、前駆体ガスを提供する段階と、n型ドープSiC層のエピタキシャルCVD成長を実施する段階と、p型ドープSiC層のエピタキシャルCVD成長を実施する段階と、その上に層を備えた基板を取り出す段階と、水素及びハロゲン含有ガスを含む混合ガスで反応チャンバを洗い流す段階と、その上に層を備えた基板をチャンバ内に戻す段階と、前駆体ガスを提供する段階と、反応チャンバにおいてn型ドープSiC層のエピタキシャルCVD成長を実施する段階と、反応チャンバにおいてp型ドープSiC層のエピタキシャルCVD成長を実施する段階と、を含む。
本発明の別の実施形態における方法は、反応チャンバを提供する段階と、半導体基板を提供する段階と、前駆体ガスを提供する段階と、反応チャンバにおいて第1p型ドープSiC層のエピタキシャルCVD成長を実施する段階と、水素及びハロゲン含有ガスを含む混合ガスで反応チャンバを洗い流す段階と、第1p型ドープSiC層よりも低いドーパント濃度を有する第2p型ドープSiC層のエピタキシャルCVD成長を実施する段階と、を含む。
上述の方法は、2つ以上のエピタキシャル層を備えるSiC、GaAs、GaN、またはSiGe構造に適用することができる。本方法はまた、基板及びエピタキシャル層が原則的に同一材料(ホモエピタキシー)または異なる材料(ヘテロエピタキシー)を含む構造に適用することができる。
本方法によってSiC基板構造が形成される実施形態では、SiC半導体デバイスをCVD成長エピタキシャル層を含む基板上に形成することができる。
従って、本発明は、半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法を提供することを特徴とする。本発明のこれらおよびその他の特徴ならびに利点は、以下の発明の詳細な説明、添付の図面及び特許請求の範囲から明らかになるであろう。
本発明の実施形態によって形成されたp+SiCエピタキシャルCVD層におけるアルミニウム濃度を示すグラフである。 n−SiCエピタキシャルCVD形成層におけるアルミニウム濃度を示すグラフである。 n−SiCエピタキシャルCVD形成層における窒素濃度を示すグラフである。
本発明の方法の実施形態は、従来のエピタキシャル成長に優るいくつかの利点を提供する。複数のエピタキシャル成長工程同士の間に高温ガス洗浄を組み込むことで、SiCにおける残留p型不純物からの望ましくないドーピングを抑制して再現可能なp−n構造の連続的成長を可能にすることができることが予期せず発見された。また、反応領域から副堆積物を著しく除去せずにメモリ効果が排除されることが発見された。
CVD SiCエピタキシーのための本発明の好ましい実施形態では、化学気相成長反応チャンバ内の温度は約1550から1650℃の間、圧力は約100から150mbarの間に維持される。本発明において使用するための適切なシリコンソースガスは、ジクロロシラン及びトリクロロシランを含む。炭素ソースガスは、プロパンを含み得る。キャリアガスは水素を含み得る。n型ドーパントガスは窒素を含み、p型ドーパントガスはトリメチルアルミニウムを含み得る。
本発明の方法の1実施形態では、p型ドープエピタキシャル層の形成後、反応チャンバを水素及びハロゲン含有ガスの混合ガスで洗い流す。ハロゲン含有ガスは、HCl、Cl、F、CF、ClF、またはHBrを含んでよく、好ましくは約0.001%から50%の間の濃度、さらに好ましくは約0.05%から20%の間の濃度、最も好ましくは約0.1から10%の間の濃度で使用することができる。しかし、当然のことながら、ハロゲン含有ガスの量は、反応チャンバの寸法及び表面積に応じて変更してよい。好ましい実施形態では、混合ガスは約60slmのH及び100sccmのHClを含む。
「洗い流す(洗浄)」とは、主な前駆体種の非存在下、つまり堆積種が含まれないチャンバに混合ガスを通過させることを意味する。洗い流した後、別のn型ドープエピタキシャル層またはp型ドープエピタキシャル層を成長させることができる。目的とするn型またはp型層のドーパント濃度は、好ましくは約5×1013cm−3から1×1019cm−3の間である。
本方法の別の実施形態では、第1p型ドープエピタキシャル層を成長させた後、水素/ハロゲン含有混合ガスで洗い流し、次いで第2p型ドープエピタキシャル層を成長させ、ここで第2p型ドープ層のドーパント濃度は第1層のものよりも低い。この実施形態では、第1p型ドープ層のドーパント濃度は約1×1016cm−3から1×1019cm−3の間であり、第2p型ドープ層のドーパント濃度は約5×1013から1×1017cm−3の間である。水素/ハロゲン含有洗浄用混合ガスを使用することで、反応チャンバ内での先のエピタキシャル成長工程からの残留不純物が効果的に除去され、メモリ効果が著しく低減する。連続するエピタキシャル工程の各々の間にCVD反応チャンバが洗い流される限り、連続するn型及びp型層または連続するp+/p−型層のドーピング濃度を再現することが可能である。本方法は、PiNダイオード、MESFETS、バイポーラ接合トランジスタ、及び類似のものなどの多様な多層SiCデバイス構造を成長させるために使用することができる。
当然のことながら、SiCエピタキシー構造が、ドーパントキャリアの型が変化する(p−n)、または第3層(例えばn−p−n)が所望されるような成長順序を必要とする場合は、各成長工程に続いて洗い流す工程を実施することができる。洗い流す工程の間に基板がチャンバ内に維持されるような場合には、洗い流す段階は、既に成長した層の一部をエッチングした結果であり得る。従って、所望の厚さのp型層を得るためには、洗浄の間にエッチング除去可能な追加の厚さ範囲を含む厚さに成長させて、所望の最終厚さが得られるようにすべきである。連続する層の各々がより低いドーパント濃度を有するような複数のp型層を成長させる場合にも同様の技術を採用することができる。
本発明をより理解し易くするために、以下の実施例を参照する。これらは本発明の例示を目的とするものであり、その範囲を限定するものではない。
(実施例1)
マルチウエハ遊星運動誘導加熱CVD反応チャンバにおいて以下の工程条件下でSiCエピタキシャル成長工程を実施した。
n+(層1)n−(層2)/p+(層3)を備えた薄膜構造のSiC CVDエピタキシャル成長の直後に反応チャンバから基板を取り出し、100sccmのHClガス及び60slmのHの混合ガスでチャンバを洗い流した。HCl/H混合ガスは、圧力500mbar、温度1600℃で4時間SiCエピタキシー反応器内に導入した。洗い流す工程に続いて、新たな基板をチャンバ内に配置し、低ドープn型SiCのSiC CVDエピタキシー工程を実施した。結果を以下の表1に示す。
[表1]
この結果から、3つの連続したn型ドープ層成長実験(134〜136)によってn型ドープレベルの基準値が設定され、水銀プローブC−V測定に基づいて約2×1015cm−3n型である一貫して低い総ドープ濃度が得られたことが示される。次にp+層成長(実験137)を実施し、続いて4時間HCl/H洗浄を行った。次に、同様の条件下でn型ドープ層を成長させ、総ドープ濃度2.1×1015cm−3n型を得た。この結果から、残留アルミニウムが反応チャンバから除去され、HCl/H洗浄で清浄な環境が得られたことが示唆される。続く実験138では、サイクルを2回以上連続して繰り返した。層のn型ドーパント濃度の再現性は表1において示唆されている。n型層における総ドープの制御は2倍以内で維持された。
サンプル137をSIMS(二次イオン質量分析法)で分析すると、図1に示すように1×1019cm−3を超える濃度のアルミニウムが検出された。サンプル138も同様にSIMSで分析すると、図2及び3に示すように、窒素及びアルミニウムの両方が検出限界(それぞれ2×1015cm−3及び5×1013cm−3)以下であった。
p+SiCエピ層成長後のH/HCl洗浄段階によって、反応チャンバから残留アルミニウム源が効果的に除去され、ドープメモリ効果が著しく低減すると結論付けることができる。
発明の詳細に説明及び好ましい実施形態の参照によって、本発明の範囲から逸脱しない範囲で修正及び変形を行うことが可能であることは明らかである。

Claims (12)

  1. 半導体材料のエピタキシャル成長の間のメモリ効果を低減する方法であって、
    反応チャンバを提供する段階と、
    半導体基板を提供する段階と、
    前駆体ガスを提供する段階と、
    前記反応チャンバにおいて、ドープされた半導体材料のエピタキシャルCVD成長を実施して第1層を形成する段階と、
    水素及びハロゲン含有ガスを含む混合ガスで前記反応チャンバを洗い流す段階と、
    前記反応チャンバにおいて、ドープされた半導体材料のエピタキシャルCVD成長を実施して第2層を形成する段階と、
    を含む方法。
  2. 前記反応チャンバを約450℃から1800℃の間の温度で洗い流す請求項1に記載の方法。
  3. 前記反応チャンバを約1300℃から1600℃の間の温度で洗い流す請求項1に記載の方法。
  4. 前記半導体材料がSiC、GaN、GaAs、及びSiGeから選択される請求項1に記載の方法。
  5. 前記ハロゲン化ガスがHCl、Cl、F、CF、ClF、及びHBrから選択される請求項1に記載の方法。
  6. 前記洗い流す段階の間、前記半導体基板を前記チャンバ内に維持する請求項1に記載の方法。
  7. 前記洗い流す段階より前に前記チャンバから前記半導体基板を取り出し、前記洗い流す段階の後に戻す請求項1に記載の方法。
  8. 前記洗い流す段階より前に前記チャンバから前記半導体基板を取り出し、前記洗い流す段階の後に新たな半導体基板と取り替える請求項1に記載の方法。
  9. ドープされた半導体材料の前記第1層がn型ドープSiCを含み、ドープされた半導体材料の前記第2層がp型ドープSiCを含む請求項1に記載の方法。
  10. ドープされた半導体材料の前記第1層がp型ドープSiCを含み、ドープされた半導体材料の前記第2層が前記第1層よりも低いドーパント濃度を有するp型ドープSiCを含む請求項1に記載の方法。
  11. 前記ハロゲン含有ガスの濃度が約0.1から10%の間である請求項1に記載の方法。
  12. 請求項1に記載の方法によって作製された基板上に形成された炭化ケイ素半導体デバイス。
JP2011512535A 2008-06-04 2009-05-29 半導体エピタキシーにおけるメモリ効果の低減方法 Active JP5478616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5866008P 2008-06-04 2008-06-04
US61/058,660 2008-06-04
PCT/US2009/045551 WO2009148930A1 (en) 2008-06-04 2009-05-29 Method of reducing memory effects in semiconductor epitaxy

Publications (2)

Publication Number Publication Date
JP2011523214A true JP2011523214A (ja) 2011-08-04
JP5478616B2 JP5478616B2 (ja) 2014-04-23

Family

ID=40887916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011512535A Active JP5478616B2 (ja) 2008-06-04 2009-05-29 半導体エピタキシーにおけるメモリ効果の低減方法

Country Status (9)

Country Link
US (1) US8343854B2 (ja)
EP (1) EP2304074A1 (ja)
JP (1) JP5478616B2 (ja)
KR (1) KR20110021986A (ja)
CN (1) CN102057078B (ja)
AU (1) AU2009255307A1 (ja)
RU (1) RU2520283C2 (ja)
TW (1) TWI399795B (ja)
WO (1) WO2009148930A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125893A1 (ja) * 2013-02-14 2014-08-21 セントラル硝子株式会社 クリーニングガス及びクリーニング方法
JP2016004933A (ja) * 2014-06-18 2016-01-12 大陽日酸株式会社 炭化珪素除去装置
JP2017011102A (ja) * 2015-06-22 2017-01-12 昭和電工株式会社 炭化珪素膜の成膜装置のクリーニング方法
JP2017523950A (ja) * 2014-07-29 2017-08-24 ダウ コーニング コーポレーションDow Corning Corporation 昇華による大径シリコンカーバイド結晶の製造方法及び関連する半導体sicウェハ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104878445A (zh) * 2015-06-15 2015-09-02 国网智能电网研究院 一种低掺杂浓度碳化硅外延的制备方法
RU2653398C2 (ru) * 2016-07-19 2018-05-08 федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королева" Способ получения пористого слоя гетероструктуры карбида кремния на подложке кремния
CN106711022B (zh) * 2016-12-26 2019-04-19 中国电子科技集团公司第五十五研究所 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
FR3071854A1 (fr) * 2017-10-03 2019-04-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
CN117802582A (zh) * 2024-03-01 2024-04-02 浙江求是半导体设备有限公司 外延炉清洗方法和N型SiC的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050616A (ja) * 1996-07-30 1998-02-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JPH11157989A (ja) * 1997-11-25 1999-06-15 Toyo Tanso Kk 気相成長用サセプター及びその製造方法
JP2009277757A (ja) * 2008-05-13 2009-11-26 Denso Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248385A (en) * 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
US5964943A (en) * 1994-12-27 1999-10-12 Siemens Aktiengesellschaft Method of producing boron-doped monocrystalline silicon carbide
RU2162117C2 (ru) * 1999-01-21 2001-01-20 Макаров Юрий Николаевич Способ эпитаксиального выращивания карбида кремния и реактор для его осуществления
US6277194B1 (en) * 1999-10-21 2001-08-21 Applied Materials, Inc. Method for in-situ cleaning of surfaces in a substrate processing chamber
US6777747B2 (en) * 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
US7064073B1 (en) * 2003-05-09 2006-06-20 Newport Fab, Llc Technique for reducing contaminants in fabrication of semiconductor wafers
US7368368B2 (en) 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
ITMI20041677A1 (it) * 2004-08-30 2004-11-30 E T C Epitaxial Technology Ct Processo di pulitura e processo operativo per un reattore cvd.
US7435665B2 (en) * 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7651948B2 (en) 2006-06-30 2010-01-26 Applied Materials, Inc. Pre-cleaning of substrates in epitaxy chambers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050616A (ja) * 1996-07-30 1998-02-20 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JPH11157989A (ja) * 1997-11-25 1999-06-15 Toyo Tanso Kk 気相成長用サセプター及びその製造方法
JP2009277757A (ja) * 2008-05-13 2009-11-26 Denso Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125893A1 (ja) * 2013-02-14 2014-08-21 セントラル硝子株式会社 クリーニングガス及びクリーニング方法
JP2014154865A (ja) * 2013-02-14 2014-08-25 Central Glass Co Ltd クリーニングガス及びクリーニング方法
JP2016004933A (ja) * 2014-06-18 2016-01-12 大陽日酸株式会社 炭化珪素除去装置
JP2017523950A (ja) * 2014-07-29 2017-08-24 ダウ コーニング コーポレーションDow Corning Corporation 昇華による大径シリコンカーバイド結晶の製造方法及び関連する半導体sicウェハ
JP2017011102A (ja) * 2015-06-22 2017-01-12 昭和電工株式会社 炭化珪素膜の成膜装置のクリーニング方法

Also Published As

Publication number Publication date
JP5478616B2 (ja) 2014-04-23
TW201013754A (en) 2010-04-01
KR20110021986A (ko) 2011-03-04
RU2010149457A (ru) 2012-07-20
AU2009255307A2 (en) 2011-01-20
US8343854B2 (en) 2013-01-01
WO2009148930A1 (en) 2009-12-10
AU2009255307A1 (en) 2009-12-10
CN102057078A (zh) 2011-05-11
US20110073874A1 (en) 2011-03-31
TWI399795B (zh) 2013-06-21
RU2520283C2 (ru) 2014-06-20
EP2304074A1 (en) 2011-04-06
CN102057078B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP5478616B2 (ja) 半導体エピタキシーにおけるメモリ効果の低減方法
KR101160930B1 (ko) 카본-함유 실리콘 에피택셜 층을 형성하는 방법
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
US7651948B2 (en) Pre-cleaning of substrates in epitaxy chambers
JP5173140B2 (ja) 電気的に活性なドープト結晶性Si含有膜の堆積方法
US7329593B2 (en) Germanium deposition
CN104885197B (zh) 制造碳化硅半导体衬底的方法以及制造碳化硅半导体器件的方法
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
JP2009535859A (ja) 炭素を混合したsi膜を使用した極浅接合形成の方法
KR100434698B1 (ko) 반도체소자의 선택적 에피성장법
US20090127566A1 (en) Method of Selectively Forming Atomically Flat Plane on Diamond Surface, Diamond Substrate Produced by The Method, and Semiconductor Device Using The Same
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
Huang et al. Low-temperature epitaxy of phosphorus doped Si and Si/sub 1-x/Ge/sub x/films by RTP/VLP-CVD
CN113488374A (zh) 一种氮化镓的制备方法及氮化镓基器件
KR101397097B1 (ko) Led용 기판 제작 방법
JP2008235726A (ja) 半導体多層膜の製造方法
LUCOVSKY STUDIES OF SH2CI2/H2 GAS PHASE CHEMISTRY FOR SELECTIVE THIN FILM GROWTH OF CRYSTALLINE SILICON, c-SI, USING REMOTE PLASMA ENHANCED CHEMICAL VAPOR DEPOSITION JA. THEIL. G. LUCOVSKY, SV HATTANGADY, GG FOUNTAIN*. and RJ MARKUNAS
KR20190026472A (ko) 에피택셜 웨이퍼 및 그 제조 방법
Nguyen et al. Low-temperature epitaxy of highly-doped n-type Si at high growth rate by chemical vapor deposition for bipolar transistor application

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5478616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250