JP2011516979A - 通信バス用双方向単線式割り込みライン - Google Patents

通信バス用双方向単線式割り込みライン Download PDF

Info

Publication number
JP2011516979A
JP2011516979A JP2011503146A JP2011503146A JP2011516979A JP 2011516979 A JP2011516979 A JP 2011516979A JP 2011503146 A JP2011503146 A JP 2011503146A JP 2011503146 A JP2011503146 A JP 2011503146A JP 2011516979 A JP2011516979 A JP 2011516979A
Authority
JP
Japan
Prior art keywords
voltage
service request
master
slave
idle state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011503146A
Other languages
English (en)
Other versions
JP5055489B2 (ja
Inventor
エム. トーマ・ジェフリー
ピー. タイラー・ジョン
Original Assignee
キョウセラ ワイヤレス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キョウセラ ワイヤレス コーポレーション filed Critical キョウセラ ワイヤレス コーポレーション
Publication of JP2011516979A publication Critical patent/JP2011516979A/ja
Application granted granted Critical
Publication of JP5055489B2 publication Critical patent/JP5055489B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Power Sources (AREA)

Abstract

スレーブ装置(106)がマスタ装置(104)へスレーブサービス要求を提示しマスタ装置からのマスタサービス要求を受理するために、マスタによってのみ通信開始可能なデータ通信バス(108)と共に双方向単線式割り込みライン(102)を用いる。マスタサービス要求を提示しない場合、マスタ装置(104)はマスタ割り込みインターフェイス(110)内のプル抵抗を介して割り込みライン電圧を設定することにより割り込みライン電圧をアイドル状態電圧に保持する。スレーブ及びマスタ装置はそれぞれ割り込みライン電圧をアイドル電圧からサービス要求電圧へと設定、又は引き上げることによりサービス要求を提示する。マスタサービス要求に応答する又はスレーブサービス要求の処理をマスタに開始させる場合、スレーブはスレーブ割り込みインターフェイス(112)によって割り込みラインをアイドル状態電圧に戻す。速度の遅いスレーブはこれにより保留中のマスタにより開始されたデータトランザクションへの準備をするのに十分な時間を得る。マスタは割り込みライン電圧の要求電圧からアイドル状態電圧への変化を検知し、データ通信バス(108)を介して準備の整ったスレーブ装置と通信を行う。
【選択図】図2

Description

本発明は、概して無線通信システムに関し、特に、双方向2線式バスを介したマスタプロセッサ・スレーブプロセッサ間での通信の管理に関する。
プロセッサは、多くの場合、双方向バスを介してデータをやり取りすることによって他の装置やプロセッサと通信を行う。多くのバスプロトコルにおいて、スレーブプロセッサはバス上でマスタプロセッサによって開始された通信に対し応答しなければならず、スレーブプロセッサがトランザクションを開始するメカニズムは設けられていない。従って、スレーブプロセッサは、マスタプロセッサによってポーリングされた後にのみトランザクションに参加することができる。多くの構成において、スレーブプロセッサがマスタプロセッサとのトランザクションを開始できるように、マスタとスレーブとの間に独立した割り込みラインが設けられる。バスプロトコルは、一般に、バス上の他の装置に対し送信開始を通知するためのシグナリング機構を有する。以下に詳細に述べるように、例えばI2Cバスプロトコルにおいては、送信開始を示すSTART信号を形成するために、I2Cバスの2本の信号線に対してハイ及びローレベルの特定のシーケンスを設定する。
スレーブ装置は、バスを介してデータをやり取りするために、ハードウェア、ファームウェア及び/又はソフトウェアを用いて実装可能なバスインターフェイスを備える。ファームウェア及び/又はソフトウェアによる実装(以下、総称して「非ハードウェア実装」という)は、ハードウェアバスインターフェイスと比べ格段に安価である。しかしながら、非ハードウェア実装においては、一般に、バス上での開始状態を検知するのに適したリソースを継続的なバスのモニタ用に割り当てることができないという制限がある。このため、マスタプロセッサによって開始されたトランザクションをスレーブプロセッサが検知できない可能性があった。この状況を回避するための実装として、マスタがスレーブに対してトランザクションの開始を信号によって通知するために、マスタとスレーブとの間に第2の割り込みラインを設けるものがある。このような実装には、マスタとスレーブとの間に配線や接続が新たに必要となるという大きなデメリットがある。従って、双方向の単線式割り込みラインが望まれている。
双方向の単線式割り込みラインによって、スレーブ装置は、マスタ装置に対してスレーブサービス要求を提示し、マスタ装置からのマスタサービス要求を受理する。保留中のサービス要求が無い場合、マスタ装置は、割り込みラインの割り込みライン電圧をプル抵抗を介して設定することにより、アイドル状態電圧に保持する。スレーブ装置は、割り込みライン電圧をアイドル状態電圧からスレーブサービス要求電圧へ、そして再度アイドル状態電圧へと変化させることによって、スレーブサービス要求を提示する。つまり、スレーブ装置は、割り込みライン電圧を強制的にアイドル状態電圧、サービス要求電圧そして再度アイドル状態電圧へと設定することによって、スレーブサービス要求を提示する。マスタ装置は、割り込みライン電圧における要求電圧からアイドル状態電圧への変化を検知し、2線式バスを介してスレーブサービストランザクションを開始する。スレーブサービストランザクションの終了前にスレーブは割り込みラインを開放し、マスタはプル抵抗を介して割り込みラインをアイドル状態に保持する。マスタ装置は、割り込みライン電圧をアイドル状態電圧からサービス要求電圧へと変化させることによりマスタサービス要求を提示する。スレーブ装置は、電圧の変化を検知し、割り込みライン電圧をアイドル状態電圧に設定することによりマスタサービス要求を受理する。
図1は、本発明の例示的な実施形態に係る通信バスシステムを示すブロック図である。 図2は、マスタ割り込みインターフェイスが内部プルアップ及びプルダウン抵抗を含む単一のGPIOポートを備え、スレーブ割り込みインターフェイスがGPIOポートを備える例示的なバス通信システムを示すブロック図である。 図3は、例示的なマスタサービスサイクルにおける割り込みライン電圧、バス電圧、マスタサービス要求信号及びスレーブサービス要求信号を示すタイミングチャートである。 図4は、例示的なスレーブサービスサイクルにおける割り込みライン電圧、バス電圧、マスタサービス要求信号及びスレーブサービス要求信号を示すタイミングチャートである。 図5は、マスタプロセッサがマスタサービス要求を開始するよりも前にスレーブプロセッサがサービス要求を開始する、例示的なスレーブからマスタへのサービス競合サイクルにおける割り込みライン電圧、バス電圧、マスタサービス要求信号及びスレーブサービス要求信号を示すタイミングチャートである。 図6は、スレーブプロセッサがスレーブサービス要求を開始するよりも前にマスタプロセッサがマスタサービス要求を開始する、例示的なマスタからスレーブへのサービス競合サイクルにおける割り込みライン電圧、バス電圧、マスタサービス要求信号及びスレーブサービス要求信号を示すタイミングチャートである。 図7は、単一の抵抗及び2つのGPIOポートを備えた例示的なマスタ割り込みインターフェイスを示すブロック図である。 図8は、バス通信システムの適切な使用例を示す無線通信装置のブロック図である。
図1は、本発明の例示的な実施形態に係る単線式割り込みライン102を含む2線式バスシステム100を示すブロック図である。マスタプロセッサ104は、2線式通信バス108を介してスレーブプロセッサ106と通信を行う。マスタプロセッサ104及びスレーブプロセッサ106は、割り込みライン102と接続するための割り込みインターフェイス110、112、双方向2線式通信バス(通信バス)108と接続するためのバスインターフェイス114、116、及び通信バス108、割り込みライン102を介して通信を管理するための通信コントローラ118、120をそれぞれ備える。本例示的な実施形態において、通信バス108は、I2Cプロトコルに従って動作する2線式の双方向通信バスである。以下により詳細に説明されるI2Cバスは、2本の活性導線と接地接続(不図示)とによって構成される。各バスインターフェイス114、116は、バス108上で信号を生成及び検知するためのインターフェイスである。本例示的な実施形態において、スレーブバスインターフェイス116は、ファームウェア及び/又はソフトウェアにより実現され、従って非ハードウェアバスインターフェイスを形成する。スレーブバスインターフェイス116は、例えば電気コネクタ、バス108の導線に接続するための導線及び物理的パッケージ等の限られたハードウェア部品を含み得るが、少なくとも大部分のインターフェイス機能はスレーブプロセッサ106において実行されるソフトウェア及び/又はファームウェアによって実現される。従って、スレーブバスインターフェイス116は、備えるとすれば、バス上での信号の解釈及び生成専用の限られた論理ゲート又はその他の処理ハードウェアを備える。
以下に詳細に述べるように、各割り込みラインインターフェイス110、112は、単一の割り込みライン102上での電圧の変化を検知及び確立するためのインターフェイスである。割り込みインターフェイス110、112は、各通信コントローラ118、120に対して割り込みライン102上の電圧の状態を通知し、各通信コントローラ118、120からの命令に応じて割り込みライン102上の電圧を確立する。このため、各通信コントローラ118、120は、割り込みインターフェイス及びバスインターフェイスを介して割り込みライン102及び通信バス108上での通信を管理する。
上述のようにI2Cバスは2線式のバスである。これらの活性導線は双方向通信可能であり、シリアルデータライン(SDA)及びシリアルクロックライン(SCL)を備える。バス108に接続される装置の機能に応じて、当該装置は送信機及び/又は受信機として動作可能である。バスにおいてトランザクションを行う前に、バスに接続された全ての装置に送信開始を通知するためにバス上で開始状態を生じさせる必要がある。その結果、接続された全ての装置が開始状態の検知後、バスを監視する。上述のようにバスインターフェイスが非ハードウェア実装の場合、装置は、開始状態を検知するリソースを備えていない場合がある。I2Cバスはマルチマスタバスであるため、1つ以上の接続されたマスタ装置がデータ転送を開始できる。しかしながら、いずれのスレーブプロセッサもバスを介してトランザクションを開始することはできず、トランザクションの開始には割り込みラインが必要となる。従って、スレーブプロセッサは割り込みラインを用いてバストランザクションを開始及び検知する。
動作中、マスタプロセッサ104は、割り込みラインの割り込みライン電圧をアイドル状態電圧に保持する。具体的な実装によって、アイドル状態電圧は、Vddに等しい又はそれに近い高電圧であっても良いし、グランド(0ボルト)に等しい又はそれに近い低電圧であっても良い。サービス要求電圧は、アイドル電圧の反対の論理極性を持つ。図2〜6を参照して後述する例示的な実施形態において、アイドル電圧は低電圧(グランド近辺)であり、サービス要求電圧は高電圧(Vdd近辺)である。本明細書において述べられるように、サービス要求電圧及びアイドル状態電圧は論理レベルとして解釈される電圧である。従って、「サービス要求電圧」という用語は測定可能な物理的電圧であると同時に、サービス要求状態を示す論理レベルとして解釈される閾値よりも高い又は低い論理レベルとして解釈される品質である。また、「アイドル状態電圧」という用語は測定可能な物理的電圧であると同時に、アイドル状態を示す論理レベルとして解釈される閾値よりも高い又は低い論理レベルとして解釈される品質である。このため、アイドル状態電圧及びサービス要求電圧はそれぞれ単一の値以上のものを含み得る。マスタ割り込みインターフェイスの適切な実装の例としては、マスタプロセッサの1つのポート及び1つ以上のプル抵抗を用いてマスタによって双方向の単線式割り込みラインをアイドル又はサービス要求電圧まで引き上げることが挙げられる。スレーブプロセッサ106の適切な実装の例としては、割り込みラインを低電圧(グランド近辺)又は高電圧(Vdd近辺)に駆動する入出力ポートを備え、これによりマスタの電圧を無効にする(スレーブ「出力」状態)、又は割り込みラインをいずれの方向にも変化させず、これによりマスタに割り込みライン電圧を設定させる(スレーブ「入力」状態)ことが挙げられる。
スレーブプロセッサ106は、割り込みライン電圧をアイドル状態電圧、サービス要求電圧そして再度アイドル状態電圧へとトグルすることによって、バス108上でのトランザクションを要求する。マスタは、スレーブの準備ができていることを示すアイドル電圧への移行を検知すると、バス108上でトランザクションを開始する。バス108上でのトランザクション終了前に、他に保留されているサービス要求が無ければ、スレーブは割り込みラインを開放し、マスタはプル抵抗を介して割り込みラインをアイドル電圧に保持する。マスタプロセッサ104は、割り込みライン電圧をサービス要求電圧に設定することによって、バス108上でのトランザクションを開始する。スレーブプロセッサが割り込みライン102のサービス要求電圧を検知しバス108上で信号を受信する準備ができると、スレーブプロセッサ106は割り込みライン電圧をアイドル状態電圧へと戻す。マスタプロセッサ104は、割り込みライン電圧がアイドル状態電圧に戻ったことを検知してからバス108上で送信を開始する。バス108上でのトランザクション終了前に、他に保留されているサービス要求が無ければ、スレーブは割り込みラインを開放し、マスタはプル抵抗を介して割り込みラインをアイドル電圧に保持しなければならない。
従って本例示的な実施形態においては、割り込みライン電圧が論理ハイ閾値より高いと検知された場合にサービス要求電圧が検知され、割り込みライン電圧が論理ロー閾値より低いと検知された場合にアイドル状態電圧が検知される。状況によって他の閾値が用いられてもよい。
2線式バス108におけるトランザクションは、データがマスタからスレーブへ渡されるか、スレーブからマスタへ渡されるかといった情報を含み、データフローの方向は、マスタ装置によって決定される。スレーブプロセッサ106がスレーブサービス要求を開始し、スレーブプロセッサ106が割り込みライン電圧をアイドル状態に戻す前にマスタプロセッサ104がマスタサービス要求を開始してスレーブサービス要求に割り込みをかけた場合、マスタプロセッサは、サービス要求電圧からアイドル状態電圧への移行をスレーブプロセッサ106がマスタサービス要求を受理したものと解釈する。マスタプロセッサ104はマスタプロセッサタスクに関連した情報を送信するため、スレーブプロセッサ104はマスタプロセッサタスクを処理し、別のスレーブサービス要求を開始する。
マスタプロセッサがマスタサービス要求を開始しスレーブプロセッサがマスタサービス要求を受理する前にスレーブプロセッササービス要求を試みた場合、スレーブプロセッサは、トランザクション終了後も割り込みライン電圧がサービス要求電圧に保持されていることから、マスタがサービスを待っていると解釈する。このようなシナリオの間、マスタプロセッサはスレーブプロセッサが割り込みライン電圧をサービス要求電圧に設定する前に割り込みライン電圧をサービス要求電圧に設定し、スレーブプロセッサは割り込みライン102を開放する前に割り込みライン電圧をアイドル状態電圧に設定する。スレーブプロセッサは割り込みライン電圧がサービス要求メッセージレベルのままであることを検知し、これによりスレーブサービス要求が処理された後にマスタサービス要求を受理してバス上でマスタプロセッサデータがやり取りされる。
上述の一般的な電圧伝送について以下、更にマスタサービス要求電圧及びスレーブサービス要求電圧が論理「ハイ」電圧に等しく、アイドル状態電圧が論理「ロー」に等しい場合の実装を参照して説明する。上で述べたように、他の実装においては他の関連する電圧を用いてもよい。
図2は、マスタ割り込みインターフェイス110が内部プルアップ抵抗204及びプルダウン抵抗206を含む単一のマスタGPIOポート202を備え、スレーブ割り込みインターフェイス112がドライバ216及びバッファ218を含むGPIOポート214を備える例示的なバス通信システム100を示すブロック図である。プルアップ抵抗204はプルアップスイッチ208によって割り込みライン102に接続され、プルダウン抵抗206はプルダウンスイッチ210によって割り込みライン102に接続される。GPIOポート202のバッファ212は、割り込みライン102に接続され、割り込みライン電圧を検知する。マスタ通信コントローラ118は、スイッチ208、210及びマスタGPIOポート202を制御することにより割り込みライン電圧を変化させたり解釈したりする。スレーブ通信コントローラ120は、GPIOポートを制御することにより割り込みライン電圧を変化させたり解釈したりする。典型的な実装においては、これら全ての部品はマスタ及びスレーブマイクロプロセッサに含まれるため、外部回路は不要となる。これらの機能の一部又は全てをプロセッサの外部に実装してもよい。例えば、いくつかの部品はその機能がプロセッサに搭載されていない、又はコスト的な理由により外部装置によって実現されてもよい。更には、外部装置を用いることによって異なる供給電圧により動作するマイクロプロセッサ間でのレベルシフト等の追加的な機能や特性をより容易に実装することができる。インターフェイス108においても同様に、異なる動作電圧等のシステム要件を満たすために図示されていない外部回路が必要となる場合がある。適切なレベルシフト回路の例に関しては、参照により本明細書に援用される米国公開公報第12/060,561号(2008年4月1日出願)の「Bi−Directional Level Shifted Interrupt Control」に記載がある。図2に示すバス通信システムの動作については4つの状況におけるタイミングチャートを示す図3〜6を参照して説明する。図3〜6に示す例においてスレーブサービス要求電圧及びマスタサービス要求電圧は論理ハイ電圧である。
図3は、例示的なマスタサービスサイクル300における割り込みライン電圧302、バス電圧304、マスタサービス要求信号306及びスレーブサービス要求信号308を示すタイミングチャートである。スレーブ要求信号308及びマスタサービス要求信号306はそれぞれの要求に対する論理状態を表し、スレーブ割り込みインターフェイス112及びマスタ割り込みインターフェイス110の状態によってはマスタプロセッサ又はスレーブプロセッサの割り込みライン102上での実際の電圧でなくともよい。例えば、マスタサービス要求信号が論理ハイであり、スレーブ割り込みインターフェイス112が割り込みライン電圧を論理ローに引き下げるように設定されている場合、割り込みライン電圧は論理ローの状態である。マスタサービスサイクル300の間、スレーブサービス要求信号はアイドル状態電圧を保持する。マスタサービス要求信号がハイに設定されている間、スレーブ割り込みインターフェイスは開放の状態のままである。開放の状態においてGPIOドライバ216は開回路に設定される。このため、マスタサービスサイクルの開始時にはスレーブ割り込みインターフェイスの各GPIOポートはオフ又は高インピーダンス状態にある。スレーブ通信コントローラ120はGPIOバッファ218を介して論理ハイを検知する。スレーブ通信コントローラ120がバスインターフェイス116及びスレーブプロセッサ106のその他の関連するソフトウェア及び/又はハードウェアを受信待ち受けの状態に設定した後、スレーブ通信コントローラは、ドライバ216を論理ローの値に設定する。このロー電圧によってマスタ割り込みインターフェイス110のプルアップ抵抗204は無効にされ、ラインインターフェイス電圧は論理ローに設定される。マスタ通信コントローラ118は、マスタ割り込みインターフェイス110内のバッファ212を介してロー電圧への移行を検知する。マスタ通信コントローラ118はマスタバスインターフェイス114を介して通信バス上でのマスタサービス通信を開始する。通信バス108上での通信の間、プルアップスイッチ208は非活性化し、プルダウンスイッチ210は割り込みライン102上の電圧を引き下げるために活性化する。また、割り込みライン102を開放し通信バス108上での通信セッションの間割り込みラインをアイドル状態に保持するためにドライバ216はオープン状態に設定される。
図4は、例示的なスレーブサービスサイクル400における割り込みライン電圧302、バス電圧304、マスタサービス要求信号306及びスレーブサービス要求信号308を示すタイミングチャートである。図4に示す例におけるスレーブサービスサイクル400の間、マスタサービス要求信号306は論理ローのアイドル状態を保持する。スレーブ通信コントローラ120がドライバ216を論理ハイに設定した後、スレーブ通信コントローラ120はスレーブバスインターフェイス116及びスレーブプロセッサ106のその他の関連するソフトウェア及び/又はハードウェアを受信待ち受けの状態に設定する。この時、スレーブ通信コントローラはドライバ216を論理ローの値に設定する。従って、割り込みライン電圧は、マスタ割り込みインターフェイス110のプルダウン抵抗206を無効にする論理ハイのサービス要求電圧に設定され、その後論理ローのアイドル状態電圧に設定される。マスタ通信コントローラ118は、バッファ212を介して割り込みライン電圧のハイからローへの変化を検知し、通信バス108上で通信を行うことによりスレーブからマスタへのトランザクションを実行する。
図5は、マスタプロセッサ102がマスタサービス要求300を開始するよりも前にスレーブプロセッサ106がサービス要求を開始する、例示的なスレーブからマスタへのサービス競合サイクル500における割り込みライン電圧302、バス電圧304、マスタサービス要求信号306及びスレーブサービス要求信号308を示すタイミングチャートである。図5に示す例においてスレーブプロセッサ106のスレーブ通信コントローラ120は、サービス要求電圧を出力するようにドライバ216を設定することによりスレーブサービス400要求を試みる。上述のように、図3〜6に示される例においてサービス要求電圧は論理ハイ電圧である。スレーブ通信コントローラ120が電圧をアイドル状態にしてサービス要求を終了する前に、マスタプロセッサ102のマスタ通信コントローラ118はプルアップ抵抗スイッチ208を制御してマスタ割り込みインターフェイスの出力をサービス要求電圧に設定する。その後、スレーブ通信コントローラは割り込みライン電圧をアイドル状態電圧、つまり論理ローに設定するようドライバに指示する。ドライバはマスタ割り込みインターフェイス110のプルアップ抵抗204を無効にするロー電圧を設定する。マスタ通信コントローラ118はGPIOバッファ212を介して電圧伝送を検知し、これによりスレーブプロセッサ106が要求を受理したものと解釈する。マスタ通信コントローラ120は通信バス108上で通信を開始する。スレーブ通信コントローラ120は通信バス108上での通信を検知し、要求を処理する。通信バス上での通信の間、割り込みライン電圧はアイドル状態に設定される。マスタ通信コントローラは、プルダウン抵抗スイッチを活性化することによって割り込みライン電圧を論理ローに設定し、スレーブ通信コントローラは通信バス上での通信の間割り込みライン電圧をアイドル状態に保持するためにGPIOポートを高インピーダンスに設定する。マスタサービスサイクル終了後、スレーブ通信コントローラは、バス108のデータストリームから最後に行われたトランザクションがマスタ要求であったと判断し、ドライバを介して電圧をサービス要求電圧(論理ハイ)に設定し、再度アイドル状態電圧へ戻すことにより、再度スレーブサービス要求を開始する。
図6は、スレーブプロセッサ106がスレーブサービス要求400を開始するよりも前にマスタプロセッサ102がマスタサービス要求300を開始する、例示的なマスタからスレーブへのサービス競合サイクル600における割り込みライン電圧302、バス電圧304、マスタサービス要求信号306及びスレーブサービス要求信号308を示すタイミングチャートである。図6に示す例においてマスタ通信コントローラ118はプルアップ抵抗スイッチ208を活性化して割り込みライン電圧を論理ハイのサービス要求電圧に設定することにより、マスタサービス要求の開始を試みる。スレーブ通信コントローラはスレーブ割り込みインターフェイスの出力をサービス要求電圧から再度論理ローのアイドル状態電圧へとトグルし、マスタ割り込みインターフェイスのプルアップ抵抗を無効にする。マスタ通信コントローラ120は通信バス108上での通信を開始する。スレーブ通信コントローラ120は通信バス108上での通信を検知しスレーブ要求を処理する。トランザクションの終了前にスレーブ通信コントローラはGPIOポートを高インピーダンスに設定し、割り込みライン電圧をマスタがマスタ要求状態において活性化したプルアップ抵抗スイッチによって保持している要求状態へと戻す。スレーブプロセッサが割り込みライン電圧を論理ローのアイドル状態電圧に強制的に設定することにより要求を受理すると、マスタ通信コントローラはバス108においてマスタサービスサイクルを開始する。
図7は、単一の抵抗702及び2つのGPIOポート704、706を備えた例示的なマスタ割り込みインターフェイスを示すブロック図である。マスタ割り込みインターフェイス700は内部抵抗及び/又はスイッチの無い状況において用いることができる。外部抵抗としても実現可能な単一のプル抵抗702はプルアップ抵抗及びプルダウン抵抗として使用される。第1のGPIOポート704が論理ハイ出力に切り替えられるとプル抵抗702はプルアップ抵抗として機能する。第1のGPIOポート704が論理ローに設定されるとプル抵抗702はプルダウン抵抗として機能する。第2のGPIOポート706は割り込みライン上での電圧の変化を検知するバッファとして用いられる。
図8は、バス通信システム100の適切な使用例を示す無線通信装置800のブロック図である。この単一の双方向割り込みラインは他のタイプの装置において他のバスとも使用可能だが、本実施例においてはこの割り込みラインはICバスと共にキーボード/ランプ装置等の入出力装置802と無線通信装置800のメインプロセッサとの間の通信に用いられる。無線通信装置800は携帯電話、携帯情報端末(PDA)、無線モデム又は類似の装置であってよい。このような実施形態における通信バス108及び割り込みライン102の典型的な実装としてはリボンケーブルや接続ピンの使用が挙げられる。説明の明確化及び簡略化のため、ICバスに必要な接続やプルアップ抵抗は不図示とする。本教示はICバスシステム以外の通信バスにも適用可能である。
当業者であればこれらの教示を鑑みて本発明のその他の実施形態や変形例に容易に想到し得ることは明らかである。上記の説明は例示的なものであり、限定的なものではない。本発明は、以下に示す、上記明細書及び添付の図面に関連する全ての実施形態や変形例を含む請求項によってのみ制限されるべきものである。従って本発明の範囲は上記の説明によってではなく添付の請求項及びこれらの範囲全体の等価物によって決定されるべきである。

Claims (21)

  1. 割り込みライン電圧を有しマスタ装置内の抵抗を介してアイドル状態電圧に接続された割り込みラインに接続するためのスレーブ割り込みインターフェイスと、
    前記マスタ装置に接続された2線式通信バスに接続するための2線式スレーブ通信インターフェイスと、
    前記割り込みライン電圧を前記アイドル状態電圧からサービス要求電圧へ設定し、その後前記割り込みライン電圧を前記サービス要求電圧から前記アイドル状態電圧へと設定するよう前記スレーブ割り込みインターフェイスに指示することにより、前記2線式通信バスを介して前記マスタ装置との通信を開始するように構成されており、
    前記割り込みライン電圧を前記サービス要求電圧から前記アイドル状態電圧へと設定するよう前記スレーブ割り込みインターフェイスに指示することにより、前記マスタ装置からのマスタサービス要求を受理するように構成されている通信コントローラと、
    を備えるスレーブ装置。
  2. 前記アイドル状態電圧はアイドル状態電圧閾値よりも低く、前記サービス要求電圧はサービス要求電圧閾値よりも高い請求項1に記載のスレーブ装置。
  3. 前記スレーブ割り込みインターフェイスは、前記割り込みライン電圧が前記サービス要求電圧よりも大きいことを検知することにより、前記マスタサービス要求を受信するように構成されている請求項2に記載のスレーブ装置。
  4. 前記通信コントローラは、前記2線式通信バス上で受信した通信を処理するのに適したプロセッサリソースが使用可能な場合に、前記マスタサービス要求を受理するように構成されている請求項1に記載のスレーブ装置。
  5. 前記マスタサービス要求は、前記スレーブサービス要求に等しい請求項1に記載のスレーブ装置。
  6. 前記マスタサービス要求及び前記スレーブサービス要求は論理ハイ電圧であり、前記アイドル状態電圧は論理ロー電圧である請求項5に記載のスレーブ装置。
  7. スレーブ装置とマスタ装置との間における通信を制御するスレーブ通信コントローラであって、
    前記スレーブ装置とマスタ装置との間の割り込みラインの割り込みライン電圧をアイドル状態電圧からサービス要求電圧へ、その後前記サービス要求電圧から前記アイドル状態電圧へと変化させることにより、2線式通信バスを介してマスタ装置との通信を開始し、
    前記割り込みライン電圧を前記マスタサービス要求電圧から前記アイドル状態電圧へと設定することにより、前記マスタ装置からのマスタサービス要求を受理する
    ように構成されているスレーブ通信コントローラ。
  8. 前記アイドル状態電圧はアイドル状態電圧閾値よりも低く、前記サービス要求電圧はサービス要求電圧閾値よりも高い請求項7に記載のスレーブ通信コントローラ。
  9. 前記割り込みライン電圧が前記サービス要求電圧よりも大きいことを検知することにより、前記マスタサービス要求を受信するように構成されている請求項8に記載のスレーブ通信コントローラ。
  10. 前記2線式通信バス上で受信した通信を処理するのに適したプロセッサリソースが使用可能な場合に、前記マスタサービス要求を受理するように構成されている請求項7に記載のスレーブ通信コントローラ。
  11. 前記マスタサービス要求は、前記スレーブサービス要求に等しい請求項7に記載のスレーブ通信コントローラ。
  12. 前記マスタサービス要求及び前記スレーブサービス要求は論理ハイ電圧であり、前記アイドル状態電圧は論理ロー電圧である請求項11に記載のスレーブ通信コントローラ。
  13. マスタ割り込みインターフェイス、プル抵抗、及びマスタ通信バスインターフェイスを含むマスタプロセッサと、
    割り込みライン電圧を有し前記プル抵抗を介してアイドル状態電圧に接続する割り込みラインを介して前記マスタ割り込みインターフェイスに接続されたスレーブ割り込みインターフェイスと、
    双方向2線式通信バスを介して前記マスタ通信バスインターフェイスに接続されたスレーブ通信バスインターフェイスと、
    前記割り込みライン電圧を前記前記アイドル状態電圧からサービス要求電圧へ、その後前記割り込みライン電圧を前記サービス要求電圧から前記アイドル状態電圧へと設定するよう前記スレーブ割り込みインターフェイスに指示することにより、前記2線式通信バスを介して前記マスタ装置との通信を開始するように構成されており、
    前記割り込みライン電圧を前記サービス要求電圧から前記アイドル状態電圧へと設定するよう前記スレーブ割り込みインターフェイスに指示することにより前記マスタ装置からのマスタサービス要求を受理するように構成されている通信コントローラと、
    を含むスレーブプロセッサと、
    を備える無線通信装置。
  14. 前記アイドル状態電圧はアイドル状態電圧閾値よりも低く、前記サービス要求電圧はサービス要求電圧閾値よりも高い請求項13に記載の無線通信装置。
  15. 前記スレーブ割り込みインターフェイスは、前記割り込みライン電圧が前記サービス要求電圧よりも大きいことを検知することにより、前記マスタサービス要求を受信するように構成されている請求項14に記載の無線通信装置。
  16. 前記通信コントローラは、前記2線式通信バス上で受信した通信を処理するのに適したプロセッサリソースが使用可能な場合に前記マスタサービス要求を受理するように更に構成されている請求項13に記載の無線通信装置。
  17. 前記マスタサービス要求は、前記スレーブサービス要求に等しい請求項13に記載の無線通信装置。
  18. 前記マスタサービス要求及び前記スレーブサービス要求は論理ハイ電圧であり、前記アイドル状態電圧は論理ロー電圧である請求項17に記載の無線通信装置。
  19. 前記マスタプロセッサは、前記マスタサービス要求を送信するために、プルアップ抵抗を介して前記割り込みラインを前記マスタサービス要求電圧に接続するように構成されている請求項13に記載の無線通信装置。
  20. 前記プルアップ抵抗を前記サービス要求電圧に接続するスイッチを更に備える請求項19に記載の無線通信装置。
  21. 前記プル抵抗に接続される汎用入出力(GPIO)ポートを更に備え、
    前記GPIOポートが前記サービス要求電圧を出力するように設定された場合には前記プルアップ抵抗は前記プル抵抗である請求項19に記載の無線通信装置。
JP2011503146A 2008-04-01 2009-04-01 通信バス用双方向単線式割り込みライン Expired - Fee Related JP5055489B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/060,540 2008-04-01
US12/060,540 US7752365B2 (en) 2008-04-01 2008-04-01 Bi-directional single conductor interrupt line for communication bus
PCT/US2009/039175 WO2009146081A2 (en) 2008-04-01 2009-04-01 Bi-directional single conductor interrupt line for communication bus

Publications (2)

Publication Number Publication Date
JP2011516979A true JP2011516979A (ja) 2011-05-26
JP5055489B2 JP5055489B2 (ja) 2012-10-24

Family

ID=41118839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011503146A Expired - Fee Related JP5055489B2 (ja) 2008-04-01 2009-04-01 通信バス用双方向単線式割り込みライン

Country Status (5)

Country Link
US (1) US7752365B2 (ja)
EP (1) EP2274678B1 (ja)
JP (1) JP5055489B2 (ja)
CN (1) CN102047235A (ja)
WO (1) WO2009146081A2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2166457B1 (en) * 2008-09-12 2014-04-23 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Interrupt controller and methods of operation
TWI474179B (zh) * 2010-04-28 2015-02-21 Hon Hai Prec Ind Co Ltd 多設備連接系統
KR101426983B1 (ko) * 2010-07-07 2014-08-06 엘에스산전 주식회사 Plc의 통신장치 및 방법
US8510492B2 (en) * 2010-09-08 2013-08-13 Integrated Device Technology Inc. System and method for communication handshaking between a master processors and a slave processor
JP2012064021A (ja) * 2010-09-16 2012-03-29 Ricoh Co Ltd 通信システム、マスター装置、及びスレーブ装置、並びに通信方法
US9172271B2 (en) * 2011-09-19 2015-10-27 Schneider Electric It Corporation Parallel control and protection for UPS
CN104115451A (zh) * 2012-02-27 2014-10-22 松下电器产业株式会社 主机装置、通信系统以及通信方法
CN103838698A (zh) * 2012-11-27 2014-06-04 鸿富锦精密工业(深圳)有限公司 I2c总线架构及设备可用性查询方法
US9933827B2 (en) 2013-02-19 2018-04-03 Qualcomm Incorporated Method and apparatus for hybrid chip-level voltage scaling
US10089274B2 (en) * 2013-03-13 2018-10-02 Atieva, Inc. Dual voltage communication bus
US9229889B2 (en) * 2013-03-13 2016-01-05 Atieva, Inc. Dual voltage communication bus
US9921981B2 (en) * 2013-08-24 2018-03-20 Qualcomm Incorporated Method to minimize the number of IRQ lines from peripherals to one wire
DE102013220077A1 (de) 2013-10-02 2015-04-02 Continental Automotive Gmbh Kommunikationssystem zur Inter-Chip-Kommunikation
US10185683B2 (en) 2013-12-18 2019-01-22 Qorvo Us, Inc. Bus interface system
US10282269B2 (en) 2013-12-18 2019-05-07 Qorvo Us, Inc. Read technique for a bus interface system
US10540226B2 (en) 2013-12-18 2020-01-21 Qorvo Us, Inc. Write technique for a bus interface system
US10528502B2 (en) * 2013-12-18 2020-01-07 Qorvo Us, Inc. Power management system for a bus interface system
US10579580B2 (en) 2013-12-18 2020-03-03 Qorvo Us, Inc. Start of sequence detection for one wire bus
US10049026B2 (en) 2013-12-18 2018-08-14 Qorvo Us, Inc. Group write technique for a bus interface system
US9755821B2 (en) 2015-04-02 2017-09-05 Samsung Electronics Co., Ltd. Device including single wire interface and data processing system including the same
CN104867004A (zh) * 2015-05-06 2015-08-26 惠州Tcl移动通信有限公司 移动支付系统及其移动支付的方法
CN105005230A (zh) * 2015-05-28 2015-10-28 四川特伦特科技股份有限公司 一种通信导线控制装置
US10476583B2 (en) 2015-08-13 2019-11-12 Viasat, Inc. Managed time division duplexed baseband signaling
KR102328014B1 (ko) 2015-08-24 2021-11-18 삼성전자주식회사 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
US10579128B2 (en) 2016-03-01 2020-03-03 Qorvo Us, Inc. Switching power supply for subus slaves
US10698847B2 (en) 2016-03-01 2020-06-30 Qorvo Us, Inc. One wire bus to RFFE translation system
US10437772B2 (en) 2016-03-24 2019-10-08 Qorvo Us, Inc. Addressing of slave devices on a single wire communications bus through register map address selection
US10176130B2 (en) 2016-03-30 2019-01-08 Qorvo Us, Inc. Slave device identification on a single wire communications bus
US10014693B2 (en) 2016-05-23 2018-07-03 Qualcomm Incorporated System and method for reducing power consumption and improving performance based on shared regulator current supply voltage
US10558607B2 (en) 2017-02-01 2020-02-11 Qorvo Us, Inc. Bus interface system for power extraction
US10877919B2 (en) 2017-07-21 2020-12-29 Integrated Device Technology, Inc. Method to synchronize integrated circuits fulfilling functional safety requirements
CN108763140B (zh) * 2018-04-23 2021-02-12 深圳市文鼎创数据科技有限公司 一种双向通信的方法、系统及终端设备
US20200083875A1 (en) * 2018-09-07 2020-03-12 Qualcomm Incorporated Master read from slave over pulse-width modulated half-duplex 1-wire bus
TWI705335B (zh) * 2018-10-15 2020-09-21 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
US10599601B1 (en) 2019-01-16 2020-03-24 Qorvo Us, Inc. Single-wire bus (SuBUS) slave circuit and related apparatus
US11119958B2 (en) 2019-04-18 2021-09-14 Qorvo Us, Inc. Hybrid bus apparatus
US11226924B2 (en) 2019-04-24 2022-01-18 Qorvo Us, Inc. Single-wire bus apparatus supporting slave-initiated operation in a master circuit
CN110445700B (zh) * 2019-08-14 2021-12-17 深圳市优必选科技股份有限公司 主从机通信系统、方法及终端设备
US10795845B1 (en) * 2019-08-23 2020-10-06 Texas Instruments Incorporated Method and system for auto-addressing nodes on a communication bus
US10983942B1 (en) 2019-12-11 2021-04-20 Qorvo Us, Inc. Multi-master hybrid bus apparatus
JP2023543974A (ja) * 2020-10-12 2023-10-19 バイエリシエ・モトーレンウエルケ・アクチエンゲゼルシヤフト 時刻同期の検証
US11409677B2 (en) 2020-11-11 2022-08-09 Qorvo Us, Inc. Bus slave circuit and related single-wire bus apparatus
US11489695B2 (en) 2020-11-24 2022-11-01 Qorvo Us, Inc. Full-duplex communications over a single-wire bus
CN112711558B (zh) 2021-01-15 2023-07-21 飞腾信息技术有限公司 Lpc总线的串行中断系统、方法、介质
CN112948308B (zh) * 2021-02-05 2022-08-05 杭州微纳科技股份有限公司 一种异步单线通信接口电路
US12092689B2 (en) 2021-12-08 2024-09-17 Qorvo Us, Inc. Scan test in a single-wire bus circuit
US11706048B1 (en) 2021-12-16 2023-07-18 Qorvo Us, Inc. Multi-protocol bus circuit
US11886366B2 (en) * 2022-02-22 2024-01-30 Qualcomm Incorporated One-wire bidirectional bus signaling with manchester encoding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216793A (ja) * 1992-02-06 1993-08-27 Fujitsu Ten Ltd 通信制御装置及びその方法
US5327121A (en) * 1990-11-09 1994-07-05 Hewlett-Packard Company Three line communications method and apparatus
JP2001306487A (ja) * 2000-04-27 2001-11-02 Mitsubishi Electric Corp 割込み通知方式及びプロセッサユニット
JP2005050238A (ja) * 2003-07-31 2005-02-24 Victor Co Of Japan Ltd シリアル通信方式および通信端末装置
JP2007079964A (ja) * 2005-09-14 2007-03-29 Fuji Xerox Co Ltd 情報処理装置及びバス使用権獲得方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210846B1 (en) * 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
JP2863653B2 (ja) * 1991-07-16 1999-03-03 三菱電機株式会社 通信装置内蔵マイクロコンピュータ
US6693678B1 (en) * 1997-12-18 2004-02-17 Thomson Licensing S.A. Data bus driver having first and second operating modes for coupling data to the bus at first and second rates
US6532506B1 (en) * 1998-08-12 2003-03-11 Intel Corporation Communicating with devices over a bus and negotiating the transfer rate over the same
US6535018B1 (en) * 2000-07-26 2003-03-18 Cirrus Logic, Inc. Voltage level shifting circuits and methods and systems using the same
US6842806B2 (en) * 2001-05-29 2005-01-11 Sun Microsystems, Inc. Method and apparatus for interconnecting wired-AND buses
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
US6944695B1 (en) * 2002-03-25 2005-09-13 Hewlett-Packard Development Company, L.P. Method and apparatus for connecting devices to a bus
US6922790B2 (en) * 2002-07-25 2005-07-26 Remote Switch Systems, Inc. Three wire communication protocol
US7308519B2 (en) * 2003-01-31 2007-12-11 Tektronix, Inc. Communications bus management circuit
US6822480B1 (en) * 2003-09-02 2004-11-23 Micrel, Incorporated Bi-directional bus level translator
US7181557B1 (en) * 2003-09-15 2007-02-20 National Semiconductor Corporation Single wire bus for connecting devices and methods of operating the same
US6982559B2 (en) * 2004-01-14 2006-01-03 Kyocera Wireless Corp. Accurate and efficient sensing circuit and method for bi-directional signals
US7634611B2 (en) * 2006-03-17 2009-12-15 Agilent Technologies, Inc. Multi-master, chained two-wire serial bus
US7417464B2 (en) * 2006-09-22 2008-08-26 Integrated Electronic Solutions Pty. Ltd Bi-directional signal transmission system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327121A (en) * 1990-11-09 1994-07-05 Hewlett-Packard Company Three line communications method and apparatus
JPH05216793A (ja) * 1992-02-06 1993-08-27 Fujitsu Ten Ltd 通信制御装置及びその方法
JP2001306487A (ja) * 2000-04-27 2001-11-02 Mitsubishi Electric Corp 割込み通知方式及びプロセッサユニット
JP2005050238A (ja) * 2003-07-31 2005-02-24 Victor Co Of Japan Ltd シリアル通信方式および通信端末装置
JP2007079964A (ja) * 2005-09-14 2007-03-29 Fuji Xerox Co Ltd 情報処理装置及びバス使用権獲得方法

Also Published As

Publication number Publication date
EP2274678B1 (en) 2013-06-12
US20090248932A1 (en) 2009-10-01
US7752365B2 (en) 2010-07-06
JP5055489B2 (ja) 2012-10-24
EP2274678A2 (en) 2011-01-19
WO2009146081A2 (en) 2009-12-03
WO2009146081A3 (en) 2010-04-15
CN102047235A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
JP5055489B2 (ja) 通信バス用双方向単線式割り込みライン
US10339093B2 (en) USB interface using repeaters with guest protocol support
US6732218B2 (en) Dual-role compatible USB hub device and method
US8615611B2 (en) Devices and methods for transmitting USB data over DisplayPort transmission media
CN102591826B (zh) Usb隔离设备中检测与断言总线速度条件的方法与系统
TWI628545B (zh) 計算裝置、通用序列匯流排埠以及操作通用序列匯流排的方法
US20170177531A1 (en) Bus serialization for devices without multi-device support
US11188489B2 (en) USB connections
US9940277B2 (en) Multi-channel peripheral interconnect supporting simultaneous video and bus protocols
US20110087914A1 (en) I2c buffer clock delay detection method
CA2880979C (en) Usb 3.0 link layer timer adjustment to extend distance
WO2014004916A1 (en) Device connect detection
JP2004295333A (ja) バス通信システムおよびその通信制御方法
WO2007030978A1 (fr) Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c
JP2011215855A (ja) Usbデバイス制御回路、及びusbデバイスの制御方法
US11714772B2 (en) Additional communication in standardized pinout of a bidirectional interface between a first and second communication device
US10909062B2 (en) Circuit device and electronic apparatus
JP2009169677A (ja) Usb接続のための制御回路、電子回路、電子装置及びusb接続方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees