JP2011259078A - バッファ制御装置およびバッファ制御方法 - Google Patents

バッファ制御装置およびバッファ制御方法 Download PDF

Info

Publication number
JP2011259078A
JP2011259078A JP2010130068A JP2010130068A JP2011259078A JP 2011259078 A JP2011259078 A JP 2011259078A JP 2010130068 A JP2010130068 A JP 2010130068A JP 2010130068 A JP2010130068 A JP 2010130068A JP 2011259078 A JP2011259078 A JP 2011259078A
Authority
JP
Japan
Prior art keywords
buffer control
signal
output
qos
capacity buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010130068A
Other languages
English (en)
Other versions
JP5574832B2 (ja
Inventor
Ryusuke Kawate
竜介 川手
Yusuke Sakagami
佑介 坂上
Tetsuya Yokoya
哲也 横谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010130068A priority Critical patent/JP5574832B2/ja
Publication of JP2011259078A publication Critical patent/JP2011259078A/ja
Application granted granted Critical
Publication of JP5574832B2 publication Critical patent/JP5574832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

【課題】QoS制御回路自身も含めたバッファ制御の低消費電力化を実現する。
【解決手段】パケット多重手段(2)と、多重データに対して大容量バッファ制御を行うQoSバッファ制御手段(5)と、多重データに対して小容量バッファ制御を行うFIFO手段(6)と、大容量バッファ制御中のトラヒック状態および小容量バッファ制御中のトラヒック状態をそれぞれモニタし、大容量バッファ制御または小容量バッファ制御のいずれかを選択切り替えする入力選択信号および出力選択信号を生成するとともに、小容量バッファ制御中においてQoSバッファ制御手段をパワーダウンさせておく省電力選択制御手段(4)と、選択信号に基づいて小容量バッファ制御と大容量バッファ制御の入出力を切り替える入力選択手段(3)および出力選択手段(7)とを備える。
【選択図】図1

Description

本発明は、QoS制御回路自身も含めたバッファ制御の低消費電力化を図ったバッファ制御装置およびバッファ制御方法に関する。
バッファ制御装置およびバッファ制御方法に関する従来技術として、2つに分割したバッファ部A、Bで構成された1つのFIFOを用いて低消費電力化を図るものがある。具体的には、有効なデータ量をカウントし、カウントした有効データ量が、例えば、バッファ部Aの基準容量値未満であれば、その書込み読出しの制御回路を工夫することにより、未使用領域であるバッファ部Bを停止(クロック供給を止める等)させる。このようにして、バッファの容量を動的に変化させることで、低消費電力化を実現している(例えば、特許文献1参照)。
また、バッファ制御装置およびバッファ制御方法に関する別の従来技術として、QoS(Quality of Service)スケジューラで使用するポインタ情報を使用するメモリ領域を複数に分けるとともに、使用可能領域と使用禁止領域に分けることで、低消費電力化を図るものがある。具体的には、ポインタ削減ポリシーによる振分けを行うことによって、バッファ容量の効率化および低消費電力化を実現している(例えば、特許文献2参照)。
特開2007−272577号公報 特開2004−240711号公報
しかしながら、従来技術には、以下のような課題がある。
特許文献1では、2つもしくは2つ以上のメモリ領域に分割した1つのFIFO(First In First Out)を使用し、そのFIFOの使用状況により、未使用とすることが可能な領域を使用しないことで、低消費電力化を図っている。すなわち、FIFOの領域に未使用領域を設け、先着順に出力する制御を行っている。しかしながら、輻輳状態になった場合には、QoS保証制御(帯域制御や遅延優先制御)をしていないという問題があった。
また、特許文献1は、単にFIFOの使用状況をカウントすることで、そのメモリ領域の使用/未使用を決めている。このため、急激に変化するメモリ使用状況に対して、事前に情報を得て、早めに未使用メモリ領域を活性化して切り替える等の制御をすることが困難であるという問題もある。
例えば、制御回路の外部にSDRAM等の外部素子を設けた場合、この外部素子を活性化するには、ある程度の時間を必要とする。このため、その時間を吸収可能な大容量のFIFOを用意することが必要となる。
一方、特許文献2では、QoSスケジューラのポインタを使用可能メモリ領域と使用禁止メモリ領域に分けて管理し、上位からの命令によって、その未使用メモリ領域と使用メモリ領域の切り替えを行っている。しかしながら、QoSスケジューラ回路自身は、常に動作しており、そのQoSスケジューラ回路自身の電力は消費されてしまうという問題がある。
さらに、特許文献2には、その使用禁止領域の使用可否については、上位からの命令により行われるものとの記載はあるが、特に、制御方法や情報の発生元等については、具体的な記載がない。
なお、単純なFIFOのみを使用した場合、低トラヒックで出力回線速度以下の入力である場合には、QoS制御をする必要性はなく、順次入力順に出力することで、通信品質を守ることが可能である。しかしながら、高トラヒックで、出力回線速度以上の入力がある場合には、FIFOに順次蓄積していき、そのサイズを超過するときには、パケットが廃棄されることになる。このため、優先転送すべきパケットの識別をすることも、帯域保証や遅延保証をすることもできない。
一方、QoS制御を行うことによって、優先すべきトラヒックを先に出力することが可能となり、非優先のパケットは、バッファに蓄積され、バッファからあふれる場合には、廃棄されることになる。従って、QoS制御回路自身も含めたバッファ制御装置およびバッファ制御方法における低消費電力化が課題となる。
本発明は、前記のような課題を解決するためになされたものであり、QoS制御回路自身も含めたバッファ制御の低消費電力化を実現するバッファ制御装置およびバッファ制御方法を得ることを目的とする。
本発明に係るバッファ制御装置は、複数の入力回線をパケット毎に多重するパケット多重手段と、大容量バッファを有し、トラヒックが出力回線速度を越える入力データに対して大容量バッファ制御を行うQoSバッファ制御手段と、小容量バッファを有し、入力順にパケットを格納し、入力順に出力を行うことでトラヒックが出力回線速度以下の入力データに対して小容量バッファ制御を行うFIFO手段と、QoSバッファ制御手段による大容量バッファ制御中のトラヒック状態およびFIFO手段による小容量バッファ制御中のトラヒック状態をそれぞれモニタし、大容量バッファ制御または小容量バッファ制御のいずれかを選択切り替えする信号として、入力選択信号および出力選択信号を生成するとともに、FIFO手段による小容量バッファ制御中においてQoSバッファ制御手段をパワーダウンさせておく省電力選択制御手段と、省電力選択制御手段で生成された入力選択信号に基づいて、パケット多重手段により多重されたパケットデータを、大容量バッファ制御を行うQoSバッファ制御手段または小容量バッファ制御を行うFIFO手段のいずれに入力データとして入力させるかを選択切り替えする入力選択手段と、省電力選択制御手段で生成された出力選択信号に基づいて、大容量バッファ制御を行うQoSバッファ制御手段からの出力データまたは小容量バッファ制御を行うFIFO手段からの出力データのいずれを出力ポートから出力させるかを選択切り替えする出力選択手段とを備えたものである。
また、本発明に係るバッファ制御方法は、複数の入力回線をパケット毎に多重するパケット多重ステップと、大容量バッファを用いて、トラヒックが出力回線速度を越える入力データに対して大容量バッファ制御を行うQoSバッファ制御ステップと、小容量バッファを用いて、入力順にパケットを格納し、入力順に出力を行うことでトラヒックが出力回線速度以下の入力データに対して小容量バッファ制御を行うFIFOステップと、QoSバッファ制御ステップによる大容量バッファ制御中のトラヒック状態およびFIFOステップによる小容量バッファ制御中のトラヒック状態をそれぞれモニタし、大容量バッファ制御または小容量バッファ制御のいずれかを選択切り替えする信号として、入力選択信号および出力選択信号を生成するとともに、FIFOステップによる小容量バッファ制御中においてQoSバッファ制御ステップによる処理を行わないようにパワーダウンさせておく省電力選択制御ステップと、省電力選択制御ステップで生成された入力選択信号に基づいて、パケット多重ステップにより多重されたパケットデータを、大容量バッファ制御を行うQoSバッファ制御ステップまたは小容量バッファ制御を行うFIFOステップのいずれに入力データとして入力させるかを選択切り替えする入力選択ステップと、省電力選択制御ステップで生成された出力選択信号に基づいて、大容量バッファ制御を行うQoSバッファ制御ステップからの出力データまたは小容量バッファ制御を行うFIFOステップからの出力データのいずれを出力ポートから出力させるかを選択切り替えする出力選択ステップとを備えたものである。
本発明に係るバッファ制御装置およびバッファ制御方法によれば、トラヒック量に応じて、FIFO部を介したパケット送信と、QoSバッファ制御部を介したパケット送信とを適宜切り換え選択可能にするとともに、FIFO部を介したパケット送信を行っている際には、QoSバッファ制御部をパワーダウンさせておくことにより、QoS制御回路自身も含めたバッファ制御の低消費電力化を実現するバッファ制御装置およびバッファ制御方法を得ることができる。
本発明の実施の形態1におけるバッファ制御装置の構成図である。 本発明の実施の形態2におけるバッファ制御装置を応用したシステムの全体構成図である。 本発明の実施の形態3におけるバッファ制御装置を応用したシステムの全体構成図である。
以下、本発明のバッファ制御装置およびバッファ制御方法の好適な実施の形態につき図面を用いて説明する。
本発明は、出力回線速度以下の入力データ量である低トラフィック時の場合には、簡単なFIFO制御による出力を行い、出力回線速度以上の入力データ量がある場合には、QoS制御回路を通したQoS保証制御(帯域保証や優先制御による遅延保証など)を行うバッファ制御を実現した上で、QoS制御回路自身も含めた低消費電力化を図る構成を備えることを技術的特徴としている。
実施の形態1.
図1は、本発明の実施の形態1におけるバッファ制御装置の構成図である。図1に示した本実施の形態1におけるバッファ制御装置は、入力ポート1(1)〜1(n)、パケット多重部2、入力選択部3、省電力選択制御部4、QoSバッファ制御部5、FIFO部6、出力選択部7、および出力ポート8を備えて構成されている。
なお、図1に示した構成は、本発明のバッファ制御装置の構成の一例を示すものであり、本発明は、このような構成に限定されるものではない。例えば、パケット多重部2には、レイヤ2やレイヤ3等の転送規則により出力ポートX宛てのものだけを選択して出力する機能を有してもよい。また、QoSバッファ制御部5には、大容量の外付けメモリを使用する構成としてもよい。
次に、各構成要素について説明する。
入力ポート1(1)〜入力ポート1(n)は、例えば、Ethernet(登録商標)における10GEの各入力ポートを示している。パケット多重部2は、入力ポート1(1)〜1(n)からの入力パケットを、入力完了順に多重して、多重データを出力する。入力選択部3は、後述する省電力選択制御部4からの入力選択信号により、パケット多重部2から得た多重データを、入力データ1もしくは入力データ2に選択出力する。
QoSバッファ制御部5は、大容量バッファを備えるとともに、入力パケットを識別し、帯域制御や遅延優先制御を行って、出力データ1に出力する。また、QoSバッファ制御部5は、省電力選択制御部4に対して、以下の2つの信号を生成し、出力する。
empty1信号:入力データ1からの入力がなく、QoSバッファ制御部5内のバッファが空になった場合に出力される信号
トラヒック情報信号:入力データ1のトラヒックが所定量よりも減少してきた場合に出力される信号
FIFO部6は、少量のバッファを備え、パケットを入力順に蓄積するとともに、入力順に、出力データ2に出力する。出力選択部7は、後述する省電力選択制御部4からの出力選択信号により、出力許可1または出力許可2の信号を出力し、出力データ1または出力データ2からのパケットデータを選択して、出力ポートXに出力する。
また、FIFO部6は、省電力選択制御部4に対して、以下の3つの信号を生成し、出力する。
empty2信号:入力データ2からの入力パケットがなく、FIFO部6内のバッファに蓄積していたパケットが出力データ2を経由して出力選択部7に転送されることにより徐々に減り、最終的にバッファが空になった場合に出力される信号
閾値1超過信号:FIFO部6内のバッファに蓄積しているパケット量が所定の閾値1を超過した場合に「1」として出力される信号
閾値2超過信号:FIFO部6内のバッファに蓄積しているパケット量が所定の閾値1よりも大きい値である所定の閾値2を超過した場合に「1」として出力される信号
省電力選択制御部4は、QoSバッファ制御部5から出力される2つの信号(empty1信号、トラヒック情報信号)、およびFIFO部6から出力される3つの信号(empty2信号、閾値1超過信号、閾値2超過信号)に基づいて、省電力化を実現するために、以下の3つの信号を生成し、出力する。
活性化信号:FIFO部6から出力される閾値1超過信号が「1」になったときに、QoSバッファ制御部5を事前に活性化させておくために、QoSバッファ制御部5に対して出力される信号であり、QoSバッファ制御部5から出力されるempty1信号、およびFIFO部6から出力される閾値1超過信号に基づいて生成される信号
入力選択信号:入力選択部3に対して、入力データ1あるいは入力データ2のいずれに多重データを出力すべきかを指示するための選択信号であり、QoSバッファ制御部5から出力されるトラヒック情報信号、およびFIFO部6から出力される閾値2超過信号に基づいて生成される信号
出力選択信号:出力選択部7に対して、出力データ1あるいは出力データ2のいずれを出力ポートXに出力すべきかを指示するための選択信号であり、QoSバッファ制御部5から出力されるempty1信号、およびFIFO部6から出力されるempty2信号に基づいて生成される信号
次に、図1の構成を備えた本実施の形態1におけるバッファ制御装置の一連動作について説明する。まず、入力ポート1(1)〜1(n)から入力されたパケットデータは、パケット多重部2にてパケット多重され、全てのパケットが入力選択部3に転送される。
省電力選択制御部4は、初期状態では、パケットが流れていない状態であるため、常に入力選択信号として入力データ2を選択する信号を出力する。従って、入力選択部3は、パケット多重部2から転送された全てのパケットを、入力データ2としてFIFO部6に転送する。
FIFO部6は、入力選択部3からの入力順にパケットを書込み、書き込んだ順にパケットを出力データ2として、出力ポートXの速度で、出力選択部7に転送する。
また、省電力選択制御部4は、初期状態では、出力選択信号として、出力データ2を選択する信号を出力する。従って、出力選択部7は、FIFO部6から転送された出力データ2によるパケットを、出力ポートXに転送する。
ここで、入力データ2の速度は、最大で、パケット多重部2で多重した入力ポート1(1)〜1(n)までの回線速度の和となっている。従って、出力ポートXの速度で規定される出力データ2よりも、入力データ2の帯域が大きくなる場合がある。この場合には、FIFO部6は、順次パケットを蓄積し、バッファ内に蓄積されたパケット量が閾値1を超えた場合には、閾値1超過信号を「1」として出力する。
省電力選択制御部4は、「1」となった閾値1超過信号をFIFO部6から受けることで、入力回線速度が大きくなってきたことを検知し、QoSバッファ制御部5に対して、パケットの経路を変更するための準備として、活性化信号を出力し、その旨を伝える。一方、QoSバッファ制御部5は、この活性化信号を省電力選択制御部4から受けることで、パワーダウンまたは停止していた内部クロックや外部メモリの活性化を開始する。
その後、FIFO部6は、さらにパケットが蓄積していくことで閾値2までに達した場合には、閾値2超過信号を「1」として出力し、省電力選択制御部4に伝える。これに対して、省電力選択制御部4は、「1」となった閾値2超過信号をFIFO部6から受けることで、入力選択部3に対して、入力データ1としてパケットを転送するように、入力選択信号を出力する。この結果、入力選択部3は、パケット多重部2で多重化されたパケットを、入力データ1を経由してQoSバッファ制御部5に転送する。
一方、入力選択部3による選択が入力データ2から入力データ1に切り替わることで、FIFO部6では、入力データ2からの入力パケットがなくなる。このため、蓄積していたパケットが、出力データ2を経由して出力選択部7に転送されることにより徐々に減り、最終的には、空となるとともに、FIFO部6は、empty2信号を「1」として出力する。
省電力選択制御部4は、このempty2信号をFIFO部6から受けることで、出力選択部7に対して、出力データ1を選択して出力するように、出力選択信号を出力する。この結果、出力選択部7は、出力選択信号の変化に応じて、FIFO部6に対する出力許可2信号を無効とするとともに、出力許可1信号を有効とする。そして、出力選択部7は、QoSバッファ制御部5からの出力データ1を選択して、出力ポートXに、QoSバッファ制御部5からのパケットを転送することとなる。
その後、QoSバッファ制御部5への入力データ1のトラヒックが所定量よりも減少してきた場合には、QoSバッファ制御部5は、トラヒック情報信号にて、その旨を省電力選択制御部4に通知する。そして、省電力選択制御部4は、このトラヒック情報信号をQoSバッファ制御部5から受けることで、入力選択部3に対して、入力データ2としてFIFO部6にパケットを転送するように、入力選択信号を出力する。
この結果、入力データ1からの入力がなくなるため、QoSバッファ制御部5内のバッファはついには空となり、QoSバッファ制御部5は、empty1信号を「1」として出力する。「1」となったempty1信号を受けた省電力選択制御部4は、出力選択部7に対して、出力データ2を選択するように、出力選択信号を出力する。
この結果、出力選択部7は、FIFO部6に対して出力を許可し、FIFO部6から出力される出力データ2を選択して、出力ポートXにパケットを転送する。さらに、省電力選択制御部4は、QoSバッファ制御部5に対する活性化信号を無効として出力し、QoSバッファ制御部5をパワーダウンさせる。
このような一連動作により、入力トラヒックが少ない場合には、FIFO部6を経由したメモリのみを経由し、大容量のQoSバッファ制御部5の動作を停止させておくことで、省電力化を行うことができる。一方、入力トラヒックが多い場合には、QoSバッファ制御部5を活性化するとともにQoS制御を行うことで、通信品質を守ることが可能となる。
さらに、FIFO部6からの閾値超過信号を2段階以上とすることで、QoSバッファ制御部5およびその外付けメモリ(例えば、SDRAM)を事前に活性化させる時間を確保することが可能となる。この結果、パケットをQoS保証なしで廃棄することもなくなる。
以上のように、実施の形態1によれば、省電力選択制御部を備えることで、トラヒック量に応じて、FIFO部を介したパケット送信と、QoSバッファ制御部を介したパケット送信とを適宜切り換え選択可能にするとともに、FIFO部を介したパケット送信を行っている際には、QoSバッファ制御部をパワーダウンさせておくことができる。この結果、QoS制御回路自身も含めたバッファ制御の低消費電力化を実現するバッファ制御装置およびバッファ制御方法を得ることができる。
さらに、FIFO部に蓄積されるパケット量を2段階以上の閾値でモニタすることで、QoSバッファ制御部を事前に活性化させておくことが可能となる。この結果、外付けメモリを事前に活性化させるための時間を確保することが可能となり、パケットをQoS保証なしで廃棄することもなくなる。
なお、上述した実施の形態1においては、FIFO部6により生成された閾値1超過信号を用いて、QoSバッファ制御部5を事前に活性化させておく場合について説明した。しかしながら、この閾値1超過信号の代わりに、パケット多重部2において、入力ポート1(1)〜1(n)までの回線速度の和を計測することで多重データとしてのトラヒック量を求め、この値が所定値を越えた場合にQoSバッファ制御部5を事前に活性化させておくことも可能である。
実施の形態2.
先の実施の形態1では、FIFO部6に閾値を設けて、入力トラヒックの量を判断する場合について説明した。これに対して、本実施の形態2では、入力トラヒック量の予測が外部から得られるような構成で、省電力バッファ制御を行う場合について説明する。
通常、大容量のQoS制御を伴うバッファを構成する場合には、外部にSDRAM等の同期式DARAMを複数個用いることにより実現することになる。しかしながら。高速なSDRAMは、1石約1W近く消費するとともに、その外部とのIOインタフェースが高速かつ多ピンであることから、消費電力が高いことが知られている。従って、低消費電力化のために外部メモリ等をパワーダウンさせた場合には、パワーアップまである程度の時間を要することとなる。
例えば、通常のSDRAMを一旦パワーダウンした場合には、その再活性化には、およそ200μs程度の時間を要する。そのため、トラフィックが低い状態に外部RAM等をパワーダウンさせておき、トラフィックが高くなってからパワーオンする場合には、その活性化時間に耐え得るように、低トラフィック時に使用する容量のFIFOを持たなければ、パケットは廃棄されてしまうことが問題となる。
具体的には、例えば、入力回線速度の最大が160Gbpsであった場合を考えると、200μs間で約4Mbyte以上の容量が必要となってしまい、最近の大規模FPGAまたはLSIでさえも、実装が厳しいことが分かる。
上記の問題に対しては、トラフィック量の予測情報を前もって知ることが可能であれば、その情報を用いることで解決することができる。そこで、本実施の形態2では、例えば、アクセス系PON(Passive Optical Network)システムのコアネットワーク側に置かれたスイッチにおけるバッファ制御での低消費電力化を行う場合に、トラフィック予測量を利用する方法について説明する。
本実施の形態2では、PONのDBA制御(グラント周期(1ms程度)で全ONU(Optical Network Unit)のデータ蓄積情報を得て、帯域制御や優先制御をしながら動的に出力許可を与える制御)から、将来のトラフィック情報を得て、出力回線速度以上の入力を予測する。そして、その予測とともに、外部メモリの活性化を開始し、実際にデータが到着するまでの間に、QoSバッファ制御部5への入力を選択する。このような構成とすることで、低トラフィック時のFIFO部6のサイズを少量にすることが可能となる。
図2は、本発明の実施の形態2におけるバッファ制御装置を応用したシステムの全体構成図である。より具体的には、先の実施の形態1における図1の構成を備えたバッファ制御装置(図2における省電力バッファ制御部10に相当)を、PONシステムに適用した場合を示すものである。
図2に示すように、先の実施の形態1で示した省電力バッファ制御部10に対して、その配下に、PONシステムである局側PON制御部20(1)〜20(n)が接続されている。また、その局側PON制御部20(1)〜20(n)の配下には、宅内等に設置される子局ONU制御部30(1)〜30(n)が接続された状態とする。さらに、本実施の形態2では、局側PON制御部20(1)〜20(n)から省電力選択制御部4に対して、DBA次期周期情報が与えられる構成となっている。
ここで、将来のトラフィック情報に相当するDBA次期周期情報について説明する。PONシステムにおいて、局側PON制御部20(1)〜20(n)では、子局ONUに対してグラントと呼ばれる送信許可パケットを発出する。この送信許可パケットを受けた子局ONUでは、そのグラントによりONUに蓄積されたデータを送信するとともに、その子局ONUにおけるデータの蓄積量を、レポートとして局側PON制御部20(1)〜20(n)に発出する。
ここで、局側PON制御部20(1)〜20(n)では、その配下に接続された全ての子局ONUからのレポートを受けると、各ONUに対して送信許可を与えるべきデータ量をDBA(Dynamic Bandwidth Allocation)というアルゴリズムで計算し、グラントにその情報をのせて発出する。
これにより、次周期に与えるべき送信許可データ量は、各局側PON制御部20(1)〜20(n)で計算されていることとなり、近い将来の全トラヒック量を予測することが可能となる。そこで、各局側PON制御部20(1)〜20(n)は、この予測値をDBA次期周期情報として、省電力選択制御部4に通知することになる。
通常のPONシステムでは、そのグラントの周期は、およそ1msである。従って、例えば、QoSバッファ制御部5に外部SDRAMが接続されていたとしても、200μsの活性化時間を確保することが可能となる。この結果、DBA次期周期情報を得た省電力選択制御部4は、早めに、活性化信号をQoSバッファ制御部5に与えることができる。
これにより、FIFO部6で溢れないように設定していた閾値1超過信号から閾値2超過信号までの200μs以上保持が可能なサイズとする必要はなくなり、FIFO部6のサイズを小さくすることが可能となる。
以上のように、実施の形態2によれば、バッファ制御装置をPONシステムに適用する場合に、近い将来の全トラヒック量の予測値としてDBA次期周期情報を用いることができる。これにより、QoSバッファ制御部を早めに活性化することが可能となり、FIFO部のサイズを小さくすることが可能となる。
実施の形態3.
本実施の形態3では、入力トラヒック量の予測が外部から得られるような場合に、先の実施の形態2とは異なるシステム構成で、省電力バッファ制御を行う場合について説明する。より具体的には、本実施の形態3では、PONシステム等のDBA制御を行うシステムが配下にない場合でも、例えば、本発明の省電力バッファ制御部10の配下に、SIP(Session Initiation Protocol)を終端するホームゲートウェイ等が存在する場合について説明する。
省電力バッファ制御部10の配下に、SIPを終端するホームゲートウェイ等が存在する場合には、SIPにて必要な帯域を事前に要求するシーケンスが発生する。そこで、そのSIPのパケットをスヌーピングすることで、その後のデータ量を予測(単なる積算でもよい)することができる。このようにして、出力回線速度以上となることを早めに検知することで、低トラフィック時のFIFO部6のサイズを少量にすることが可能となる。
図3は、本発明の実施の形態3におけるバッファ制御装置を応用したシステムの全体構成図である。より具体的には、先の実施の形態1における図1の構成を備えた省電力バッファ制御部10を、SIPを終端するホームゲートウェイ等が存在するシステムに適用した場合を示すものである。
図3に示すように、本実施の形態3では、先の実施の形態1で示した省電力バッファ制御部10に対して、その配下にNGN(Next Generation Network)等でのSIPセッションにて通信を行うことが可能なホームゲートウェイ装置40(1)〜40(n)(以下、HGW装置40(1)〜40(n))が接続された状態となっている。
さらに、本実施の形態3における省電力バッファ制御部10は、パケット多重部2の後段に、SIP情報抽出部9をさらに備えており、SIP情報抽出部9は、そのSIPの情報を省電力選択制御部4に通知する構成となっている。
なお、HGW装置40(1)〜40(n)は、省電力バッファ制御部10に対して、必ずしも直接接続する必要はなく、PONシステムまたはMC(メディアコンバータ)システム等が間に挿入されていてもよい。
次に、本実施の形態3におけるバッファ制御装置の具体的な動作について説明する。
各HGW装置40(1)〜40(n)またはその配下に接続された端末より、SIPセッションが開始されたとする。このとき、出力ポートXの先のネットワークには、SIPサーバが設置されており、これから通信する帯域や優先クラス等のやり取りが行われる。
ここで、SIP情報抽出部9は、そのSIPのパケットをスヌーピング(盗み見)することで、どのような帯域のどのようなセッションが今後開始される、もしくは終了するかの情報を得ることが可能となる。これにより、全てのセッションの帯域の合計値が、出力ポートXの回線速度より多いか少ないかを早く知ることが可能となる。従って、先の実施の形態2と同様の効果を得ることが可能となる。
以上のように、実施の形態3によれば、バッファ制御装置をSIPサーバが設置されたシステムに適用する場合に、近い将来の全トラヒック量の予測値としてSIP情報を用いることができる。これにより、QoSバッファ制御部を早めに活性化することが可能となり、先の実施の形態2と同様に、FIFO部のサイズを小さくすることが可能となる。
1(1)〜1(n) 入力ポート、2 パケット多重部、3 入力選択部、4 省電力選択制御部、5 QoSバッファ制御部、6 FIFO部、7 出力選択部、8 出力ポート、9 SIP情報抽出部、10 省電力バッファ制御部、20(1)〜20(n) 局側PON制御部、30(1)〜30(n) 子局ONU制御部、40(1)〜40(n) HGW装置。

Claims (8)

  1. 複数の入力回線をパケット毎に多重するパケット多重手段と、
    大容量バッファを有し、トラヒックが出力回線速度を越える入力データに対して大容量バッファ制御を行うQoSバッファ制御手段と、
    小容量バッファを有し、入力順にパケットを格納し、入力順に出力を行うことで前記トラヒックが前記出力回線速度以下の入力データに対して小容量バッファ制御を行うFIFO手段と、
    前記QoSバッファ制御手段による前記大容量バッファ制御中のトラヒック状態および前記FIFO手段による前記小容量バッファ制御中のトラヒック状態をそれぞれモニタし、前記大容量バッファ制御または前記小容量バッファ制御のいずれかを選択切り替えする信号として、入力選択信号および出力選択信号を生成するとともに、前記FIFO手段による前記小容量バッファ制御中において前記QoSバッファ制御手段をパワーダウンさせておく省電力選択制御手段と、
    前記省電力選択制御手段で生成された前記入力選択信号に基づいて、前記パケット多重手段により多重されたパケットデータを、前記大容量バッファ制御を行う前記QoSバッファ制御手段または前記小容量バッファ制御を行う前記FIFO手段のいずれに入力データとして入力させるかを選択切り替えする入力選択手段と、
    前記省電力選択制御手段で生成された前記出力選択信号に基づいて、前記大容量バッファ制御を行う前記QoSバッファ制御手段からの出力データまたは前記小容量バッファ制御を行う前記FIFO手段からの出力データのいずれを出力ポートから出力させるかを選択切り替えする出力選択手段と
    を備えたことを特徴とするバッファ制御装置。
  2. 請求項1に記載のバッファ制御装置において、
    前記QoSバッファ制御手段は、前記大容量バッファ制御中に、前記入力データのトラヒックが所定量よりも減少した場合にはトラヒック情報信号を出力し、前記大容量バッファ内が空になった場合にはempty1信号を出力し、
    前記FIFO手段は、前記小容量バッファ制御中に、前記小容量バッファ内が空になった場合にはempty2信号を出力し、前記小容量バッファに蓄積されているパケット量が所定の閾値2を超過した場合には閾値2超過信号を出力し、
    前記省電力選択制御手段は、前記QoSバッファ制御手段から出力される前記トラヒック情報信号および前記mpty1信号と、前記FIFO手段から出力される前記empty2信号および前記閾値2超過信号とを前記トラヒック状態としてモニタし、前記FIFO手段からの前記閾値2超過信号および前記QoSバッファ制御手段からの前記トラフィック情報信号に基づいて入力選択信号を生成する際に、前記閾値2超過信号を受信した場合には、前記小容量バッファ制御から前記大容量バッファ制御に切り替える信号として前記入力選択信号を出力し、前記トラフィック情報信号を受信した場合には、前記大容量バッファ制御から前記小容量バッファ制御に切り替える信号として前記入力選択信号を出力するとともに、前記FIFO手段からの前記empty2信号および前記QoSバッファ制御手段からの前記empty1信号に基づいて出力選択信号を生成する際に、前記empty2信号を受信した場合には、前記小容量バッファ制御から前記大容量バッファ制御に切り替える信号として前記出力選択信号を出力し、前記empty1信号を受信した場合には、前記大容量バッファ制御から前記小容量バッファ制御に切り替える信号として前記出力選択信号を出力する
    ことを特徴とするバッファ制御装置。
  3. 請求項2に記載のバッファ制御装置において、
    前記FIFO手段は、前記小容量バッファ制御中に、前記小容量バッファに蓄積されているパケット量が前記所定の閾値2よりも小さい値である所定の閾値1を超過した場合には閾値1超過信号を出力し、
    前記省電力選択制御手段は、前記FIFO手段から前記閾値2超過信号を受信する前に前記閾値1超過信号を受信することで、前記QoSバッファ制御手段に対して活性化信号を出力し、
    前記QoSバッファ制御手段は、前記省電力選択制御手段から前記活性化信号を受信することで、パワーダウンまたは停止していた内部クロック、および外部メモリの活性化を開始する
    ことを特徴とするバッファ制御装置。
  4. 請求項1または2に記載のバッファ制御装置において、
    前記パケット多重手段は、前記複数の入力回線の速度の和として前記多重データのトラヒック量を算出し、前記トラヒック量が所定値を越えた場合に、前記QoSバッファ制御手段に対して活性化信号を出力し、
    前記QoSバッファ制御手段は、前記パケット多重手段から前記活性化信号を受信することで、パワーダウンまたは停止していた内部クロック、および外部メモリの活性化を開始する
    ことを特徴とするバッファ制御装置。
  5. 請求項1または2に記載のバッファ制御装置において、
    前記省電力選択制御手段は、前記複数の入力回線の先にPONシステムが接続されている場合には、前記PONシステムから帯域制御方式であるDBAの情報をトラヒック量の予測値として取得し、前記トラヒック量の予測値が所定値を越えた場合に、前記QoSバッファ制御手段に対して活性化信号を出力し、
    前記QoSバッファ制御手段は、前記パケット多重手段から前記活性化信号を受信することで、パワーダウンまたは停止していた内部クロック、および外部メモリの活性化を開始する
    ことを特徴とするバッファ制御装置。
  6. 請求項1または2に記載のバッファ制御装置において、
    前記複数の入力回線の先にSIPをサポートするホームゲートウェイの終端装置が接続されている場合には、前記パケット多重手段による前記多重データに含まれている、前記SIPのシーケンスにおいてこれから使用する帯域を確保するセッション情報をSIPパケットとして抽出するSIP情報抽出部をさらに備え、
    前記省電力選択制御部は、前記SIP情報抽出部により抽出された前記SIPパケットに基づいてトラヒック量の予測値を求め、前記トラヒック量の予測値が所定値を越えた場合に、前記QoSバッファ制御手段に対して活性化信号を出力し、
    前記QoSバッファ制御手段は、前記パケット多重手段から前記活性化信号を受信することで、パワーダウンまたは停止していた内部クロック、および外部メモリの活性化を開始する
    ことを特徴とするバッファ制御装置。
  7. 複数の入力回線をパケット毎に多重するパケット多重ステップと、
    大容量バッファを用いて、トラヒックが出力回線速度を越える入力データに対して大容量バッファ制御を行うQoSバッファ制御ステップと、
    小容量バッファを用いて、入力順にパケットを格納し、入力順に出力を行うことで前記トラヒックが前記出力回線速度以下の入力データに対して小容量バッファ制御を行うFIFOステップと、
    前記QoSバッファ制御ステップによる前記大容量バッファ制御中のトラヒック状態および前記FIFOステップによる前記小容量バッファ制御中のトラヒック状態をそれぞれモニタし、前記大容量バッファ制御または前記小容量バッファ制御のいずれかを選択切り替えする信号として、入力選択信号および出力選択信号を生成するとともに、前記FIFOステップによる前記小容量バッファ制御中において前記QoSバッファ制御ステップによる処理を行わないようにパワーダウンさせておく省電力選択制御ステップと、
    前記省電力選択制御ステップで生成された前記入力選択信号に基づいて、前記パケット多重ステップにより多重されたパケットデータを、前記大容量バッファ制御を行う前記QoSバッファ制御ステップまたは前記小容量バッファ制御を行う前記FIFOステップのいずれに入力データとして入力させるかを選択切り替えする入力選択ステップと、
    前記省電力選択制御ステップで生成された前記出力選択信号に基づいて、前記大容量バッファ制御を行う前記QoSバッファ制御ステップからの出力データまたは前記小容量バッファ制御を行う前記FIFOステップからの出力データのいずれを出力ポートから出力させるかを選択切り替えする出力選択ステップと
    を備えたことを特徴とするバッファ制御方法。
  8. 請求項7に記載のバッファ制御装置において、
    前記QoSバッファ制御ステップは、前記大容量バッファ制御中に、前記入力データのトラヒックが所定量よりも減少した場合にはトラヒック情報信号を出力し、前記大容量バッファ内が空になった場合にはempty1信号を出力し、
    前記FIFOステップは、前記小容量バッファ制御中に、前記小容量バッファ内が空になった場合にはempty2信号を出力し、前記小容量バッファに蓄積されているパケット量が所定の閾値2を超過した場合には閾値2超過信号を出力し、
    前記省電力選択制御ステップは、前記QoSバッファ制御ステップから出力される前記トラヒック情報信号および前記mpty1信号と、前記FIFOステップから出力される前記empty2信号および前記閾値2超過信号とを前記トラヒック状態としてモニタし、前記FIFOステップで出力された前記閾値2超過信号および前記QoSバッファ制御ステップで出力された前記トラフィック情報信号に基づいて入力選択信号を生成する際に、前記閾値2超過信号を受信した場合には、前記小容量バッファ制御から前記大容量バッファ制御に切り替える信号として前記入力選択信号を出力し、前記トラフィック情報信号を受信した場合には、前記大容量バッファ制御から前記小容量バッファ制御に切り替える信号として前記入力選択信号を出力するとともに、前記FIFOステップで出力された前記empty2信号および前記QoSバッファ制御ステップで出力された前記empty1信号に基づいて出力選択信号を生成する際に、前記empty2信号を受信した場合には、前記小容量バッファ制御から前記大容量バッファ制御に切り替える信号として前記出力選択信号を出力し、前記empty1信号を受信した場合には、前記大容量バッファ制御から前記小容量バッファ制御に切り替える信号として前記出力選択信号を出力する
    ことを特徴とするバッファ制御方法。
JP2010130068A 2010-06-07 2010-06-07 バッファ制御装置およびバッファ制御方法 Expired - Fee Related JP5574832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010130068A JP5574832B2 (ja) 2010-06-07 2010-06-07 バッファ制御装置およびバッファ制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010130068A JP5574832B2 (ja) 2010-06-07 2010-06-07 バッファ制御装置およびバッファ制御方法

Publications (2)

Publication Number Publication Date
JP2011259078A true JP2011259078A (ja) 2011-12-22
JP5574832B2 JP5574832B2 (ja) 2014-08-20

Family

ID=45474802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010130068A Expired - Fee Related JP5574832B2 (ja) 2010-06-07 2010-06-07 バッファ制御装置およびバッファ制御方法

Country Status (1)

Country Link
JP (1) JP5574832B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095823A (ja) * 2013-11-13 2015-05-18 株式会社オー・エフ・ネットワークス ネットワーク装置、バッファ制御装置及びバッファ制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202901A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp Atmスイッチ
JP2004240711A (ja) * 2003-02-06 2004-08-26 Fujitsu Ltd バッファメモリ装置及びバッファメモリ制御方法
JP2005303458A (ja) * 2004-04-07 2005-10-27 Sharp Corp 通信装置、バッファメモリ管理方法、電子機器、通信端末、バッファメモリ管理プログラム、および記録媒体
JP2007272577A (ja) * 2006-03-31 2007-10-18 Nec Corp バッファ回路、および、バッファ制御方法
JP2009253481A (ja) * 2008-04-03 2009-10-29 Alaxala Networks Corp パケット転送装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202901A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp Atmスイッチ
JP2004240711A (ja) * 2003-02-06 2004-08-26 Fujitsu Ltd バッファメモリ装置及びバッファメモリ制御方法
JP2005303458A (ja) * 2004-04-07 2005-10-27 Sharp Corp 通信装置、バッファメモリ管理方法、電子機器、通信端末、バッファメモリ管理プログラム、および記録媒体
JP2007272577A (ja) * 2006-03-31 2007-10-18 Nec Corp バッファ回路、および、バッファ制御方法
JP2009253481A (ja) * 2008-04-03 2009-10-29 Alaxala Networks Corp パケット転送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095823A (ja) * 2013-11-13 2015-05-18 株式会社オー・エフ・ネットワークス ネットワーク装置、バッファ制御装置及びバッファ制御方法

Also Published As

Publication number Publication date
JP5574832B2 (ja) 2014-08-20

Similar Documents

Publication Publication Date Title
KR100922965B1 (ko) 네트워크온칩 장치와 이를 위한 동작 주파수 제어 방법
US8861396B2 (en) Traffic-load dependent power reduction in high-speed packet switching systems
JP4903276B2 (ja) Ieee802標準のネットワークにおけるパワー・セービング
JP5161240B2 (ja) イーサネット受動型光ネットワークの下がりフロー制御情報の伝達方法
JP5173084B2 (ja) エネルギー効率を考慮したルーティング
EP2975810B1 (en) Method and system for improving bandwidth allocation efficiency
EP2093945B1 (en) A method for realizing back pressure of masses of ports and the device thereof
JP2006333091A (ja) パケット転送装置及びネットワークシステム
US10333648B1 (en) System and method for provisioning resources for lossless operation in a network environment
US8339961B2 (en) Dynamic bandwidth allocation method and dynamic bandwidth allocation device
JP2012186788A (ja) パケット転送装置及びQoS制御回路の電力供給制御方法
Van et al. Experimental evaluation of a sleep-aware dynamic bandwidth allocation in a multi-ONU 10G-EPON testbed
CN102970250A (zh) 分布式路由器系统中的带宽分配方法和装置、网络设备
JP2008270898A (ja) 光加入者線端局装置
JP5574832B2 (ja) バッファ制御装置およびバッファ制御方法
US8908709B1 (en) Methods and apparatus for power management associated with a switch fabric
CN103870206A (zh) 一种缓存数据接收和读取方法及装置、及路由器缓存装置
US7342881B2 (en) Backpressure history mechanism in flow control
JP2000183886A (ja) 通信装置
US20140301733A1 (en) Elastic client interface for tunable optical transponder
JP2010157913A (ja) 終端通信装置および省電力モード切り替え方法
JP5366905B2 (ja) バッファ制御方法およびバッファ制御装置
JP5272849B2 (ja) 通信装置、通信装置の制御方法
JP2008271611A (ja) パケット転送装置及びネットワークシステム
JP4589289B2 (ja) パケット転送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5574832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees