JP2011254053A - Semiconductor package, wiring board and reflow furnace - Google Patents

Semiconductor package, wiring board and reflow furnace Download PDF

Info

Publication number
JP2011254053A
JP2011254053A JP2010128858A JP2010128858A JP2011254053A JP 2011254053 A JP2011254053 A JP 2011254053A JP 2010128858 A JP2010128858 A JP 2010128858A JP 2010128858 A JP2010128858 A JP 2010128858A JP 2011254053 A JP2011254053 A JP 2011254053A
Authority
JP
Japan
Prior art keywords
metal ball
wiring board
continuity
detection
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010128858A
Other languages
Japanese (ja)
Inventor
Shigeto Tsuburaya
成人 円谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010128858A priority Critical patent/JP2011254053A/en
Publication of JP2011254053A publication Critical patent/JP2011254053A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To exactly grasp the molten state of metal ball terminals when a semiconductor package having a plurality of metal ball terminals is mounted on a wiring board by a reflow method.SOLUTION: Out of a plurality of metal ball terminals, those at four corners designated by reference characters 15A-15D are continuity detection purpose metal ball terminals which come in a relatively smaller diameter than other metal ball terminals 14. The diameters of the continuity detection purpose metal ball terminals 15A-15D satisfy an equation (X), and diagonally opposite two continuity detection purpose metal ball terminals 15A and 15C, and 15B and 15D are connected by wiring 16. Here is the equation, d2≥d1-x...(X) (where, d1 denotes the diameter of a metal ball terminal which is not the continuity detection purpose metal ball terminal, d2 denotes the diameter of the continuity detection purpose metal ball terminal, and x denotes a sinking depth of a semiconductor package after metal ball terminals melt relative to a point of time when the semiconductor package was placed on a wring board.)

Description

本発明は、半導体基板の底面に格子状に配置された複数の金属ボール端子を備え、リフロー法により、複数の金属ボール端子が接合される複数のランドを備えた配線基板に実装される半導体パッケージ、及びこの半導体パッケージが実装される配線基板に関するものである。
本発明はまた、上記半導体パッケージを配線基板に実装する際に用いるリフロー炉に関するものである。 The present invention provides a semiconductor package having a plurality of metal ball terminals arranged in a lattice pattern on the bottom surface of a semiconductor substrate, and mounted on a wiring board having a plurality of lands to which the plurality of metal ball terminals are joined by a reflow method. And a wiring board on which the semiconductor package is mounted.
The present invention also relates to a reflow furnace used when the semiconductor package is mounted on a wiring board.

ＬＳＩの多ピン化や実装の高密度化の要求が高まり、ＢＧＡ（Ball Grid Array）パッケージと呼ばれる格子状に配置される複数の半田ボール端子により多端子・高密度実装を可能とするＩＣパッケージが実用化されている。
図７、図８を参照して、一般的なＢＧＡパッケージの構造について説明する。図７は概略断面図、図８は底面図である。 There is a growing demand for higher pin counts and higher mounting density in LSIs, and there is an IC package that enables multi-terminal and high-density mounting with a plurality of solder ball terminals arranged in a lattice called a BGA (Ball Grid Array) package. It has been put into practical use.
The structure of a general BGA package will be described with reference to FIGS. 7 is a schematic sectional view, and FIG. 8 is a bottom view.

図示するＢＧＡパッケージ１００において、半導体基板（サブストレート基板）１０１に搭載された半導体チップ１０２上のボンディングパッド（図示せず）と半導体基板１０１上のボンディングパッド（図示せず）とがボンディングワイヤ１０３により電気的に接続されている。
半導体基板１０１上のボンディングパッドは、基板１０１上の配線や基板１０１内に開孔されたビアホールによる層間接続を介して、基板１０１底面に格子状に配置された複数の半田ボール端子１０４に電気的に接続されている。
図８に示すように、半導体基板１０１の底面には、サイズが均等な複数の半田ボール端子１０４が格子状に配置されている。
ＢＧＡパッケージ１００は以上の構成により、半導体チップ１０２からの信号をパッケージ外部に引き出す電気的導通構造を有している。
ＢＧＡパッケージ１００では、内部構造保護のため、半導体チップ１０２やボンディングワイヤ１０３は封止樹脂１０５により樹脂封止されている。 In the illustrated BGA package 100, a bonding pad (not shown) on a semiconductor chip 102 mounted on a semiconductor substrate (substrate substrate) 101 and a bonding pad (not shown) on a semiconductor substrate 101 are connected by bonding wires 103. Electrically connected.
Bonding pads on the semiconductor substrate 101 are electrically connected to a plurality of solder ball terminals 104 arranged in a lattice pattern on the bottom surface of the substrate 101 through wiring on the substrate 101 and interlayer connection by via holes opened in the substrate 101. It is connected to the.
As shown in FIG. 8, on the bottom surface of the semiconductor substrate 101, a plurality of solder ball terminals 104 having an equal size are arranged in a grid pattern.
With the above configuration, the BGA package 100 has an electrical conduction structure that draws a signal from the semiconductor chip 102 to the outside of the package.
In the BGA package 100, the semiconductor chip 102 and the bonding wire 103 are sealed with a sealing resin 105 for protecting the internal structure.

特開2002-289645号公報JP 2002-289645 特開2003-068806号公報JP 2003-068806 JP 特開2005-235854号公報JP 2005-235854 A 特開平08-037357号公報Japanese Unexamined Patent Publication No. 08-037357 特開平11-054881号公報JP 11-054881 A

図７、図８に示したＢＧＡパッケージは、ＢＧＡパッケージの複数の半田ボール端子が接合される複数のランドを備えた配線基板に実装される。この実装は通常、以下に記載のリフロー法によってなされる。
まず配線基板上の複数のランドにそれぞれクリーム半田を塗布し、その上にＢＧＡパッケージを搭載する。このとき、各ランドとそれに対応したＢＧＡパッケージの半田ボール端子とを正確に位置合わせして、配線基板上にＢＧＡパッケージを載置する。この状態で、配線基板とＢＧＡパッケージとをリフロー炉の中に入れ、半田が溶融する高温に加熱して半田を溶融し、その後炉の温度を下げて半田を再度凝固させることにより、配線基板とＢＧＡパッケージの半田ボールとが接合される。 The BGA package shown in FIGS. 7 and 8 is mounted on a wiring board having a plurality of lands to which a plurality of solder ball terminals of the BGA package are joined. This implementation is usually done by the reflow method described below.
First, cream solder is applied to each of a plurality of lands on the wiring board, and a BGA package is mounted thereon. At this time, each land and the corresponding solder ball terminal of the BGA package are accurately aligned, and the BGA package is placed on the wiring board. In this state, the wiring board and the BGA package are placed in a reflow furnace, heated to a high temperature at which the solder melts, the solder is melted, and then the temperature of the furnace is lowered to solidify the solder again. The solder balls of the BGA package are joined.

従来、ＢＧＡパッケージの配線基板への実装においては、リフロー工程において半田溶融の状況を把握することができない。そのため、リフローによる半田溶融が不充分となり、接合不良が生じる恐れがある。また、確実に接合するためにリフロー加熱の時間を長くすると、ＢＧＡパッケージと配線基板に熱ダメージを与える恐れがあり、エネルギー効率が低下し、リフロー時間も長くなってしまう。   Conventionally, in mounting a BGA package on a wiring board, it is impossible to grasp the state of solder melting in the reflow process. For this reason, solder melting due to reflow becomes insufficient, and there is a risk of poor bonding. Further, if the reflow heating time is increased in order to ensure bonding, there is a risk of thermal damage to the BGA package and the wiring board, resulting in a decrease in energy efficiency and a long reflow time.

本発明は上記事情に鑑みてなされたものであり、半導体基板の底面に格子状に配置された複数の金属ボール端子を備えた半導体パッケージを、リフロー法により、複数の金属ボール端子が接合される複数のランドを備えた配線基板に実装する際に、金属ボール端子の溶融状態を正確に把握して、半導体パッケージの金属ボール端子と配線基板のランドとを確実に接合でき、かつ半導体パッケージと配線基板の過度な加熱を抑制することが可能な半導体パッケージ、配線基板、及びリフロー炉を提供することを目的とするものである。   The present invention has been made in view of the above circumstances, and a plurality of metal ball terminals are joined to each other by a reflow method on a semiconductor package having a plurality of metal ball terminals arranged in a lattice pattern on the bottom surface of a semiconductor substrate. When mounted on a wiring board with multiple lands, the molten state of the metal ball terminal can be accurately grasped, and the metal ball terminal of the semiconductor package and the land of the wiring board can be reliably bonded, and the semiconductor package and the wiring An object of the present invention is to provide a semiconductor package, a wiring substrate, and a reflow furnace that can suppress excessive heating of the substrate.

本発明の半導体パッケージは、
半導体基板の底面に格子状に配置された複数の金属ボール端子を備え、リフロー法により、前記複数の金属ボール端子が接合される複数のランドを備えた配線基板に実装される半導体パッケージであって、
前記複数の金属ボール端子のうち四隅の金属ボール端子はその他の金属ボール端子よりも相対的に径が小さい導通検出用の金属ボール端子であり、当該導通検出用の金属ボール端子の径が下記関係式（Ｘ）を充足するものであり、かつ互いに対角にある２個の導通検出用の金属ボール端子同士が配線を介して接続されたものである。
ｄ２≧ｄ１−ｘ・・・（Ｘ）
（上記式中、ｄ１は導通検出用ではない金属ボール端子の径、ｄ２は導通検出用の金属ボール端子の径、ｘは配線基板上に半導体パッケージを載置した時点に対する金属ボール端子の溶融後の半導体パッケージの沈み込み量を各々示す。） The semiconductor package of the present invention is
A semiconductor package comprising a plurality of metal ball terminals arranged in a grid pattern on the bottom surface of a semiconductor substrate, and mounted on a wiring board having a plurality of lands to which the plurality of metal ball terminals are joined by a reflow method. ,
Among the plurality of metal ball terminals, the metal ball terminals at the four corners are metal ball terminals for continuity detection whose diameter is relatively smaller than other metal ball terminals, and the diameters of the metal ball terminals for continuity detection are as follows: Two metal ball terminals for detecting continuity that satisfy the formula (X) and that are diagonal to each other are connected to each other via a wiring.
d2 ≧ d1-x (X)
(In the above formula, d1 is the diameter of the metal ball terminal not for detecting continuity, d2 is the diameter of the metal ball terminal for detecting continuity, and x is after the melting of the metal ball terminal with respect to the time when the semiconductor package is placed on the wiring board. The amount of sinking of the semiconductor package is shown.)

本発明の配線基板は、
リフロー法により上記の本発明の半導体パッケージが実装される前記配線基板であって、
前記導通検出用の金属ボール端子と当該金属ボール端子が接合される導通検出用のランドとの導通を検出するための配線構造を備えたものである。 The wiring board of the present invention is
The wiring board on which the semiconductor package of the present invention is mounted by a reflow method,
A wiring structure for detecting conduction between the metal ball terminal for detecting conduction and the land for detecting conduction to which the metal ball terminal is joined is provided.

本発明のリフロー炉は、
リフロー法により上記の本発明の配線基板に上記の本発明の半導体パッケージを実装するためのリフロー炉であって、
前記導通検出用の金属ボール端子と前記導通検出用のランドとの導通を検出するための検出機構を備えたものである。 The reflow furnace of the present invention is
A reflow furnace for mounting the semiconductor package of the present invention on the wiring board of the present invention by a reflow method,
A detection mechanism for detecting conduction between the metal ball terminal for detecting conduction and the land for detecting conduction is provided.

本発明によれば、半導体基板の底面に格子状に配置された複数の金属ボール端子を備えた半導体パッケージを、リフロー法により、複数の金属ボール端子が接合される複数のランドを備えた配線基板に実装する際に、金属ボール端子の溶融状態を正確に把握して、半導体パッケージの金属ボール端子と配線基板のランドとを確実に接合でき、かつ半導体パッケージと配線基板との過度な加熱を抑制することが可能な半導体パッケージ、配線基板、及びリフロー炉を提供することができる。
本発明の半導体パッケージでは、互いに対角にある２個の導通検出用の半田ボール端子同士を接続するようにしている。かかる構成では、配線基板に対して半導体パッケージをどの向きで搭載しても配線基板側の導通配線パターンを同じ配線ルールで対応できるため、配線パターンの設計が容易であり、半導体パッケージの搭載向きや配線パターンの人為的ミスを防止できる。 According to the present invention, a semiconductor package having a plurality of metal ball terminals arranged in a lattice pattern on the bottom surface of a semiconductor substrate is connected to a wiring board having a plurality of lands to which the plurality of metal ball terminals are joined by a reflow method. When accurately mounting, the molten state of the metal ball terminal can be accurately grasped, the metal ball terminal of the semiconductor package and the land of the wiring board can be securely bonded, and excessive heating between the semiconductor package and the wiring board is suppressed. A semiconductor package, a wiring board, and a reflow furnace that can be provided can be provided.
In the semiconductor package of the present invention, two solder ball terminals for detecting continuity that are diagonal to each other are connected to each other. In such a configuration, the conductive wiring pattern on the wiring board side can be handled with the same wiring rule regardless of the direction in which the semiconductor package is mounted on the wiring board, so that the wiring pattern can be easily designed. It is possible to prevent artificial mistakes in the wiring pattern.

本発明に係る一実施形態のＢＧＡパッケージの概略断面図である。It is a schematic sectional drawing of the BGA package of one Embodiment which concerns on this invention. 図１のＢＧＡパッケージの底面図である。It is a bottom view of the BGA package of FIG. 本発明に係る一実施形態の配線基板の上面図である。It is a top view of the wiring board of one embodiment concerning the present invention. 配線基板のその他の例を示す上面図である。It is a top view which shows the other example of a wiring board. ＢＧＡパッケージの配線基板への実装工程を示す断面図であり、（Ａ）は半田溶融前、（Ｂ）は半田溶融後を各々示す図である。It is sectional drawing which shows the mounting process to the wiring board of a BGA package, (A) is a figure before solder melting, (B) is a figure which shows after solder melting, respectively. リフロー炉の斜視図である。It is a perspective view of a reflow furnace. 従来のＢＧＡパッケージの概略断面図である。It is a schematic sectional drawing of the conventional BGA package. 図７のＢＧＡパッケージの底面図である。It is a bottom view of the BGA package of FIG.

「第１実施形態」
図面を参照して、本発明に係る一実施形態のＢＧＡパッケージ、配線基板、及びリフロー炉の構成について説明する。
図１はＢＧＡパッケージの概略断面図、図２はＢＧＡパッケージの底面図である。
図３は配線基板の一例を示す上面図、図４は配線基板のその他の例を示す上面図である。
図５はＢＧＡパッケージの配線基板への実装工程を示す断面図であり、（Ａ）は半田溶融前、（Ｂ）は半田溶融後を各々示している。
図６はリフロー炉の斜視図であり、内部透視図である。
視認しやすくするため、図面上は各構成の縮尺や位置を実際のものとは適宜異ならせてある。 “First Embodiment”
A configuration of a BGA package, a wiring board, and a reflow furnace according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic sectional view of a BGA package, and FIG. 2 is a bottom view of the BGA package.
FIG. 3 is a top view showing an example of a wiring board, and FIG. 4 is a top view showing another example of the wiring board.
5A and 5B are cross-sectional views showing a process of mounting the BGA package on the wiring board, where FIG. 5A shows before solder melting and FIG. 5B shows after solder melting.
FIG. 6 is a perspective view of the reflow furnace, and is an internal perspective view.
In order to facilitate visual recognition, the scale and position of each component are appropriately changed from those in the drawings.

図１に示すように、本実施形態のＢＧＡパッケージ（半導体パッケージ）１０において、半導体基板（サブストレート基板）１１に搭載された半導体チップ１２上のボンディングパッド（図示せず）と半導体基板１１上のボンディングパッド（図示せず）とがボンディングワイヤ１３により電気的に接続されている。
半導体基板１１上のボンディングパッドは、基板１１上の配線や基板１１内に開孔されたビアホールによる層間接続を介して、基板底面１１Ｂに格子状に配置された複数の半田ボール端子（金属ボール端子）１４、１５に電気的に接続されている。
複数の半田ボール端子１４、１５は外部接続用の端子であり、図２に示すように基板底面１１Ｂに格子状に配置されている。
ＢＧＡパッケージ１０は以上の構成により、半導体チップ１２からの信号をパッケージ外部に引き出す電気的導通構造を有している。
ＢＧＡパッケージ１０では、内部構造保護のため半導体チップ１２やボンディングワイヤ１３は封止樹脂１７により樹脂封止されている。 As shown in FIG. 1, in the BGA package (semiconductor package) 10 of this embodiment, bonding pads (not shown) on a semiconductor chip 12 mounted on a semiconductor substrate (substrate substrate) 11 and the semiconductor substrate 11. A bonding pad (not shown) is electrically connected by a bonding wire 13.
Bonding pads on the semiconductor substrate 11 are connected to a plurality of solder ball terminals (metal ball terminals) arranged in a grid pattern on the bottom surface 11B of the substrate 11 through interconnections on the substrate 11 and via holes formed in the substrate 11. ) 14 and 15 are electrically connected.
The plurality of solder ball terminals 14 and 15 are terminals for external connection, and are arranged in a grid pattern on the substrate bottom surface 11B as shown in FIG.
With the above configuration, the BGA package 10 has an electrical conduction structure that draws a signal from the semiconductor chip 12 to the outside of the package.
In the BGA package 10, the semiconductor chip 12 and the bonding wire 13 are sealed with a sealing resin 17 for protecting the internal structure.

図１中、複数の半田ボール端子のうち四隅の半田ボール端子に符号１５を付し、その他の半田ボール端子に符号１４を付してある。図２中、四隅の半田ボール端子に符号１５Ａ〜１５Ｄを付してある。   In FIG. 1, reference numeral 15 is given to the solder ball terminals at the four corners among the plurality of solder ball terminals, and reference numeral 14 is given to the other solder ball terminals. In FIG. 2, reference numerals 15A to 15D are attached to the solder ball terminals at the four corners.

図１、図２に示すように、本実施形態において、四隅の半田ボール端子１５Ａ〜１５Ｄ以外の半田ボール端子１４は通常使用されるサイズであり、四隅の半田ボール端子１５Ａ〜１５Ｄはそれよりも径が小さく設定されている。径の小さい四隅の半田ボール端子１５Ａ〜１５Ｄは、導通検出用の半田ボール端子である。   As shown in FIG. 1 and FIG. 2, in this embodiment, the solder ball terminals 14 other than the four corner solder ball terminals 15A to 15D are normally used, and the four corner solder ball terminals 15A to 15D are larger than that. The diameter is set small. The solder ball terminals 15A to 15D at the four corners with small diameters are solder ball terminals for detecting conduction.

図２に示すように、基板底面１１Ｂにおいて、互いに対角にある導通検出用の半田ボール端子１５Ａと導通検出用の半田ボール端子１５Ｃとは配線１６を介して電気的に接続され、同様に、互いに対角にある導通検出用の半田ボール端子１５Ｂと導通検出用の半田ボール端子１５Ｄとは配線１６を介して電気的に接続されている。
なお、互いに対角にある２個の導通検出用の半田ボール端子間の配線接続については、図示するものに限定されず、適宜設計できる。 As shown in FIG. 2, on the substrate bottom surface 11B, the conduction detecting solder ball terminal 15A and the conduction detecting solder ball terminal 15C are electrically connected via the wiring 16, and similarly, The solder ball terminals 15B for detecting continuity and the solder ball terminals 15D for detecting continuity that are diagonal to each other are electrically connected via a wiring 16.
Note that the wiring connection between the two solder ball terminals for detecting conduction that are diagonal to each other is not limited to that shown in the drawing, and can be designed as appropriate.

図３に示す配線基板２０において、符号２１はＢＧＡパッケージ１０の搭載位置を示している。配線基板２０上には、ＢＧＡパッケージ１０の複数の半田ボール端子１４、１５が半田付けされるランド２４、２５が格子状に設けられている。
各半田ボール端子１４と各ランド２４とが対応し、各半田ボール端子１５と各ランド２５とが対応している。ランド２５は導通検出用の半田ボール端子１５が接合される導通検出用のランドである。導通検出用のランド２５として、四隅の半田ボール端子１５Ａ〜１５Ｄに対応して、４個のランド２５Ａ〜２５Ｄが設けられている。 In the wiring board 20 shown in FIG. 3, reference numeral 21 indicates a mounting position of the BGA package 10. On the wiring board 20, lands 24 and 25 to which a plurality of solder ball terminals 14 and 15 of the BGA package 10 are soldered are provided in a lattice shape.
Each solder ball terminal 14 and each land 24 correspond, and each solder ball terminal 15 and each land 25 correspond. The lands 25 are continuity detection lands to which the continuity detection solder ball terminals 15 are joined. As the lands 25 for continuity detection, four lands 25A to 25D are provided corresponding to the solder ball terminals 15A to 15D at the four corners.

配線基板２０には、導通検出用の半田ボール端子１５Ａ〜１５Ｄと導通検出用のランド２５Ａ〜２５Ｄとの導通を検出するための一対の検出用端子２２が設けられている。
配線基板２０にはまた、配線基板２０にＢＧＡパッケージ１０を実装した状態で、半田ボール端子１５Ａ〜１５Ｄとランド２５Ａ〜２５Ｄと一対の検出用端子２２とが電気的に接続されるよう、配線２３が形成されている。
本実施形態において、一方の検出用端子２２と導通検出用のランド２５Ａとが配線２３を介して接続され、他方の検出用端子２２と導通検出用のランド２５Ｂとが配線２３を介して接続されている。導通検出用のランド２５Ｃと導通検出用のランド２５Ｄとが配線２３を介して接続されている。 The wiring board 20 is provided with a pair of detection terminals 22 for detecting conduction between the solder ball terminals 15A to 15D for detecting conduction and the lands 25A to 25D for detecting conduction.
In addition, the wiring board 20 is connected so that the solder ball terminals 15A to 15D, the lands 25A to 25D, and the pair of detection terminals 22 are electrically connected in a state where the BGA package 10 is mounted on the wiring board 20. Is formed.
In this embodiment, one detection terminal 22 and a continuity detection land 25A are connected via a wiring 23, and the other detection terminal 22 and a continuity detection land 25B are connected via a wiring 23. ing. The continuity detection land 25 </ b> C and the continuity detection land 25 </ b> D are connected via the wiring 23.

図２に示したように、半導体パッケージ１０の底面１１Ｂにおいて、互いに対角にある導通検出用の半田ボール端子１５Ａと１５Ｃ、互いに対角にある導通検出用の半田ボール端子１５Ｂと１５Ｄはそれぞれ配線１６を介して接続されている。したがって、配線基板２０にＢＧＡパッケージ１０が実装され、配線基板２０上の導通検出用のランド２５Ａ〜２５Ｄに導通検出用の半田ボール端子１５Ａ〜１５Ｄが半田付けされると、４個の導通検出用の半田ボール端子１５Ａ〜１５Ｄと４個の導通検出用のランド２５Ａ〜２５Ｄと２個の検出用端子２２とが導通される。すなわち、配線基板２０には、一箇所に設けた一対の検出用端子２２により、４個の導通検出用の半田ボール端子１５Ａ〜１５Ｄと４個の導通検出用のランド２５Ａ〜２５Ｄとの導通が一括検出される配線構造が形成されている。
なお、配線基板２０における一対の検出用端子２２の位置や配線構造については適宜設計変更できる。 As shown in FIG. 2, on the bottom surface 11B of the semiconductor package 10, the continuity detection solder ball terminals 15A and 15C and the continuity detection solder ball terminals 15B and 15D which are diagonal to each other are respectively wired. 16 is connected. Accordingly, when the BGA package 10 is mounted on the wiring board 20 and the continuity detection solder ball terminals 15A to 15D are soldered to the continuity detection lands 25A to 25D on the wiring board 20, the four continuity detection terminals are detected. The solder ball terminals 15A to 15D, the four continuity detection lands 25A to 25D, and the two detection terminals 22 are electrically connected. That is, the wiring board 20 is electrically connected to the four conduction detection solder ball terminals 15A to 15D and the four conduction detection lands 25A to 25D by a pair of detection terminals 22 provided in one place. A wiring structure that is collectively detected is formed.
In addition, the design of the position and wiring structure of the pair of detection terminals 22 on the wiring board 20 can be appropriately changed.

図３に示す配線基板２０は１個のＢＧＡパッケージ１０を搭載可能なものであるが、複数のＢＧＡパッケージ１０を搭載可能なものでもよい。
図４に示す配線基板２６は２個のＢＧＡパッケージ１０を搭載可能なものである。
図４に示す例においては、一箇所に設けた一対の検出用端子２２により、２個のＢＧＡパッケージ１０の４個の導通検出用の半田ボール端子１５Ａ〜１５Ｄと４個の導通検出用のランド２５Ａ〜２５Ｄとの導通が一括検出される配線構造が形成されている。一対の検出用端子２２はＢＧＡパッケージ１０ごとに設けても構わない。 The wiring board 20 shown in FIG. 3 can be mounted with one BGA package 10, but may be mounted with a plurality of BGA packages 10.
A wiring board 26 shown in FIG. 4 can mount two BGA packages 10.
In the example shown in FIG. 4, the four continuity detection solder ball terminals 15 </ b> A to 15 </ b> D of the two BGA packages 10 and the four continuity detection lands are provided by a pair of detection terminals 22 provided in one place. A wiring structure in which continuity with 25A to 25D is collectively detected is formed. A pair of detection terminals 22 may be provided for each BGA package 10.

図５（Ａ）、（Ｂ）を参照して、ＢＧＡパッケージ１０の配線基板２０への実装方法と、半田ボール端子１４、１５のサイズ関係について説明する。   With reference to FIGS. 5A and 5B, the mounting method of the BGA package 10 on the wiring board 20 and the size relationship between the solder ball terminals 14 and 15 will be described.

ＢＧＡパッケージ１０を配線基板２０に実装する方法は以下の通りである。
まず図５（Ａ）に示すように、配線基板２０上の複数のランド２４、２５にそれぞれクリーム半田を塗布し、その上にＢＧＡパッケージ１０を載置する。このとき、各ランド２４、２５とそれに対応したＢＧＡパッケージ１０の半田ボール端子１４、１５とを正確に位置合わせして、配線基板２０上にＢＧＡパッケージ１０を載置する。
上記状態で、配線基板２０とＢＧＡパッケージ１０とをリフロー炉の加熱室内に載置し、半田が溶融する高温に加熱して半田を融かし、その後温度を下げて半田を再度凝固させることにより、図５（Ｂ）に示すように、配線基板２０のランド２４、２５とＢＧＡパッケージ１０の半田ボール端子１４、１５とを接合する。 A method of mounting the BGA package 10 on the wiring board 20 is as follows.
First, as shown in FIG. 5A, cream solder is applied to each of the lands 24 and 25 on the wiring board 20, and the BGA package 10 is placed thereon. At this time, the lands 24 and 25 and the corresponding solder ball terminals 14 and 15 of the BGA package 10 are accurately aligned, and the BGA package 10 is placed on the wiring board 20.
In the above state, the wiring board 20 and the BGA package 10 are placed in a heating chamber of a reflow furnace, heated to a high temperature at which the solder melts and melted, and then the temperature is lowered to solidify the solder again. As shown in FIG. 5B, the lands 24 and 25 of the wiring board 20 and the solder ball terminals 14 and 15 of the BGA package 10 are joined.

図５（Ａ）、（Ｂ）に示すように、ＢＧＡパッケージ１０をリフロー炉にて高温に晒し半田ボール端子１４、１５が溶融すると、自重によりＢＧＡパッケージ１０の沈み込みが発生する。
半田溶融後のＢＧＡパッケージ１０の沈み込み量をｘとする。通常サイズの半田ボール端子１４の径をｄ１、四隅の小さい半田ボール端子１５の径をｄ２とすると、ｄ２は下記関係式（Ｘ）を充足するようにする。
ｄ２≧ｄ１−ｘ・・・（Ｘ） As shown in FIGS. 5A and 5B, when the BGA package 10 is exposed to a high temperature in a reflow furnace and the solder ball terminals 14 and 15 are melted, the BGA package 10 sinks due to its own weight.
Let x be the amount of sinking of the BGA package 10 after melting the solder. If the diameter of the solder ball terminal 14 of the normal size is d1, and the diameter of the solder ball terminal 15 having the small four corners is d2, d2 satisfies the following relational expression (X).
d2 ≧ d1-x (X)

上記関係式を充足する四角の径の小さい導通検出用の半田ボール端子１５は、図５（Ａ）に示す時点、すなわちＢＧＡパッケージ１０を配線基板２０に載置した半田溶融前の時点においては、配線基板２０上の導通検出用のランド２５と接触せず電気的導通はない。
四角の径の小さい導通検出用の半田ボール端子１５は、図５（Ｂ）に示す時点、すなわちリフロー加熱によりＢＧＡパッケージ１０の沈み込みが発生した半田溶融後の時点において、配線基板２０上の導通検出用のランド２５と接触し電気的導通が得られるようになる。導通検出用の半田ボール端子１５と導通検出用のランド２５との導通が検出された時点でリフロー加熱が充分に行われたことが判断できる。 The solder ball terminal 15 for detecting conduction with a small square diameter satisfying the relational expression is as shown in FIG. 5A, that is, before solder melting when the BGA package 10 is placed on the wiring board 20. There is no electrical continuity without contact with the continuity detection land 25 on the wiring board 20.
The solder ball terminal 15 for detecting conduction with a small square diameter is connected to the wiring board 20 at the time shown in FIG. 5B, that is, after solder melting when the sinking of the BGA package 10 occurs due to reflow heating. It comes into contact with the detection land 25 and electrical conduction is obtained. It can be determined that the reflow heating has been sufficiently performed when the conduction between the solder ball terminal 15 for detecting conduction and the land 25 for detecting conduction is detected.

したがって、本実施形態では、ＢＧＡパッケージ１０をリフロー法により配線基板２０に実装する際に、半田ボール端子１４、１５の溶融状態を正確に把握することができる。そのため、半導体パッケージ１０の金属ボール端子１４、１５と配線基板２０のランド２４、２５とを確実に接合できる。また、必要最小限だけリフロー加熱することが可能となるので、半導体パッケージ１０と配線基板２０とが過度に加熱されてこれらが熱ダメージを受ける恐れがなく、エネルギー効率も良く、リフロー時間も短縮できる。   Therefore, in the present embodiment, when the BGA package 10 is mounted on the wiring board 20 by the reflow method, the molten state of the solder ball terminals 14 and 15 can be accurately grasped. Therefore, the metal ball terminals 14 and 15 of the semiconductor package 10 and the lands 24 and 25 of the wiring board 20 can be reliably bonded. In addition, since reflow heating can be performed only as much as necessary, the semiconductor package 10 and the wiring board 20 are not excessively heated and there is no fear of thermal damage, energy efficiency is improved, and reflow time can be shortened. .

本実施形態では、ＢＧＡパッケージ１０の四隅に導通検出用の半田ボール端子１５Ａ〜１５Ｄを設けているので、パッケージ１０全体の導通を良好に検出できる。   In the present embodiment, since the solder ball terminals 15 </ b> A to 15 </ b> D for detecting conduction are provided at the four corners of the BGA package 10, the conduction of the entire package 10 can be detected well.

本実施形態ではまた、互いに対角にある導通検出用の半田ボール端子１５Ａと導通検出用の半田ボール端子１５Ｃとを接続し、互いに対角にある導通検出用の半田ボール端子１５Ｂと導通検出用の半田ボール端子１５Ｄとを接続している。
かかる構成では、図３に示す配線基板２０に対して半導体パッケージ１０をどの向きで搭載しても、配線基板２０側の導通配線パターンを同じ配線ルールで対応できる。そのため、半導体パッケージ１０の搭載向きはどの向きでもよく、半導体パッケージ１０の搭載向きによらず、配線基板２０に同じパターンで配線パターンを形成すればよい。したがって、本実施形態では、配線パターンの設計が容易であり、半導体パッケージ１０の搭載向きや配線パターンの人為的ミスを防止できる。
半導体パッケージ１０の搭載向きによらず同じ配線パターンを適用できることは、図４に示した配線基板２６でも同様である。したがって、１つの配線基板に複数の半導体パッケージを搭載する場合も、配線パターンの設計が容易であり、半導体パッケージ１０の搭載向きや配線パターンの人為的ミスを防止できる。 In this embodiment, the continuity detection solder ball terminal 15A and the continuity detection solder ball terminal 15C are connected to each other, and the continuity detection solder ball terminal 15B and the continuity detection solder ball terminal 15C are connected to each other. The solder ball terminal 15D is connected.
In such a configuration, the conductive wiring pattern on the wiring board 20 side can be handled with the same wiring rule regardless of the orientation of the semiconductor package 10 mounted on the wiring board 20 shown in FIG. Therefore, the mounting direction of the semiconductor package 10 may be any direction, and the wiring pattern may be formed with the same pattern on the wiring board 20 regardless of the mounting direction of the semiconductor package 10. Therefore, in the present embodiment, the design of the wiring pattern is easy, and it is possible to prevent human error in the mounting direction of the semiconductor package 10 and the wiring pattern.
The same wiring pattern can be applied regardless of the mounting direction of the semiconductor package 10 as well in the wiring board 26 shown in FIG. Therefore, when a plurality of semiconductor packages are mounted on one wiring board, the wiring pattern can be easily designed, and an artificial mistake in the mounting direction of the semiconductor package 10 and the wiring pattern can be prevented.

本実施形態ではまた、配線基板２０に、すべての導通導通検出用の金属ボール端子１５Ａ〜１５Ｄと導通導通検出用のランド２５Ａ〜２５Ｄとの導通を一括検出できる配線構造を設けている。
すなわち、本実施形態では、半田接合が良好なときには、４個の導通検出用の金属ボール端子１５Ａ〜１５Ｄと４個の導通検出用のランド２５Ａ〜２５Ｄとが電気的に繋がり、これらの導通が一括検出され、一箇所でも導通検出用の金属ボール端子１５と導通検出用のランド２５とが良好に接合されていなければ、導通は検出されない。したがって、検出が確実で、しかもシンプルである。
一括検出が可能なことは、図４に示した配線基板２６でも同様である。 In the present embodiment, the wiring board 20 is also provided with a wiring structure that can collectively detect conduction between all the conduction ball conduction detecting metal ball terminals 15A to 15D and the conduction conduction detection lands 25A to 25D.
That is, in this embodiment, when the solder joint is good, the four metal ball terminals 15A to 15D for detecting continuity and the four lands 25A to 25D for detecting continuity are electrically connected, and these continuity is If the metal ball terminal 15 for detecting continuity and the land 25 for detecting continuity are not satisfactorily joined at one place, the continuity is not detected. Therefore, detection is reliable and simple.
The fact that collective detection is possible is the same for the wiring board 26 shown in FIG.

図６に示すリフロー炉３０はリフロー法により配線基板２０にＢＧＡパッケージ１０を実装するための炉である。リフロー炉３０は加熱室３１を有し、その内部にはヒータ３２が設けられている。   A reflow furnace 30 shown in FIG. 6 is a furnace for mounting the BGA package 10 on the wiring board 20 by the reflow method. The reflow furnace 30 has a heating chamber 31, and a heater 32 is provided therein.

リフロー法によりＢＧＡパッケージ１０を配線基板２０に実装する際には、配線基板２０のランド２４、２５にクリーム半田を塗布し、配線基板２０にＢＧＡパッケージ１０を載置した状態で、これらをリフロー炉３０の加熱室３１内に搭載し、半田が溶融する温度に加熱して半田のリフローが行われる。
リフロー炉３０の加熱室３１内には、配線基板２０の一対の検出用端子２２と接続される一対の検出用端子３４が設けられている。配線基板２０の一対の検出用端子２２とリフロー炉３０の一対の検出用端子３４とは、一対の耐熱ケーブル３３を介して接続される。
図では、一対の検出用端子２２、一対の耐熱ケーブル３３、及び一対の検出用端子３４をそれぞれ１つにまとめて図示してある。
一対の検出用端子３４は、４個の導通検出用の金属ボール端子１５Ａ〜１５Ｄと４個の導通検出用のランド２５Ａ〜２５Ｄとの導通を電気的に検出する検出器３５に接続されている。 When the BGA package 10 is mounted on the wiring board 20 by the reflow method, cream solder is applied to the lands 24 and 25 of the wiring board 20 and the BGA package 10 is placed on the wiring board 20 in a reflow furnace. It is mounted in 30 heating chambers 31 and heated to a temperature at which the solder melts to reflow the solder.
In the heating chamber 31 of the reflow furnace 30, a pair of detection terminals 34 connected to the pair of detection terminals 22 of the wiring board 20 are provided. The pair of detection terminals 22 of the wiring board 20 and the pair of detection terminals 34 of the reflow furnace 30 are connected via a pair of heat resistant cables 33.
In the figure, a pair of detection terminals 22, a pair of heat-resistant cables 33, and a pair of detection terminals 34 are shown together as one.
The pair of detection terminals 34 are connected to a detector 35 that electrically detects conduction between the four conduction detection metal ball terminals 15A to 15D and the four conduction detection lands 25A to 25D. .

リフロー炉３０では、一対の耐熱ケーブル３３、一対の検出用端子３４、及び検出器３５により、４個の導通検出用の金属ボール端子１５Ａ〜１５Ｄと４個の導通検出用のランド２５Ａ〜２５Ｄとの導通を電気的に検出する検出機構が構成されている。そして、検出器３５による検出結果は表示部３７に表示されるようになっている。   In the reflow furnace 30, four metal ball terminals 15 </ b> A to 15 </ b> D for detecting continuity and four lands 25 </ b> A to 25 </ b> D for detecting continuity are formed by a pair of heat-resistant cables 33, a pair of detection terminals 34, and a detector 35. A detection mechanism for electrically detecting the continuity is established. The detection result by the detector 35 is displayed on the display unit 37.

リフロー炉３０にはまた、検出器３５による検出結果が入力され、この検出結果に基づいてヒータ３２の加熱を制御する制御回路（加熱制御機構）３６が設けられている。この制御回路３６は、すべての導通検出用の金属ボール端子１５Ａ〜１５Ｄと導通検出用のランド２５Ａ〜２５Ｄとの導通が検出された時点で、配線基板２０と半導体パッケージ１０のリフロー加熱を終了するよう、ヒータ３２の加熱を制御する。
かかる制御機構により、半導体パッケージ１０の金属ボール端子１４、１５と配線基板２０のランド２４、２５とを確実に接合でき、かつ半導体パッケージ１０と配線基板２０とが過度に加熱されることを安定的に抑制することができる。 The reflow furnace 30 is also provided with a control circuit (heating control mechanism) 36 that receives the detection result from the detector 35 and controls the heating of the heater 32 based on the detection result. The control circuit 36 terminates the reflow heating of the wiring board 20 and the semiconductor package 10 when continuity between all the continuity detection metal ball terminals 15A to 15D and the continuity detection lands 25A to 25D is detected. Thus, the heating of the heater 32 is controlled.
With such a control mechanism, the metal ball terminals 14 and 15 of the semiconductor package 10 and the lands 24 and 25 of the wiring board 20 can be reliably bonded, and the semiconductor package 10 and the wiring board 20 can be stably heated. Can be suppressed.

リフロー炉３０には上記加熱制御機構を設ける代わりに、検出器３５によりすべての導通検出用の金属ボール端子１５Ａ〜１５Ｄと導通検出用のランド２５Ａ〜２５Ｄとの導通が検出された時点で、配線基板２０と半導体パッケージ１０を取り出す機構を備える構成としてもよい。
かかる構成でも、半導体パッケージ１０の金属ボール端子１４、１５と配線基板２０のランド２４、２５とを確実に接合でき、かつ半導体パッケージ１０と配線基板２０とが過度に加熱されることを安定的に抑制することができる。 Instead of providing the heating control mechanism in the reflow furnace 30, when the detector 35 detects continuity between all the metal ball terminals 15 </ b> A to 15 </ b> D for detecting continuity and the lands 25 </ b> A to 25 </ b> D for detecting continuity, It is good also as a structure provided with the mechanism which takes out the board | substrate 20 and the semiconductor package 10. FIG.
Even in such a configuration, the metal ball terminals 14 and 15 of the semiconductor package 10 and the lands 24 and 25 of the wiring substrate 20 can be reliably bonded, and the semiconductor package 10 and the wiring substrate 20 can be stably heated. Can be suppressed.

リフロー炉３０に上記加熱制御機構や配線基板２０と半導体パッケージ１０の取出し機構を設ける代わりに、表示部３７に表示された検出結果に基づいて、作業者が、導通検出用の金属ボール端子１５Ａ〜１５Ｄと導通検出用のランド２５Ａ〜２５Ｄとの導通が検出された時点で、配線基板２０と半導体パッケージ１０のリフロー加熱を終了するか、あるいはリフロー炉３０の加熱室３１から配線基板２０とＢＧＡパッケージ１０とを取り出すようにしてもよい。   Instead of providing the reflow furnace 30 with the heating control mechanism and the circuit board 20 and the semiconductor package 10 take-out mechanism, the operator can detect the continuity of the metal ball terminals 15 </ b> A to 15 </ b> A based on the detection result displayed on the display unit 37. When continuity between 15D and continuity detection lands 25A to 25D is detected, reflow heating of wiring substrate 20 and semiconductor package 10 is completed, or wiring substrate 20 and BGA package are heated from heating chamber 31 of reflow furnace 30. 10 may be taken out.

本発明の関連技術としては、「背景技術」の項に挙げた特許文献１〜５がある。   As related techniques of the present invention, there are Patent Documents 1 to 5 listed in the section “Background Art”.

特許文献１には、配線基板の四隅にそれぞれ、その他のランドを２個連結した大きさを有する２つの補強用ランド（２２）が設けられ、補強用ランド（２２）の隣のランド（２３）と、この補強用ランドから対角線上に離隔する位置の他の補強用ランド（２２）とが配線（２４）により接続された構成が記載されている（図１、段落００２２）。
特許文献１には、ＢＧＡ型パッケージの四隅にそれぞれ、４個の補強用ハンダボール（１５）が設けられ、補強用ハンダボール（１５）の隣のハンダボール（１６）と、この補強用ハンダボール（１５）から対角線上に離隔する位置の他の補強用ハンダボール（１５）とが基板に設けられた配線（図示なし）により接続された構成が記載されている（図２、段落００２２）。
特許文献１に記載の構成では、２個の補強用半田ボール（１５）が１個の補強用ランド（２２）に接合される。 In Patent Document 1, two reinforcing lands (22) each having a size obtained by connecting two other lands are provided at four corners of a wiring board, and the land (23) adjacent to the reinforcing land (22) is provided. In addition, a configuration is described in which the reinforcing land (22) at a position spaced diagonally from the reinforcing land is connected by a wiring (24) (FIG. 1, paragraph 0022).
In Patent Document 1, four reinforcing solder balls (15) are provided at each of the four corners of the BGA type package, the solder ball (16) adjacent to the reinforcing solder ball (15), and the reinforcing solder balls. In FIG. 2, there is described a configuration in which another reinforcing solder ball (15) positioned diagonally away from (15) is connected by wiring (not shown) provided on the substrate (FIG. 2, paragraph 0022).
In the configuration described in Patent Document 1, two reinforcing solder balls (15) are joined to one reinforcing land (22).

特許文献１の[発明の効果]の項（段落００３４）には、強い衝撃力を受けて、補強用半田ボールが補強用ランドから剥がれるのに加えて、その隣の半田ボールが隣のランドから剥がれた場合でも、他の補強用ランドとこれに接続された他の補強用半田ボールを介して信号を迂回させて隣の半田ボールに信号を伝達するので、隣のランドと隣の半田ボールとの間の接続関係が維持されることが記載されている。   In the [Effects of the invention] section of Patent Document 1 (paragraph 0034), in addition to peeling off the reinforcing solder ball from the reinforcing land due to a strong impact force, the adjacent solder ball is removed from the adjacent land. Even if it is peeled off, the signal is diverted through another reinforcing land and another reinforcing solder ball connected thereto, and the signal is transmitted to the adjacent solder ball. It is described that the connection relationship between the two is maintained.

特許文献１は半田ボールとランドとの導通を検出可能としたものではない。
また、「互いに対角にある半田ボール同士を接続することで、配線基板に対して半導体パッケージをどの向きで搭載しても配線基板側の導通配線パターンを同じ配線ルールで対応できるため、半導体パッケージの搭載向きや配線基板の配線パターンの人為的ミスを防止できる。」という本発明の効果については記載がない。 Patent Document 1 does not enable detection of conduction between a solder ball and a land.
Also, “By connecting the solder balls that are diagonal to each other, the conductive wiring pattern on the wiring board side can be handled with the same wiring rule regardless of the orientation of the semiconductor package mounted on the wiring board. There is no description of the effect of the present invention that “a human error in mounting direction and wiring pattern of the wiring board can be prevented”.

特許文献２〜５には、ＢＧＡパッケージの半田ボールの一部を導通検出用の半田ボールとし、配線基板のランドの一部を導通検出用ランドとし、配線基板に導通検出用の半田ボールと導通検出用ランドとの導通を検査するための配線構造を設けた構成が記載されている。   In Patent Documents 2 to 5, a part of the solder balls of the BGA package is used as a solder ball for detecting conduction, a part of the land of the wiring board is used as a land for detecting conduction, and the wiring board is connected to the solder ball for detecting conduction. A configuration in which a wiring structure for inspecting continuity with a detection land is provided is described.

特許文献２には、ＢＧＡパッケージの四隅にそれぞれ互いに配線を介して接続された２個の導通検出用の半田ボール（１１ａ〜１１ｈ）を設け、配線基板に導通検出用の半田ボールが接合される導通検出用ランド（２１ａ〜２１ｈ）を設け、配線基板に導通検出用の半田ボールと導通検出用ランドとの導通を検査するための複数の配線（２５ａ〜２５ｅ）と２個の導通検出用パッド（２３ａ、２３ｂ）を設け、一括検出を可能とした構成が記載されている（図５〜図６）。
特許文献２において、導通検出用の半田ボールの径は通常の半田ボールと同一である。 In Patent Document 2, two continuity detection solder balls (11a to 11h) connected to each other via wirings are provided at the four corners of the BGA package, and the continuity detection solder balls are joined to the wiring board. Conduction detection lands (21a to 21h) are provided, and a plurality of wires (25a to 25e) and two continuity detection pads for inspecting the continuity between the solder balls for continuity detection and the continuity detection lands are provided on the wiring board. (23a, 23b) is provided to describe a configuration that enables collective detection (FIGS. 5 to 6).
In Patent Document 2, the diameter of a solder ball for detecting conduction is the same as that of a normal solder ball.

特許文献３には、ＢＧＡパッケージの四隅と中央部にそれぞれ互いに配線を介して接続された２個の導通検出用の半田ボール（半田ボールのランド３ａ、３ｂを参照）を設け、配線基板に導通検出用の半田ボールが接合される導通検出用ランド（５ａ、５ｂ）を設け、配線基板に導通検出用の半田ボールと導通検出用ランドとの導通を検査するための複数の配線と複数の導通検出用端子（５ｃ、５ｃ'）を設けた構成が記載されている（図１〜図２）。
特許文献３では、互いに配線を介して接続された２つの導通検出用の半田ボールごとに一対の導通検出用端子（５ｃ、５ｃ'）を設けられており、導通試験装置６で各対の導通検出用端子（５ｃ、５ｃ'）間の導通を検査するようになっている（段落００１８）。
特許文献３において、導通検出用の半田ボールの径は通常の半田ボールと同一である。 In Patent Document 3, two continuity detection solder balls (refer to solder ball lands 3a and 3b) connected to each other via wirings are provided at the four corners and the center of the BGA package, respectively, and the continuity is established on the wiring board. Conduction detection lands (5a, 5b) to which the solder balls for detection are joined are provided, and a plurality of wirings and a plurality of continuities for inspecting the continuity between the solder balls for detecting continuity and the continuity detection lands are provided on the wiring board. A configuration in which detection terminals (5c, 5c ′) are provided is described (FIGS. 1 and 2).
In Patent Document 3, a pair of continuity detection terminals (5c, 5c ′) is provided for each of two continuity detection solder balls connected to each other via wiring. The continuity between the detection terminals (5c, 5c ′) is inspected (paragraph 0018).
In Patent Document 3, the diameter of a solder ball for detecting conduction is the same as that of a normal solder ball.

特許文献４には、ＢＧＡパッケージの四隅にそれぞれ径の小さい導通検出用の半田ボール（２ｂ）を設け、この導通検出用の半田ボール（２ｂ）と隣の半田ボールとを接続し、配線基板に導通検出用の半田ボールが接合される導通検出用ランド（符号なし）を設け、配線基板に導通検出用の半田ボールと導通検出用ランドとの導通を検査するための複数の配線（図示なし）を設けた構成が記載されている（図３、図４、段落００２８−００３０）。   In Patent Document 4, solder balls (2b) for detecting continuity having small diameters are provided at the four corners of the BGA package, and the solder balls (2b) for detecting continuity and the adjacent solder balls are connected to the wiring board. A plurality of wirings (not shown) for inspecting the continuity between the continuity detection solder balls and the continuity detection lands are provided on the wiring board by providing a continuity detection land (not shown) to which the continuity detection solder balls are joined. (FIG. 3, FIG. 4, paragraphs 0028-0030).

特許文献５には、ＢＧＡパッケージの四隅及び各辺の中央部にそれぞれ径の小さい導通検出用の半田ボール（１４）を設け、ＢＧＡパッケージの基板の上面に導通検出用の半田ボールに導通された導通検出用電極（３０）を設け、配線基板に導通検出用の半田ボールが接合される導通検出用ランド（２２）を設けた構成が記載されている（図２、図３）。
特許文献５では、テスター（７０）を用いて導通検出用電極（３０）と導通検出用ランド（２２）との導通が検査されるようになっている（図３）。 In Patent Document 5, solder balls (14) for detecting continuity having small diameters are provided at the four corners and the center of each side of the BGA package, and the continuity detecting solder balls are conducted on the upper surface of the substrate of the BGA package. A configuration in which a continuity detection electrode (30) is provided and a continuity detection land (22) to which a solder ball for continuity detection is joined is provided on the wiring board is described (FIGS. 2 and 3).
In Patent Document 5, the continuity between the continuity detection electrode (30) and the continuity detection land (22) is inspected using a tester (70) (FIG. 3).

特許文献２〜５には、互いに対角にある導通検出用の半田ボール同士を接続した構成や、配線基板とリフロー炉とを接続して導通の有無を検出可能とした構成は記載されていない。
特許文献２〜５に記載の配線構造では、「配線基板に対して半導体パッケージをどの向きで搭載しても配線基板側の導通配線パターンを同じ配線ルールで対応できるため、配線パターンの設計が容易であり、半導体パッケージの搭載向きや配線パターンの人為的ミスを防止できる。」という本発明の効果は得られず、配線接続等のミスが起こりやすい。 Patent Documents 2 to 5 do not describe a configuration in which continuity detection solder balls that are diagonal to each other are connected, or a configuration in which the presence or absence of continuity can be detected by connecting a wiring board and a reflow furnace. .
In the wiring structures described in Patent Documents 2 to 5, “Even if the semiconductor package is mounted in any direction with respect to the wiring board, the conductive wiring pattern on the wiring board side can be handled with the same wiring rule, so the wiring pattern can be easily designed. The effect of the present invention that “the mounting orientation of the semiconductor package and the wiring pattern can be prevented” is not obtained, and a mistake such as wiring connection is likely to occur.

以上説明したように、本実施形態によれば、ＢＧＡ半導体パッケージ１０をリフロー法により配線基板２０に実装する際に、半田ボール端子１４、１５の溶融状態を正確に把握して、半導体パッケージ１０の半田ボール端子１４、１５と配線基板２０のランド２４、２５とを確実に接合でき、かつ半導体パッケージ１０と配線基板２０との過度な加熱を抑制することが可能な半導体パッケージ１０、配線基板２０、及びリフロー炉３０を提供することができる。
本実施形態では、互いに対角にある２個の導通検出用の半田ボール端子１５同士を接続するようにしている。かかる構成では、配線基板２０に対して半導体パッケージ１０をどの向きで搭載しても配線基板２０側の導通配線パターンを同じ配線ルールで対応できるため、配線パターンの設計が容易であり、半導体パッケージ１０の搭載向きや配線基板２０の配線パターンの人為的ミスを防止できる。 As described above, according to the present embodiment, when the BGA semiconductor package 10 is mounted on the wiring board 20 by the reflow method, the molten state of the solder ball terminals 14 and 15 is accurately grasped, and the semiconductor package 10 The semiconductor package 10, the wiring board 20, and the solder ball terminals 14, 15 and the lands 24, 25 of the wiring board 20 can be reliably bonded and the excessive heating between the semiconductor package 10 and the wiring board 20 can be suppressed. And a reflow furnace 30 can be provided.
In the present embodiment, two solder ball terminals 15 for detecting continuity that are diagonal to each other are connected to each other. In such a configuration, the conductive wiring pattern on the wiring board 20 side can be handled with the same wiring rule regardless of the direction in which the semiconductor package 10 is mounted on the wiring board 20, so that the wiring pattern can be easily designed. It is possible to prevent human error in the mounting direction of the wiring board and the wiring pattern of the wiring board 20.

（設計変更）
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更が可能である。 (Design changes)
The present invention is not limited to the above-described embodiment, and design changes can be made as appropriate without departing from the spirit of the present invention.

１０ ＢＧＡパッケージ（半導体パッケージ）
１１ 半導体基板
１１Ｂ 基板底面
１２ 半導体チップ
１３ ボンディングワイヤ
１４ 半田ボール端子（金属ボール端子）
１５、１５Ａ〜１５Ｄ 導通検出用の半田ボール端子（金属ボール端子）
１６ 配線
２０、２６ 配線基板
２２ 検出用端子
２３ 配線
２４ ランド
２５、２５Ａ〜２５Ｄ 導通検出用のランド
３０ リフロー炉
３１ 加熱室
３２ ヒータ
３３ 耐熱ケーブル
３４ 検出用端子
３５ 検出器
３６ 制御回路
３７ 表示部 10 BGA package (semiconductor package)
11 Semiconductor substrate 11B Substrate bottom surface 12 Semiconductor chip 13 Bonding wire 14 Solder ball terminal (metal ball terminal)
15, 15A-15D Solder ball terminal (metal ball terminal) for detecting continuity
16 wiring 20, 26 wiring board 22 detection terminal 23 wiring 24 land 25, 25A to 25D continuity detection land 30 reflow furnace 31 heating chamber 32 heater 33 heat-resistant cable 34 detection terminal 35 detector 36 control circuit 37 display unit

Claims (8)

半導体基板の底面に格子状に配置された複数の金属ボール端子を備え、リフロー法により、前記複数の金属ボール端子が接合される複数のランドを備えた配線基板に実装される半導体パッケージであって、
前記複数の金属ボール端子のうち四隅の金属ボール端子はその他の金属ボール端子よりも相対的に径が小さい導通検出用の金属ボール端子であり、当該導通検出用の金属ボール端子の径が下記関係式（Ｘ）を充足するものであり、
かつ互いに対角にある２個の導通検出用の金属ボール端子同士が配線を介して接続された半導体パッケージ。
ｄ２≧ｄ１−ｘ・・・（Ｘ）
（上記式中、ｄ１は導通検出用ではない金属ボール端子の径、ｄ２は導通検出用の金属ボール端子の径、ｘは配線基板上に半導体パッケージを載置した時点に対する金属ボール端子の溶融後の半導体パッケージの沈み込み量を各々示す。） A semiconductor package comprising a plurality of metal ball terminals arranged in a grid pattern on the bottom surface of a semiconductor substrate, and mounted on a wiring board having a plurality of lands to which the plurality of metal ball terminals are joined by a reflow method. ,
Among the plurality of metal ball terminals, the metal ball terminals at the four corners are metal ball terminals for continuity detection whose diameter is relatively smaller than other metal ball terminals, and the diameters of the metal ball terminals for continuity detection are as follows: Which satisfies formula (X),
A semiconductor package in which two metal ball terminals for detecting conduction that are diagonal to each other are connected to each other through wiring.
d2 ≧ d1-x (X)
(In the above formula, d1 is the diameter of the metal ball terminal not for detecting continuity, d2 is the diameter of the metal ball terminal for detecting continuity, and x is after the melting of the metal ball terminal with respect to the time when the semiconductor package is placed on the wiring board. The amount of sinking of the semiconductor package is shown.) リフロー法により請求項１に記載の半導体パッケージが実装される前記配線基板であって、
前記導通検出用の金属ボール端子と当該金属ボール端子が接合される導通検出用のランドとの導通を検出するための配線構造を備えた配線基板。 The wiring board on which the semiconductor package according to claim 1 is mounted by a reflow method,
A wiring board having a wiring structure for detecting conduction between the metal ball terminal for detecting continuity and a land for detecting continuity to which the metal ball terminal is joined. 前記配線構造として、前記導通検出用の金属ボール端子と前記導通検出用のランドとの導通を検出するための検出用端子と、当該検出用端子と前記導通検出用のランドとを電気的に接続する配線とを備えた請求項２に記載の配線基板。   As the wiring structure, a detection terminal for detecting continuity between the continuity detection metal ball terminal and the continuity detection land, and the detection terminal and the continuity detection land are electrically connected. The wiring board according to claim 2, further comprising a wiring to be connected. 前記配線構造は、すべての前記導通検出用の金属ボール端子と前記導通検出用のランドとの導通を一括検出できる配線構造である請求項２又は３に記載の配線基板。   The wiring board according to claim 2 or 3, wherein the wiring structure is a wiring structure capable of collectively detecting conduction between all the metal ball terminals for detecting conduction and the land for detecting conduction. リフロー法により請求項２又は４に記載の配線基板に請求項１に記載の半導体パッケージを実装するためのリフロー炉であって、
前記導通検出用の金属ボール端子と前記導通検出用のランドとの導通を検出するための検出機構を備えたリフロー炉。 A reflow furnace for mounting the semiconductor package according to claim 1 on the wiring board according to claim 2 or 4 by a reflow method,
A reflow furnace comprising a detection mechanism for detecting conduction between the metal ball terminal for detecting conduction and the land for detecting conduction. リフロー法により請求項３に記載の配線基板に請求項１に記載の半導体パッケージを実装するためのリフロー炉であって、
前記配線基板の前記検出用端子に電気的に接続される検出用端子を含む、前記導通検出用の金属ボール端子と前記導通検出用のランドとの導通を検出するための検出機構を備えたリフロー炉。 A reflow furnace for mounting the semiconductor package according to claim 1 on the wiring substrate according to claim 3 by a reflow method,
A reflow including a detection mechanism for detecting conduction between the metal ball terminal for detecting conduction and the land for detecting conduction, including a detection terminal electrically connected to the detection terminal of the wiring board. Furnace. 前記検出機構によりすべての前記導通検出用の金属ボール端子と前記導通検出用のランドとの導通が検出された時点で、前記配線基板と前記半導体パッケージのリフロー加熱を終了する加熱制御機構を備えた請求項５又は６に記載のリフロー炉。   A heating control mechanism is provided that terminates the reflow heating of the wiring board and the semiconductor package when the conduction between the metal ball terminals for detecting conduction and the lands for detecting conduction is detected by the detection mechanism. The reflow furnace according to claim 5 or 6. 前記検出機構によりすべての前記導通検出用の金属ボール端子と前記導通検出用のランドとの導通が検出された時点で、前記配線基板と前記半導体パッケージを取り出す機構を備えた請求項５又は６に記載のリフロー炉。   The mechanism according to claim 5 or 6, further comprising a mechanism for taking out the wiring board and the semiconductor package at the time when continuity between all the metal ball terminals for continuity detection and the lands for continuity detection is detected by the detection mechanism. The reflow furnace described.
JP2010128858A 2010-06-04 2010-06-04 Semiconductor package, wiring board and reflow furnace Pending JP2011254053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010128858A JP2011254053A (en) 2010-06-04 2010-06-04 Semiconductor package, wiring board and reflow furnace

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010128858A JP2011254053A (en) 2010-06-04 2010-06-04 Semiconductor package, wiring board and reflow furnace

Publications (1)

Publication Number Publication Date
JP2011254053A true JP2011254053A (en) 2011-12-15

Family

ID=45417720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010128858A Pending JP2011254053A (en) 2010-06-04 2010-06-04 Semiconductor package, wiring board and reflow furnace

Country Status (1)

Country Link
JP (1) JP2011254053A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236154A (en) * 2013-06-04 2014-12-15 富士通株式会社 Electronic device, inspection method and wiring board
US11004821B2 (en) * 2016-08-23 2021-05-11 Shinkawa Ltd. Wire bonding method and wire bonding apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246426A (en) * 1996-03-04 1997-09-19 Sony Corp Surface mounted type electronic component, wiring board, mounting board and mounting method
JPH1154881A (en) * 1997-08-07 1999-02-26 Fuji Xerox Co Ltd Electronic component mounting board and its connection check method
JP2007005495A (en) * 2005-06-22 2007-01-11 Sony Corp Printed wiring board and method of mounting semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246426A (en) * 1996-03-04 1997-09-19 Sony Corp Surface mounted type electronic component, wiring board, mounting board and mounting method
JPH1154881A (en) * 1997-08-07 1999-02-26 Fuji Xerox Co Ltd Electronic component mounting board and its connection check method
JP2007005495A (en) * 2005-06-22 2007-01-11 Sony Corp Printed wiring board and method of mounting semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236154A (en) * 2013-06-04 2014-12-15 富士通株式会社 Electronic device, inspection method and wiring board
US11004821B2 (en) * 2016-08-23 2021-05-11 Shinkawa Ltd. Wire bonding method and wire bonding apparatus

Similar Documents

Publication Publication Date Title
CN104900634B (en) Encapsulating structure and its stacking-type package module being applicable
TWI443349B (en) Semiconductor device having chip crack detection structure
US7234218B2 (en) Method for separating electronic component from organic board
US11002788B2 (en) Circuit test structure
US20050258526A1 (en) Semiconductor device, method for mounting the same, and method for repairing the same
CN107230670A (en) Package surface can visually be checked by being redirected to welding material
TWI569404B (en) Chip package
CN212136426U (en) Flip chip and chip packaging structure
JPWO2007114334A1 (en) Circuit board, circuit board inspection method, and manufacturing method thereof
CN102163581A (en) Semiconductor module
US20150279770A1 (en) Package, semiconductor device, and semiconductor module
CN103367265A (en) Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device
JP2011254053A (en) Semiconductor package, wiring board and reflow furnace
JP2015103778A (en) Wiring board and mounting method of semiconductor element on wiring board
CN101989587A (en) Electrical connection structure of circuit board and circuit board device
JP2010533383A (en) Electronic assemblies that do not use solder, and methods for manufacturing the same
US7195935B2 (en) Selective packaging of tested semiconductor devices
WO2017088286A1 (en) Flip chip package structure of flip chip, and flip chip
JP2013038302A (en) Semiconductor device
JP2010278212A (en) Package for electronic component, and method for detecting abnormality of package for the electronic component
CN203690289U (en) Chip component and chip packaging body
CN106469689A (en) Electronic component and forming method thereof
JP2012212765A (en) Manufacturing method of semiconductor device
JP2009141082A (en) Semiconductor device
JP2011119505A (en) Method of mounting semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141028