JP2011250596A - 定電圧出力装置 - Google Patents

定電圧出力装置 Download PDF

Info

Publication number
JP2011250596A
JP2011250596A JP2010121616A JP2010121616A JP2011250596A JP 2011250596 A JP2011250596 A JP 2011250596A JP 2010121616 A JP2010121616 A JP 2010121616A JP 2010121616 A JP2010121616 A JP 2010121616A JP 2011250596 A JP2011250596 A JP 2011250596A
Authority
JP
Japan
Prior art keywords
voltage
signal
output
output device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010121616A
Other languages
English (en)
Other versions
JP5601030B2 (ja
Inventor
Makoto Ishii
誠 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2010121616A priority Critical patent/JP5601030B2/ja
Publication of JP2011250596A publication Critical patent/JP2011250596A/ja
Application granted granted Critical
Publication of JP5601030B2 publication Critical patent/JP5601030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】定電圧出力装置において、周辺温度の影響や経時変化の影響を受けることなく、自由に電圧出力値を設定できるようにする。
【解決手段】電圧を入力し、設定された電圧値で出力する定電圧出力装置であって、出力電圧値を検出する電圧検出部と、電圧設定値を記憶する電圧設定値記憶部と、検出された出力電圧値と電圧設定値とを比較する比較部と、比較部の比較結果に基づいた幅のパルス幅信号を出力するパルス幅制御部として機能する演算処理装置と、パルス幅信号に基づいて、入力電圧に基づく信号に対してスイッチング動作を行なう駆動回路と、駆動回路の出力信号に基づく信号を平滑化して出力する平滑回路とを備える。
【選択図】図1

Description

本発明は、非安定電圧を入力し、設定された電圧値で定電圧出力を行なう定電圧出力装置に関する。
非安定電圧を入力し、設定された電圧値で定電圧出力を行なうDC/DC定電圧出力装置が、測定装置、分析装置等において広く用いられている。図8は、従来の定電圧出力装置の構成を示すブロック図である。本図に示す定電圧出力装置200は、絶縁トランスTzで入力側と出力側とを電気的に絶縁した絶縁型の定電圧出力装置であり、発振回路210、駆動回路220、平滑回路230、PWM回路240、電圧検出回路250を備えている。
発振回路210は、非安定電圧を入力し、所定周期のパルス波に変換して出力する。駆動回路220は、発振回路210の出力パルスとPWM回路240が出力するパルス幅変調信号とのAND信号を絶縁トランスTzに出力する。平滑回路230は、絶縁トランスTzによって伝送されたパルス形状の電圧信号を平滑化して出力する。
電圧検出回路250は、出力した電圧値を、あらかじめ設定された電圧値と比較し、比較結果をPWM回路240に出力する。PWM回路240は、電圧検出回路250の出力結果にしたがって、出力した電圧値が設定された電圧値よりも低い場合はHigh信号を駆動回路220に出力し、出力した電圧値が設定された電圧値以上の場合はLow信号を駆動回路220に出力する。
以上の構成により、定電圧出力装置200は、電圧検出回路250、PWM回路240とでフィードバック制御を行なうことで、あらかじめ設定された電圧値で定電圧出力を行なうことができる。
図9は、電圧検出回路250の構成例を示す回路図である。本図の例では、コンパレータCompを用いて、出力電圧値を、設定電圧値Vrefと比較している。ここで、設定電圧値Vrefは、基準電圧値Vsを抵抗R2と可変抵抗Rvとで分圧して生成している。
特開2003−102173号公報
従来の定電圧出力装置200は、電圧検出回路250、PWM回路240からなるフィードバック制御回路を、ハードウェアで構成し、定電圧出力が得られるように制御している。
しかしながら、フィードバック制御回路をハードウェアで構成しているため、定電圧出力の電圧値を変えるためには、電圧検出回路250、PWM回路240の再設計が必要となる。
電圧検出回路250の可変抵抗Rvにより出力電圧値の微調整を行なうことは可能であるが、周辺温度の影響や経時変化によって抵抗値が変化することもあり、必ずしも設定電圧値を安定して得ることはできない。
そこで、本発明は、定電圧出力装置において、周辺温度の影響や経時変化の影響を受けることなく、自由に電圧出力値を設定できるようにすることを目的とする。
上記課題を解決するため、本発明の定電圧出力装置は、電圧を入力し、設定された電圧値で出力する定電圧出力装置であって、出力電圧値を検出する電圧検出部と、電圧設定値を記憶する電圧設定値記憶部と、検出された前記出力電圧値と前記電圧設定値とを比較する比較部と、前記比較部の比較結果に基づいた幅のパルス幅信号を出力するパルス幅制御部として機能する演算処理装置と、前記パルス幅信号に基づいて、入力電圧に基づく信号に対してスイッチング動作を行なう駆動回路と、前記駆動回路の出力信号に基づく信号を平滑化して出力する平滑回路と、を備えたことを特徴とする。
ここで、前記電圧設定値記憶部に記憶された電圧設定値を上下させる入力装置をさらに備えることができる。
また、前記パルス幅信号をトランスを介して入力し、積分結果をエラー信号として出力する積分回路をさらに備えるようにしてもよい。
このとき、前記パルス幅制御部は、所定期間毎に、前記パルス幅信号を瞬時反転させるか、前記パルス幅信号がハイレベルまたはロウレベルを所定時間保持した場合に、前記パルス幅信号を瞬時反転させることが望ましい。
また、前記入力電圧を所定周期のパルス信号に変換して前記駆動回路に入力する発振回路と、前記駆動回路の出力信号を前記平滑回路に絶縁伝送する絶縁トランスと、をさらに備えるようにしてもよい。
このとき、前記演算処理装置は、前記平滑回路の出力電圧を電源電圧として動作するものであり、前記演算処理装置の起動前に、前記駆動回路に前記入力電圧に基づく信号を供給する補助回路をさらに備えるようにしてもよい。
いずれの場合も、前記電圧検出部は、前記演算処理装置内のA/Dコンバータにより構成されることができる。
本発明によれば、演算処理装置を用いてフィードバック制御を行なっているため、定電圧出力装置において、周辺温度の影響や経時変化の影響を受けることなく、自由に電圧出力値を設定できるようになる。
本実施形態に係る定電圧出力装置の構成を示すブロック図である。 電圧検出部の出力値と電圧設定値と比較部の出力の例を示す図である。 定電圧出力装置のCPUの動作について説明するフローチャートである。 定電圧出力装置の各部の出力波形の例を示す図である。 PWM制御部の出力が所定期間毎に強制反転される様子を示す図である。 本実施形態の第1変形例に係る定電圧出力装置の構成を示すブロック図である。 本実施形態の第2変形例に係る定電圧出力装置の構成を示すブロック図である。 従来の定電圧出力装置の構成を示すブロック図である。 電圧検出回路の構成例を示す回路図である。
本発明の実施の形態について図面を参照して説明する。図1は、本実施形態に係る定電圧出力装置の構成を示すブロック図である。本図に示す定電圧出力装置100は、絶縁トランスTaで入力側と出力側とを電気的に絶縁した絶縁型の定電圧出力装置であり、発振回路110、駆動回路120、平滑回路130、CPU140、Upスイッチ151およびDownスイッチ152を含んだ入力装置、補助回路160、積分回路170を備えている。
発振回路110は、非安定電圧を入力し、絶縁トランスTaを介して出力側に伝達するために、非安定電圧を所定周期のパルス波に変換して駆動回路120に出力する。駆動回路120は、発振回路110の出力パルスと補助回路160あるいはCPU140が出力するパルス幅変調信号とのAND信号を絶縁トランスTaに出力する。平滑回路130は、例えば、コイルとコンデンサにより構成され、絶縁トランスTaによって伝送されたパルス形状の電圧信号を平滑化して出力する。
本実施形態においては、ハードウェアではなく、CPU140を用いてソフトウェア的にフィードバック制御を行なう。このため、CPU140には、電圧検出部141、比較部142、PWM制御部144が構築され、さらに、電圧設定値を記憶する電圧設定値記憶領域143が設けられている。これらの機能部は、CPU140が所定のプログラムを実行するとともに、CPU140内あるいはCPU140外の記憶領域を用いることにより仮想的に形成される。
電圧検出部141は、A/Dコンバータにより構成され、定電圧出力装置100の出力電圧値を検出する。CPU140によって構成されたA/Dコンバータを用いているため、周辺温度の影響や経時変化の影響を受けずに、長期にわたって安定して出力電圧値を検出することができる。
比較部142は、電圧検出部141の出力値を、電圧設定値記憶領域143に記憶された電圧設定値Vsetと比較し、比較結果をPWM制御部144に出力する。図2は、電圧検出部141の出力値と電圧設定値Vsetと比較部142の出力の例を示している。本図の例では、電圧検出部141の出力値が、電圧設定値Vsetを下回った期間において、比較部142がHigh信号を出力している。比較部142の出力に基づいて駆動回路120を制御することにより、フィードバック制御を行なうことができる。
電圧設定値記憶領域143に記憶された電圧設定値Vsetは、Upスイッチ151、Downスイッチ152の操作により、例えば、0.1V刻みで上下させることができる。これにより、プログラムを変更することなく電圧設定値Vsetを自由に変更することができる。なお、電圧設定値記憶領域143に記憶された電圧設定値Vsetを表示する表示部を別途設けるようにしてもよい。
PWM制御部144は、比較部142の出力結果にしたがって、検出した出力電圧値が電圧設定値Vsetよりも低い場合はHigh信号を駆動回路120に出力し、検出した出力電圧値が電圧設定値Vset以上の場合はLow信号を駆動回路120に出力する。すなわち、出力電圧値が電圧設定値Vsetより低い場合は、出力電圧を上げるように動作し、出力電圧値が電圧設定値Vset以上の場合は、出力電圧を下げるように動作する。なお、PWM制御部144と駆動回路120とを、絶縁トランスTcを介して接続することで、入力部と出力部との絶縁を確保している。
本実施形態において、CPU140は、定電圧出力装置100の出力電圧を電源電圧Vccとして用いている。このため、定電圧出力装置100の出力電圧がCPU140の起動電圧に達するまではフィードバック制御動作を行なうことができない。
そこで、本実施形態では、CPU140が起動するまでの期間、定電圧出力装置100を動作させるための補助回路160を設けている。補助回路160は、非安定電圧が入力されると起動し、例えば、デューティ比95%のパルス信号を出力する。これにより、定電圧出力装置100から電圧が出力され、CPU140が起動する。補助回路160は、起動時のみに動作すれば足り、CPU140は、起動すると、フィードバック制御動作を開始するとともに、補助回路160の動作を停止させる。
ところで、CPU140が故障したり暴走したりして、出力するパルス幅変調信号がLow固定となったり、High固定となってしまう場合がある。本実施形態では、このような状態を検出するために、CPU140の出力パルスを、絶縁トランスTbを介して接続された積分回路170に入力し、その出力をエラー信号として用いている。積分回路170は、例えば、抵抗とコンデンサとで構成することができる。
すなわち、CPU140の出力するパルス幅変調信号が、Low固定あるいはHigh固定となると、絶縁トランスTbを介して接続された積分回路170の出力はLowとなる。したがって、積分回路170の出力をエラー信号として用いて、Low状態を監視することにより、CPU140の故障や暴走を検出することができるようになる。
なお、CPU140が正常に動作した結果、出力するパルス幅変調信号がLowあるいはHighをしばらく保っている状態を、CPU140の故障や暴走と誤検出しないように、PWM制御部144は、所定期間毎に出力パルスを一瞬反転させるようにすることが望ましい。これにより、積分回路170の出力がLowになることを防ぐことができる。
次に、本実施形態における定電圧出力装置100のCPU140の動作について図3のフローチャートを参照して説明する。
上述のように、定電圧出力装置100に非安定電圧が入力されると、補助回路160が動作し、デューティ比95%のパルス信号を出力する。これにより、定電圧出力装置100の出力側に電圧が発生し、上昇していく。この出力電圧は、CPU140の電源電圧Vccとしても供給される。
定電圧出力装置100の出力電圧が、CPU140の起動電圧に達すると(S101)、CPU140は、フィードバック制御動作を開始するとともに、補助回路160の動作を停止させる(S102)。このとき、駆動回路120への入力経路を補助回路160側からCPU140側に切替えるようにしてもよい。
CPU140のPWM制御部144は、パルス幅変調出力が、LowあるいはHighを保っている状態であっても、CPU140が正常に動作していることを示すために、所定期間、例えば、10ms毎に強制的に出力を反転するようにする。このため、前回の強制出力反転から所定期間を経過したかどうかを判断する(S103)。
前回の強制出力反転から所定期間を経過していない場合(S103:No)は、電圧検出部141が、定電圧出力装置100の出力電圧値Voを検出する(S104)。
そして、比較部142が、電圧検出部141の出力値と電圧設定値Vsetとを比較する(S105)。その結果、出力電圧値Voが電圧設定値Vsetよりも低い場合(S105:Yes)は、出力電圧値Voを上昇させるために、PWM制御部144が、High信号を駆動回路120に出力する(S106)。
一方、出力電圧値Voが電圧設定値Vset以上の場合(S105:No)は、出力電圧値Voを下降させるために、PWM制御部144が、Low信号を駆動回路120に出力する(S107)。
なお、電圧設定値記憶領域143に記憶された電圧設定値Vsetは、Upスイッチ151、Downスイッチ152を操作することにより、任意のタイミングで任意の値に変更することができる。
また、PWM制御部144は、High信号、Low信号のどちらを出力したかを記憶する(S108)。これは、所定期間毎に、強制的に出力反転させるためである。
すなわち、前回の強制出力反転から所定期間を経過した場合(S103:Yes)は、処理(S108)で記憶した前回の出力信号を反転させた信号を出力し(S109)、すぐに、前回の出力信号に復帰する(S110)。これにより、パルス幅変調出力が一瞬変動し、積分回路170の出力がLowとならないため、CPU140の故障、暴走等を誤検出することを防ぐことができる。
以上の処理(S103)以降の処理を繰り返すことにより(S111:No)、定電圧出力装置100は、電圧設定値Vsetで安定した電圧を出力することができる。
図4は、以上に示した動作で得られる、定電圧出力装置100の各部の出力波形の例を示しており、図4(a)は、発振回路110の出力波形例を示し、図4(b)は、PWM制御部144の出力波形例を示し、図4(c)は、駆動回路120の出力波形例を示し、図4(d)は、平滑回路130の出力波形例、すなわち、定電圧出力装置100の出力波形例を示している。
また、図5は、PWM制御部144の出力が所定期間毎に強制反転される様子を示しており、図5(a)は、Highが連続している波形が一瞬Lowに反転する様子を示し、図5(b)は、Lowが連続している波形が一瞬Highに反転する様子を示している。これにより、CPU140が正常動作しているにもかかわらず、積分回路170の出力がLowとなって、CPU140の故障、暴走等を誤検出することを防ぐことができる。
CPU140が、故障、暴走等により正常に動作していない場合には、このような出力反転は行なわれずに、High固定あるいはLow固定状態となるため、エラー信号を監視することによってCPU140の故障、暴走等を検出することができる。
なお、所定期間毎に強制反転するのではなく、正常動作時に所定時間High信号あるいはLow信号が連続した場合に、出力を強制反転するようにしてもよい。この場合は、High信号あるいはLow信号が連続している時間を計時し、その時間が所定期間を超えた場合に、一瞬、出力を強制反転させればよい。
次に、本実施形態の変形例について説明する。図6は、本実施形態の第1変形例に係る定電圧出力装置の構成を示すブロック図である。上記の実施形態と同じブロックについては同じ符号を付している。
上記の実施形態では、CPU140の電源電圧Vccとして、定電圧出力装置100の出力電圧を用いていた。このため、定電圧出力装置100の出力電圧がCPU140の起動電圧に達するまで定電圧出力装置100を動作させるための補助回路160を用いていた。
これに対し、第1変形例の定電圧出力装置100aでは、CPU140の電源電圧Vccとして外部から別途供給される商用電源等の電源を用いるようにする。これにより、定電圧出力装置100aの出力電圧とは無関係に、CPU140を始めから起動させておくことができるため、補助回路160が不要となる。
図7は、本実施形態の第2変形例に係る定電圧出力装置の構成を示すブロック図である。上記の実施形態と同じブロックについては同じ符号を付している。
上記の実施形態では、入力側と出力側とを電気的に絶縁した絶縁型の定電圧出力装置100を例に説明した。このため、絶縁トランスTa、絶縁トランスTcを用いて、入力側と出力側との絶縁を確保していた。
これに対し、第2変形例では、本発明を非絶縁型の定電圧出力装置100bに適用した場合について説明する。
本図に示すように、非絶縁型の定電圧出力装置100bでは、絶縁トランスTa、絶縁トランスTcが不要となる。これに伴い、パルス幅変調信号をそのまま伝送することができるため、発振回路110も不要となる。ただし、積分回路170は、パルス幅変調信号の交流成分を伝送するためにトランスTbを介して接続している。また、CPU140の電源電圧Vccを入力側から取ることができるため、補助回路160が不要となる。
以上、説明したように、本実施形態によれば、CPU140を用いて出力電圧を検出し、ソフトウェア的にパルス幅変調を行なうようにしているため、定電圧出力装置において、周辺温度の影響や経時変化の影響を受けることなく、自由に電圧出力値を設定できるようになる。
100…定電圧出力装置、100a…定電圧出力装置、100b…定電圧出力装置、110…発振回路、120…駆動回路、130…平滑回路、140…CPU、141…電圧検出部、142…比較部、143…電圧設定値記憶領域、144…PWM制御部、150…入力装置、151…Upスイッチ、152…Downスイッチ、160…補助回路、170…積分回路、200…定電圧出力装置、210…発振回路、220…駆動回路、230…平滑回路、240…PWM回路、250…電圧検出回路

Claims (8)

  1. 電圧を入力し、設定された電圧値で出力する定電圧出力装置であって、
    出力電圧値を検出する電圧検出部と、電圧設定値を記憶する電圧設定値記憶部と、検出された前記出力電圧値と前記電圧設定値とを比較する比較部と、前記比較部の比較結果に基づいた幅のパルス幅信号を出力するパルス幅制御部として機能する演算処理装置と、
    前記パルス幅信号に基づいて、入力電圧に基づく信号に対してスイッチング動作を行なう駆動回路と、
    前記駆動回路の出力信号に基づく信号を平滑化して出力する平滑回路と、
    を備えたことを特徴とする定電圧出力装置。
  2. 前記電圧設定値記憶部に記憶された電圧設定値を上下させる入力装置をさらに備えたことを特徴とする請求項1に記載の定電圧出力装置。
  3. 前記パルス幅信号をトランスを介して入力し、積分結果をエラー信号として出力する積分回路をさらに備えたことを特徴とする請求項1または2に記載の定電圧出力装置。
  4. 前記パルス幅制御部は、所定期間毎に、前記パルス幅信号を瞬時反転させることを特徴とする請求項3に記載の定電圧出力装置。
  5. 前記パルス幅制御部は、前記パルス幅信号がハイレベルまたはロウレベルを所定時間保持した場合に、前記パルス幅信号を瞬時反転させることを特徴とする請求項3に記載の定電圧出力装置。
  6. 前記入力電圧を所定周期のパルス信号に変換して前記駆動回路に入力する発振回路と、
    前記駆動回路の出力信号を前記平滑回路に絶縁伝送する絶縁トランスと、
    をさらに備えたことを特徴とする請求項1から5のいずれか1項に記載の定電圧出力装置。
  7. 前記演算処理装置は、前記平滑回路の出力電圧を電源電圧として動作するものであり、
    前記演算処理装置の起動前に、前記駆動回路に前記入力電圧に基づく信号を供給する補助回路をさらに備えたことを特徴とする請求項6に記載の定電圧出力装置。
  8. 前記電圧検出部は、前記演算処理装置内のA/Dコンバータにより構成されることを特徴とする請求項1から7のいずれか1項に記載の定電圧出力装置。
JP2010121616A 2010-05-27 2010-05-27 定電圧出力装置 Active JP5601030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010121616A JP5601030B2 (ja) 2010-05-27 2010-05-27 定電圧出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121616A JP5601030B2 (ja) 2010-05-27 2010-05-27 定電圧出力装置

Publications (2)

Publication Number Publication Date
JP2011250596A true JP2011250596A (ja) 2011-12-08
JP5601030B2 JP5601030B2 (ja) 2014-10-08

Family

ID=45415149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121616A Active JP5601030B2 (ja) 2010-05-27 2010-05-27 定電圧出力装置

Country Status (1)

Country Link
JP (1) JP5601030B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002939A (ja) * 2019-06-21 2021-01-07 ルネサスエレクトロニクス株式会社 半導体装置、システムおよび制御方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487559A (ja) * 1990-07-27 1992-03-19 Tokyo Electric Co Ltd 高圧電源制御装置
JPH0653015A (ja) * 1992-07-28 1994-02-25 Toto Ltd ワンタッチ式アナログ情報入力装置および該装置に用いる可変抵抗器
JPH09215329A (ja) * 1996-02-05 1997-08-15 Ricoh Co Ltd スイッチング電源装置
JPH1184957A (ja) * 1997-09-02 1999-03-30 Canon Inc 画像読取り装置
JP2003324954A (ja) * 2002-05-09 2003-11-14 Oki Data Corp 高圧電源の制御回路
JP2003333841A (ja) * 2002-03-08 2003-11-21 Sharp Corp スイッチング電源装置
JP2004129340A (ja) * 2002-09-30 2004-04-22 Mitsumi Electric Co Ltd 電源装置及び電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487559A (ja) * 1990-07-27 1992-03-19 Tokyo Electric Co Ltd 高圧電源制御装置
JPH0653015A (ja) * 1992-07-28 1994-02-25 Toto Ltd ワンタッチ式アナログ情報入力装置および該装置に用いる可変抵抗器
JPH09215329A (ja) * 1996-02-05 1997-08-15 Ricoh Co Ltd スイッチング電源装置
JPH1184957A (ja) * 1997-09-02 1999-03-30 Canon Inc 画像読取り装置
JP2003333841A (ja) * 2002-03-08 2003-11-21 Sharp Corp スイッチング電源装置
JP2003324954A (ja) * 2002-05-09 2003-11-14 Oki Data Corp 高圧電源の制御回路
JP2004129340A (ja) * 2002-09-30 2004-04-22 Mitsumi Electric Co Ltd 電源装置及び電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002939A (ja) * 2019-06-21 2021-01-07 ルネサスエレクトロニクス株式会社 半導体装置、システムおよび制御方法
JP7385383B2 (ja) 2019-06-21 2023-11-22 ルネサスエレクトロニクス株式会社 半導体装置、システムおよび制御方法

Also Published As

Publication number Publication date
JP5601030B2 (ja) 2014-10-08

Similar Documents

Publication Publication Date Title
JP6279192B1 (ja) インバータ装置およびインバータ装置の異常検出方法
US8488339B2 (en) Switching power supply
JP6280975B2 (ja) リレーの誤作動検出装置
US9812945B2 (en) Circuit structure for enhancing EFT immunity of primary side converter
US10804891B2 (en) Driving device
WO2008149915A1 (en) Switching regulator and operations control method thereof
US9876461B2 (en) Control and protection apparatus for electric motor
JP2017099066A (ja) スイッチング電源装置
EP3205024B1 (en) Integrated circuit with external resistance detection
JP5601030B2 (ja) 定電圧出力装置
JP6154584B2 (ja) 電源装置、並びに、これを用いた車載機器及び車両
JP5422909B2 (ja) 電力変換装置
TWI434502B (zh) 電源供應器
JP4496206B2 (ja) Lcdバックライト用デジタルインバータのlcc
JP2018129908A (ja) Dc/dcコンバータおよびその制御回路、制御方法および車載電装機器
US10218279B2 (en) Methods and circuitry for operating switching power supplies based on switching frequency comparison
US11909301B2 (en) Switching power supply and intermittent power saving mode control circuit and method thereof
JP2009118651A (ja) スイッチング電源装置および半導体装置
JP2010040209A (ja) 液晶パネル用バックライト装置
JP6761357B2 (ja) スイッチング電源装置
JP2015114684A (ja) 電源制御回路および電子機器
JP2004272562A (ja) 電気機器
JP2001155848A (ja) 加熱調理器
KR100628084B1 (ko) 유도 가열조리기의 인버터 제어회로
JP2001249148A (ja) 電圧低下検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R150 Certificate of patent or registration of utility model

Ref document number: 5601030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150