JP2011247808A - 欠陥検査方法および欠陥検査装置 - Google Patents

Abstract

【課題】欠陥を高精度に検出すること。
【解決手段】半導体基板から第１の仰角で放出される第１の二次電子の量と前記第１の仰角と異なる第２の仰角で放出される第２の二次電子の量とを個別に検出する。そして、前記検出した第１および第２の二次電子の量から夫々電位コントラスト画像を作成する。そして、前記作成した夫々の電位コントラスト画像の合成比率を決定し、前記第１および第２の二次電子の量から夫々作成した電位コントラスト画像を前記決定した合成比率で合成する。そして、前記合成された電位コントラスト画像を参照画像と比較することによって欠陥を抽出する。合成比率を決定する際、配線間の底部の輝度を求め前記求めた輝度が所定の基準値を越えるか否かを判定する。前記求めた輝度が所定の基準値を越えなかった場合、合成比率を変更する。
【選択図】図９

Description

本発明の実施形態は、欠陥検査方法および欠陥検査装置に関する。

半導体集積回路の配線のショートや断線等の電気特性不良を検出するためには、ＳＥＭ（走査電子顕微鏡）式の欠陥検査装置（以下、単に欠陥検査装置）が有効である。

欠陥検査装置は、ウェーハ表面に電子プローブを走査し、ウェーハ表面の各位置から放出される二次電子を検出し、前記検出された二次電子の量に応じた輝度を走査位置に対応する画素に与えることで電位コントラスト画像を作成する。そして、欠陥検査装置は、例えばダイ・トゥ・ダイ画像比較検査方式によれば、ウェーハ面内の検査対象のチップ（ダイ）に存在する配線表面から得られた電位コントラスト画像と、ウェーハ上に前記ダイに隣接して形成されているダイにおける同一部位の配線表面の電位コントラスト画像とを比較することで検査対象のダイからの欠陥の抽出を行う。メモリデバイスの様な繰り返し配線の存在するダイを検査する場合には、隣接するセル同士で電位コントラスト画像を比較するセル・トゥ・セル画像比較検査方式が採用される場合もある。

ウェーハ上に配線を形成したとき、配線材料の過剰な成膜あるいはエッチング不足により、配線間の底部に配線材料が残ってショートが発生する場合がある。このようなエッチング残渣によるショート部分は、電位コントラスト画像の信号強度が弱く、欠陥として検出されにくいという問題があった。

特開２００９−４４０７０号公報

本発明は、欠陥を高精度に検出できる欠陥検出方法および欠陥検出装置を提供することを目的とする。

実施形態の欠陥検査方法は、配線が形成された半導体基板に電子ビームを走査し、前記半導体基板から放出される二次電子の量に基づいて前記配線の欠陥検査を行う欠陥検査方法であって、前記半導体基板から第１の仰角で放出される第１の二次電子の量と前記第１の仰角と異なる第２の仰角で放出される第２の二次電子の量とを個別に検出する。そして、前記検出した第１および第２の二次電子の量から夫々電位コントラスト画像を作成する。そして、前記作成した夫々の電位コントラスト画像の合成比率を決定し、前記第１および第２の二次電子の量から夫々作成した電位コントラスト画像を前記決定した合成比率で合成する。そして、前記合成された電位コントラスト画像を参照画像と比較することによって欠陥を抽出する。合成比率を決定する際、配線間の底部の輝度を求め前記求めた輝度が所定の基準値を越えるか否かを判定する。前記求めた輝度が所定の基準値を越えなかった場合、合成比率を変更する。

図１は、実施の形態にかかる欠陥検査装置の構成を示す図である。 図２は、メモリセルアレイのゲート配線が形成された状態の半導体基板の一例を示す図である。 図３は、メモリセルアレイのゲート配線が形成された状態の半導体基板の一例を示す図である。 図４は、電位コントラスト画像を示す図である。 図５は、制御用計算機の機能構成を説明する図である。 図６は、欠陥検出方式を説明するための図である。 図７は、制御用計算機のハードウェア構成の一例を説明する図である。 図８は、実施の形態の欠陥検査方法の概要を説明するフローチャートである。 図９は、合成比率決定処理を説明する図である。 図１０は、電位コントラスト画像を示す図である。 図１１は、合成比率の違いについて説明する図である。 図１２は、合成比率の違いについて説明する図である。 図１３は、欠陥検出処理を説明するフローチャートである。 図１４は、二次元ヒストグラムの一例を示す図である。 図１５は、バンプが発生したゲート配線から得られた電位コントラスト画像（平面図）を示す図である。 図１６は、バンプが発生したゲート配線から得られた電位コントラスト画像（斜方図）を示す図である。 図１７は、合成画像を示す図である。

以下に添付図面を参照して、本発明の実施の形態にかかる欠陥検出方法および欠陥検出装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。

（実施の形態）
図１は、本発明の実施の形態にかかる欠陥検査装置の構成を示す図である。図示するように、欠陥検査装置１００は、フィラメント電極１、サプレッサ電極２、エキストラクタ電極３、コンデンサーレンズ４、ウィーンフィルタ５、アパーチャ６、ビーム走査用偏向器７、ウィーンフィルタ８、対物レンズ９、二次電子検出器１０、二次電子制御電極１１、基板ステージ１３、信号処理装置１４、制御用計算機１５、表示装置１６、および直流電源１７を備えている。

フィラメント電極１は、電子ビームを放射する。フィラメント電極１から放射された電子ビームは、電子ビームの広がりを抑えるサプレッサ電極２を介してエキストラクタ電極３により引き出され、コンデンサーレンズ４により集束させられる。そして、コンデンサーレンズ４により集束させられた電子ビームは、アパーチャ６の中心を通るようにウィーンフィルタ５により位置補正され、アパーチャ６によりビーム径がアパーチャサイズに整形される。

基板ステージ１３上には配線が形成された半導体基板１２が積載されている。アパーチャ６により整形された電子ビームは、ビーム走査用偏向器７、ウィーンフィルタ８、および対物レンズ９を介して、半導体基板１２の表面に照射される。ビーム走査用偏向器７は、電子ビームの照射位置を半導体基板１２表面でスキャンするように電子ビームを偏向させる。ウィーンフィルタ８は、電子ビームが対物レンズ９の中心を通るように電子ビームの位置補正を行う。以降、半導体基板１２に照射される電子ビームを一次電子ビームということもある。

電子ビームの照射位置は、前述のビーム走査用偏向器７の作用により半導体基板１２上を走査される。半導体基板１２の一次電子ビームが照射されている位置からは、二次電子が放出される。半導体基板１２から放出された二次電子は直流電源１７によって電圧が印加された二次電子制御電極１１により引き出され、二次電子検出器１０に入射する。二次電子検出器１０は、走査により刻々と変化する照射位置毎に、入射した二次電子の量を逐次検出する。

二次電子検出器１０による照射位置毎の検出結果は信号処理装置１４に順次送られ、信号処理装置１４は、受信した検出結果を順次画像信号に変換する。制御用計算機１５は、信号処理装置１４により順次変換された画像信号に基づいて、半導体基板１２の走査範囲の電位コントラスト画像を生成し、生成した電位コントラスト画像を表示装置１６に表示出力する。表示装置１６は、液晶ディスプレイやＣＲＴディスプレイなどであってよい。

ここで、二次電子は、ウェーハ表面から様々な角度（仰角、方位角）に向けて放出される。特に、一次電子ビームが入射した位置に局所的な勾配があると、二次電子は、一次電子ビームの入射面の垂直方向に最も多く放出される。

図２および図３は、メモリセルアレイのゲート配線が形成された状態の半導体基板１２の一例を示す図である。図２は、半導体基板１２の上面図であり、図３は、図２に示した半導体基板１２のＩ−Ｉ面に沿った断面図である。図示するように、Ｓｉ基板３３にゲート酸化膜３４が形成されており、ゲート酸化膜３４上にはＸ軸方向のゲート配線３１がＹ軸方向に複数並べて形成されている。また、ゲート酸化膜３４の下には、Ｚ軸上方からみてゲート配線３１を挟む位置に、ソースまたはドレインとして機能する絶縁膜３５が生成されている。そして、図中の部位３２においては、ゲート配線３１の間隔が他の部位に比して狭くなっている。部位３２における２つのゲート配線３１の側壁は、夫々斜面になっており、側壁の裾部がゲート配線３１間で互いに短絡し、ブリッジ欠陥を形成している。このようなブリッジ欠陥は、ゲート配線材料の過剰な成膜やエッチング不足により、ゲート配線材料の残渣が配線間の底部に残ることによって生じる。

図４は、図２および図３に示した半導体基板から直上方向（すなわち仰角がおよそ９０度の方向、言い換えるとＺ軸上方）に放出された二次電子を検出して生成した電位コントラスト画像を示す図である。この電位コントラスト画像によれば、部位３２のゲート配線３１上面の形状が狭まっていることがわかるものの、斜面となっている部位３２のゲート配線３１の側壁の信号強度が弱くなっており、配線間でブリッジが形成されているかどうか判定するのが困難となっている。

このように、直上に放出された二次電子から得られる電位コントラスト画像では信号強度が小さすぎて検出率が低くなってしまう欠陥が存在する。そこで、本発明の実施の形態では、直上方向に放出された二次電子だけでなく、斜め上方向に放出された二次電子も検出するようにし、検出した夫々の二次電子から夫々作成した電位コントラスト画像を一つに合成することによって、上記のブリッジ欠陥のように仰角がほぼ９０度で放出された二次電子から得られる電位コントラスト画像では信号強度が小さすぎて見落とされがちな欠陥を検出できるようにした。

具体的には、二次電子検出器１０は、１次電子ビームの照射位置から垂直方向に放出される二次電子を検出する二次電子検出器１０ａと、照射位置から斜め上方向に放出される二次電子を検出する二次電子検出器１０ｂと、を備えて構成されている。また、図５に示すように、制御用計算機１５は、二次電子検出器１０ａ、１０ｂからの画像信号に基づいて欠陥検出を行うための機能構成として、二次電子検出器１０ａ、１０ｂからの画像信号に基づいて夫々個別に電位コントラスト画像を作成する画像作成部４１と、画像作成部４１が作成した２枚の電位コントラスト画像の合成比率を決定する合成比率決定部４２と、合成比率決定部４２が決定した合成比率で２枚の電位コントラスト画像を合成する画像合成部４３と、画像合成部４３が合成して作成した画像コントラスト像を使用して欠陥検出を行う欠陥検出部４４と、を備えている。

なお、ここでは、欠陥検出部４４は、欠陥検出方式としてセル・トゥ・セル画像比較方式が適用されているものとする。図６は、欠陥検出部４４の欠陥検出方式を説明するための図である。図６（ａ）は、半導体基板１２全体の上面図である。図示するように、半導体基板１２には、多数のダイ５１が形成されている。ダイ５１内には、夫々メモリセルアレイ５２が形成されている。図６（ｂ）はメモリセルアレイ５２を示す図である。図示するように、メモリセルアレイ５２は、一回の走査（スキャン）で電位コントラスト画像を取得できる領域（スキャン領域）５３の大きさよりも大きい。したがって、複数回のスキャン動作によりメモリセルアレイ５２全体の検査が検査されることになる。セル・トゥ・セル画像比較方式によれば、隣接するスキャン領域５３同士で順次電位コントラスト画像を比較し、比較結果に基づいて欠陥部分を抽出する。

上述の制御用計算機１５の各機能構成要素は、通常のコンピュータ構成のハードウェアにより実現される。図７は、制御用計算機１５のハードウェア構成の一例を説明する図である。図示するように、制御用計算機１５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｓｅｃｃｉｎｇ Ｕｎｉｔ）６１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）６２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）６３、および外部接続インタフェース６４を備えている。ＣＰＵ６１、ＲＯＭ６２、ＲＡＭ６３、外部接続インタフェース６４は、バスラインを介して夫々接続されている。

ＣＰＵ６１は、本発明の実施の形態の欠陥検査方法を実行するコンピュータプログラムである欠陥検査プログラム６５を実行する。外部接続インタフェース６４は、マウスやキーボードなどの入力装置（図示せず）や表示装置１６が接続されるインタフェースである。入力装置にはユーザからの制御用計算機１５の操作情報が入力される。入力された操作情報は、ＣＰＵ６１へ送られる。

欠陥検査プログラム６５は、前述の各機能構成要素（画像作成部４１、合成比率決定部４２、画像合成部４３、欠陥検出部４４）を含む構成となっており、ＲＯＭ６２内に格納されている。欠陥検査プログラム６５は、ＣＰＵ６１によりＲＡＭ６３上にロードされることによって、画像作成部４１、合成比率決定部４２、画像合成部４３、欠陥検出部４４がＲＡＭ６３上に生成される。信号処理装置１４からの画像信号や該画像信号に基づいて各機能構成要素が生成する中間データは、ＲＡＭ６３内に設けられたワークエリアに格納される。合成後の電位コントラスト画像や欠陥検出結果は、外部接続インタフェースを介して表示装置１６に出力される。なお、外部接続インタフェースに、ハードディスクドライブやＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などの書き換え可能な記憶装置を接続しておき、該記憶装置にワークエリアを確保するようにしてもよい。また、前記記憶装置に合成後の電位コントラスト画像や欠陥検出結果を出力するようにしてもよい。

また、欠陥検査プログラム６５は、前記記憶装置に格納しておいてもよい。また、欠陥検査プログラム６５は、前記記憶装置にロードしてもよい。また、欠陥検査プログラム６５を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供または配布するように構成しても良い。また、欠陥検査プログラム６５を、ＲＯＭ６２等に予め組み込んで欠陥検査装置１００に提供するように構成してもよい。

以上のように構成される欠陥検査装置１００を用いて実行される本発明の実施の形態の欠陥検査方法について説明する。図８は、本発明の実施の形態の欠陥検査方法の概要を説明するフローチャートである。なお、ここでは、１つのメモリセルアレイ５２内の欠陥検査を行う場合について説明する。図８に示すように、まず、合成比率を決定する処理（合成比率決定処理）が実行される（ステップＳ１）。

図９は、合成比率決定処理を説明する図である。図示するように、まず、一次電子ビームで１つのスキャン領域をスキャンする（ステップＳ１１）。すると、二次電子検出装置１０ａ、１０ｂは、照射位置毎に二次電子の検出結果を出力する。信号処理装置１４は、二次電子検出装置１０ａ、１０ｂから照射位置毎に順次送られてくる検出値を順次画像信号に変換する（ステップＳ１２）。例えば、信号処理装置１４は、二次電子検出器１０ａ、１０ｂからの検出値を夫々照射位置毎に輝度に変換し、照射二次電子検出器１０ａ、１０ｂの検出値に基づく照射位置毎の輝度を順次出力する。なお、一例として、信号処理装置１４からの画像信号としての輝度は単色２５６階調の情報であることとする。

画像作成部４１は、信号処理装置１４から送られてくる画像信号に基づいて、二次電子検出器１０ａの検出値に基づく電位コントラスト画像と、二次電子検出器１０ｂの検出値に基づく電位コントラスト画像と、を作成する（ステップＳ１３）。前者の電位コントラスト画像を平面図、後者の電位コントラスト画像を斜方図ということとする。

図１０は、図２および図３に示した半導体基板から得られた電位コントラスト画像（斜方図）を示す図である。なお、この半導体基板の平面図は、図４に示したものとなる。平面図において暗く表示されていた部位３２におけるブリッジ欠陥を形成しているゲート配線３１の壁面は、斜方図において、ゲート配線３１の上面に比べて明るく表示されており、ゲート配線３１間でショートしていることが判別できる。

ステップＳ１３に続いて、合成比率決定部４２は、初期状態の合成比率として５対５の比率を設定する（ステップＳ１４）。そして、画像合成部４３は、設定された合成比率で平面図と斜方図とを合成する（ステップＳ１５）。

そして、合成比率決定部４２は、合成画像におけるゲート配線に直行する所定の直線上に位置する画素について、輝度を縦軸とし、該直線の一端を原点として、原点位置からの距離を横軸としてプロットしたグラフ（以降、単にコントラスト波形という）を作成する（ステップＳ１６）。合成比率決定部４２は、作成したコントラスト波形から、配線間底部の輝度（底部輝度）を求め、求めた底部輝度が予め設定されている基準値より大きいか否かを判定する（ステップＳ１７）。底部輝度が基準値より小さかった場合（ステップＳ１７、Ｎｏ）、合成比率決定部４２は、合成比率を変更し（ステップＳ１８）、ステップＳ１５の処理に移行する。

多くの場合、傾斜がない部分に関し、平面図は斜方図よりもＺ軸方向の明暗の差が大きくなる傾向がある。具体的には、平面図におけるゲート配線３１の上面部分は斜方図におけるゲート配線３１の上面部分より明るく、平面図におけるゲート配線３１間の底部は斜方図におけるゲート配線３１間の底部より暗くなる傾向がある。したがって、斜方図の割合が大きくなるように合成比率を変えると、底部輝度が上がる。斜方図の割合が大きくなると、斜面の信号強度が向上し、結果として、後述の欠陥検出処理においてブリッジ欠陥のような斜面を含む欠陥を判別しやすくなり、該欠陥の検出精度が向上する。ユーザは、ブリッジ欠陥のような欠陥を所望の検出精度で検出できるように適切な値の基準値を設定しておくようにする。

図１１および図１２を用いて合成比率の違いについて説明する。図１１（ａ）は、合成比率が５対５で作成された合成画像を示す図であり、図１１（ｂ）は、該合成画像におけるＩＩ−ＩＩ線上に位置する画素から作成されたコントラスト波形を示す図である。図１１（ａ）には、部位３２におけるゲート配線上面の形状および部位３２における側壁の形状がともに表されているものの、図１１（ｂ）に示すように底部輝度が基準値以下となっているため、図１１（ａ）は側面図により検出されやすい欠陥の検出精度がユーザが望むレベルに達していない合成画像であることがわかる。

図１２（ａ）は、平面図と斜方図とが４対６で作成された合成画像を示す図であり、図１２（ｂ）は、該合成画像におけるＩＩ−ＩＩ線上に位置する画素から作成されたコントラスト波形を示す図である。図１２（ｂ）に示すように底部輝度が基準値に達しており、図１２（ａ）は側面図により検出されやすい欠陥の検出精度がユーザが望むレベルに達している合成画像であることがわかる。

なお、合成比率決定部４２による底部輝度の求め方は特に限定しない。例えば、合成比率決定部４２は、単純にコントラスト波形の最低値を底部輝度とするようにしてよい。また、合成比率決定部４２は、コントラスト波形からノイズ成分を除去した後の最低値を底部輝度とするようにしてもよい。また、合成比率決定部４２は、コントラスト波形を作成せず、合成画像から直接底部輝度を求めるようにしてもよい。

底部輝度が基準値より大きい合成画像が得られた場合（ステップＳ１７、Ｙｅｓ）、１つのメモリセルアレイ５２で用いる合成比率を現時点において設定されている合成比率で決定し（ステップＳ１９）、合成比率決定処理がリターンとなる。

合成比率決定処理の後、決定された合成比率を用いて欠陥検出を行う処理（欠陥検出処理）が実行される（ステップＳ２）。図１３は、欠陥検出処理を説明するフローチャートである。

図１３に示すように、まず、スキャン済みのスキャン領域５３に隣接するスキャン領域５３に一次電子ビームを照射する（ステップＳ２１）。信号処理装置１４は、二次電子検出装置１０ａ、１０ｂから照射位置毎に順次送られてくる検出値を順次画像信号に変換する（ステップＳ２２）。画像作成部４１は、信号処理装置１４から送られてくる画像信号に基づいて、平面図および斜方図を作成する（ステップＳ２３）。そして、合成比率決定部４２は、合成比率決定処理により決定された合成比率で平面図と斜方図とを合成する（ステップＳ２４）。

欠陥検出部４４は、ステップＳ２４により生成された合成画像の輝度、およびすでにスキャン済みの隣接するスキャン領域５３の合成画像（参照画像）の輝度を夫々座標成分として画素毎の輝度をプロットした輝度分布図（二次元ヒストグラム）を生成する（ステップＳ２５）。そして、欠陥検出部４４は、二次元ヒストグラムにおける所定の領域にプロットされた画素を欠陥位置の画素として抽出し（ステップＳ２６）、抽出した画素位置をステップＳ１１にてスキャンしたスキャン領域５３から検出された欠陥として出力する（ステップＳ２７）。

図１４は、二次元ヒストグラムの一例を示す図である。本図においては、参照画像の輝度をＸ成分、ステップＳ２４により生成された合成座標の輝度をＹ成分として輝度分布がプロットされている。欠陥が生じていない部分は、作成した合成画像における輝度と参照画像における輝度とがほぼ一致するため、Ｘ＝Ｙの直線上にプロットされ、欠陥が生じている部分は、Ｘ＝Ｙから外れた部分にプロットされる。ここでは、Ｘ＝Ｙにある程度のマージンを持たせた領域を正常領域とし、正常領域から外れた部分（欠陥領域ａ、欠陥領域ｂ）にプロットされた画素に対応する位置が欠陥位置として抽出される。因みに、断線が生じている場合、断線部分の画素は欠陥領域ａにプロットされ、ブリッジ欠陥などのショートが生じている場合、ショート部分の画素は欠陥領域ｂにプロットされる。

欠陥検出部４４は、メモリセルアレイ５２の全領域のスキャンを完了したか否かを判定し（ステップＳ２８）、スキャンが完了した場合（ステップＳ２８、Ｙｅｓ）、欠陥検出処理がリターンとなる。スキャンが完了していない場合（ステップＳ２８、Ｎｏ）、ステップＳ２１に移行する。欠陥検出処理がリターンとなると、メモリセルアレイ５２の欠陥検出方法は終了となる。

なお、以上の説明においては、メモリセルアレイ５２をセル・トゥ・セル画像比較方式を用いて欠陥検査する例について説明したが、ダイ５１のメモリセルアレイ５２以外のロジック回路部分については検査対象のダイに隣接するダイの合成後の電位コントラスト画像を参照画像として検査対象のダイの合成画像と比較するダイ・トゥ・ダイ画像比較方式を用いて欠陥検査するとよい。また、メモリセルアレイ５２を含むダイ５１全体をダイ・トゥ・ダイ画像比較方式を用いて欠陥検査するようにしても構わない。また、セル・トゥ・セル画像比較方式およびダイ・トゥ・ダイ画像比較方式を採用する場合、参照画像として用いる電位コントラスト画像は必ずしも隣接するスキャン領域またはダイの電位コントラスト画像でなくても構わない。

なお、前述のように、斜方図では、斜面の形状が強調される。したがって、本発明の実施の形態では、前述したブリッジ欠陥だけでなく、ゲート配線３１上に発生した凸形状欠陥（バンプ）の検出精度も向上する。

図１５は、バンプが発生したゲート配線３１から得られた平面図を示す図であり、図１６は、該ゲート配線３１から得られた斜方図である。ゲート配線３１の上面には、切り欠き７１とバンプ７２とが形成されている。平面図によれば、切り欠き７１がくっきりと表現されている一方、バンプ７２は背景のゲート配線３１に比べて信号強度の差が少なく、バンプ７２が発生しているか否かが判別しづらくなっている。これに対して、斜方図によれば、切り欠き７１の形状が判別しづらくなっており、バンプ７２の傾斜部分が強調され、結果としてバンプ７２の存在を認識しやすくなっている。

図１７は、図１５と図１６とを合成することによって得られた合成画像を示す図である。図示するように、合成画像によれば、切り欠き７１およびバンプ７２が共に判別しやすいものとなっている。すなわち、切り欠き７１およびバンプ７２は共に欠陥として検出されやすくなる。

なお、以上の説明においては、９０度の仰角で放出された二次電子と９０度とは異なる仰角で放出された二次電子とから夫々電位コントラスト画像を作成するとして説明したが、どちらか一方の仰角が９０度である必要はなく、例えば９０度とは異なる２種類の仰角で放出された二次電子から夫々電位コントラスト画像を作成するようにしてもよい。また、夫々の二次電子検出器１０ａ、１０ｂが検出する二次電子の仰角に夫々一定の幅を持たせるようにしてよい。また、３種類以上の仰角で放出された二次電子から夫々電位コントラスト画像を作成し、作成された三枚以上の電位コントラスト画像を合成するようにしてもよい。

以上述べたように、本発明の実施の形態によれば、半導体基板１２から第１の仰角で放出される第１の二次電子の量と前記第１の仰角と異なる第２の仰角で放出される第２の二次電子の量とを個別に検出し、検出した第１および第２の二次電子の量から夫々電位コントラスト画像を作成し、配線間の底部輝度が所定の基準値を越えるように、作成した夫々の電位コントラスト画像の合成比率を決定し、決定した合成比率で夫々の電位コントラスト画像を合成し、合成画像と参照画像とを比較することによって欠陥を抽出する、ように構成したので、ブリッジ欠陥やバンプの形状を強調した合成画像に基づいて欠陥を抽出することができるので、ブリッジ欠陥やバンプの形状を検出する精度が向上する。すなわち、欠陥を高精度に検出できるようになる。

また、第１の仰角は９０度である、ように構成したので、第１の仰角で放出された二次電子に基づいて得られる電位コントラスト画像（平面図）は、傾斜のない面の形状を強く表現した画像となり、結果として傾斜のない面の形状にかかる欠陥をも精度よく検出することができる。

１ フィラメント電極、２ サプレッサ電極、３ エキストラクタ電極、４ コンデンサーレンズ、５ ウィーンフィルタ、６ アパーチャ、７ ビーム走査用偏向器、８ ウィーンフィルタ、９ 対物レンズ、１０ａ 二次電子検出器、１０ｂ 二次電子検出器、１１ 二次電子制御電極、１２ 半導体基板、１３ 基板ステージ、１４ 信号処理装置、１５ 制御用計算機、１６ 表示装置、１７ 直流電源、３１ ゲート配線、４１ 画像作成部、４２ 合成比率決定部、４３ 画像合成部、４４ 欠陥検出部、５３ スキャン領域、６５ 欠陥検査プログラム、１００ 欠陥検査装置。

Claims (4)

1. 配線が形成された半導体基板に電子ビームを走査し、前記半導体基板から放出される二次電子の量に基づいて前記配線の欠陥検査を行う欠陥検査方法であって、
   前記半導体基板から第１の仰角で放出される第１の二次電子の量と前記第１の仰角と異なる第２の仰角で放出される第２の二次電子の量とを個別に検出する二次電子検出工程と、
   前記検出した第１および第２の二次電子の量から夫々電位コントラスト画像を作成する作成工程と、
   前記作成した夫々の電位コントラスト画像の合成比率を決定する比率決定工程と、
   前記第１および第２の二次電子の量から夫々作成した電位コントラスト画像を前記決定した合成比率で合成する合成工程と、
   前記合成された電位コントラスト画像を参照画像と比較することによって欠陥を抽出する欠陥検出工程と、
   を含み、
   前記合成比率決定工程は、
   配線間の底部の輝度を求める輝度算出工程と、
   前記求めた輝度が所定の基準値を越えるか否かを判定する判定工程と、
   前記求めた輝度が所定の基準値を越えなかった場合、合成比率を変更する合成比率変更工程と、
   を含む、
   ことを特徴とする欠陥検査方法。
2. 前記第１の仰角は９０度である、ことを特徴とする請求項１に記載の欠陥検査方法。
3. 前記欠陥検出工程は、
   前記合成した電位コントラスト画像の輝度と参照画像の輝度と座標成分として画素毎の輝度の出現頻度をプロットしたヒストグラムを作成するヒストグラム作成工程と、
   前記作成したヒストグラムにおいて所定領域にプロットされた画素に対応する位置を欠陥位置として抽出する欠陥位置抽出工程と、
   を含む、
   ことを特徴とする請求項１に記載の欠陥検査方法。
4. 請求項１〜３のうちの何れか１つの欠陥検査方法を実行することを特徴とする欠陥検査装置。

Images