JP2011244129A - 画像処理装置及び画像処理方法 - Google Patents

画像処理装置及び画像処理方法 Download PDF

Info

Publication number
JP2011244129A
JP2011244129A JP2010113129A JP2010113129A JP2011244129A JP 2011244129 A JP2011244129 A JP 2011244129A JP 2010113129 A JP2010113129 A JP 2010113129A JP 2010113129 A JP2010113129 A JP 2010113129A JP 2011244129 A JP2011244129 A JP 2011244129A
Authority
JP
Japan
Prior art keywords
pixel
target pixel
signal value
evaluation
evaluation target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010113129A
Other languages
English (en)
Other versions
JP2011244129A5 (ja
JP5546342B2 (ja
Inventor
Masashi Tamura
正司 田村
Norihiro Matoba
成浩 的場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010113129A priority Critical patent/JP5546342B2/ja
Publication of JP2011244129A publication Critical patent/JP2011244129A/ja
Publication of JP2011244129A5 publication Critical patent/JP2011244129A5/ja
Application granted granted Critical
Publication of JP5546342B2 publication Critical patent/JP5546342B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

【課題】アップコンバート映像や最縮小画像を保持するフレームメモリを実装する必要がなく、また、再度アップコンバート映像を生成する反復処理を行うことなく、二次元超解像処理を実現することができるようにする。
【解決手段】複数の評価対象画素セットの中で、画素マッチングの結果が最良の評価対象画素セットを特定して、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置を決定するとともに、1画素未満の画素位置の信号値を算出する。
【選択図】図1

Description

この発明は、オリジナル画像をアップコンバートして解像度を高める画像処理装置及び画像処理方法に関するものである。
近年、ビデオカメラやデジタルスチルカメラなどの撮影機器が普及し、撮影機器により撮影された映像を家庭用テレビなどの表示機器で表示したり、インターネット経由で配信したりできるようになりつつある。
ただし、撮影機器と表示機器では、映像の解像度が異なることが多いため、多様な撮影機器で撮影している映像を多様な表示機器で表示する際には、その映像をアップコンバートやダウンコンバートする必要がある。
例えば、携帯電話カメラで撮影しているQVGAサイズの映像をハイビジョンテレビで表示する際、見易い大きさで鑑賞するには、その映像を大幅にアップコンバートして、各フレームの画素数を増やす必要がある。
映像をアップコンバートする一般的な方法として、その映像を構成している画素を拡大倍率の回数分繰り返しコピーする最近傍法や、周辺画素間で線形補間して拡大する線形補間法や、双三次補間法などの方法がある。
しかし、これらのアップコンバート方法では、オリジナルの映像が有する空間周波数の範囲で拡大するため、拡大後の映像がぼけてしまったり、エッジが太くなってしまったりする弊害がある。
上記のアップコンバート方法とは別に、オリジナルの映像が有する空間周波数を超える帯域を再現して、高解像度のアップコンバート映像を生成する方法として、「超解像」と呼ばれる処理がある。
超解像処理は、大別して、二次元超解像と三次元超解像に分けられる。
二次元超解像では、オリジナルの映像が、目標とするサイズのアップコンバート後の映像が縮小されることで生成されていると仮定して、この縮小過程を定義し、オリジナルの映像に対して、縮小過程の逆変換を施すことで、オリジナルの映像が有する空間周波数を超える周波数帯の信号を推定し、シャープなアップコンバート映像を得るものである。
また、三次元超解像では、オリジナルの映像のフレームに隣接する複数のフレームから、オリジナルの映像のフレーム内には存在しない情報を参照及び補間することで、オリジナルの映像のフレームの空間周波数を超える高解像度の映像を生成するものである。
しかしながら、三次元超解像では、複数のフレームを画素単位に合成するため、複数のフレームに映っている被写体の動きを正確に検出する必要があり、また、動画に対してリアルタイム性を維持する必要がある。そのため、画像処理装置に動き検出処理回路を実装する必要があり、回路規模が非常に大きくなる。
また、三次元超解像では、映像のシーンが変わると、フレーム間の相関がなくなり、超解像効果がなくなる課題がある。
なお、一般的な二次元超解像では、上述したように、オリジナルの映像に対して、縮小過程の逆変換を施すことで、アップコンバート映像を生成するが、充分な効果を得るためには、アップコンバート映像を再度縮小して、オリジナルの映像との差異を逆変換パラメータに反映し、再度、アップコンバート映像を生成する反復処理が必要である。
このため、画像処理装置には、アップコンバート映像や最縮小画像を保持するフレームメモリを実装する必要がある(例えば、特許文献1を参照)。
一方、動画に対してリアルタイム性を維持するには、反復回数を最小限に留める必要があり、必ずしも充分な効果が得られない場合もある。
特開2007−312284号公報(図1)
従来の画像処理装置は以上のように構成されているので、二次元超解像処理を実施する場合、アップコンバート映像や最縮小画像を保持するフレームメモリを実装する必要があり、回路規模が大きくなる。また、動画に対してリアルタイム性を維持するには、再度アップコンバート映像を生成する反復処理の反復回数を最小限に留める必要があり、必ずしも充分な効果が得られない場合があるなどの課題があった。
この発明は上記のような課題を解決するためになされたもので、アップコンバート映像や最縮小画像を保持するフレームメモリを実装する必要がなく、また、再度アップコンバート映像を生成する反復処理を行うことなく、二次元超解像処理を実現することができる画像処理装置及び画像処理方法を得ることを目的とする。
この発明に係る画像処理装置は、オリジナル画像を構成している複数の画素の中から、処理対象画素を順次選択する処理対象画素選択手段と、処理対象画素選択手段により選択された処理対象画素を通るエッジの方向を検出するエッジ方向検出手段と、オリジナル画像を構成している複数の画素の中から、エッジ方向検出手段により検出されたエッジ方向と直交する方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する評価対象画素セット設定手段と、処理対象画素に隣接している画素の中で、エッジ方向検出手段により検出されたエッジ方向と直交する方向に存在している画素及び処理対象画素からなる評価基準画素セットと評価対象画素セット設定手段により設定された複数の評価対象画素セットの間で画素マッチングを実施する画素マッチング手段とを設け、第1の信号値算出手段が、評価対象画素セット設定手段により設定された複数の評価対象画素セットの中で、画素マッチング手段による画素マッチングの結果が最良の評価対象画素セットを特定し、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置を決定するとともに、その画素位置の信号値を算出し、第2の信号値算出手段が、第1の信号値算出手段により算出された1画素未満の画素位置の信号値とオリジナル画像を構成している画素の信号値から、アップコンバート後のオリジナル画像における再サンプリング点の信号値を算出するようにしたものである。
この発明によれば、オリジナル画像を構成している複数の画素の中から、処理対象画素を順次選択する処理対象画素選択手段と、処理対象画素選択手段により選択された処理対象画素を通るエッジの方向を検出するエッジ方向検出手段と、オリジナル画像を構成している複数の画素の中から、エッジ方向検出手段により検出されたエッジ方向と直交する方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する評価対象画素セット設定手段と、処理対象画素に隣接している画素の中で、エッジ方向検出手段により検出されたエッジ方向と直交する方向に存在している画素及び処理対象画素からなる評価基準画素セットと評価対象画素セット設定手段により設定された複数の評価対象画素セットの間で画素マッチングを実施する画素マッチング手段とを設け、第1の信号値算出手段が、評価対象画素セット設定手段により設定された複数の評価対象画素セットの中で、画素マッチング手段による画素マッチングの結果が最良の評価対象画素セットを特定し、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置を決定するとともに、その画素位置の信号値を算出し、第2の信号値算出手段が、第1の信号値算出手段により算出された1画素未満の画素位置の信号値とオリジナル画像を構成している画素の信号値から、アップコンバート後のオリジナル画像における再サンプリング点の信号値を算出するように構成したので、アップコンバート映像(アップコンバートされたオリジナル画像)や最縮小画像を保持するフレームメモリを実装する必要がなく、また、再度アップコンバート映像を生成する反復処理を行うことなく、二次元超解像処理を実現することができる効果がある。
この発明の実施の形態1による画像処理装置を示す構成図である。 この発明の実施の形態1による画像処理装置の処理内容(画像処理方法)を示すフローチャートである。 フレーム画像の一例を示す説明図である。 評価対象画素セット及び評価基準画素セットの一例を示す説明図である。 評価値31、評価値SAD41及び評価値51の3点を通る画素位置の2次関数を示す説明図である。 補間信号値の算出概念を示す説明図である。 アップコンバート後のフレーム画像における再サンプリング点を示す説明図である。 点sにおける信号値の算出例を示す説明図である。
実施の形態1.
図1はこの発明の実施の形態1による画像処理装置を示す構成図である。
図1において、フレーム画像入力部1は例えばUSBポートなどの入力インタフェースや、インターネットなどのネットワークに対する通信インタフェースから構成されており、外部からオリジナル画像として、二次元の映像信号の1フレーム(以下、「フレーム画像」と称する)を入力して、そのフレーム画像をフレーム画像格納部2に格納する処理を実施する。
フレーム画像格納部2は例えばRAMやハードディスクなどの記録媒体から構成されており、フレーム画像入力部1により入力されたフレーム画像を格納する。
処理対象画素選択部3は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、フレーム画像格納部2により格納されているフレーム画像を構成している複数の画素の中から、処理対象画素を順次選択する処理を実施する。なお、処理対象画素選択部3は処理対象画素選択手段を構成している。
エッジ方向検出部4は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、処理対象画素選択部3により選択された処理対象画素を通るエッジの方向を検出する処理を実施する。なお、エッジ方向検出部4はエッジ方向検出手段を構成している。
評価対象画素セット設定部5は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、フレーム画像格納部2により格納されているフレーム画像を構成している複数の画素の中から、エッジ方向検出部4により検出されたエッジ方向と直交する方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する処理を実施する。なお、評価対象画素セット設定部5は評価対象画素セット設定手段を構成している。
評価基準画素セット設定部6は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、処理対象画素選択部3により選択された処理対象画素に隣接している画素の中で、エッジ方向検出部4により検出されたエッジ方向と直交する方向に存在している画素及び当該処理対象画素を評価基準画素セットに設定する処理を実施する。
画素マッチング部7は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、評価基準画素セット設定部6により設定された評価基準画素セットと評価対象画素セット設定部5により設定された複数の評価対象画素セットの間で画素マッチングを実施して、その画素マッチングの結果を示す評価値を出力する処理を実施する。
なお、評価基準画素セット設定部6及び画素マッチング部7から画素マッチング手段が構成されている。
画素位置決定部8は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、評価対象画素セット設定部5により設定された複数の評価対象画素セットの中で、画素マッチング部7による画素マッチングの結果が最良の評価対象画素セットを特定し、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置を決定する処理を実施する。
補間画素信号値算出部9は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、画素位置決定部7により決定された画素位置の信号値を算出する処理を実施する。
なお、画素位置決定部8及び補間画素信号値算出部9から第1の信号値算出手段が構成されている。
再サンプリング点信号値算出部10は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどから構成されており、補間画素信号値算出部9により算出された1画素未満の画素位置の信号値とフレーム画像格納部2により格納されているフレーム画像を構成している画素の信号値から、アップコンバート後のフレーム画像における再サンプリング点の信号値を算出する処理を実施する。なお、再サンプリング点信号値算出部10は第2の信号値算出手段を構成している。
図1の例では、画像処理装置の構成要素であるフレーム画像入力部1、フレーム画像格納部2、処理対象画素選択部3、エッジ方向検出部4、評価対象画素セット設定部5、評価基準画素セット設定部6、画素マッチング部7、画素位置決定部8、補間画素信号値算出部9及び再サンプリング点信号値算出部10のそれぞれが専用のハードウェアで構成されているものを想定しているが、画像処理装置がコンピュータで構成される場合、フレーム画像入力部1、フレーム画像格納部2、処理対象画素選択部3、エッジ方向検出部4、評価対象画素セット設定部5、評価基準画素セット設定部6、画素マッチング部7、画素位置決定部8、補間画素信号値算出部9及び再サンプリング点信号値算出部10の処理内容を記述しているプログラムをコンピュータのメモリに格納し、当該コンピュータのCPUが当該メモリに格納されているプログラムを実行するようにしてもよい。
図2はこの発明の実施の形態1による画像処理装置の処理内容(画像処理方法)を示すフローチャートである。
次に動作について説明する。
フレーム画像入力部1は、外部からオリジナル画像として、二次元の映像信号の1フレームであるフレーム画像を入力すると、そのフレーム画像をフレーム画像格納部2に格納する。
図3はフレーム画像の一例を示す説明図であり、ここでは、図3に示すようなフレーム画像がフレーム画像入力部1により入力されるものとして説明する。
処理対象画素選択部3は、フレーム画像入力部1がフレーム画像をフレーム画像格納部2に格納すると、そのフレーム画像を構成している画素Y00〜Y66の中から、処理対象画素を順次選択する。
ここでは、説明の便宜上、処理対象画素として画素Y33(図3で斜線が施されている画素)が選択されるものとして、以下の説明を行うが、例えば、画素Y00→Y10→・・・→Y60→Y01→Y11→・・・→Y61→・・・→Y06→・・・→Y66の順番で、全ての画素が処理対象画素として選択される。
エッジ方向検出部4は、処理対象画素選択部3が処理対象画素Y33を選択すると、その処理対象画素Y33を通るエッジの方向を検出する(ステップST1)。
即ち、エッジ方向検出部4は、処理対象画素選択部3により選択された処理対象画素Y33が水平エッジを形成する被写体上に存在しているのか、垂直エッジを形成する被写体上に存在しているのかを判定する。
エッジ方向の検出は、例えば、下記の式(1)(2)に示すPrewittフィルタを用いることができる。

Figure 2011244129
式(1)において、Ehは垂直方向のエッジ検出結果を示しており、値が大きい程、処理対象画素Y33が垂直エッジを形成している可能性が高い。
式(2)において、Evは水平方向のエッジ検出結果を示しており、値が大きい程、処理対象画素Y33が水平エッジを形成している可能性が高い。
したがって、エッジ方向検出部4は、エッジ検出結果Ehとエッジ検出結果Evを比較し、エッジ検出結果Ehがエッジ検出結果Evより大きければ(Eh≧Ev)、処理対象画素Y33が垂直エッジを形成していると判定し、エッジ検出結果Ehがエッジ検出結果Evより小さければ(Eh<Ev)、処理対象画素Y33が水平エッジを形成していると判定する(ステップST2)。
次に、画像処理装置では、処理対象画素Y33と最も形状が似ているエッジの位置を算出するため、評価対象画素セット設定部5、評価基準画素セット設定部6及び画素マッチング部7が、以下の処理を実施する。
評価対象画素セット設定部5は、フレーム画像格納部2により格納されているフレーム画像を構成している画素Y00〜Y66の中から、エッジ方向検出部4により検出されたエッジ方向と直交する方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する。
例えば、エッジ方向検出部4により処理対象画素Y33が垂直エッジを形成していると判定された場合(Eh≧Ev)、後段の画素マッチング部7が水平画素マッチングを行うため、図4に示すように、水平方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する。
図4では、斜線が施されている垂直エッジラインが処理対象画素Y33の上を通っており、画素Y31,Y41,Y51が、評価対象画素セットに設定されている例を示している。
図4の例では、画素Y31,Y41,Y51が評価対象画素セットに設定されているが、評価対象画素セットは順次水平方向にずらされるため、例えば、画素Y31が存在している水平ラインにおいては、下記に示す画素の組み合わせが、評価対象画素セットに設定される。
Y01,Y11,Y21
Y11,Y21,Y31
Y21,Y31,Y41
Y31,Y41,Y51
Y41,Y51,Y61
これにより、図4に示すフレーム画像の場合、1つの水平ライン毎に、5個の評価対象画素セットが設定される。
一方、エッジ方向検出部4により処理対象画素Y33が水平エッジを形成していると判定された場合(Eh<Ev)、後段の画素マッチング部7が垂直画素マッチングを行う(図4に示すフレーム画像を90度回転させたイメージで画素マッチングを行う)ため、垂直方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する。
例えば、画素Y53が存在している垂直ラインにおいては、下記に示す画素の組み合わせが、評価対象画素セットに設定される。
Y50,Y51,Y52
Y51,Y52,Y53
Y52,Y53,Y54
Y53,Y54,Y55
Y54,Y55,Y56
これにより、図4に示すフレーム画像の場合、1つの垂直ライン毎に、5個の評価対象画素セットが設定される。
評価基準画素セット設定部6は、処理対象画素選択部3により選択された処理対象画素に隣接している画素の中で、エッジ方向検出部4により検出されたエッジ方向と直交する方向に存在している画素及び当該処理対象画素を評価基準画素セットに設定する。
例えば、図3に示すように、画素Y33が処理対象画素に選択されており、エッジ方向検出部4により処理対象画素Y33が垂直エッジを形成していると判定されていれば(Eh≧Ev)、処理対象画素Y33と、処理対象画素Y33の左右に位置している画素Y23,Y43とが評価基準画素セットに設定される(図4を参照)。
また、画素Y33が処理対象画素に選択されており、エッジ方向検出部4により処理対象画素Y33が水平エッジを形成していると判定されていれば(Eh<Ev)、処理対象画素Y33と、処理対象画素Y33の上下に位置している画素Y32,Y34とが評価基準画素セットに設定される。
画素マッチング部7は、評価対象画素セット設定部5が複数の評価対象画素セットを設定し、評価基準画素セット設定部6が評価基準画素セットを設定すると、その評価基準画素セットと複数の評価対象画素セットの間で画素マッチングを実施して(ステップST3、または、ステップST4)、その画素マッチングの結果を示す評価値を算出する(ステップST5)。
画素マッチングの方法としては、例えば、評価基準画素セットにおける3画素の画素値と、評価対象画素セットにおける3画素の画素値との差分をそれぞれ求めて、それらの差分の絶対値の和(差分絶対値和)を評価値SADとして算出する方法がある。
即ち、画素マッチング部7が水平画素マッチングを行う場合(ステップST3)、例えば、評価基準画素セットがY23,Y33,Y43、評価対象画素セットがY31,Y41,Y51であれば、評価値SADの算出式は、以下の式(3)のようになる。
SAD=|Y23−Y31|+|Y33−Y41|+|Y43−Y51| (3)
なお、画素マッチング部7は、1つの水平ライン毎に、5個の評価対象画素セットが設定されていれば、5個の評価対象画素セットと評価基準画素セットの間で画素マッチングを行うが、当該水平ラインにおいて、評価値SADが最小になる評価対象画素セットが評価基準画素セットとのマッチング結果が最良であり、その評価対象画素セット内の中心の画素が構成するエッジ形状が、処理対象画素Y33が構成するエッジ形状との一致度が最も高くなる。
例えば、評価値SADが最小になる評価対象画素セットがY31,Y41,Y51であれば、フレーム画像を構成している複数の画素の中で、画素Y41が構成するエッジ形状が、処理対象画素Y33が構成するエッジ形状との一致度が最も高くなる。
一方、画素マッチング部7が垂直画素マッチングを行う場合(ステップST4)、例えば、評価基準画素セットがY32,Y33,Y34、評価対象画素セットがY52,Y53,Y54であれば、評価値SADの算出式は、以下の式(3)のようになる。
SAD=|Y32−Y52|+|Y33−Y53|+|Y34−Y54| (4)
なお、画素マッチング部7は、1つの垂直ライン毎に、5個の評価対象画素セットが設定されていれば、5個の評価対象画素セットと評価基準画素セットの間で画素マッチングを行うが、当該垂直ラインにおいて、評価値SADが最小になる評価対象画素セットが評価基準画素セットとのマッチング結果が最良であり、その評価対象画素セット内の中心の画素が構成するエッジ形状が、処理対象画素Y33が構成するエッジ形状との一致度が最も高くなる。
例えば、評価値SADが最小になる評価対象画素セットがY52,Y53,Y54であれば、フレーム画像を構成している複数の画素の中で、画素Y53が構成するエッジ形状が、処理対象画素Y33が構成するエッジ形状との一致度が最も高くなる。
画素位置決定部8は、画素マッチング部7が評価基準画素セットと複数の評価対象画素セットの間で画素マッチングを実施すると、画素マッチング部7による画素マッチングの結果が最良の評価対象画素セットを特定する。
即ち、画素位置決定部8は、画素マッチング部7による画素マッチングの結果を示す評価値SADを相互に比較し、最も評価値SADが小さくなる評価対象画素セットを特定する。
ここでは、説明の便宜上、評価対象画素セットY31,Y41,Y51の評価値SADが最小になるものとして、以下の説明を行う。
画素位置決定部8は、評価対象画素セットY31,Y41,Y51の評価値SADが最小になる場合、以下の式(5)に示すように、評価対象画素セットY31,Y41,Y51の評価値SAD41と、その評価対象画素セットY31,Y41,Y51の左隣の評価対象画素セットY21,Y31,Y41の評価値SAD31と、評価対象画素セットY31,Y41,Y51の右隣の評価対象画素セットY41,Y51,Y61の評価値SAD51とから、信号値を補間する1画素未満の画素位置(画素座標Ymin)を決定する(ステップST6)。

Figure 2011244129
即ち、画素位置決定部8は、例えば、図5に示すように、評価値SAD31、評価値SAD41及び評価値SAD51の3点を通る画素位置の2次関数を定義し、その2次関数において、評価値SADが極小値となる画素位置(画素座標Ymin)を求め、その画素座標Yminを1画素未満の画素位置に決定する。
なお、3点を通る2次関数の定義方法は、公知の技術であるため、ここでは詳細な説明を省略する。
補間画素信号値算出部9は、画素位置決定部8が信号値を補間する1画素未満の画素位置(画素座標Ymin)を決定すると、評価値SAD31、評価値SAD41及びSAD評価値51から、1画素未満の画素位置(画素座標Ymin)の信号値を算出する(ステップST7)。
即ち、補間画素信号値算出部9は、評価値SADが極小値になる画素位置(画素座標Ymin)では、処理対象画素Y33及び隣接する画素Y43の信号変化量と、画素Y41及び画素Y51の信号変化量が同等であるという前提の下で、画素座標Yminの補間信号値を算出する。
ここで、図6は補間信号値の算出概念を示す説明図である。
例えば、入力されたフレーム画像では、画素Y31,Y41,Y51が形成するエッジが、波線で示すような単調増加であったときでも(図6(a)を参照)、下記の式(6)に示すように、処理対象画素Y33及び隣接する画素Y43の信号変化量を画素Y51の信号値から減算することで、1画素未満の画素座標Yminの信号値を算出すれば、1画素未満の画素座標Yminにおいて、画素Y23,Y33,Y43が形成する凸形状のエッジを再現することができる(図6(b)を参照)。
Ymin=LY51−(LY43−LY33) (6)
ただし、LYminは画素座標Yminの信号値、LY51は画素Y51の信号値、LY43は画素Y43の信号値、LY33は画素Y33の信号値である。
このように、1画素未満の画素座標Yminの信号値を算出することで、高解像度化が図れるが、処理対象画素選択部3が処理対象画素を走査方向に順次ずらしながら、上記の処理を繰り返すことで、フレーム画像の全画素について、画素位置決定部8が1画素未満の画素位置(画素座標Ymin)を決定して、補間画素信号値算出部9が1画素未満の画素位置(画素座標Ymin)の信号値LYminを算出する。
再サンプリング点信号値算出部10は、補間画素信号値算出部9が1画素未満の画素位置(画素座標Ymin)の信号値LYminを算出すると、1画素未満の画素位置(画素座標Ymin)の信号値LYminとフレーム画像格納部2により格納されているフレーム画像を構成している画素の信号値から、アップコンバート後のフレーム画像における再サンプリング点(フレーム画像のサンプリング倍率に応じた再サンプリング点)の信号値を算出する(ステップST8)。
ここで、図7はアップコンバート後のフレーム画像における再サンプリング点を示す説明図である。
図7では、入力されたフレーム画像を構成している画素の点がA,B,C,D、補間画素信号値算出部9により算出された1画素未満の画素位置(画素座標Ymin)の点がYx,Yyであり、フレーム画像の水平及び垂直を2倍サンプリングする例を示している。
フレーム画像の水平及び垂直を2倍サンプリングする場合、図中、点s,t,u等の信号値を算出する必要がある。
図8は点sにおける信号値の算出例を示す説明図である。
点sにおける信号値は、点Yxと点Bの信号値を線形補間することで算出することができる。
このように算出された点sにおける信号値は、点Aと点Bの信号値を線形補間することで算出された場合(一点鎖線で図示)よりも、高解像度化された信号となる。
また、図7の点tにおける信号値は、同様にして、点Aと点Yyの信号値を線形補間することで算出する。
点uにおける信号値は、上記のようにして算出された点sと点tの信号値を線形補間することで算出する。
なお、点Bと点Dの間の点における信号値も同様にして、点Bと点Dの信号値を線形補間することで算出する。
点Cと点Dの間の点における信号値も同様にして、点Cと点Dの信号値を線形補間することで算出する。
以上で明らかなように、この実施の形態1によれば、フレーム画像格納部2により格納されたフレーム画像を構成している複数の画素の中から、処理対象画素を順次選択する処理対象画素選択部3と、処理対象画素選択部3により選択された処理対象画素を通るエッジの方向を検出するエッジ方向検出部4と、そのフレーム画像を構成している複数の画素の中から、エッジ方向検出部4により検出されたエッジ方向と直交する方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する評価対象画素セット設定部5と、処理対象画素に隣接している画素の中で、エッジ方向検出部4により検出されたエッジ方向と直交する方向に存在している画素及び処理対象画素を評価基準画素セットに設定する評価基準画素セット設定部6と、評価基準画素セット設定部6により設定された評価基準画素セットと評価対象画素セット設定部5により設定された複数の評価対象画素セットの間で画素マッチングを実施する画素マッチング部7とを設け、画素位置決定部8が、評価対象画素セット設定部5により設定された複数の評価対象画素セットの中で、画素マッチング部7による画素マッチングの結果が最良の評価対象画素セットを特定して、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置を決定し、補間画素信号値算出部9が、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置の信号値を算出し、再サンプリング点信号値算出部10が、補間画素信号値算出部9により算出された1画素未満の画素位置の信号値とフレーム画像を構成している画素の信号値から、アップコンバート後のオリジナル画像における再サンプリング点の信号値を算出するように構成したので、アップコンバート映像(アップコンバートされたオリジナル画像)や最縮小画像を保持するフレームメモリを実装する必要がなく、また、再度アップコンバート映像を生成する反復処理を行うことなく、二次元超解像処理を実現することができる効果を奏する。
実施の形態2.
上記実施の形態1では、エッジ方向検出部4がPrewittフィルタを用いて、処理対象画素Y33を通るエッジの方向を検出するものを示したが、これに限るものではなく、例えば、Sobelフィルタや他の指向性エッジの強度を検出することが可能なフィルタを用いて、エッジ方向を検出するようにしてもよい。
また、上記実施の形態1では、エッジ方向の検出が水平方向又は垂直方向である例を示したが、エッジ方向として、斜め方向を検出するようにしてもよい。
これに対応して、画素マッチング時の選択画素も処理対象画素の斜め近傍に位置する画素を使用するようにしてもよい。
また、エッジ検出方法として、フレーム画像内の画素に対して、パターンマッチング法により所望の形状を持つエッジのみを選択的に検出するようにしてもよい。
上記実施の形態1では、画素マッチング部7が、画素マッチングを実施する際、処理対象画素と隣接する2画素を含む3画素(評価基準画素セット)を用いる例を示したが、これに限りでなく、任意の画素数を用いるようにしてよい。
特に、入力されたフレーム画像にノイズが含まれている場合、用いる画素数が少ないと、画素マッチングの結果を示す評価値がノイズに起因して誤差が増加するため、水平及び垂直方向にマッチング画素数を増加させて、精度を高めるようにしてもよい。
また、画素マッチング部7が、画素マッチングの結果を示す評価値SADとして、各画素値の差分の絶対値の和である差分絶対値和を算出するものを示したが、これに限るものではなく、例えば、各画素値の差分二乗和を算出するようにしてもよい。あるいは、最小二乗法やPSNRなど、2枚の画像の差を定量化できる指標値を評価値SADとして算出するようにしてもよい。
上記実施の形態1では、補間画素信号値算出部9が1画素未満の画素位置(画素座標Ymin)の信号値LYminを算出する際、信号変化量を用い、再サンプリング点信号値算出部10が再サンプリング点の信号値を算出する際、線形補間法を用いる例を示したが、これに限るものではなく、例えば、双三次補間法、スプライン補間法、Lanczos法などを用いるようにしてもよい。
また、上記実施の形態1では、再サンプリング時のサンプリング倍率として2倍の例を示したが、これに限るものではなく、それ以外の整数倍や小数部を含む倍率としても同様の演算で、再サンプリングが実行可能なことは言うまでもない。
1 フレーム画像入力部、2 フレーム画像格納部、3 処理対象画素選択部(処理対象画素選択手段)、4 エッジ方向検出部(エッジ方向検出手段)、5 評価対象画素セット設定部(評価対象画素セット設定手段)、6 評価基準画素セット設定部(画素マッチング手段)、7 画素マッチング部(画素マッチング手段)、8 画素位置決定部(第1の信号値算出手段)、9 補間画素信号値算出部(第1の信号値算出手段)、10 再サンプリング点信号値算出部(第2の信号値算出手段)。

Claims (4)

  1. オリジナル画像を構成している複数の画素の中から、処理対象画素を順次選択する処理対象画素選択手段と、上記処理対象画素選択手段により選択された処理対象画素を通るエッジの方向を検出するエッジ方向検出手段と、上記オリジナル画像を構成している複数の画素の中から、上記エッジ方向検出手段により検出されたエッジ方向と直交する方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する評価対象画素セット設定手段と、上記処理対象画素に隣接している画素の中で、上記エッジ方向検出手段により検出されたエッジ方向と直交する方向に存在している画素及び上記処理対象画素からなる評価基準画素セットと上記評価対象画素セット設定手段により設定された複数の評価対象画素セットの間で画素マッチングを実施する画素マッチング手段と、上記評価対象画素セット設定手段により設定された複数の評価対象画素セットの中で、上記画素マッチング手段による画素マッチングの結果が最良の評価対象画素セットを特定し、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置を決定するとともに、上記画素位置の信号値を算出する第1の信号値算出手段と、上記第1の信号値算出手段により算出された1画素未満の画素位置の信号値と上記オリジナル画像を構成している画素の信号値から、アップコンバート後のオリジナル画像における再サンプリング点の信号値を算出する第2の信号値算出手段とを備えた画像処理装置。
  2. 第1の信号値算出手段は、最良の評価対象画素セットに対する画素マッチングの結果を示す評価値と、最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果を示す評価値とを通る画素位置の2次関数を定義し、上記2次関数で評価値が極値となる画素位置を、信号値を補間する1画素未満の画素位置に決定することを特徴とする請求項1記載の画像処理装置。
  3. 処理対象画素選択手段がオリジナル画像を構成している複数の画素の中から、処理対象画素を順次選択する処理対象画素選択処理ステップと、エッジ方向検出手段が上記処理対象画素選択処理ステップで選択された処理対象画素を通るエッジの方向を検出するエッジ方向検出処理ステップと、評価対象画素セット設定手段が上記オリジナル画像を構成している複数の画素の中から、上記エッジ方向検出処理ステップで検出されたエッジ方向と直交する方向に連なっている複数の画素を順次選択して、複数の画素を評価対象画素セットに設定する評価対象画素セット設定処理ステップと、画素マッチング手段が上記処理対象画素に隣接している画素の中で、上記エッジ方向検出処理ステップで検出されたエッジ方向と直交する方向に存在している画素及び上記処理対象画素からなる評価基準画素セットと上記評価対象画素セット設定処理ステップで設定された複数の評価対象画素セットの間で画素マッチングを実施する画素マッチング処理ステップと、第1の信号値算出手段が上記評価対象画素セット設定処理ステップで設定された複数の評価対象画素セットの中で、上記画素マッチング処理ステップでの画素マッチングの結果が最良の評価対象画素セットを特定し、最良の評価対象画素セットに対する画素マッチングの結果と最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果から、信号値を補間する1画素未満の画素位置を決定するとともに、上記画素位置の信号値を算出する第1の信号値算出処理ステップと、第2の信号値算出手段が上記第1の信号値算出処理ステップで算出された1画素未満の画素位置の信号値と上記オリジナル画像を構成している画素の信号値から、アップコンバート後のオリジナル画像における再サンプリング点の信号値を算出する第2の信号値算出処理ステップとを備えた画像処理方法。
  4. 第1の信号値算出処理ステップでは、最良の評価対象画素セットに対する画素マッチングの結果を示す評価値と、最良の評価対象画素セットに隣接している評価対象画素セットに対する画素マッチングの結果を示す評価値とを通る画素位置の2次関数を定義し、上記2次関数で評価値が極値となる画素位置を、信号値を補間する1画素未満の画素位置に決定することを特徴とする請求項3記載の画像処理方法。
JP2010113129A 2010-05-17 2010-05-17 画像処理装置 Expired - Fee Related JP5546342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010113129A JP5546342B2 (ja) 2010-05-17 2010-05-17 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010113129A JP5546342B2 (ja) 2010-05-17 2010-05-17 画像処理装置

Publications (3)

Publication Number Publication Date
JP2011244129A true JP2011244129A (ja) 2011-12-01
JP2011244129A5 JP2011244129A5 (ja) 2013-07-04
JP5546342B2 JP5546342B2 (ja) 2014-07-09

Family

ID=45410348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010113129A Expired - Fee Related JP5546342B2 (ja) 2010-05-17 2010-05-17 画像処理装置

Country Status (1)

Country Link
JP (1) JP5546342B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103810675A (zh) * 2013-09-09 2014-05-21 深圳市华星光电技术有限公司 图像超分辨率重构系统及方法
JP2021057901A (ja) * 2019-09-30 2021-04-08 ソニー株式会社 ブラインドレガシービデオアーチファクト低減

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153668A (ja) * 2002-10-31 2004-05-27 Sony Corp 画像処理装置および方法、記録媒体、並びにプログラム
JP2008028762A (ja) * 2006-07-21 2008-02-07 Sony Corp 画像処理装置、画像処理方法、及びプログラム
JP2009212969A (ja) * 2008-03-05 2009-09-17 Toshiba Corp 画像処理装置、画像処理方法、及び画像処理プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153668A (ja) * 2002-10-31 2004-05-27 Sony Corp 画像処理装置および方法、記録媒体、並びにプログラム
JP2008028762A (ja) * 2006-07-21 2008-02-07 Sony Corp 画像処理装置、画像処理方法、及びプログラム
JP2009212969A (ja) * 2008-03-05 2009-09-17 Toshiba Corp 画像処理装置、画像処理方法、及び画像処理プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103810675A (zh) * 2013-09-09 2014-05-21 深圳市华星光电技术有限公司 图像超分辨率重构系统及方法
CN103810675B (zh) * 2013-09-09 2016-09-21 深圳市华星光电技术有限公司 图像超分辨率重构系统及方法
JP2021057901A (ja) * 2019-09-30 2021-04-08 ソニー株式会社 ブラインドレガシービデオアーチファクト低減

Also Published As

Publication number Publication date
JP5546342B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
US20220038700A1 (en) Motion compensation and motion estimation leveraging a continuous coordinate system
KR101393048B1 (ko) 이미지들의 수퍼 해상도를 위한 방법 및 장치
Wang et al. Motion-compensated frame rate up-conversion—Part II: New algorithms for frame interpolation
US9749601B2 (en) Imaging device, image display method, and storage medium for displaying reconstruction image
JP4658223B2 (ja) 画像生成方法、装置、およびそのプログラム並びにプログラムを記録した記録媒体
KR20140135968A (ko) 초해상도화를 수행하는 방법 및 장치
US8537278B1 (en) Enhancing the resolution and quality of sequential digital images
JP5166156B2 (ja) 解像度変換装置、方法およびプログラム
JP2010034964A (ja) 画像合成装置、画像合成方法及び画像合成プログラム
JP4714038B2 (ja) 画像の高解像度化方法及び装置
JP5566199B2 (ja) 画像処理装置およびその制御方法、並びにプログラム
JP5546342B2 (ja) 画像処理装置
US20130120461A1 (en) Image processor and image processing method
KR20210128203A (ko) 볼륨메트릭 3d 동영상 제공 시스템 및 방법
JP5490117B2 (ja) 画像処理装置
KR20130077646A (ko) 6-탭 fir 필터를 이용한 부화소 단위 움직임 추정 기반 초해상도 영상 복원 방법
JP2013126123A (ja) 画像処理装置、撮像装置及び画像処理方法
JP2009064193A (ja) 解像度変換装置及び方法
KR101428531B1 (ko) 움직임 벡터의 정규화 및 윤곽선의 패턴 분석을 이용한 복수 영상 기반 초해상도 영상 생성 방법
WO2023174546A1 (en) Method and image processor unit for processing image data
Hong et al. Multistage block-matching motion estimation for superresolution video reconstruction
JP2011210197A (ja) 画像処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5546342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees