JP2011243808A - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP2011243808A JP2011243808A JP2010115634A JP2010115634A JP2011243808A JP 2011243808 A JP2011243808 A JP 2011243808A JP 2010115634 A JP2010115634 A JP 2010115634A JP 2010115634 A JP2010115634 A JP 2010115634A JP 2011243808 A JP2011243808 A JP 2011243808A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chips
- igbt
- semiconductor chips
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は、複数の半導体チップが配置された半導体モジュールに関するものである。 The present invention relates to a semiconductor module in which a plurality of semiconductor chips are arranged.
従来の半導体モジュールにおいては、長方形又は正方形のベース板の一面に複数の半導体チップが列をなして配置される（例えば、特許文献１参照）。 In a conventional semiconductor module, a plurality of semiconductor chips are arranged in a row on one surface of a rectangular or square base plate (see, for example, Patent Document 1).
この半導体モジュールに通電すると、各半導体チップが発熱する。この発熱により、各半導体チップの間では、熱干渉が発生する。ここで、ベース板端部側の半導体チップは、発熱源となる他の半導体チップにベース板中央側のみで隣接している。 When the semiconductor module is energized, each semiconductor chip generates heat. Due to this heat generation, thermal interference occurs between the semiconductor chips. Here, the semiconductor chip on the end side of the base plate is adjacent to another semiconductor chip serving as a heat source only on the center side of the base plate.
しかしながら、ベース板中央の半導体チップは、発熱源となる他の半導体チップに両側から挟まれた状態となる。このため、上記従来の半導体モジュールでは、ベース板端部側の半導体チップの温度よりもベース板中央の半導体チップの温度の方が高くなり易い。 However, the semiconductor chip in the center of the base plate is in a state of being sandwiched from both sides by another semiconductor chip serving as a heat source. For this reason, in the conventional semiconductor module, the temperature of the semiconductor chip at the center of the base plate is likely to be higher than the temperature of the semiconductor chip at the end of the base plate.
この発明は、上述のような課題を解決するためになされたもので、その目的は、複数の半導体チップの温度を均一にすることができる半導体モジュールを提供することである。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor module capable of making the temperature of a plurality of semiconductor chips uniform.
この発明に係る半導体モジュールは、列をなして配置された複数の半導体チップ、を備え、前記複数の半導体チップは、他の半導体チップとの距離の合計値が小さい半導体チップほど、他の半導体チップから伝播される熱量による温度上昇の抑制量が大きいものである。 A semiconductor module according to the present invention includes a plurality of semiconductor chips arranged in a row, and the plurality of semiconductor chips, the semiconductor chip having a smaller total value of the distance to the other semiconductor chip, the other semiconductor chip The amount of suppression of temperature rise due to the amount of heat propagated from is large.
また、この発明に係る半導体モジュールは、列をなして配置された複数の半導体チップと、前記複数の半導体チップに電圧を供給する電源端子と、前記電源端子間で前記複数の半導体チップの各々に直列に接続された複数の抵抗と、を備え、前記複数の抵抗は、他の半導体チップとの距離の合計値が小さい半導体チップに接続された抵抗ほど、抵抗値が大きいものである。 The semiconductor module according to the present invention includes a plurality of semiconductor chips arranged in a row, a power supply terminal for supplying a voltage to the plurality of semiconductor chips, and each of the plurality of semiconductor chips between the power supply terminals. A plurality of resistors connected in series, and the resistors connected to the semiconductor chip having a smaller total distance from other semiconductor chips have a higher resistance value.
また、この発明に係る半導体モジュールは、同心円状に均等間隔で配置された複数の半導体チップと、環状に形成され、環状の一面に前記複数の半導体チップを配置させたベース体と、を備えたものである。 According to another aspect of the present invention, there is provided a semiconductor module comprising: a plurality of semiconductor chips arranged concentrically at equal intervals; and a base body formed in an annular shape and having the plurality of semiconductor chips arranged on one annular surface. Is.
また、この発明に係る半導体モジュールは、同心円状に均等間隔で配置された複数の半導体チップと、前記複数の半導体チップの数に応じた数の外縁部を有するように多角形状に形成され、各外縁部近傍の一面に前記複数の半導体チップの各々を配置させたベース体と、を備えたものである。 Further, the semiconductor module according to the present invention is formed in a polygonal shape so as to have a plurality of semiconductor chips arranged concentrically at equal intervals and a number of outer edge portions corresponding to the number of the plurality of semiconductor chips, And a base body in which each of the plurality of semiconductor chips is arranged on one surface in the vicinity of the outer edge portion.
これらの発明によれば、複数の半導体チップの温度を均一にすることができる。 According to these inventions, the temperatures of the plurality of semiconductor chips can be made uniform.
この発明を実施するための形態について添付の図面に従って説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。 A mode for carrying out the invention will be described with reference to the accompanying drawings. In addition, in each figure, the same code | symbol is attached | subjected to the part which is the same or it corresponds, The duplication description is simplified or abbreviate | omitted suitably.
実施の形態１．
図１はこの発明の実施の形態１における半導体モジュールの平面図である。
図１において、１はベース体である。このベース体１は、電極板からなる。このベース体１は、水平投影面上で略長方形に形成される。このベース体１の一面は平面となっている。このベース体１の一面には、複数のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップ２ａ〜２ｆが配置される。具体的には、ベース体１の長縁部の一方に沿って、３個のＩＧＢＴチップ２ａ〜２ｃが均等間隔で一列に並んで配置される。また、ベース体１の長縁部の他方に沿って、３個のＩＧＢＴチップ２ｄ〜２ｆが均等間隔で一列に並んで配置される。さらに、各ＩＧＢＴチップ２ａ〜２ｆのベース体１内側には、ダイオードチップ３ａ〜３ｆが配置される。
1 is a plan view of a semiconductor module according to
In FIG. 1, 1 is a base body. This
ベース体１の他面は一面と平行となっている。このベース体１の他面側には、冷却装置４が配置される。この冷却装置４は、水平投影面上で略長方形に形成される。この冷却装置４は、水平投影面上でベース体１全体が重なるように配置される。この冷却装置４のＩＧＢＴチップ２ｄ〜２ｆ側長縁部の一側には、冷媒の入口５が設けられる。一方、この冷却装置４のＩＧＢＴチップ２ｄ〜２ｆ側長縁部の他側には、冷媒の出口６が設けられる。なお、本実施の形態においては、冷媒として冷却水が利用される。
The other surface of the
次に、半導体モジュールに通電したときの各ＩＧＢＴチップ２ａ〜２ｆの温度について説明する。
半導体モジュールに通電すると、各ＩＧＢＴチップ２ａ〜２ｆが発熱する。この発熱により、各ＩＧＢＴチップ２ａ〜２ｆの間では、熱干渉が発生する。すなわち、ＩＧＢＴチップ２ａ〜２ｆが発した熱は、ベース体１を介して他のＩＧＢＴチップに伝播される。このため、ＩＧＢＴチップ２ａ〜２ｆは、自らの発熱と他のＩＧＢＴチップから伝播される熱によって温度を上昇させる。
Next, the temperature of each
When the semiconductor module is energized, each
本実施の形態においては、ＩＧＢＴチップ２ａ〜２ｆは、同じ種類のものである。そして、全てのＩＧＢＴチップ２ａ〜２ｆには、同じ値の電圧がかかる。この電圧により、全てのＩＧＢＴチップ２ａ〜２ｆには、同じ値の電流が流れる。従って、各ＩＧＢＴチップ２ａ〜２ｆにおいては、自らの発熱量は同等である。
In the present embodiment, the
一方、各ＩＧＢＴチップ２ａ〜２ｆから伝播される熱量は、ベース体１の伝播距離に応じて減少する。このため、他のＩＧＢＴチップとの距離の合計値が最も小さいＩＧＢＴチップほど、他のＩＧＢＴチップから伝播される熱量が大きくなる。すなわち、他のＩＧＢＴチップとの距離の合計値が小さいＩＧＢＴチップほど、熱干渉による温度の上昇量が大きくなりやすい。
On the other hand, the amount of heat propagated from each of the
ここで、各ＩＧＢＴチップ２ａ〜２ｆと他のＩＧＢＴチップとの距離の合計値を求める。
図１に示すように、隣接したＩＧＢＴチップ２ａ、２ｂ等の間隔はＡである。また、ＩＧＢＴチップ２ａ〜２ｃの列とＩＧＢＴチップ２ｄ〜２ｆの列との間隔はＢである。
Here, the total value of the distances between the
As shown in FIG. 1, the interval between
まず、ＩＧＢＴチップ２ａと他のＩＧＢＴチップ２ｂ〜２ｆとの距離の合計値Ｘを求める。ＩＧＢＴチップ２ａと他のＩＧＢＴチップ２ｂ〜２ｆとの距離は、それぞれ、Ａ、２Ａ、Ｂ、（Ａ２＋Ｂ２）１／２、（４Ａ２＋Ｂ２）１／２である。従って、ＩＧＢＴチップ２ａと他のＩＧＢＴチップ２ｂ〜２ｆとの距離の合計値Ｘは、３Ａ＋Ｂ＋（Ａ２＋Ｂ２）１／２＋（４Ａ２＋Ｂ２）１／２となる。
First, the total value X of the distance between the
なお、ＩＧＢＴチップ２ａ〜２ｆの配置の対称性から、ＩＧＢＴチップ２ｃと他のＩＧＢＴチップ２ａ、２ｂ、２ｄ〜２ｆとの距離の合計値もＸとなる。また、ＩＧＢＴチップ２ｄと他のＩＧＢＴチップ２ａ〜２ｃ、２e、２ｆとの距離の合計値もＸとなる。さらに、ＩＧＢＴチップ２ｆと他のＩＧＢＴチップ２ａ〜２ｅとの距離の合計値もＸとなる。
Note that the total value of the distances between the
次に、ＩＧＢＴチップ２ｂと他のＩＧＢＴチップ２ａ、２ｃ、２ｄ〜２ｆとの距離の合計値Ｙを求める。ＩＧＢＴチップ２ｂと他のＩＧＢＴチップ２ａ、２ｃ、２ｄ〜２ｆとの距離は、それぞれ、Ａ、Ａ、（Ａ２＋Ｂ２）１／２、Ｂ、（Ａ２＋Ｂ２）１／２である。従って、ＩＧＢＴチップ２ｂと他のＩＧＢＴチップ２ａ、２ｃ、２ｄ〜２ｆとの距離の合計値Ｙは、２Ａ＋Ｂ＋２（Ａ２＋Ｂ２）１／２となる。
Next, a total value Y of the distances between the
なお、ＩＧＢＴチップ２ａ〜２ｆの配置の対称性から、ＩＧＢＴチップ２ｅと他のＩＧＢＴチップ２ａ〜２ｄ、２ｆとの距離の合計値もＹとなる。
Note that the total value of the distances between the
ここで、Ｘ−Ｙ＝Ａ＋（４Ａ２＋Ｂ２）１／２−（Ａ２＋Ｂ２）１／２＞０である。
すなわち、他のＩＧＢＴチップとの距離の合計値が最も小さいＩＧＢＴチップは、ＩＧＢＴチップ２ｂ、２ｅである。
Here, X−Y = A + (4A 2 + B 2 ) 1/2 − (A 2 + B 2 ) 1/2 > 0.
That is, the IGBT chips having the smallest total distance from other IGBT chips are the
従って、本実施の形態においては、他のＩＧＢＴチップから伝播される熱量の合計値が最も大きいＩＧＢＴチップは、ＩＧＢＴチップ２ｂ、２ｅである。このため、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆの温度上昇量よりもＩＧＢＴチップ２ｂ、２ｅの温度上昇量の方が大きくなりやすい。
Therefore, in the present embodiment, the IGBT chips having the largest total amount of heat propagated from other IGBT chips are the
そこで、本実施の形態においては、冷却装置４によって、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅを強力に冷却するようにした。以下、本実施の形態の冷却装置４を具体的に説明する。
Therefore, in the present embodiment, the cooling device 4 cools the
図２はこの発明の実施の形態１における半導体モジュールの冷却装置の縦断面図である。
図２において、７は第１冷却層である。この第１冷却層７は、平板状に形成される。この第１冷却層７は、水平投影面上でベース体１全体と重なるように、ベース体１と平行に配置される。この第１冷却層７内には、冷媒が流れている。
2 is a longitudinal sectional view of the cooling device for a semiconductor module according to the first embodiment of the present invention.
In FIG. 2, 7 is a first cooling layer. The first cooling layer 7 is formed in a flat plate shape. The first cooling layer 7 is arranged in parallel with the
この第１冷却層７中央の直下には、第２冷却層８が配置される。この第２冷却層８は、平板状に形成される。この第２冷却層８は、第１冷却層７と平行に配置される。この第２冷却層８は、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆへの近接を避けた状態で、ＩＧＢＴチップ２ｂ、２ｅに近接して配置される。具体的には、第２冷却層８は、ＩＧＢＴチップ２ｂ、２ｅの直下に配置される。この第２冷却層８内にも、冷媒が流れている。
A
次に、冷却装置４による半導体モジュールの冷却について説明する。
上記構成の冷却装置４においては、第１冷却層７は、水平投影面上でベース体１全体と重なるように配置される。従って、第１冷却層７単体が配置されている場合、第１冷却層７内の冷媒によって、ベース体１が均一に冷却される。この冷却により、ＩＧＢＴチップ２ａ〜２ｆが均一に冷却される。このため、第１冷却層７単体による各ＩＧＢＴチップ２ａ〜２ｆの温度上昇の抑制量は均一となる。
Next, cooling of the semiconductor module by the cooling device 4 will be described.
In the cooling device 4 configured as described above, the first cooling layer 7 is disposed so as to overlap the
しかしながら、上述したように、本実施の形態においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆの温度上昇量よりもＩＧＢＴチップ２ｂ、２ｅの温度上昇量の方が大きくなりやすくなっている。このため、第１冷却層７単体による各ＩＧＢＴチップ２ａ〜２ｆの温度上昇の抑制だけでは、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆの温度よりもＩＧＢＴチップ２ｂ、２ｅの温度の方が高くなる。
However, as described above, in the present embodiment, the temperature rise amount of the
本実施の形態においては、第１冷却層７の他に第２冷却層８も設けられている。この第２冷却層８は、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆへの近接を避けた状態でＩＧＢＴチップ２ｂ、２ｅに近接して配置されている。このため、第２冷却層８内の冷媒は、第１冷却層７のＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆ近傍よりもＩＧＢＴチップ２ｂ、２ｅ近傍を強力に冷却する。この冷却により、ベース体１の両側よりも中央が強力に冷却される。この冷却により、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が強力に冷却される。
In the present embodiment, the
すなわち、本実施の形態においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が自らの発熱による温度上昇を抑制される。さらに、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が他のＩＧＢＴチップから伝播される熱量による温度上昇を抑制される。その結果、全てのＩＧＢＴチップ２ａ〜２ｆの温度上昇量が均一となる。これにより、全てのＩＧＢＴチップ２ａ〜２ｆの温度が均一となる。
That is, in the present embodiment, the
以上で説明した実施の形態１によれば、第２冷却層８によってＩＧＢＴチップ２ｂ、２ｅが強力に冷却される。この冷却により、ＩＧＢＴチップ２ｂ、２ｅに対して、他のＩＧＢＴチップから伝播される熱量による温度上昇の抑制量が最も大きくなる。これにより、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。また、ＩＧＢＴチップ２ｂ、２ｅの破壊を防止することができる。その結果、全てのＩＧＢＴチップ２ａ〜２ｆは長期にわたり十分な性能を発揮することができる。さらに、全てのＩＧＢＴチップ２ａ〜２ｆの温度の均一化により、半導体モジュール全体の消費電力を低減することができる。
According to the first embodiment described above, the
また、本実施の形態においては、冷却装置４の第２冷却層８の配置を考慮するだけで、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。具体的には、冷却装置４の第２冷却層８を、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆへの近接を避けた状態でＩＧＢＴチップ２ｂ、２ｅに近接して配置するだけでよい。このため、簡単な構成で、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。
In the present embodiment, the temperature of all the
なお、実施の形態１においては、ＩＧＢＴチップ２ａ〜２ｃの列とＩＧＢＴチップ２ｄ〜２ｆの列が形成されている場合で説明した。しかしながら、ＩＧＢＴチップの総数や列の数を限定する必要はない。すなわち、他のＩＧＢＴチップとの距離の合計値が小さいＩＧＢＴチップほど、他のＩＧＢＴチップから伝播される熱量による温度上昇の抑制量が大きくなるように冷却してもよい。この場合も、全てのＩＧＢＴチップの温度を均一にすることができる。
In the first embodiment, the case where a row of
実施の形態２．
図３はこの発明の実施の形態２における半導体モジュールの冷却装置の縦断面図である。なお、実施の形態１と同一又は相当部分には同一符号を付して説明を省略する。
Embodiment 2. FIG.
3 is a longitudinal sectional view of a cooling device for a semiconductor module according to Embodiment 2 of the present invention. In addition, the same code | symbol is attached | subjected to
実施の形態１では、冷却装置４の第１冷却層７及び第２冷却層８は平板状に形成されていた。このため、実施の形態１では、第１冷却層７への冷媒の流入圧力が低いと、冷媒が第１冷却層７のＩＧＢＴチップ２ａ〜２ｃ側まで到達せずに流出する。また、第２冷却層８への冷媒の流入圧力が低いと、冷媒がＩＧＢＴチップ２ｂ側まで到達せずに流出する。
In
この場合、第１冷却層７のＩＧＢＴチップ２ａ〜２ｃ側では、ＩＧＢＴチップ２ａ〜２ｃの発熱によって温まった冷媒がその場に滞留する。また、第２冷却層８のＩＧＢＴチップ２ｂ近傍では、ＩＧＢＴチップ２ｂの発熱によって温まった冷媒がその場に滞留する。これらの滞留により、ＩＧＢＴチップ２ｂが設定通りに冷却されない場合がある。
In this case, on the
一方、実施の形態２では、冷却装置９の第１冷却層１０は、図３に示すように、ベース体１のＩＧＢＴチップ２ｄ〜２ｆ側長縁部近傍とＩＧＢＴチップ２ａ〜２ｃ側長縁部近傍との間を行き来するように、水平投影面上で蛇行して形成される。また、実施の形態２の冷却装置９の第２冷却層１１は、ＩＧＢＴチップ２ｂ近傍とＩＧＢＴチップ２ｅ近傍との間を行き来するように、水平投影面上で蛇行して形成される。
On the other hand, in the second embodiment, the
本実施の形態においては、第１冷却層１０に流入された冷媒は、ベース体１の下方で、ＩＧＢＴチップ２ｄ〜２ｆ側とＩＧＢＴチップ２ａ〜２ｃ側とを行き来するように、第１冷却層１０内を通過して流出する。また、第２冷却層１１に流入された冷媒は、第１冷却層１０の下方で、ＩＧＢＴチップ２ｂ近傍とＩＧＢＴチップ２ｅ近傍とを行き来するように、第２冷却層１１を通過して流出する。
In the present embodiment, the coolant that has flowed into the
すなわち、本実施の形態においては、第１冷却層１０のＩＧＢＴチップ２ａ〜２ｃ側に、温まった冷媒が滞留することはない。このため、ＩＧＢＴチップ２ａ〜２ｆは、第１冷却層１０によって設定通りに冷却される。また、第２冷却層１１のＩＧＢＴチップ２ｂ近傍に、温まった冷媒が滞留することはない。このため、ＩＧＢＴチップ２ｂ、２ｅは、第２冷却層１１によって設定通りに冷却される。
That is, in the present embodiment, the warmed refrigerant does not stay on the
以上で説明した実施の形態２によれば、実施の形態１と同様の効果に加え、実施の形態１よりも確実にＩＧＢＴチップ２ｂを設定通りに冷却することができる。
According to the second embodiment described above, in addition to the same effects as those of the first embodiment, the
実施の形態３．
図４はこの発明の実施の形態３における半導体モジュールの縦断面図である。なお、実施の形態１と同一又は相当部分には同一符号を付して説明を省略する。
実施の形態１では、ＩＧＢＴチップ２ａ〜２ｆと冷却装置４との距離は同等であった。一方、実施の形態３では、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が冷却装置１２に近接して配置されている。以下、本実施の形態の半導体モジュールを具体的に説明する。
Embodiment 3 FIG.
4 is a longitudinal sectional view of a semiconductor module according to Embodiment 3 of the present invention. In addition, the same code | symbol is attached | subjected to
In the first embodiment, the distance between the IGBT chips 2a to 2f and the cooling device 4 is the same. On the other hand, in the third embodiment, the
図４では、ＩＧＢＴチップ２ａ〜２ｆ、ダイオードチップ３ａ〜３ｆの図示は省略される。図４の冷却装置１２は、冷却フィンからなる。この冷却装置１２の一面は、ベース体１の他面全面に接触する。
In FIG. 4, illustration of the
本実施の形態においては、ベース体１の一面の中央に、段差１３が形成される。この段差１３は、ベース体１の一面よりも冷却装置１２側へ凹んでいる。
In the present embodiment, a
次に、図５を用いて、ＩＧＢＴ２ａ〜２ｆ、ダイオードチップ３ａ〜３ｆの配置を説明する。
図５はこの発明の実施の形態３における半導体モジュールの平面図である。
図５に示すように、段差１３は、ベース体１の両長縁部間を繋ぐように連続的に形成される。
Next, the arrangement of the IGBTs 2a to 2f and the
FIG. 5 is a plan view of a semiconductor module according to Embodiment 3 of the present invention.
As shown in FIG. 5, the
本実施の形態においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆ、ダイオードチップ３ａ、３ｃ、３ｄ、３ｆは、段差１３の両側でベース体１の一面に配置される。一方、ＩＧＢＴチップ２ｂ、２ｅ、ダイオードチップ３ｂ、３ｅは、段差１３の底面に配置される。
In the present embodiment, the
次に、半導体モジュールに通電したときの各ＩＧＢＴチップ２ａ〜２ｆの温度について説明する。
本実施の形態においても、実施の形態１と同様に、他の半導体チップから伝播される熱量の合計値が最も大きいＩＧＢＴチップは、ＩＧＢＴチップ２ｂ、２ｅである。
Next, the temperature of each
Also in the present embodiment, as in the first embodiment, the IGBT chips having the largest total amount of heat propagated from other semiconductor chips are the
ここで、冷却装置１２は、ベース体１の他面を均一に冷却する。この冷却力は、冷却装置１２からベース体１の一面側に離れるにつれて弱くなる。本実施の形態においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が冷却装置１２に近接している。このため、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が強力に冷却される。
Here, the
すなわち、本実施の形態においても、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が自らの発熱による温度上昇を抑制される。さらに、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が他のＩＧＢＴチップから伝播される熱量による温度上昇を抑制される。その結果、全てのＩＧＢＴチップ２ａ〜２ｆの温度上昇量が均一となる。これにより、全てのＩＧＢＴチップ２ａ〜２ｆの温度が均一となる。
That is, also in the present embodiment, the
以上で説明した実施の形態３によれば、ＩＧＢＴチップ２ａ〜２ｆの配置を考慮して、ベース体１に段差１３を設けるだけで、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。
According to the third embodiment described above, the temperature of all the
なお、実施の形態３においては、ＩＧＢＴチップ２ａ〜２ｃの列とＩＧＢＴチップ２ｄ〜２ｆの列が形成されている場合で説明した。しかしながら、ＩＧＢＴチップの総数や列の数を限定する必要はない。すなわち、他のＩＧＢＴチップとの距離の合計値が小さいＩＧＢＴチップほど、冷却装置１２に近接して配置してもよい。この場合も、全てのＩＧＢＴチップの温度を均一にすることができる。この際、複数のＩＧＢＴチップの各々と冷却装置１２との距離に応じて、ベース体１に段差を形成し、段差の底面に複数のＩＧＢＴチップを配置させればよい。
In the third embodiment, the case where a row of
実施の形態４．
図６はこの発明の実施の形態４における半導体モジュールの平面図である。なお、実施の形態１と同一又は相当部分には同一符号を付して説明を省略する。
実施の形態１では、全てのＩＧＢＴチップ２ａ〜２ｆが同じ種類のものであった。一方、実施の形態４では、ベース体１中央のＩＧＢＴチップ１４ａ、１４ｂとＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆとは異なる種類のものである。具体的には、水平投影面において、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆの面積よりもＩＧＢＴチップ１４ａ、１４ｂの面積の方が広い。このため、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆの熱容量よりもＩＧＢＴチップ１４ａ、１４ｂの熱容量の方が大きい。
Embodiment 4 FIG.
FIG. 6 is a plan view of a semiconductor module according to Embodiment 4 of the present invention. In addition, the same code | symbol is attached | subjected to
In the first embodiment, all the
また、水平投影面において、ダイオードチップ３ａ、３ｃ、３ｄ、３ｆの面積よりもベース体１中央のダイオードチップ１５ａ、１５ｂの面積の方が広い。このため、ダイオードチップ３ａ、３ｃ、３ｄ、３ｆの熱容量よりもダイオードチップ１５ａ、１５ｂの熱容量の方が大きい。
Further, the area of the
ここで、ＩＧＢＴチップ１４ａ、１４ｂとＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆとは、予め設定された電流を流すときのコレクタ・エミッタ間飽和電圧ＶＣＥ（ｓａｔ）が同じとなるものの中から選定される。例えば、ＩＧＢＴチップ１４ａ、１４ｂとＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆとは、５００Ａの電流を流すときのコレクタ・エミッタ間飽和電圧ＶＣＥ（ｓａｔ）が３Ｖとなるものの中から選定される。
Here, the
次に、半導体モジュールに通電したときの各ＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｂ、２ｄ、２ｆの温度について説明する。
各ＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｂ、２ｄ、２ｆは、予め設定された電流を流すときのコレクタ・エミッタ間飽和電圧ＶＣＥ（ｓａｔ）が同じである。このため、各ＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｂ、２ｄ、２ｆは、同じように発熱する。
Next, the temperature of each
The IGBT chips 14a, 14b, 2a, 2b, 2d, and 2f have the same collector-emitter saturation voltage VCE (sat) when a preset current flows. For this reason, each IGBT chip |
このとき、各ＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｃ、２ｄ、２ｆが発した熱の多くは、図６の矢印方向に伝播される。すなわち、本実施の形態においても、実施の形態１と同様に、他の半導体チップから伝播される熱量の合計値が最も大きいＩＧＢＴチップは、ＩＧＢＴチップ１４ａ、１４ｂである。
At this time, most of the heat generated by each
しかしながら、本実施の形態においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆの熱容量よりもＩＧＢＴチップ１４ａ、１４ｂの熱容量の方が大きい。このため、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ１４ａ、１４ｂの方が自らの発熱による温度上昇を抑制する。さらに、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ１４ａ、１４ｂの方が他のＩＧＢＴチップから伝播される熱量による温度上昇を抑制する。その結果、全てのＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｃ、２ｄ、２ｆの温度上昇量が均一となる。これにより、全てのＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｃ、２ｄ、２ｆの温度が均一となる。
However, in the present embodiment, the heat capacities of the
以上で説明した実施の形態４によれば、ＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｃ、２ｄ、２ｆの配置を考慮して、ＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｃ、２ｄ、２ｆの熱容量を選定するだけで、全てのＩＧＢＴチップ１４ａ、１４ｂ、２ａ、２ｃ、２ｄ、２ｆの温度を均一にすることができる。
According to the fourth embodiment described above, the heat capacity of the
なお、実施の形態４においては、ＩＧＢＴチップ２ａ、１４ａ、２ｃの列とＩＧＢＴチップ２ｄ、１４ｂ、２ｆの列が形成されている場合で説明した。しかしながら、ＩＧＢＴチップの総数や列の数を限定する必要はない。すなわち、他のＩＧＢＴチップとの距離の合計値が小さいＩＧＢＴチップほど、熱容量を大きくしてもよい。この場合も、全てのＩＧＢＴチップの温度を均一にすることができる。
In the fourth embodiment, the case where a row of
実施の形態５．
図７はこの発明の実施の形態５における半導体モジュールの平面図である。なお、実施の形態１と同一又は相当部分には同一符号を付して説明を省略する。
実施の形態１の半導体モジュールは、冷却装置４を利用して、全てのＩＧＢＴチップ２ａ〜２ｆの温度の均一化を図っていた。一方、実施の形態５の半導体モジュールは、冷却装置４を利用することなく、全てのＩＧＢＴチップ２ａ〜２ｆの温度の均一化を図っている。以下、実施の形態５の半導体モジュールを具体的に説明する。
FIG. 7 is a plan view of a semiconductor module according to
In the semiconductor module according to the first embodiment, the temperature of all the
図７において、１６ａ〜１６ｄは、スリットである。スリット１６ａは、ＩＧＢＴチップ２ａ、ダイオードチップ３ａ側とＩＧＢＴチップ２ｂ、ダイオードチップ３ｂ側との間で、長手方向をベース体１の短縁部と平行にして形成される。スリット１６ｂは、ＩＧＢＴチップ２ｂ、ダイオードチップ３ｂ側とＩＧＢＴチップ２ｃ、ダイオードチップ３ｃ側との間で、長手方向をベース体１の短縁部と平行にして形成される。
In FIG. 7, 16a-16d are slits. The
スリット１６ｃは、ＩＧＢＴチップ２ｄ、ダイオードチップ３ｄ側とＩＧＢＴチップ２ｅ、ダイオードチップ３ｅ側との間で、長手方向をベース体１の短縁部と平行にして形成される。スリット１６ｄは、ＩＧＢＴチップ２ｅ、ダイオードチップ３e側とＩＧＢＴチップ２ｆ、ダイオードチップ３ｆ側との間で、長手方向をベース体１の短縁部と平行にして形成される。
The
このように構成された半導体モジュールにおいては、ＩＧＢＴチップ２ｂが発する熱は、ベース体１を介してＩＧＢＴチップ２ａに伝播される。このとき、伝播される熱は、スリット１６ａの外側を経由してＩＧＢＴチップ２ａに到達する。すなわち、スリット１６ａが形成されている箇所では、熱の伝播経路の断面積が小さくなる。このため、ＩＧＢＴチップ２ｂからＩＧＢＴチップ２ａに伝播される熱量は、スリット１６ａが形成されていない場合より減少する。
In the semiconductor module configured as described above, the heat generated by the
同様に、スリット１６ｂにより、ＩＧＢＴチップ２ｂからＩＧＢＴチップ２ｃに伝播される熱量も、スリット１６ｂが形成されていない場合より減少する。また、スリット１６ｃにより、ＩＧＢＴチップ２ｅからＩＧＢＴチップ２ｄに伝播される熱量も、スリット１６ｃが形成されていない場合より減少する。さらに、スリット１６ｄにより、ＩＧＢＴチップ２ｅからＩＧＢＴチップ２ｆに伝播される熱量も、スリット１６ｄが形成されていない場合より減少する。
Similarly, the amount of heat propagated from the
これに対し、ＩＧＢＴチップ２ａが発する熱は、スリット１６ａの外側を経由してＩＧＢＴチップ２ｂに伝播される。さらに、ＩＧＢＴチップ２ｃが発する熱は、スリット１６ｂの外側を経由してＩＧＢＴチップ２ｂに伝播される。すなわち、スリット１６ａ、１６ｂが形成されている箇所では、熱の伝播経路の断面積が小さくなる。このため、ＩＧＢＴチップ２ａ、２ｃの双方からＩＧＢＴチップ２ｂに伝播される熱量は、スリット１６ａ、１６ｂが形成されていない場合より減少する。
On the other hand, the heat generated by the
同様に、スリット１６ｃ、１６ｄにより、ＩＧＢＴチップ２ｄ、２ｆの双方からＩＧＢＴチップ２ｅに伝播される熱量も、スリット１６ｃ、１６ｄが形成されていない場合より減少する。
Similarly, the amount of heat transmitted from both of the
このように、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が隣接したＩＧＢＴチップからの熱の伝播量を減少させている。このため、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が他のＩＧＢＴチップから伝播される熱量による温度上昇を抑制される。その結果、全てのＩＧＢＴチップ２ａ〜２ｆの温度上昇量が均一となる。これにより、全てのＩＧＢＴチップ２ａ〜２ｆの温度が均一となる。
In this way, the amount of heat propagation from the adjacent IGBT chips is reduced in the
以上で説明した実施の形態５によれば、スリット１６ａ〜１６ｄをベース体１に形成するだけで、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。
According to the fifth embodiment described above, the temperature of all the
なお、実施の形態５においては、ＩＧＢＴチップ２ａ〜２ｃの列とＩＧＢＴチップ２ｄ〜２ｆの列が形成されている場合で説明した。しかしながら、ＩＧＢＴチップの総数や列の数を限定する必要はない。すなわち、列をなして配置された複数のＩＧＢＴチップをベース体１の一面に配置させ、隣接したＩＧＢＴチップの間でベース体１にスリットを形成してもよい。この場合も、全てのＩＧＢＴチップの温度を均一にすることができる。
In the fifth embodiment, the case where a row of
実施の形態６．
図８はこの発明の実施の形態６における半導体モジュールの平面図である。なお、実施の形態１と同一又は相当部分には同一符号を付して説明を省略する。
実施の形態１においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が他のＩＧＢＴチップから伝播される熱量による温度上昇を抑制されていた。一方、実施の形態６においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が他のＩＧＢＴチップから伝播される熱量による温度上昇を抑制されるということはない。
FIG. 8 is a plan view of a semiconductor module according to
In the first embodiment, the
ただし、実施の形態６においては、領域１７以外に配置されたＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりも領域１７に配置されたＩＧＢＴチップ２ｂ、２ｅの方が自らの発熱を抑制している。
However, in the sixth embodiment, the
次に、図９及び図１０を用いて、各ＩＧＢＴチップ２ａ〜２ｆの発熱量の設定方法を説明する。
まず、図９を用いて、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆ近傍の回路構成を、ＩＧＢＴチップ２ａを例に挙げて説明する。
図９はこの発明の実施の形態６における半導体モジュールに利用されるＩＧＢＴチップ近傍の回路図の第１例である。
Next, a method for setting the heat generation amount of each of the
First, the circuit configuration in the vicinity of the
FIG. 9 is a first example of a circuit diagram in the vicinity of an IGBT chip used in a semiconductor module according to
図９において、１８は＋端子である。この＋端子１８は、ベース体１に設けられる。１９は−端子である。この−端子１９も、ベース体１上に設けられる。＋端子１８と−端子１９は、各ＩＧＢＴチップ２ａ〜２ｆで共用される電源端子である。この＋端子１８と−端子１９との間に、ＩＧＢＴチップ２ａと１つの抵抗２０とが直列に接続される。具体的には、＋端子１８に抵抗２０の一端が接続される。この抵抗２０の他端にＩＧＢＴチップ２ａのコレクタ端が接続される。このＩＧＢＴチップ２ａのエミッタ端に−端子１９が接続される。
In FIG. 9, 18 is a + terminal. The +
次に、図１０を用いて、ＩＧＢＴチップ２ｂ、２ｅ近傍の回路構成を、ＩＧＢＴチップ２ｂを例に挙げて説明する。
図１０はこの発明の実施の形態６における半導体モジュールに利用されるＩＧＢＴチップ近傍の回路図の第２例である。
Next, a circuit configuration in the vicinity of the
10 is a second example of a circuit diagram in the vicinity of an IGBT chip used in a semiconductor module according to
図１０においては、＋端子１８と−端子１９との間に、ＩＧＢＴチップ２ｂと２つの抵抗２０とが直列に接続される。具体的には、＋端子１８に抵抗２０の一方の一端が接続される。この抵抗２０の一方の他端に抵抗２０の他方の一端が接続される。この抵抗２０の他方の他端にＩＧＢＴチップ２ｂのコレクタ端が接続される。このＩＧＢＴチップ２ｂのエミッタ端に−端子１９が接続される。
In FIG. 10, the
このように、ＩＧＢＴチップ２ｂ、２ｅは、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりも抵抗２０が１つ多く接続されている。つまり、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆの各々に接続された１つの抵抗２０の抵抗値よりもＩＧＢＴチップ２ｂ、２ｅの各々に接続された２つの抵抗２０の合成抵抗値の方が大きくなる。
As described above, the
このため、＋端子１８と−端子１９との間に電圧が供給された場合、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆに流れる電流の値よりもＩＧＢＴチップ２ｂ、２ｅに流れる電流の値の方が小さくなる。従って、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が自らの発熱量を小さくする。
For this reason, when a voltage is supplied between the +
次に、半導体モジュールに通電したときの各ＩＧＢＴチップ２ａ〜２ｆの温度について説明する。
本実施の形態においても、実施の形態１と同様に、他の半導体チップから伝播される熱量の合計値が最も大きいＩＧＢＴチップは、ＩＧＢＴチップ２ｂ、２ｅである。
Next, the temperature of each
Also in the present embodiment, as in the first embodiment, the IGBT chips having the largest total amount of heat propagated from other semiconductor chips are the
しかしながら、本実施の形態においては、ＩＧＢＴチップ２ａ、２ｃ、２ｄ、２ｆよりもＩＧＢＴチップ２ｂ、２ｅの方が自らの発熱量を小さくしている。その結果、全てのＩＧＢＴチップ２ａ〜２ｆにおいて、自らの発熱と他のＩＧＢＴチップから伝播される熱による温度上昇量が均一となる。これにより、全てのＩＧＢＴチップ２ａ〜２ｆの温度が均一となる。
However, in the present embodiment, the
以上で説明した実施の形態６によれば、ＩＧＢＴチップ２ａ〜２ｆの配置を考慮して、ＩＧＢＴチップ２ａ〜２ｆの抵抗２０を選定するだけで、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。
According to the sixth embodiment described above, the temperature of all the
なお、実施の形態６においては、ＩＧＢＴチップ２ａ〜２ｃの列とＩＧＢＴチップ２ｄ〜２ｆの列が形成されている場合で説明した。しかしながら、ＩＧＢＴチップの総数や列の数を限定する必要はない。すなわち、他のＩＧＢＴチップとの距離の合計値が小さいＩＧＢＴチップに接続された抵抗ほど、抵抗値を大きくしてもよい。この場合も、全てのＩＧＢＴチップの温度を均一にすることができる。
In the sixth embodiment, the case where a row of
実施の形態７．
図１１はこの発明の実施の形態７における半導体モジュールの平面図である。なお、実施の形態１と同一又は相当部分には同一符号を付して説明を省略する。
実施の形態１では、ＩＧＢＴチップ２ａ〜２ｃやＩＧＢＴチップ２ｄ〜２ｆは、列をなして配置されていた。一方、実施の形態７では、ＩＧＢＴチップ２ａ〜２ｆは、同心円状に均等間隔に配置される。そして、実施の形態７では、ベース体２１は、水平投影面上で環状に形成される。この環状の一面に、ＩＧＢＴチップ２ａ〜２ｆが配置される。また、ダイオードチップ３ａ〜３ｆは、ＩＧＢＴチップ２ａ〜２ｆに近接してＩＧＢＴチップ２ａ〜２ｆと同心円状に均等間隔でベース体２１の一面に配置される。
Embodiment 7 FIG.
FIG. 11 is a plan view of a semiconductor module according to Embodiment 7 of the present invention. In addition, the same code | symbol is attached | subjected to
In the first embodiment, the
次に、半導体モジュールに通電したときの各ＩＧＢＴチップ２ａ〜２ｆの温度について説明する。
本実施の形態においては、全てのＩＧＢＴチップ２ａ〜２ｆは、ベース体２１中心に対して同心円状に均等間隔で配置される。このため、全てのＩＧＢＴチップ２ａ〜２ｆに対し、他のＩＧＢＴチップから伝播される熱量の総伝播経路は同等となる。
Next, the temperature of each
In the present embodiment, all the
従って、全てのＩＧＢＴチップ２ａ〜２ｆは、他のＩＧＢＴチップから伝播される熱量の合計値は同じとなる。その結果、全てのＩＧＢＴチップ２ａ〜２ｆの温度上昇量が均一となる。これにより、全てのＩＧＢＴチップ２ａ〜２ｆの温度が均一となる。
Therefore, all the
以上で説明した実施の形態７によれば、ＩＧＢＴチップ２ａ〜２ｆの配置を考慮するだけで、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。
According to the seventh embodiment described above, the temperature of all the
なお、実施の形態７においては、６個のＩＧＢＴチップ２ａ〜２ｆを同心円状に均等間隔で配置した。しかしながら、ＩＧＢＴチップの総数を限定する必要はない。すなわち、複数のＩＧＢＴチップを同心円状に均等間隔で配置してもよい。この場合も、全てのＩＧＢＴチップの温度の均一にすることができる。
In the seventh embodiment, six
実施の形態８．
図１２はこの発明の実施の形態８における半導体モジュールの平面図である。なお、実施の形態７と同一又は相当部分には同一符号を付して説明を省略する。
実施の形態７のベース体２１は、水平投影面上で環状になるように形成されていた。一方、実施の形態８のベース体２２は、水平投影面上で六角形となるように形成されている。そして、ＩＧＢＴチップ２ａ〜２ｆは、ベース体２２の一面の各縁部近傍でベース体２２中心に対して同心円状に均等間隔で配置される。さらに、ダイオードチップ３ａ〜３ｆは、ＩＧＢＴチップ２ａ〜２ｆのベース体２２中心側に近接してベース体２２中心に対して同心円状に均等間隔でベース体２２の一面に配置される。
FIG. 12 is a plan view of a semiconductor module according to
The
本実施の形態においても、実施の形態７と同様に、全てのＩＧＢＴチップ２ａ〜２ｆは、ベース体２２中心に対して同心円状に均等間隔で配置される。このため、全てのＩＧＢＴチップ２ａ〜２ｆに対し、他のＩＧＢＴチップから伝播される熱量の総伝播経路は同等となる。
Also in the present embodiment, as in the seventh embodiment, all the
従って、全てのＩＧＢＴチップ２ａ〜２ｆは、他のＩＧＢＴチップから伝播される熱量の合計値は同じとなる。その結果、全てのＩＧＢＴチップ２ａ〜２ｆの温度上昇量が均一となる。これにより、全てのＩＧＢＴチップ２ａ〜２ｆの温度が均一となる。
Therefore, all the
以上で説明した実施の形態８によれば、実施の形態７と同様に、ＩＧＢＴチップ２ａ〜２ｆの配置を考慮するだけで、全てのＩＧＢＴチップ２ａ〜２ｆの温度を均一にすることができる。また、ベース体２２の平行な外縁部をベース体２２中心側に押さえ込むだけで、ベース体２２の回転を防止することができる。
According to the eighth embodiment described above, similarly to the seventh embodiment, the temperature of all the
なお、実施の形態８においては、６個のＩＧＢＴチップ２ａ〜２ｆを同心円状に均等間隔で配置した。しかしながら、ＩＧＢＴチップの総数を限定する必要はない。すなわち、ＩＧＢＴチップの数に応じた数の外縁部を有する多角形状のベース体を形成し、ベース体の各外縁部近傍の一面に複数のＩＧＢＴチップの各々を同心円状に均等間隔で配置してもよい。この場合も、全てのＩＧＢＴチップの温度を均一にすることができる。
In the eighth embodiment, six
また、実施の形態１〜実施の形態８においては、ＩＧＢＴチップ間の熱干渉のみを考慮して、ＩＧＢＴチップの温度の均一化を図った。しかしながら、ＩＧＢＴチップ２ａ等の発熱とともにダイオードチップ３ａ等の発熱も考慮して、ＩＧＢＴチップの温度の均一化を図ってもよい。
Further, in the first to eighth embodiments, the temperature of the IGBT chip is made uniform considering only the thermal interference between the IGBT chips. However, the temperature of the IGBT chip may be made uniform in consideration of the heat generated by the
さらに、温度の均一化を図るチップをＩＧＢＴチップに限定する必要はない。例えば、温度上昇により性能劣化する半導体チップに対して、全ての半導体チップの温度の均一化を図ってもよい。この場合、実施の形態１〜８のＩＧＢＴチップ２ａ等に変えて、温度の均一化を図る半導体チップを配置すればよい。これにより、半導体チップの故障を抑制することができる。その結果、半導体チップは長期にわたり十分な性能を発揮することができる。
Furthermore, it is not necessary to limit the chip for achieving uniform temperature to the IGBT chip. For example, the temperature of all the semiconductor chips may be made uniform with respect to the semiconductor chip whose performance deteriorates due to the temperature rise. In this case, instead of the
１ ベース体
２ａ〜２ｆ ＩＧＢＴチップ
３ａ〜３ｆ ダイオードチップ
４ 冷却装置
５ 入口
６ 出口
７ 第１冷却層
８ 第２冷却層
９ 冷却装置
１０ 第１冷却層
１１ 第２冷却層
１２ 冷却装置
１３ 段差
１４ａ、１４ｂ ＩＧＢＴチップ
１５ａ、１５ｂ ダイオードチップ
１６ａ〜１６ｄ スリット
１７ 領域
１８ ＋端子
１９ −端子
２０ 抵抗
２１ ベース体
２２ ベース体
DESCRIPTION OF
Claims (12)
を備え、
前記複数の半導体チップは、他の半導体チップとの距離の合計値が小さい半導体チップほど、他の半導体チップから伝播される熱量による温度上昇の抑制量が大きいことを特徴とする半導体モジュール。 A plurality of semiconductor chips arranged in rows,
With
The semiconductor module, wherein the semiconductor chip has a smaller amount of temperature rise due to the amount of heat propagated from the other semiconductor chip as the semiconductor chip having a smaller total distance from the other semiconductor chip.
前記ベース体の他面側に配置され、前記他の半導体チップとの距離の合計値が小さい半導体チップほど、強力に冷却する冷却装置と、
を備えたことを特徴とする請求項１記載の半導体モジュール。 A base body in which the plurality of semiconductor chips are arranged on one surface;
A cooling device that is disposed on the other surface side of the base body and cools more powerfully as the semiconductor chip has a smaller total distance from the other semiconductor chip,
The semiconductor module according to claim 1, further comprising:
前記ベース体の他面側に配置され、前記ベース体を均一に冷却する第１冷却層と、
前記第１冷却層の前記ベース体とは反対側に配置され、前記他の半導体チップとの距離の合計値が小さい半導体チップほど、強力に冷却する第２冷却層と、
を備えたことを特徴とする請求項２記載の半導体モジュール。 The cooling device is
A first cooling layer disposed on the other surface side of the base body to uniformly cool the base body;
A second cooling layer which is disposed on the opposite side of the first cooling layer from the base body and cools more strongly as the semiconductor chip has a smaller total distance from the other semiconductor chip;
The semiconductor module according to claim 2, further comprising:
前記第２冷却層は、前記３個の半導体チップのうちの両側の半導体チップへの近接を避けた状態で中央の半導体チップに近接して配置されたことを特徴とする請求項３記載の半導体モジュール。 The plurality of semiconductor chips, three semiconductor chips are arranged in a row,
4. The semiconductor according to claim 3, wherein the second cooling layer is disposed in proximity to a central semiconductor chip in a state avoiding proximity to semiconductor chips on both sides of the three semiconductor chips. module.
前記第２冷却層は、前記２列の一方の中央に配置された半導体チップ近傍と前記２列の他方の中央に配置された半導体チップ近傍との間を行き来するように蛇行して形成され、内部を流れる冷媒で前記２列の一方の中央に配置された半導体チップと前記２列の他方の中央に配置された半導体チップとを冷却することを特徴とする請求項４記載の半導体モジュール。 In the plurality of semiconductor chips, two rows of the three semiconductor chips are formed,
The second cooling layer is formed by meandering so as to go back and forth between the vicinity of the semiconductor chip arranged at the center of one of the two rows and the vicinity of the semiconductor chip arranged at the other center of the two rows, The semiconductor module according to claim 4, wherein the semiconductor chip disposed at the center of one of the two rows and the semiconductor chip disposed at the center of the other of the two rows are cooled by a refrigerant flowing inside.
前記ベース体は、前記複数の半導体チップの各々と前記冷却装置との距離に応じて形成された段差の底面に前記複数の半導体チップを配置させたことを特徴とする請求項２記載の半導体モジュール。 The plurality of semiconductor chips are arranged closer to the cooling device as a semiconductor chip having a smaller total distance from the other semiconductor chips,
3. The semiconductor module according to claim 2, wherein the base body has the plurality of semiconductor chips arranged on a bottom surface of a step formed according to a distance between each of the plurality of semiconductor chips and the cooling device. .
を備えたことを特徴とする請求項１記載の半導体モジュール。 A base body in which the plurality of semiconductor chips are arranged on one surface, and a slit is formed between adjacent semiconductor chips;
The semiconductor module according to claim 1, further comprising:
前記複数の半導体チップに電圧を供給する電源端子と、
前記電源端子間で前記複数の半導体チップの各々に直列に接続された複数の抵抗と、
を備え、
前記複数の抵抗は、他の半導体チップとの距離の合計値が小さい半導体チップに接続された抵抗ほど、抵抗値が大きいことを特徴とする半導体モジュール。 A plurality of semiconductor chips arranged in rows;
A power supply terminal for supplying a voltage to the plurality of semiconductor chips;
A plurality of resistors connected in series to each of the plurality of semiconductor chips between the power supply terminals;
With
The semiconductor module characterized in that the plurality of resistors have larger resistance values as the resistors are connected to a semiconductor chip having a smaller total distance from other semiconductor chips.
環状に形成され、環状の一面に前記複数の半導体チップを配置させたベース体と、
を備えたことを特徴とする半導体モジュール。 A plurality of semiconductor chips arranged concentrically at equal intervals;
A base body that is formed in a ring shape and has the plurality of semiconductor chips arranged on one ring surface;
A semiconductor module comprising:
前記複数の半導体チップの数に応じた数の外縁部を有するように多角形状に形成され、各外縁部近傍の一面に前記複数の半導体チップの各々を配置させたベース体と、
を備えたことを特徴とする半導体モジュール。 A plurality of semiconductor chips arranged concentrically at equal intervals;
A base body which is formed in a polygonal shape so as to have a number of outer edge portions corresponding to the number of the plurality of semiconductor chips, and each of the plurality of semiconductor chips is arranged on one surface in the vicinity of each outer edge portion;
A semiconductor module comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010115634A JP5353815B2 (en) | 2010-05-19 | 2010-05-19 | Semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010115634A JP5353815B2 (en) | 2010-05-19 | 2010-05-19 | Semiconductor module |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013176259A Division JP5633612B2 (en) | 2013-08-28 | 2013-08-28 | Semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011243808A true JP2011243808A (en) | 2011-12-01 |
| JP5353815B2 JP5353815B2 (en) | 2013-11-27 |
Family
ID=45410155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010115634A Active JP5353815B2 (en) | 2010-05-19 | 2010-05-19 | Semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5353815B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552037A (en) * | 2015-12-18 | 2016-05-04 | 国网智能电网研究院 | Novel crimping type IGBT module |
| WO2016158034A1 (en) * | 2015-03-30 | 2016-10-06 | ウシオ電機株式会社 | Light source device |
| JP6352555B1 (en) * | 2017-06-19 | 2018-07-04 | 新電元工業株式会社 | Semiconductor device |
| JP6352556B1 (en) * | 2017-06-19 | 2018-07-04 | 新電元工業株式会社 | Semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231071A (en) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | Semiconductor module |
| JPH08181396A (en) * | 1994-12-27 | 1996-07-12 | Mitsubishi Electric Corp | Electronic circuit module |
| WO2000057471A1 (en) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Heat pipe cooling device and power converting device |
| JP2001332679A (en) * | 2000-05-25 | 2001-11-30 | Mitsubishi Electric Corp | Power module |
-
2010
- 2010-05-19 JP JP2010115634A patent/JP5353815B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231071A (en) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | Semiconductor module |
| JPH08181396A (en) * | 1994-12-27 | 1996-07-12 | Mitsubishi Electric Corp | Electronic circuit module |
| WO2000057471A1 (en) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Heat pipe cooling device and power converting device |
| JP2001332679A (en) * | 2000-05-25 | 2001-11-30 | Mitsubishi Electric Corp | Power module |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016158034A1 (en) * | 2015-03-30 | 2016-10-06 | ウシオ電機株式会社 | Light source device |
| JP6008218B1 (en) * | 2015-03-30 | 2016-10-19 | ウシオ電機株式会社 | Light source device |
| JP2016189440A (en) * | 2015-03-30 | 2016-11-04 | ウシオ電機株式会社 | Light source device |
| US9989237B2 (en) | 2015-03-30 | 2018-06-05 | Ushio Denki Kabushiki Kaisha | Light source device |
| CN105552037A (en) * | 2015-12-18 | 2016-05-04 | 国网智能电网研究院 | Novel crimping type IGBT module |
| CN105552037B (en) * | 2015-12-18 | 2020-04-24 | 国网智能电网研究院 | Crimping formula IGBT module |
| JP6352556B1 (en) * | 2017-06-19 | 2018-07-04 | 新電元工業株式会社 | Semiconductor device |
| WO2018235135A1 (en) * | 2017-06-19 | 2018-12-27 | 新電元工業株式会社 | Semiconductor device |
| WO2018235137A1 (en) * | 2017-06-19 | 2018-12-27 | 新電元工業株式会社 | Semiconductor device |
| US10199486B2 (en) | 2017-06-19 | 2019-02-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| KR101950131B1 (en) * | 2017-06-19 | 2019-02-19 | 신덴겐코교 가부시키가이샤 | Semiconductor device |
| US10243477B2 (en) | 2017-06-19 | 2019-03-26 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device having a bypass capacitor |
| KR20190087686A (en) * | 2017-06-19 | 2019-07-25 | 신덴겐코교 가부시키가이샤 | Semiconductor device |
| KR102009590B1 (en) | 2017-06-19 | 2019-08-09 | 신덴겐코교 가부시키가이샤 | Semiconductor devices |
| JP6352555B1 (en) * | 2017-06-19 | 2018-07-04 | 新電元工業株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5353815B2 (en) | 2013-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104425408B (en) | Cooling system for 3D IC | |
| JP5174085B2 (en) | Semiconductor device | |
| CN107863380B (en) | Semiconductor device with a plurality of transistors | |
| JP2008294069A (en) | Semiconductor module and inverter | |
| JP6391845B2 (en) | Semiconductor device and semiconductor module including the same | |
| JP2010004003A (en) | Power semiconductor device | |
| JP2016167539A (en) | Semiconductor device | |
| US9515066B2 (en) | Semiconductor device having an insulated gate bipolar transistor arrangement and a method for forming such a semiconductor device | |
| JP2011003728A (en) | Semiconductor device | |
| JP2016111239A (en) | Semiconductor device | |
| JP5353815B2 (en) | Semiconductor module | |
| JP2009188178A (en) | Semiconductor device | |
| JP2013115223A (en) | Semiconductor device | |
| JP2004363327A (en) | Semiconductor device | |
| JP5078290B2 (en) | Power semiconductor module | |
| JP5633612B2 (en) | Semiconductor module | |
| JP6717432B2 (en) | Semiconductor device | |
| JP6874443B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP2010258233A (en) | Semiconductor device | |
| JP5577628B2 (en) | Semiconductor device | |
| JP6161948B2 (en) | Power semiconductor module | |
| JP2011211017A (en) | Semiconductor module and semiconductor device including the same | |
| JP6391533B2 (en) | Semiconductor device | |
| JP7215210B2 (en) | semiconductor equipment | |
| JP5741666B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5353815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |