JP2011243142A - 通信制御装置、データ通信方法及びプログラム - Google Patents
通信制御装置、データ通信方法及びプログラム Download PDFInfo
- Publication number
- JP2011243142A JP2011243142A JP2010117160A JP2010117160A JP2011243142A JP 2011243142 A JP2011243142 A JP 2011243142A JP 2010117160 A JP2010117160 A JP 2010117160A JP 2010117160 A JP2010117160 A JP 2010117160A JP 2011243142 A JP2011243142 A JP 2011243142A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- unit
- shared
- shared buffer
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/38—Universal adapter
- G06F2213/3812—USB port controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】複数のエンドポイントそれぞれに、1パケット分の専用バッファおよびエンドポイントで共用される共用バッファを備え、バースト転送における最初のパケットは専用バッファに確保し、その間に共用バッファの確保を行う。このように、転送状況に応じて専用バッファ及び共用バッファを制御する。
【選択図】図1
Description
続いて、本発明の一実施形態の構成を詳細に説明し、次に、各構成要素の動作及び構成要素間の連携について詳細に説明する。図4は、本発明の実施形態に係るUSBデバイスコントローラの一構成例である。
専用バッファ容量=最大バースト長×パケットサイズ×エンドポイント数
=4×1024×2
=8192バイト
共用バッファは次式で計算されるサイズが必要となる。
共用バッファ容量=最大バースト長×パケットサイズ
=4×1024
=4096バイト
これらを合計すると、12288バイトのバッファサイズを必要とする。
専用バッファ容量=パケットサイズ×エンドポイント数
=1024×2
=2048バイト
共用バッファは次式で計算されるサイズが必要となる。
共用バッファ容量=最大バースト長×パケットサイズ×共用バッファ領域数
=4×1024×2
=8192バイト
これらを合計すると、10240バイトのバッファサイズを必要とする。
10 USBエンドポイントコントローラ部
20 USBインタフェース部(PHY)
30 外部バスインタフェース部
101、102 受信コントローラ部
103、104 受信用エンドポイント専用バッファ
105 エンドポイント共用バッファ
106 バッファ選択部
107 バッファアクセス生成部
1011、1021 受信用PHY側制御部
1012、1022 受信用CPU側制御部
1013、1023 受信用バッファインタフェース部
1014、1024 受信用バッファ管理部
1034 バッファ選択信号
1051、1052 エンドポイント共用バッファ領域
1101、1201 共用バッファ確保要求信号
1111、1211 共用バッファ確保受付信号
1121、1221 共用バッファ開放要求信号
1131、1231 バッファエンプティ信号
1141、1241 バッファライト要求信号
1151、1251 バッファリード要求信号
1161、1261 データ信号
1171、1271 アドレス信号
1181、1281 バッファ領域選択信号
Claims (15)
- 複数のパケットを1つのバーストとして連続して転送するバースト転送モードにてデータを受信可能な受信コントローラ部を複数有し、
少なくとも1パケット分の容量を有し、前記受信コントローラ部に対応付けられた複数の専用バッファ部と、
少なくとも前記バースト転送モードにおいて連続して転送されるパケット数分の容量を有し、複数の前記受信コントローラ部によって共用される複数の共用バッファ部と、を備え、
前記バースト転送モードが開始された場合、前記専用バッファ部に先頭パケットをバッファし、後続するパケットを前記共用バッファ部にバッファする通信制御装置。 - 前記バースト転送モードにおいて、前記共用バッファ部に生じる少なくとも1パケット分の空き領域に、後続するバースト転送の先頭パケットをバッファするとともに、別の前記共用バッファ部を確保し、後続するパケットのバッファを継続する請求項1の通信制御装置。
- さらに、パケットのバッファ先を選択して、前記複数の受信コントローラ部に対し通知するバッファ選択部を備える、請求項1又は2の通信制御装置。
- 前記バッファ選択部は、前記共用バッファ部を識別するためのフィールドと、前記共用バッファ部を使用中の前記受信コントローラ部を識別するためのフィールドと、前記共用バッファ部が確保された順序を示すフィールドと、
を有するテーブルによって、前記共用バッファ部を管理する請求項3の通信制御装置。 - 前記バッファ選択部は、前記受信コントローラ部からの前記共用バッファ部の確保の要求に対して、前記共有バッファ部のうち空いている共有バッファ部を確保して応答する、請求項3又は4の通信制御装置。
- 前記受信コントローラ部は、前記共用バッファ部の確保が出来ない場合に限りフローコントロールを開始する請求項1から5いずれか一に記載の通信制御装置。
- USB3.0規格のバースト転送モードでパケットを受信する請求項1から6いずれか一に記載の通信制御装置。
- 複数のパケットを1つのバーストとして連続して転送するバースト転送モードにてデータを受信可能な受信コントローラ部を複数有し、
少なくとも1パケット分の容量を有し、前記受信コントローラ部に対応付けられた複数の専用バッファ部と、
少なくとも前記バースト転送モードにおいて連続して転送されるパケット数分の容量を有し、前記複数の受信コントローラ部によって共用される複数の共用バッファ部と、
を備える通信制御装置におけるデータ通信方法であって、
前記バースト転送モードが開始された場合、前記専用バッファ部に先頭パケットをバッファする工程と、後続するパケットを前記共用バッファ部にバッファする工程と、
を含むことを特徴とするデータ通信方法。 - 請求項8のデータ通信方法において、
前記バースト転送モードにおいて、前記共用バッファ部に生じる少なくとも1パケット分の空き領域に、後続するバースト転送の先頭パケットをバッファする工程と、
別の前記共用バッファ部を確保し、後続するパケットのバッファを継続する工程と、
を含むデータ通信方法。 - 前記共有バッファ部にバッファする工程は、
前記共用バッファ部を識別するためのフィールドと、前記共用バッファ部を使用中の前記受信コントローラ部を識別するためのフィールドと、前記共用バッファ部が確保された順序を示すフィールドと、
を有するテーブルによって、前記共用バッファ部を管理する請求項8又は9のデータ通信方法。 - USB3.0規格のバースト転送モードでパケットを受信する請求項8から10いずれか一に記載のデータ通信方法。
- 複数のパケットを1つのバーストとして連続して転送するバースト転送モードにてデータを受信可能な受信コントローラ部を複数有し、
少なくとも1パケット分の容量を有し、前記受信コントローラ部に対応付けられた複数の専用バッファ部と、
少なくとも前記バースト転送モードにおいて連続して転送されるパケット数分の容量を有し、前記複数の受信コントローラ部によって共用される複数の共用バッファ部と、
を備える通信制御装置を構成するコンピュータに実行させるプログラムであって、
前記バースト転送モードが開始された場合、前記専用バッファ部に先頭パケットをバッファする処理と、後続するパケットを前記共用バッファ部にバッファする処理と、
を実行することを特徴とするプログラム。 - 請求項12のプログラムにおいて、
前記バースト転送モードにおいて、前記共用バッファ部に生じる少なくとも1パケット分の空き領域に、後続するバースト転送の先頭パケットをバッファする処理と、
別の共用バッファ部を確保し、後続するパケットのバッファを継続する処理と、
を含むプログラム。 - 前記共有バッファ部にバッファする処理は、
前記共用バッファ部を識別するためのフィールドと、前記共用バッファ部を使用中の前記受信コントローラ部を識別するためのフィールドと、前記共用バッファ部が確保された順序を示すフィールドと、
を有するテーブルによって、前記共用バッファ部を管理する請求項12又は13のプログラム。 - USB3.0規格のバースト転送モードでパケットを受信する請求項12から14いずれか一に記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117160A JP5551512B2 (ja) | 2010-05-21 | 2010-05-21 | 通信制御装置、データ通信方法及びプログラム |
US13/105,427 US8635386B2 (en) | 2010-05-21 | 2011-05-11 | Communication control device, data communication method and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117160A JP5551512B2 (ja) | 2010-05-21 | 2010-05-21 | 通信制御装置、データ通信方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011243142A true JP2011243142A (ja) | 2011-12-01 |
JP5551512B2 JP5551512B2 (ja) | 2014-07-16 |
Family
ID=44973418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010117160A Expired - Fee Related JP5551512B2 (ja) | 2010-05-21 | 2010-05-21 | 通信制御装置、データ通信方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8635386B2 (ja) |
JP (1) | JP5551512B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019064213A (ja) * | 2017-10-04 | 2019-04-25 | セイコーエプソン株式会社 | 電子機器、及び、制御方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140129742A1 (en) * | 2012-11-08 | 2014-05-08 | Nvidia Corporation | Nak moderation in usb2/usb1.1 buses |
US8938561B2 (en) * | 2013-01-10 | 2015-01-20 | Skymedi Corporation | Time-sharing buffer access system |
US8989011B2 (en) * | 2013-03-14 | 2015-03-24 | Mellanox Technologies Ltd. | Communication over multiple virtual lanes using a shared buffer |
US9325641B2 (en) | 2014-03-13 | 2016-04-26 | Mellanox Technologies Ltd. | Buffering schemes for communication over long haul links |
US9584429B2 (en) | 2014-07-21 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based flow control for long-haul links |
CN108563595B (zh) * | 2018-04-17 | 2020-09-25 | 上海固高欧辰智能科技有限公司 | 一种远距离传输usb数据的系统及方法 |
US10951549B2 (en) | 2019-03-07 | 2021-03-16 | Mellanox Technologies Tlv Ltd. | Reusing switch ports for external buffer network |
CN111930648B (zh) * | 2020-08-07 | 2023-01-10 | 山东云海国创云计算装备产业创新中心有限公司 | 一种缓存配置方法、装置及电子设备和存储介质 |
US11558316B2 (en) | 2021-02-15 | 2023-01-17 | Mellanox Technologies, Ltd. | Zero-copy buffering of traffic of long-haul links |
US11973696B2 (en) | 2022-01-31 | 2024-04-30 | Mellanox Technologies, Ltd. | Allocation of shared reserve memory to queues in a network device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306482A (ja) * | 2000-04-18 | 2001-11-02 | Hitachi Ltd | 入出力制御方法および装置 |
JP2002009849A (ja) * | 2000-06-21 | 2002-01-11 | Nec Microsystems Ltd | Usb転送制御方法およびusbコントローラ |
JP2003316731A (ja) * | 2002-04-19 | 2003-11-07 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
US20060195625A1 (en) * | 2005-02-28 | 2006-08-31 | Advanced Micro Devices, Inc. | Unified USB OTG controller |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5958027A (en) * | 1997-08-05 | 1999-09-28 | Advanced Micro Devices, Inc. | Method and system for optimizing the flow of isochronous data and clock rate information |
US6393493B1 (en) * | 1998-04-20 | 2002-05-21 | National Instruments Corporation | System and method for optimizing serial USB device reads using virtual FIFO techniques |
US7035948B1 (en) * | 2001-03-19 | 2006-04-25 | Transdimension, Inc. | System and method for USB controllers |
TWI297439B (en) * | 2006-01-20 | 2008-06-01 | Via Tech Inc | Method for exchanging data with an usb device |
JP5209535B2 (ja) * | 2009-02-24 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | Usbホストコントローラ及びusbホストコントローラの制御方法 |
-
2010
- 2010-05-21 JP JP2010117160A patent/JP5551512B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-11 US US13/105,427 patent/US8635386B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001306482A (ja) * | 2000-04-18 | 2001-11-02 | Hitachi Ltd | 入出力制御方法および装置 |
JP2002009849A (ja) * | 2000-06-21 | 2002-01-11 | Nec Microsystems Ltd | Usb転送制御方法およびusbコントローラ |
JP2003316731A (ja) * | 2002-04-19 | 2003-11-07 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
US20060195625A1 (en) * | 2005-02-28 | 2006-08-31 | Advanced Micro Devices, Inc. | Unified USB OTG controller |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019064213A (ja) * | 2017-10-04 | 2019-04-25 | セイコーエプソン株式会社 | 電子機器、及び、制御方法 |
JP7006106B2 (ja) | 2017-10-04 | 2022-01-24 | セイコーエプソン株式会社 | 電子機器、及び、制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110289243A1 (en) | 2011-11-24 |
US8635386B2 (en) | 2014-01-21 |
JP5551512B2 (ja) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5551512B2 (ja) | 通信制御装置、データ通信方法及びプログラム | |
US10120586B1 (en) | Memory transaction with reduced latency | |
US9459798B2 (en) | Data processing system and data processing method | |
KR101077900B1 (ko) | 네트워크 효율성을 고려한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 및 그에 의해 통신하는 인터페이스 장치 | |
US9734085B2 (en) | DMA transmission method and system thereof | |
JP4908017B2 (ja) | Dmaデータ転送装置及びdmaデータ転送方法 | |
JP5349515B2 (ja) | バッファ管理装置、バッファ管理方法及び記憶装置 | |
JP5527512B2 (ja) | バスプロトコル変換装置及びバスプロトコル変換方法 | |
EP1389760A2 (en) | Data transfer control system, program and data transfer control method | |
US8924606B2 (en) | Storage system and data transfer control method | |
CN113032293A (zh) | 缓存管理器及控制部件 | |
WO2021135574A1 (zh) | 数据存储方法、装置及终端设备 | |
KR20180030985A (ko) | Usb 2.0 대역폭 예약을 위한 방법 및 시스템 | |
US20060095637A1 (en) | Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method | |
JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
CN113485643B (zh) | 用于数据存取的方法及数据写入的控制器 | |
CN112817899B (zh) | 基于pcie的数据传输方法、装置、存储介质和电子设备 | |
US8756356B2 (en) | Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size | |
US20090138673A1 (en) | Internal memory mapped external memory interface | |
KR101197294B1 (ko) | QoS 및 전송 효율 개선을 위한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 | |
JP2004349836A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US20050027906A1 (en) | System and method for adaptive buffer allocation in a memory device interface | |
CN111930648A (zh) | 一种缓存配置方法、装置及电子设备和存储介质 | |
JP2007018195A (ja) | 情報処理方法および情報処理装置 | |
CN113031849A (zh) | 直接内存存取单元及控制部件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5551512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |