JP2001306482A

JP2001306482A - 入出力制御方法および装置

Info

Publication number: JP2001306482A
Application number: JP2000115994A
Authority: JP
Inventors: Masato Matsumoto; 真人松本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-04-18
Filing date: 2000-04-18
Publication date: 2001-11-02

Abstract

(57)【要約】【課題】受信バッファの使用効率を向上し、小容量の
受信バッファでも好適にデータ転送を行えるようにす
る。【解決手段】各入出力装置とのファイバ・チャネル−
クラス４による接続状態がDormant状態かLive状態かを
管理し、Dormant状態の入出力装置ごとに、Dormant状態
からLive状態へ遷移するのに必要なパラメータを格納で
きる程度の小容量を動的に割り当て、残りの領域をLive
状態の入出力装置からのデータを格納する領域として割
り当てる。【効果】受信バッファを小容量化できることから、内
部メモリを使用でき、大容量の外付けメモリを必要とし
ない。よって、部品点数を減らすことが出来ると共にチ
ップ面積を小さくすることが出来る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入出力制御方法お
よび装置に関し、さらに詳しくは、受信バッファの使用
効率を向上し、小容量の受信バッファでも好適にデータ
転送を行うことが出来るようにした入出力制御方法およ
び装置に関する。

【０００２】

【従来の技術】複数の入出力装置と同時かつ並列にデー
タ転送を行う従来技術として、ＡＮＳＩスタンダードの
ファイバ・チャネル−クラス２がある。

【０００３】ファイバ・チャネル−クラス２は、データ
転送の単位であるフレーム毎にコネクションが確立／終
了する２つのＮポート（ノードのポート）間のデータ転
送を行うサービスである。なお、ファイバ・チャネルに
おいて、ホストコンピュータや磁気ディスク装置等をノ
ードと呼ぶ。

【０００４】ファイバ・チャネル−クラス２におけるフ
ロー制御には、Ｎポート間においてフレーム転送を調整
するためのエンド・ツ・エンド（end to end）・フロー
制御と、隣接するノード間のフレーム転送の調整をする
ためのバッファ・ツ・バッファ（buffer to buffer）・
フロー制御の２種類がある。

【０００５】エンド・ツ・エンド・フロー制御は、通信
するＮポート間で行い、途中にあるファブリックは関与
しない。また、Ｎポート間の接続距離に応じて最大転送
速度を達成できるように、予めエンド・ツ・エンドで送
信可能なフレーム数を示すＥＥクレジットの値を調整す
る。送信側Ｎポートは、ＥＥクレジットが「０」より大
きく且つ送信したデータフレーム数を示すＥＥクレジッ
ト＿ＣＮＴがＥＥクレジットよりも小さいときのみデー
タフレームを送信できる。また、送信側Ｎポートは、デ
ータフレームを送信するごとにＥＥクレジット＿ＣＮＴ
を「１」づつ加算し、受信側ＮポートからＡＣＫフレー
ムを受信すると、ＥＥクレジット＿ＣＮＴを「１」ずつ
減算する。ここで、ＡＣＫフレームとは、受信側Ｎポー
トが受信したデータフレームに対する処理が終了したこ
とを送信側Ｎポートに通知するフレームである。

【０００６】バッファ・ツ・バッファ・フロー制御は、
Ｒ−ＲＤＹプリミティブシグナルを利用する。各ノード
は、隣接するノードの受信バッファの数を意味するＢＢ
クレジットを保持する。このＢＢクレジットは、Ｒ−Ｒ
ＤＹプリミティブシグナルが返る前に送信してよいフレ
ーム数を示す。すなわち、送信側ノードは、送信したデ
ータフレーム数を示すＢＢクレジット＿ＣＮＴがＢＢク
レジットより小さいときのみデータフレームを送信でき
る。また、送信側ノードは、データフレームを送信する
ごとにＢＢクレジット＿ＣＮＴを「１」ずつ加算し、Ｒ
−ＲＤＹプリミティブシグナルを受信するごとにＢＢク
レジット＿ＣＮＴを「１」ずつ減算する。

【０００７】上記ファイバ・チャネル−クラス２の他
に、複数の入出力装置と同時かつ並列にデータ転送を行
う従来技術として、ファイバ・チャネル−クラス４があ
る。

【０００８】ファイバ・チャネル−クラス４は、ファブ
リック（ファイバ・チャネル・スイッチ）と共に使用さ
れるコネクション指向のサービスであり、２つのＮポー
トの間にVirtual Circuitと呼ばれるコネクション状態
を確立し、通信を行う。各Virtual Circuitは、それぞ
れ異なる通信を規定するパラメータを持つ。一つのＮポ
ートには、最大「２５４」のVirtual Circuitを確立で
き、それぞれに異なるＩＤを割付ける。このＩＤを、Ｖ
Ｃ＿ＩＤと呼ぶ。ＶＣ＿ＩＤは、データ転送時、データ
フレームのヘッダ部に示される。このＶＣ＿ＩＤを参照
することで、Virtual Circuitを特定することが出来
る。

【０００９】Virtual Circuitの状態として、次の４つ
の状態が定義されている。（１）Virtual Circuitが存在しない状態を示すNonexis
ting状態（２）コネクションを確立中の状態を示すPending状態（３）コネクションが確立されているが、データ転送が
休止中であるDormant状態（４）コネクションが確立しており且つデータ転送が可
能であるLive状態

【００１０】ファイバ・チャネル−クラス４におけるフ
ロー制御は、Ｆポート（ファブリックのポート）がVirt
ual Circuitに割り付けた受信バッファ数を示すＶＣク
レジットおよびファイバ・チャネル−クラス４における
ＥＥクレジットを示すＥＥＣ４クレジットを用いて行わ
れる。

【００１１】

【発明が解決しようとする課題】上記ファイバ・チャネ
ル−クラス２におけるバッファ・ツ・バッファ・フロー
制御では、受信バッファを面単位で使用するため、受信
バッファ使用効率が悪い。また、サイズの小さいデータ
フレームも大きいデータフレームと同じくＢＢクレジッ
トを１つ消費するため、転送効率が悪い。このため、特
に、多数のノード間のデータ転送を同時かつ並列に行う
場合に、上記受信バッファ使用効率の悪化や転送効率の
悪化が顕著となる問題点があった。この対策として、外
付けのメモリを使って受信バッファを大容量化し、デー
タ転送を同時かつ並列に行うノード数に見合った受信バ
ッファ容量を確保することが考えられるが、外付けのメ
モリを使うと部品点数の増加によりコストが増大した
り、外付けのメモリに対して十分なデータ転送レートを
確保するためにビット数の大きいバスや制御信号を採用
することでＬＳＩのピン数を消費するなどの別の問題点
が発生する。

【００１２】一方、ファイバ・チャネル−クラス４にお
いて、Virtual CircuitがNonexisting状態およびPendin
g状態では受信バッファを確保しておく必要がない。ま
た、Dormant状態では、Dormant状態からLive状態へ遷移
するために必要なパラメータが受信できる程度の比較的
小さな受信バッファ容量が確保されていればよい。従っ
て、Live状態の時だけ比較的大きな受信バッファ容量を
確保できればよい。しかしながら、従来は、Virtual Ci
rcuitの状態に応じた受信バッファの制御が行われてお
らず、受信バッファ使用効率が悪い問題点があった。そ
こで、本発明の目的は、受信バッファの使用効率を向上
し、小容量の受信バッファでも好適にデータ転送を行う
ことが出来るようにした入出力制御方法および装置を提
供することにある。

【００１３】

【課題を解決するための手段】第１の観点では、本発明
は、複数の入出力装置から受信したデータを受信バッフ
ァに格納する際に、各入出力装置との接続状態に応じて
該入出力装置に割り当てる受信バッファの領域サイズを
動的に制御することを特徴とする入出力制御方法を提供
する。先にファイバ・チャネル−クラス４について説明
したように、各入出力装置との接続状態によって受信バ
ッファで必要な容量が異なる場合がある。そこで、上記
第１の観点の入出力制御方法では、各入出力装置との接
続状態に応じて該入出力装置に割り当てる受信バッファ
の領域サイズを動的に制御するようにした。これによ
り、不必要に大きな容量が割り当てられることがないた
め、受信バッファの使用効率を向上でき、小容量の受信
バッファでも好適にデータ転送を行うことが出来るよう
になる。

【００１４】第２の観点では、本発明は、複数の入出力
装置から受信したデータを受信バッファに格納する入出
力制御装置であって、前記各入出力装置との接続状態を
管理する接続状態管理手段と、前記接続状態に応じて各
入出力装置に割り当てる受信バッファの領域サイズを動
的に制御するバッファ制御手段とを具備したことを特徴
とする入出力制御装置を提供する。上記第２の観点の入
出力制御装置では、各入出力装置との接続状態を管理
し、接続状態に応じて該入出力装置に割り当てる受信バ
ッファの領域サイズを動的に制御する。これにより、不
必要に大きな容量が割り当てられることがないため、受
信バッファの使用効率を向上でき、小容量の受信バッフ
ァでも好適にデータ転送を行うことが出来る。

【００１５】第３の観点では、本発明は、上記第２の観
点の入出力制御装置において、前記バッファ制御手段
は、受信バッファの空き容量を監視し、空き容量が不十
分になったときは入出力装置に対する応答を抑止するこ
とを特徴とする入出力制御装置を提供する。上記第３の
観点の入出力制御装置では、受信バッファの空き容量が
不十分になったときは入出力装置に対する応答を抑止す
るため、新たなデータを受信してデータオーバーランを
生じることを防止できる。

【００１６】第４の観点では、本発明は、上記第２また
は第３の観点の入出力制御装置において、該入出力制御
装置は前記複数の入出力装置とファイバ・チャネルで接
続され、前記接続状態管理手段は、各入出力装置との接
続状態がDormant状態かLive状態かを管理し、前記バッ
ファ制御手段は、Dormant状態の入出力装置ごとに、Dor
mant状態からLive状態へ遷移するのに必要なパラメータ
を格納できる程度の小容量を動的に割り当て、残りの領
域をLive状態の入出力装置からのデータを格納する領域
として割り当てることを特徴とする入出力制御装置を提
供する。先にファイバ・チャネル−クラス４について説
明したように、各入出力装置との接続状態がDormant状
態とLive状態とでは、受信バッファで必要な容量が異な
る。そこで、上記第４の観点の入出力制御装置では、Do
rmant状態かLive状態かに応じて各入出力装置に割り当
てる受信バッファの領域サイズを動的に制御するように
した。これにより、不必要に大きな容量が割り当てられ
ることがないため、受信バッファの使用効率を向上で
き、小容量の受信バッファでも好適にデータ転送を行う
ことが出来るようになる。

【００１７】第５の観点では、本発明は、上記第４の観
点の入出力制御装置において、Live状態の入出力装置か
らのデータを格納する領域には、データを受信順に格納
することを特徴とする入出力制御装置を提供する。上記
第５の観点の入出力制御装置では、Dormant状態では入
出力装置ごとにデータを格納するが、Live状態では受信
順にデータを格納する。これにより、必要な容量が最適
に割り当てられるため、受信バッファの使用効率を向上
でき、小容量の受信バッファでも好適にデータ転送を行
うことが出来るようになる。

【００１８】

【発明の実施の形態】以下、図を用いて本発明の実施の
形態について説明する。なお、これにより本発明が限定
されるものではない。図１は、本発明の一実施形態に係
る入出力制御装置１００の構成図である。この入出力制
御装置１００は、ファブリックＦａからのフレームを受
信しそのフレームをヘッダ部とデータ部とに分けるデー
タ入力レジスタ１１１と、前記ヘッダ部を格納するヘッ
ダ用受信バッファ１０３と、前記データ部を格納するデ
ータ用受信バッファ１０２と、Virtual CircuitがDorma
nt状態であるときの前記データ部の書き込みアドレス４
を与えるDormant用書き込みアドレスレジスタ１０７_d
と、Virtual CircuitがLive状態であるときの前記デー
タ部の書き込みアドレス４を与えるLive用書き込みアド
レスレジスタ１０７_lと、前記ヘッド部受信バッファ１
０３に格納したヘッダ部を参照してＶＣ＿ＩＤ１を読み
出して該当するVirtual Circuit状態を示すＶＣ状態２
を出力するＶＣ管理メモリ１０５と、前記ＶＣ状態２に
応じて前記Dormant用書き込みアドレスレジスタ１０７_
dと前記Live用書き込みアドレスレジスタ１０７_lの一
方を選択する書き込みアドレスレジスタ選択信号３を出
力するなどするバッファ制御回路１０４と、前記データ
用受信バッファ１０２のデータ読み出しアドレスを与え
る読み出しアドレスレジスタ１０８と、前記データ用バ
ッファ１０２の使用状況を管理するためのフラグである
バッファ使用状況管理フラグ１０６と、そのバッファ使
用状況管理フラグ１０６のフラグの状態に応じてストッ
プアドレスを生成するフラグエンコーダ１１０と、前記
ストップアドレスを格納するストップアドレスレジスタ
１０９と、下位デバイスＤｖとのインタフェース制御を
行う下位デバイス間インタフェース制御回路１１２と、
前記バッファ制御回路１０４と前記下位デバイス間イン
タフェース制御回路１１２を制御しデータ転送全体を制
御する入出力制御回路１０１とを具備して構成されてい
る。

【００１９】次に、入出力制御装置１００の動作を説明
する。データ入力レジスタ１１１は、ファブリックＦａ
からデータフレームを受信すると、該フレームをヘッダ
部とデータ部とに分け、ヘッダ部をヘッダ用受信バッフ
ァ１０３に格納する。ＶＣ管理メモリ１０５は、ヘッド
部受信バッファ１０３に格納されたヘッダ部を参照して
ＶＣ＿ＩＤ１を読み出し、ＶＣ状態２を出力する。バッ
ファ制御回路１０４は、ＶＣ状態２がDormant状態を示
すならDormant用書き込みアドレスおよびDormant用書き
込みアドレスレジスタ１０７_dを選択する選択信号３を
出力し、ＶＣ状態２がLive状態を示すならLive用書き込
みアドレスおよびLive用書き込みアドレスレジスタ１０
７_lを選択する選択信号３を出力する。

【００２０】前記書き込みアドレスレジスタ選択信号３
により選択されたDormant用書き込みアドレスレジスタ
１０７_dまたはLive用書き込みアドレスレジスタ１０７
_lは、書き込みアドレス４を出力する。データ用受信バ
ッファ１０２は、前記書き込みアドレス４の示す領域
に、前記データ部を書き込む。

【００２１】バッファ使用状況管理フラグ１０６は、前
記書き込みアドレス４の示す領域に対応するフラグに、
「使用中」を示す「１」を設定する。

【００２２】ＶＣ管理メモリ１０５は、前記ＶＣ＿ＩＤ
１に該当するVirtual Circuitに割り当てた領域に、前
記書き込みアドレス４を格納する。

【００２３】入出力制御回路１０１は、前記ＶＣ＿ＩＤ
１に該当するVirtual Circuitに割り当てた下位デバイ
スＤｖとのデータ転送指示５を、下位デバイス間インタ
フェース制御回路１１２に発行する。そして、下位デバ
イス間インタフェース制御回路１１２で下位デバイスＤ
ｖとのデータ転送の準備が完了したら、バッファ制御回
路１０４に、バッファ読み出し指示６を発行する。その
バッファ読み出し指示６には、データ転送を行うＶＣ＿
ＩＤ１が含まれている。

【００２４】バッファ制御回路１０４は、前記バッファ
読み出し指示６に含まれているＶＣ＿ＩＤ１に対応する
読み出しアドレス７をＶＣ管理メモリ１０５より取得
し、それを読み出しアドレスレジスタ１０８に設定す
る。

【００２５】データ用受信バッファ１０２は、前記読み
出しアドレス７の示す領域からデータ読み出し９を開始
し、読み出したデータ部を下位デバイス間インタフェー
ス制御回路１１２に渡す。

【００２６】入出力制御回路１０１は、下位デバイスＤ
ｖへのデータ転送を終了すると、ＡＣＫフレームを送信
する。ただし、後述するＡＣＫ送信抑止信号８が発行さ
れたときはＡＣＫフレームの送信を抑止する。

【００２７】バッファ使用状況管理フラグ１０６は、前
記読み出しアドレス７の示す領域に対応するフラグに、
「未使用」を示す「０」を設定する。

【００２８】フラグエンコーダ１１０は、バッファ使用
状況管理フラグ１０６を参照し、連続する「未使用」を
示す「０」の最後のフラグに対応するアドレスをストッ
プアドレスとして出力する。つまり、ストップアドレス
は、データ用受信バッファ１０２の空き領域の終端を示
す値である。ストップアドレスレジスタ１０９は、前記
ストップアドレスを保持し、バッファ制御回路１０４へ
与える。

【００２９】バッファ制御回路１０４は、ストップアド
レスと書き込みアドレスの差からデータ用受信バッファ
１０２の空き容量を知る。また、ＶＣ状態２からLive状
態にあるVirtual Circuitの数を知る。そして、前記空
き容量がLive状態にあるVirtual Circuitの数に対して
十分でない場合は、ＡＣＫ送信抑止信号８を入出力制御
回路１０１に出力する。前述したように、ＡＣＫ送信抑
止信号８によりＡＣＫフレームの送信が抑止されるか
ら、つまりは、データ用受信バッファ１０２の空き容量
が十分でないときはデータフレームの送信が抑止される
こととなる。

【００３０】図２は、データ用受信バッファ１０２の使
用例を示す説明図である。データ用受信バッファ１０２
は、バッファ制御回路１０４の制御により、Dormant状
態のVirtual Circuitごとに、Dormant状態からLive状態
へ遷移するのに必要なパラメータを格納できる程度の小
容量が動的に割り当てられ、この領域をDormant用領域
３０１とする。そして、残りをLive用領域３００とす
る。これにより、Dormant用領域３０１が必要最小限だ
け動的に割り当てられ、データ用受信バッファ１０２の
大部分である残りの領域がLive用領域３００として使用
できるため、使用効率を向上できる。

【００３１】Live領域３００においては、データを格納
する領域を固定的に確保せず、空き領域に順に格納す
る。このため、バッファ使用状況管理フラグ１０６でデ
ータ用受信バッファ１０２の使用状況を管理している。

【００３２】図３は、ＶＣ管理メモリ１０５の使用例を
示す説明図である。Virtual Circuitごとに管理情報が
格納されている。前記管理情報には、ＶＣ＿ＩＤ４０
１，ＶＣ状態４０２，データ格納開始アドレス４０３，
４０４，４０５およびデータ格納終了アドレス４０６，
４０７，４０８が含まれる。前記ＶＣ＿ＩＤ４０１およ
びＶＣ状態４０２は、データ用受信バッファ１０２へデ
ータを書き込む際に、バッファ制御回路１０４により参
照される。前記データ格納開始アドレス４０３，４０
４，４０５およびデータ格納終了アドレス４０６，４０
７，４０８は、データ用受信バッファ１０２からデータ
を読み出す際に、バッファ制御回路１０４により参照さ
れる。

【００３３】

【発明の効果】本発明の入出力制御方法および装置によ
れば、各入出力装置との接続状態に応じて該入出力装置
に対する受信バッファの割り当てサイズを動的に制御す
るため、受信バッファの使用効率を向上でき、小容量の
受信バッファでも好適にデータ転送を行うことが出来
る。また、受信バッファを小容量化できることから、内
部メモリを使用でき、大容量の外付けメモリを必要とし
ない。よって、部品点数を減らすことが出来ると共にチ
ップ面積を小さくすることが出来る。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る入出力制御装置の構
成ブロック図である。

【図２】本発明の一実施形態に係る入出力制御装置にお
けるデータ用受信バッファの使用例を示す説明図であ
る。

【図３】本発明の一実施形態に係る入出力制御装置にお
けるＶＣ管理メモリの使用例を示す説明図である。

【符号の説明】

１・・・ＶＣ＿ＩＤ２・・・ＶＣ状態３・・・書き込みアドレス＆レジスタ選択信号４・・・書き込みアドレス５・・・データ転送指示６・・・バッファ読み出し指示７・・・読み出しアドレス８・・・ＡＣＫ送信抑止信号９・・・データ読み出し１００・・・入出力制御装置１０１・・・入出力制御回路１０２・・・データ用受信バッファ１０３・・・ヘッダ用受信バッファ１０４・・・バッファ制御回路１０５・・・ＶＣ管理メモリ１０６・・・バッファ使用状況管理フラグ１０７_l・・・Live用書き込みアドレスレジスタ１０７_d・・・Dormant用書き込みアドレスレジスタ１０８・・・読み出しアドレスレジスタ１０９・・・ストップアドレスレジスタ１１０・・・フラグエンコーダ１１１・・・データ入力レジスタ１１２・・・下位デバイス間インタフェース制御回路３００・・・Live用領域３０１・・・Dormant用領域４０１・・・ＶＣ＿ＩＤ４０２・・・ＶＣ状態４０３、４０４，４０５・・・データ格納開始アドレス４０６，４０７，４０８・・・データ格納終了アドレスＤｖ・・・下位デバイスＦａ・・・ファブリック

Claims

【特許請求の範囲】

【請求項１】複数の入出力装置から受信したデータを
受信バッファに格納する際に、各入出力装置との接続状
態に応じて該入出力装置に割り当てる受信バッファの領
域サイズを動的に制御することを特徴とする入出力制御
方法。
【請求項２】複数の入出力装置から受信したデータを
受信バッファに格納する入出力制御装置であって、前記
各入出力装置との接続状態を管理する接続状態管理手段
と、前記接続状態に応じて各入出力装置に割り当てる受
信バッファの領域サイズを動的に制御するバッファ制御
手段とを具備したことを特徴とする入出力制御装置。
【請求項３】請求項２に記載の入出力制御装置におい
て、前記バッファ制御手段は、受信バッファの空き容量
を監視し、空き容量が不十分になったときは入出力装置
に対する応答を抑止することを特徴とする入出力制御装
置。
【請求項４】請求項２または請求項３に記載の入出力
制御装置において、該入出力制御装置は前記複数の入出
力装置とファイバ・チャネルで接続され、前記接続状態
管理手段は、各入出力装置との接続状態がDormant状態
かLive状態かを管理し、前記バッファ制御手段は、Dorm
ant状態の入出力装置ごとに、Dormant状態からLive状態
へ遷移するのに必要なパラメータを格納できる程度の小
容量を動的に割り当て、残りの領域をLive状態の入出力
装置からのデータを格納する領域として割り当てること
を特徴とする入出力制御装置。
【請求項５】請求項４に記載の入出力制御装置におい
て、Live状態の入出力装置からのデータを格納する領域
には、データを受信順に格納することを特徴とする入出
力制御装置。