JP2011222869A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2011222869A JP2011222869A JP2010092412A JP2010092412A JP2011222869A JP 2011222869 A JP2011222869 A JP 2011222869A JP 2010092412 A JP2010092412 A JP 2010092412A JP 2010092412 A JP2010092412 A JP 2010092412A JP 2011222869 A JP2011222869 A JP 2011222869A
- Authority
- JP
- Japan
- Prior art keywords
- covering portion
- silicon
- component
- semiconductor device
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
この発明は、半導体装置に関し、例えば耐熱性が高い高耐電圧パワー半導体装置に関する。 The present invention relates to a semiconductor device, for example, a high withstand voltage power semiconductor device having high heat resistance.
一般的な半導体モジュールでは、半導体素子の表面の絶縁を確保するために素子被覆用レジンとしてのシリコーンゲルで半導体素子を覆い、さらにモールド用樹脂としてのエポキシ樹脂で上記シリコーンゲルを覆って封止している。 In a general semiconductor module, in order to ensure insulation of the surface of the semiconductor element, the semiconductor element is covered with a silicone gel as an element coating resin, and further, the silicone gel is covered with an epoxy resin as a molding resin and sealed. ing.
しかし、エポキシ樹脂は高温での柔軟性が乏しく、例えばSiC素子の高温の動作温度領域で200℃以上になるとガラス化して硬くなってしまう。このため、半導体素子の温度が通電時の高温状態からオフ時の室温状態に戻ると、エポキシ樹脂の内部に多数のクラックが発生し、高電界には耐えることができず、耐電圧性はよくない。 However, the epoxy resin is poor in flexibility at high temperatures. For example, when the temperature becomes 200 ° C. or higher in the high temperature operating temperature region of the SiC element, it becomes vitrified and hardened. For this reason, when the temperature of the semiconductor element returns from the high temperature state at the time of energization to the room temperature state at the time of off, a large number of cracks are generated inside the epoxy resin, it cannot withstand a high electric field, and the withstand voltage is good. Absent.
そこで、特許文献1(特開2009−212342号公報)では、図7に示すようなGTOサイリスタ装置が記載されている。このGTOサイリスタ装置は、GTOサイリスタ素子201を覆う被覆部215が、シロキサン(Si−O−Si結合体)による橋かけ構造を一箇所以上有する珪素含有重合体を含有し、かつ硬化反応触媒である白金系触媒、および鉄族含有錆体を含有する珪素含有硬化性組成物で形成されている。また、このGTOサイリスタ装置は、上記被覆部215および支持体211上のアノード端子205,ゲート端子208を覆う被覆部216を有する。この被覆部216は、上記被覆部215を形成する上記珪素含有硬化性組成物に絶縁性セラミックスとして粒径20μmのアルミナ微粒子を50%の体積充填率で配合した珪素含有硬化性組成物で形成されている。なお、図7において、202,206,210はアノード電極,ゲート電極,カソード電極、203,207はリード線、212,213は絶縁材である。
Therefore, in Patent Document 1 (Japanese Patent Laid-Open No. 2009-212342), a GTO thyristor device as shown in FIG. 7 is described. In this GTO thyristor device, the
上記GTOサイリスタ装置によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する被覆部215でもって、GTOサイリスタ素子201を絶縁できる。また、上記被覆部216は、高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、上記被覆部216は上記セラミックスが配合されたことで線膨張係数が小さくなり、例えば銅等の金属で作製されてGTOサイリスタ素子201を支持する支持体211との線膨張係数の差を低減させることで、被覆部216と支持体211との密着性の向上を図っている。
According to the GTO thyristor device, the
しかし、上記GTOサイリスタ装置でも、被覆部216の線膨張係数150ppmと、銅製とした支持体211の線膨張係数17ppmとの差はかなりあるので、高温(200℃以上)で繰り返し熱ストレスがかかる環境で使用すると、支持体211と被覆部216との間に応力が発生して被覆部216が支持体211から徐々に剥離して封止機能が損なわれる可能性がある。この場合、半導体素子の耐電圧性の低下等が発生し、GTOサイリスタ装置の信頼性が低下するという問題がある。
However, even in the GTO thyristor device, since there is a considerable difference between the linear expansion coefficient of 150 ppm of the covering
そこで、この発明の課題は、高耐熱性と高耐電圧性を達成できると共に半導体素子の被覆部と半導体素子の支持体との密着性を向上でき、高温での使用を可能にできる半導体装置を提供することにある。 Accordingly, an object of the present invention is to provide a semiconductor device that can achieve high heat resistance and high voltage resistance, improve adhesion between the covering portion of the semiconductor element and the support of the semiconductor element, and can be used at a high temperature. It is to provide.
上記課題を解決するため、この発明の半導体装置は、半導体素子と、
上記半導体素子が載置される支持体と、
上記半導体素子を外部機器に電気的に接続するための電気接続部と、
上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に上記電気接続部の少なくとも一部を被覆する第1の樹脂で作製された第1の被覆部と、
上記第1の被覆部の表面を被覆すると共に上記支持体に接する第2の樹脂で作製された第2の被覆部とを備え、
上記第2の樹脂の硬度は、上記第1の樹脂の硬度よりも大きく、
上記支持体は、
上記第2の被覆部の一部が密に嵌合されている嵌合部を有することを特徴としている。
In order to solve the above problems, a semiconductor device of the present invention includes a semiconductor element,
A support on which the semiconductor element is mounted;
An electrical connection for electrically connecting the semiconductor element to an external device;
A first covering portion made of a first resin that covers the upper surface of the semiconductor element and the support on which the semiconductor element is placed and covers at least a part of the electrical connection portion;
A second covering portion made of a second resin that covers the surface of the first covering portion and is in contact with the support;
The hardness of the second resin is greater than the hardness of the first resin,
The support is
It has a fitting part in which a part of the second covering part is closely fitted.
この発明の半導体装置では、上記支持体の上面に載置された半導体素子の表面を被覆する第1の被覆部の表面を被覆する第2の被覆部の一部が、上記支持体の嵌合部に密に嵌合している。この支持体の嵌合部に密に嵌合した第2の被覆部の一部が支持体に対するアンカーとしての役割を果たすので、一般に支持体との線膨張係数の差がかなりある第2の被覆部が高温時(例えば200℃以上)に支持体から剥離するのを抑制できる。 In the semiconductor device of the present invention, a part of the second covering portion that covers the surface of the first covering portion that covers the surface of the semiconductor element placed on the upper surface of the supporting member is fitted to the support. The part is closely fitted. Since a part of the second covering portion closely fitted to the fitting portion of the support serves as an anchor for the support, the second covering generally has a considerable difference in linear expansion coefficient from the support. It can suppress that a part peels from a support body at the time of high temperature (for example, 200 degreeC or more).
ところで、上記第2の樹脂よりなる第2の被覆部の剥離はヒートサイクルによる膨張,収縮により外周部にできた僅かの隙間から空気が侵入し、周囲の高温環境と相まって樹脂の酸化,硬化が起こり、樹脂の接着力が低下することにより起こる。この樹脂の接着力の低下は、その後の樹脂の膨張,収縮により酸化が内部へと進展する。 By the way, peeling of the second covering portion made of the second resin described above causes air to enter through a slight gap formed in the outer peripheral portion due to expansion and contraction due to heat cycle, and the oxidation and hardening of the resin coupled with the surrounding high temperature environment. Occurs when the adhesive strength of the resin is reduced. This decrease in the adhesive strength of the resin causes oxidation to progress to the inside due to subsequent expansion and contraction of the resin.
これに対し、本発明では、上記第2の被覆部の膨張時には上記第2の被覆部が外周側に向けて上記支持体の嵌合部に押しつけられ、上記第2の被覆部の収縮時には上記第2の被覆部が内周側に向けて上記支持体の嵌合部に押しつけられる。これにより、上記第2の被覆部の膨張と収縮により第2の被覆部と支持体との間に隙間が発生することを抑制できて、上記嵌合部から内部への空気の侵入を抑制できる。 On the other hand, in the present invention, when the second covering portion is expanded, the second covering portion is pressed against the fitting portion of the support body toward the outer peripheral side, and when the second covering portion is contracted, the second covering portion is compressed. A 2nd coating | coated part is pressed on the fitting part of the said support body toward the inner peripheral side. Thereby, it can suppress that a clearance gap produces between a 2nd coating | coated part and a support body by expansion | swelling and shrinkage | contraction of the said 2nd coating | coated part, and can suppress the penetration | invasion of the air from the said fitting part to an inside. .
また、一実施形態の半導体装置では、上記支持体の上記嵌合部は、上記第1の被覆部の周囲を囲む形状であり、
上記第2の被覆部の上記一部は、上記支持体の上記嵌合部に密に嵌合されている端部である。
Moreover, in the semiconductor device of one embodiment, the fitting portion of the support body has a shape surrounding the periphery of the first covering portion,
The part of the second covering portion is an end portion that is closely fitted to the fitting portion of the support.
この実施形態の半導体装置によれば、上記支持体の嵌合部と上記第2の被覆部の端部とが上記第1の被覆部の周囲を囲んで密に嵌合しているので、第2の被覆部の支持体に対するアンカー作用が確実になり、上記支持体と第2の被覆部との接着力も向上して、第2の被覆部が支持体から剥離するのをより確実に防ぐことができる。 According to the semiconductor device of this embodiment, the fitting portion of the support body and the end portion of the second covering portion are closely fitted around the first covering portion. The anchoring action of the covering portion of 2 on the support is ensured, the adhesive force between the support and the second covering portion is improved, and the second covering portion is more reliably prevented from peeling off from the support. Can do.
また、一実施形態の半導体装置では、上記第1の樹脂および上記第2の樹脂は、線膨張係数が500ppm以下であると共にJIS規格の規格番号JIS C 4003による耐熱性クラスがF以上である。 In one embodiment of the semiconductor device, the first resin and the second resin have a linear expansion coefficient of 500 ppm or less and a heat resistance class according to JIS standard number JIS C 4003 of F or more.
この実施形態の半導体装置によれば、155℃以上の高温で使用しても、第1,第2の樹脂で作製された第1,第2の被覆部のクラック,剥離等が発生することを回避できる。なお、このような第1,第2の樹脂の一例としてはセラミック粒子を含有した有機珪素化合物が挙げられ、この場合、上記第2の樹脂のセラミック粒子の含有重量%を上記第1の樹脂のセラミック粒子の含有重量%よりも高くすることで、上記第2の樹脂の硬度を上記第1の樹脂の硬度よりも大きくすることができる。 According to the semiconductor device of this embodiment, even if it is used at a high temperature of 155 ° C. or higher, the first and second coating parts made of the first and second resins are cracked, peeled off, etc. Can be avoided. An example of such first and second resins is an organosilicon compound containing ceramic particles. In this case, the content percentage by weight of the ceramic particles of the second resin is the same as that of the first resin. By making it higher than the content% by weight of the ceramic particles, the hardness of the second resin can be made larger than the hardness of the first resin.
なお、上記第1,第2の樹脂の線膨張係数係数の下限値は、一例として、5ppmであるが5ppm以下、例えば3ppmでも良い。 The lower limit value of the linear expansion coefficient coefficient of the first and second resins is 5 ppm as an example, but may be 5 ppm or less, for example, 3 ppm.
また、一実施形態の半導体装置では、
上記第1の被覆部を作製する第1の樹脂は、
下記の(A)成分、(B)成分および(D)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部を作製する第2の樹脂は、
下記の(A)成分、(B)成分、(D)成分および (F)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴としている。
In one embodiment of the semiconductor device,
The first resin for producing the first covering portion is
A silicon-containing curable composition containing the following component (A), component (B) and component (D):
The second resin for producing the second covering portion is:
A silicon-containing curable composition containing the following component (A), component (B), component (D) and component (F):
The said 2nd coating | coated part is the hardened | cured material which heat-cured the said silicon-containing curable composition, The linear expansion coefficient of the said hardened | cured material is 50-200 ppm / degreeC, It is characterized by the above-mentioned.
(A)成分:下記一般式(1)で表される珪素含有化合物。
(B)成分:下記一般式(2)で表される珪素含有化合物。
(D)成分:白金系触媒である硬化反応触媒
(F)成分:セラミックス粒子
この実施形態の半導体装置によれば、上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に電気接続部の少なくとも一部を被覆する第1の被覆部を、珪素含有硬化性組成物で作製した。そして、この珪素含有硬化性組成物は、上記の(A)成分および(B)成分を含有し、かつ硬化反応触媒である白金系触媒を配合している。したがって、この高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部でもって、半導体素子を絶縁できる。
Component (A): A silicon-containing compound represented by the following general formula (1).
Component (B): A silicon-containing compound represented by the following general formula (2).
Component (D): a curing reaction catalyst that is a platinum catalyst
Component (F): Ceramic Particles According to the semiconductor device of this embodiment, the semiconductor device and the first surface that covers the upper surface of the support on which the semiconductor element is placed and at least a part of the electrical connection portion are covered. The coating part was made of a silicon-containing curable composition. And this silicon-containing curable composition contains the platinum-type catalyst which contains said (A) component and (B) component, and is a hardening reaction catalyst. Therefore, it is possible to insulate the semiconductor element with the first covering portion having high heat resistance and high voltage resistance and high flexibility.
また、上記第2の被覆部は、上記第1の被覆部の表面を被覆すると共に上記支持体に接しない珪素含有硬化性組成物で作製されている。この第2の被覆部を作製する珪素含有硬化性組成物は、上記の(A)成分および(B)成分を含有し、かつ硬化反応触媒である白金系触媒を含有する珪素含有硬化性組成物に充填剤としてセラミックス粒子を配合している。上記第2の被覆部は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。 The second covering portion is made of a silicon-containing curable composition that covers the surface of the first covering portion and does not contact the support. The silicon-containing curable composition for producing the second covering portion contains the above-described component (A) and component (B) and a platinum-based catalyst that is a curing reaction catalyst. Ceramic particles as a filler. Even if the second covering portion is used at a high temperature (for example, 200 ° C. or higher), cracks and the like are not generated, and a high dielectric strength can be achieved.
また、第1の被覆部が支持体と第2の被覆部との間で緩衝材として働き、高温時の応力を低減できる。なお、上記第2の被覆部は、上記第1の被覆部の表面全体を被覆することが望ましい。 Moreover, the 1st coating | coated part works as a buffer material between a support body and a 2nd coating | coated part, and can reduce the stress at the time of high temperature. The second covering portion desirably covers the entire surface of the first covering portion.
また、上記セラミックス粒子の粒径は1〜50μmが好ましく、5〜25μmがより好ましい。また、上記第2の被覆部をなす上記珪素含有硬化性組成物に占めるセラミックスの体積充填率は40〜70%であるのが好ましく、50〜60%がより好ましい。これにより、上記珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50〜200ppm/℃、より好ましくは100〜150ppm/℃にすることができる。なお、上記第2の被覆部をなす珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50ppm/℃より小さくすると、第1の被覆部との密着性が低下し、絶縁性が不足する。一方、上記第2の被覆部をなす珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を200ppm/℃より大きくすると、硬度が低くなり半導体装置の保護能力が不足する。 The ceramic particles preferably have a particle size of 1 to 50 μm, more preferably 5 to 25 μm. Moreover, it is preferable that the volume filling rate of the ceramics which occupies for the said silicon-containing curable composition which comprises the said 2nd coating part is 40 to 70%, and 50 to 60% is more preferable. Thereby, the linear expansion coefficient of the hardened | cured material formed by hardening | curing the said silicon-containing curable composition can be 50-200 ppm / degreeC, More preferably, it can be 100-150 ppm / degreeC. If the linear expansion coefficient of the cured product obtained by curing the silicon-containing curable composition forming the second covering portion is less than 50 ppm / ° C., the adhesion with the first covering portion is lowered and the insulating property is reduced. Is lacking. On the other hand, when the linear expansion coefficient of a cured product obtained by curing the silicon-containing curable composition forming the second covering portion is greater than 200 ppm / ° C., the hardness is lowered and the protection capability of the semiconductor device is insufficient.
なお、上記(D)成分の白金系触媒は、白金、パラジウム及びロジウムの一種以上の金属を含有し、ヒドロシリル化反応を促進する触媒であり、公知のものを用いることができる。ヒドロシリル化反応用の触媒として用いられる該白金系触媒としては、白金−カルボニルビニルメチル錯体、白金−ジビニルテトラメチルジシロキサン錯体、白金−シクロビニルメチルシロキサン錯体、白金−オクチルアルデヒド錯体等が挙げられるほか、これらの触媒における白金を、同じく白金系金属であるパラジウムまたはロジウムに代えた化合物が挙げられ、これらは一種で用いてもよく又は二種以上を併用してもよい。硬化性の点から、白金を含有するものが好ましく、具体的には、白金−カルボニルビニルメチル錯体が特に好ましい。また、クロロトリストリフェニルホスフィンロジウム(I)等の、上記白金系金属を含有するいわゆるWilkinson触媒も、(D)成分の白金系触媒に含まれる。 The platinum catalyst of the component (D) is a catalyst that contains one or more metals of platinum, palladium, and rhodium and promotes the hydrosilylation reaction, and known ones can be used. Examples of the platinum-based catalyst used as a catalyst for hydrosilylation include platinum-carbonylvinylmethyl complex, platinum-divinyltetramethyldisiloxane complex, platinum-cyclovinylmethylsiloxane complex, platinum-octylaldehyde complex, etc. The compounds in which platinum in these catalysts is replaced with palladium or rhodium, which are also platinum-based metals, may be used, and these may be used alone or in combination of two or more. From the viewpoint of curability, those containing platinum are preferred, and specifically, platinum-carbonylvinylmethyl complexes are particularly preferred. In addition, so-called Wilkinson catalysts containing the above platinum-based metals, such as chlorotristriphenylphosphine rhodium (I), are also included in the platinum catalyst of component (D).
また、上記(F)成分のセラミックス粒子の例としては、コロイダルシリカ、シリカフィラー、シリカゲル、マイカやモンモリロナイト等の鉱物、酸化アルミニウムや酸化亜鉛、二酸化珪素等の金属酸化物、窒化珪素、窒化アルミニウム、窒化ホウ素、炭化珪素等のセラミックス等が挙げられる。耐熱性の点から、酸化アルミニウムが好ましい。 Examples of the ceramic particles of the component (F) include colloidal silica, silica filler, silica gel, minerals such as mica and montmorillonite, metal oxides such as aluminum oxide, zinc oxide, and silicon dioxide, silicon nitride, aluminum nitride, Examples thereof include ceramics such as boron nitride and silicon carbide. Aluminum oxide is preferable from the viewpoint of heat resistance.
また、この実施形態によれば、上記第2の被覆部をなす硬化物の線膨張係数が50ppm/℃以上なので、第1の被覆部との密着性が良く、かつ、上記硬化物の線膨張係数が200ppm/℃以下なので、半導体装置を保護できる程度の硬度が得られる。 Moreover, according to this embodiment, since the linear expansion coefficient of the cured product forming the second covering portion is 50 ppm / ° C. or more, the adhesiveness with the first covering portion is good, and the linear expansion of the cured product is performed. Since the coefficient is 200 ppm / ° C. or less, a hardness that can protect the semiconductor device can be obtained.
また、一実施形態の半導体装置では、上記第1の被覆部は、上記(F)成分を含有し、
さらに、上記第1の被覆部に表面が被覆されていると共に上記半導体素子を直接被覆する第3の被覆部と、
上記第2の被覆部に表面が被覆されていると共に上記第1の被覆部を直接被覆する第4の被覆部とを備え、
上記第3の被覆部および第4の被覆部を作製する珪素含有硬化性組成物は、
上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物であり、
上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第1および第2の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。
In the semiconductor device of one embodiment, the first covering portion contains the component (F),
Further, a third covering portion whose surface is coated on the first covering portion and directly covering the semiconductor element;
A surface of the second covering portion is coated and a fourth covering portion that directly covers the first covering portion;
The silicon-containing curable composition for producing the third covering portion and the fourth covering portion is:
A silicon-containing curable composition containing the above component (A), component (B), component (D) and component (F),
Of the components of the silicon-containing curable composition for producing the third and fourth coating parts, the content weight percentage of the component (F) is the silicon-containing curable composition for producing the first and second coating parts. It is lower than the content weight% of the component (F) among the components of the product.
この実施形態の半導体装置によれば、上記半導体素子を直接被覆する第3の被覆部および上記第1の被覆部を直接被覆する第4の被覆部の成分の内の上記(F)成分の含有重量%を第1,第2の被覆部の成分の内の上記(F)成分の含有重量%よりも低くした。これにより、上記第3,第4の被覆部の粘度と接着力を、上記第1,第2の被覆部の粘度と接着力に比べて高くすることができる。なお、上記第3,第4の被覆部の(F)成分の含有重量%を、5%以下にすることが望ましい。また、上記第3,第4の被覆部の(F)成分の含有重量%を略零%とすることがより好ましい。 According to the semiconductor device of this embodiment, inclusion of the component (F) among the components of the third covering portion that directly covers the semiconductor element and the fourth covering portion that directly covers the first covering portion. % By weight was lower than the content% by weight of the component (F) in the components of the first and second coating parts. Thereby, the viscosity and adhesive force of the said 3rd, 4th coating | coated part can be made high compared with the viscosity and adhesive force of the said 1st, 2nd coating | coated part. In addition, it is desirable that the content weight% of the component (F) in the third and fourth covering portions is 5% or less. Further, it is more preferable that the content% by weight of the component (F) in the third and fourth covering portions is substantially zero%.
また、一実施形態の半導体装置では、上記半導体素子と上記支持体との間に配置されたセラミック絶縁基板を備える。 In one embodiment, the semiconductor device includes a ceramic insulating substrate disposed between the semiconductor element and the support.
この実施形態の半導体装置によれば、上記半導体素子を上記セラミック絶縁基板で上記支持体から絶縁できる。なお、上記セラミック絶縁基板は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。 According to the semiconductor device of this embodiment, the semiconductor element can be insulated from the support by the ceramic insulating substrate. The ceramic insulating substrate is made of aluminum oxide, aluminum nitride, silicon nitride or the like as an example.
また、一実施形態の半導体装置では、上記支持体は、銅,アルミニウムのような金属、または、Al‐SiCのような金属と半導体の複合材料、または、銅とモリブデン等の異種金属の積層構造材料で作製されている。 In one embodiment of the semiconductor device, the support is made of a metal such as copper or aluminum, a composite material of a metal and a semiconductor such as Al-SiC, or a stacked structure of different metals such as copper and molybdenum. Made of material.
また、一実施形態の半導体装置では、上記支持体の表面が金、ニッケル、錫、亜鉛、クロム等でメッキされている。 In one embodiment, the surface of the support is plated with gold, nickel, tin, zinc, chromium, or the like.
また、一実施形態の半導体装置では、上記半導体素子が、ワイドギヤップ半導体で作製されたワイドギヤップ半導体素子である。 In one embodiment, the semiconductor element is a wide gear semiconductor element made of a wide gear semiconductor.
この実施形態の半導体装置によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部でもって、SiCもしくはGaNあるいはその他のワイドギャップ半導体で作製されたワイドギヤップ半導体素子を絶縁でき、上記第1の被覆部の表面全体を被覆するが上記支持体に接しない上記第2の被覆部は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。 According to the semiconductor device of this embodiment, a wide gap semiconductor made of SiC, GaN, or other wide gap semiconductor with a first covering portion having high heat resistance and high voltage resistance and high flexibility. The element can be insulated, and the second covering portion that covers the entire surface of the first covering portion but is not in contact with the support does not generate cracks even when used at a high temperature (eg, 200 ° C. or higher). High dielectric strength can be achieved.
この発明の半導体装置によれば、支持体の上面に載置された半導体素子の表面を被覆する第1の被覆部の表面を被覆する第2の被覆部の一部が、上記支持体の嵌合部に密に嵌合する。この支持体の嵌合部に密に嵌合した第2の被覆部の一部が支持体に対するアンカーとしての役割を果たすと共に上記嵌合部から内部への空気の侵入を抑制するので、一般に支持体との線膨張係数の差がかなりある第2の被覆部が高温時(例えば200℃以上)に支持体から剥離するのを抑制できる。 According to the semiconductor device of the present invention, a part of the second covering portion that covers the surface of the first covering portion that covers the surface of the semiconductor element placed on the upper surface of the supporting member is fitted on the support member. Fits closely to the joint. Since a part of the second covering portion closely fitted to the fitting portion of the support body serves as an anchor for the support body and suppresses intrusion of air from the fitting portion to the inside, it is generally supported. It can suppress that the 2nd coating | coated part with the difference of a linear expansion coefficient with a body is peeling from a support body at the time of high temperature (for example, 200 degreeC or more).
以下、この発明を図示の実施の形態により詳細に説明する。なお、この発明はこれらの実施形態により限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. Note that the present invention is not limited to these embodiments.
(第1の実施の形態)
図1は、この発明の半導体装置の第1実施形態の断面図である。この第1実施形態の半導体装置は、耐圧5kVのSiC GTOサイリスタ素子1を有し、このSiC サイリスタ素子1を銅製の支持体3の上面3Aに載置している。
(First embodiment)
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention. The semiconductor device according to the first embodiment includes a SiC
このSiC GTOサイリスタ素子1のアノード電極2はアルミニウム,金,銅等で作製されるリード線7によりアノード端子10の上端に接続されている。また、GTOサイリスタ素子1のゲート電極6は、アルミニウム,金,銅等で作製されるリード線8によりゲート端子11の上端に接続されている。このリード線7,8と、アノード端子10およびゲート端子11は電気接続部である。
The
また、上記SiC GTOサイリスタ素子1のカソード電極4はカソード端子であるパッケージの銅製の支持体3に金シリコン,金スズ,金ゲルマニウムのような金系半田やその他の高温用半田を用いて電気的接続を保って取り付けられている。アノード端子10およびゲート端子11はそれぞれセラミック等の絶縁材14,19で支持体3との間の絶縁を保ちつつ支持体3を貫通して固定されている。なお、上記支持体3は、アルミニウム、または、Al‐SiCのような金属と半導体の複合材料、または、銅とモリブデン等の異種金属の積層構造材料で作製されていてもよい。
Further, the
上記SiC GTOサイリスタ素子1の全表面、およびリード線7,8とSiC GTOサイリスタ素子1との接続部近傍、および支持体3の上面3Aの大部分と、支持体3の上面3Aから突出したアノード端子10,ゲート端子11を覆うように、第1の被覆部である被覆部15となる第1の珪素含有硬化性組成物が塗布されている。
The entire surface of the SiC
この第1の被覆部15として使用される第1の珪素含有硬化性組成物は、次に説明する合成工程1から合成工程5によって合成した。なお、この合成工程1〜5において「部」とは重量部を表す。上記第1の珪素含有硬化性組成物を250℃にて3時間硬化反応させることにより第1の被覆部15が得られる。
The first silicon-containing curable composition used as the
さらに、この実施形態では、上記支持体3に嵌合部をなす嵌合溝21が形成されている。この嵌合溝21は、第1の被覆部15の周囲を囲むように延在している。なお、一例として、上記嵌合溝21は、第1の被覆部15の周縁形状に対応して四角形,楕円,円等の形状に第1の被覆部15の周囲を囲むように延在していればよい。また、上記嵌合溝21は必ずしも連続的に第1の被覆部の周囲を囲んでいなくてもよく、第1の被覆部の周囲を断続的あるいは部分的に囲んでいてもよい。
Further, in this embodiment, a
また、上記嵌合溝21に隣接し嵌合溝21を囲むように支持体3の突起22が延在している。上記支持体3の嵌合溝21には、上記第2の被覆部16の端部23が密に嵌合している。なお、一例として、上記端部23は、第1の被覆部15,嵌合溝21の周縁形状に対応して四角形,楕円形,円形,多角形等の形状に第1の被覆部15の周囲を囲むように延在していればよい。また、上記嵌合溝21は必ずしも連続的に第1の被覆部の周囲を囲んでいなくてもよく、第1の被覆部の周囲を断続的あるいは部分的に囲んでいてもよい。
Further, a
また、上記第2の被覆部16の環状の段差部25が上記支持体3の環状の突起22に嵌合している。なお、上記支持体3の環状の突起22はなくてもよい。
Further, the
この第2の被覆部16として使用される第2の珪素含有硬化性組成物は上記第1の珪素含有硬化性組成物に絶縁性セラミックスとして粒径20μmのアルミナ微粒子を50%の体積充填率で配合している。この第2の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第1の被覆部16が得られる。また、上記硬化後の第2の珪素含有硬化性組成物の線膨張係数は150ppm/℃である。
The second silicon-containing curable composition used as the
〔合成工程1〕 ジクロロジメチルシラン90部とジクロロジフェニルシラン9部とを混合し、100部のイオン交換水、50部のトルエン及び450部の48%水酸化ナトリウム水溶液の混合物中に滴下し、105℃で5時間重合させた。得られた反応溶液を500部のイオン交換水で水洗した後、このトルエン溶液を脱水し、ピリジンを20部加え、これにさらにジメチルクロロシラン20部を加えて70℃で30分間攪拌した。その後、100部のイオン交換水で水洗した後、150℃で溶媒を減圧留去した。次に100部のアセトニトリルで洗浄し、その後、70℃で溶媒を減圧留去し、鎖状ポリシロキサン化合物(HSi−1)を得た。鎖状ポリシロキサン化合物(HSi−1)のGPCによる分子量はMw=20,000であった。 [Synthesis step 1] 90 parts of dichlorodimethylsilane and 9 parts of dichlorodiphenylsilane were mixed and dropped into a mixture of 100 parts of ion-exchanged water, 50 parts of toluene and 450 parts of 48% aqueous sodium hydroxide, Polymerization was carried out at 5 ° C. for 5 hours. The obtained reaction solution was washed with 500 parts of ion exchange water, and then this toluene solution was dehydrated, 20 parts of pyridine was added, 20 parts of dimethylchlorosilane was further added thereto, and the mixture was stirred at 70 ° C. for 30 minutes. Then, after washing with 100 parts of ion exchange water, the solvent was distilled off under reduced pressure at 150 ° C. Next, it was washed with 100 parts of acetonitrile, and then the solvent was distilled off under reduced pressure at 70 ° C. to obtain a chain polysiloxane compound (HSi-1). The molecular weight by GPC of the chain polysiloxane compound (HSi-1) was Mw = 20,000.
〔合成工程2〕上記合成工程1で得られた非環状ポリシロキサン化合物(HSi−1)100部をトルエン200部に溶かし、白金系触媒として白金−カルボニルビニルメチル錯体0.003部、及び不飽和結合を有する環状ポリシロキサン化合物である1,3,5,7−テトラメチル−1,3,5,7−テトラビニルシクロテトラシロキサン10部を加え、105℃で2時間反応させた。70℃で溶媒を減圧留去した後にアセトニトリル100部で洗浄した。その後、70℃で溶媒を減圧留去し、珪素含有化合物(VSi−1)を得た。珪素含有化合物(VSi−1)は、前記一般式(1)に該当する化合物であり、GPCによる分析の結果、Mw=22,000であった。
[Synthesis Step 2] 100 parts of the acyclic polysiloxane compound (HSi-1) obtained in
〔合成工程3〕 ジクロロジメチルシラン90部とジクロロジフェニルシラン9部とを混合し、100部のイオン交換水、50部のトルエン及び450部の48%水酸化ナトリウム水溶液の混合物中に滴下し、105℃で5時間重合させた。得られた反応溶液を500部のイオン交換水で水洗した後に、このトルエン溶液を脱水し、ピリジンを20部加え、これにさらにジメチルビニルクロロシラン20部を加えて70℃で30分間攪拌した。その後、100部のイオン交換水で水洗した後、150℃で溶媒を減圧留去した。次に100部のアセトニトリルで洗浄し、その後、70℃で溶媒を減圧留去し、不飽和結合を有する鎖状ポリシロキサン化合物(VSi−2)を得た。不飽和結合を有する鎖状ポリシロキサン化合物(VSi−2)のGPCによる分子量はMw=20,000であった。 [Synthesis Step 3] 90 parts of dichlorodimethylsilane and 9 parts of dichlorodiphenylsilane were mixed and dropped into a mixture of 100 parts of ion exchange water, 50 parts of toluene and 450 parts of 48% aqueous sodium hydroxide, Polymerization was carried out at 5 ° C. for 5 hours. The obtained reaction solution was washed with 500 parts of ion exchange water, and then this toluene solution was dehydrated, 20 parts of pyridine was added, 20 parts of dimethylvinylchlorosilane was further added, and the mixture was stirred at 70 ° C. for 30 minutes. Then, after washing with 100 parts of ion exchange water, the solvent was distilled off under reduced pressure at 150 ° C. Next, it was washed with 100 parts of acetonitrile, and then the solvent was distilled off under reduced pressure at 70 ° C. to obtain a chain polysiloxane compound (VSi-2) having an unsaturated bond. The molecular weight by GPC of the chain polysiloxane compound (VSi-2) having an unsaturated bond was Mw = 20,000.
〔合成工程4〕上記合成工程1で得られた不飽和結合を有する非環状ポリシロキサン化合物(VSi−2)100部をトルエン200部に溶かし、白金系触媒として白金−カルボニルビニルメチル錯体0.003部、及び環状ポリシロキサン化合物である1,3,5,7−テトラメチルシクロテトラシロキサン10部を加え、105℃で2時間反応させた。70℃で溶媒を減圧留去した後にアセトニトリル100部で洗浄した。その後、70℃で溶媒を減圧留去し、珪素含有化合物(HSi−2)を得た。珪素含有化合物(HSi−2)は、前記一般式(2)に相当する化合物であり、GPCによる分子量は、Mw=22,000であった。
[Synthesis Step 4] 100 parts of an acyclic polysiloxane compound (VSi-2) having an unsaturated bond obtained in
〔合成工程5〕(A)成分として上記合成工程2で得られた珪素含有化合物(VSi−1)50部と(B)成分として上記合成工程4で得られた珪素含有化合物(HSi−2)50部とを混合したものに、(D)成分として白金系触媒である白金−カルボニルビニルメチル錯体0.005部を混合して、上記第1の珪素含有硬化性組成物を得た。
[Synthesis step 5] 50 parts of the silicon-containing compound (VSi-1) obtained in the
この実施形態によれば、上記支持体3の上面3Aに載置されたGTOサイリスタ素子1の表面を被覆する第1の被覆部15の表面15Aを被覆する第2の被覆部16の環状の端部23が、上記支持体3の環状の嵌合溝21に密に嵌合している。この支持体3の嵌合溝21に上記第2の樹脂としての第2の珪素含有硬化性組成物が流し込まれることで密に嵌合した第2の被覆部16の環状の端部23が支持体3に対するアンカーとしての機能を果たす。これにより、支持体3との線膨張係数の差がかなりある第2の被覆部16が高温時(例えば200℃以上)に支持体3から剥離するのを抑制できる。また、上記第2の被覆部16の環状の段差部25が上記支持体3の環状の突起22に外周側から嵌合しているので、第2の被覆部16の環状の端部23を支持体3の環状の嵌合溝21から外れにくくでき、上記アンカーの機能を強化できる。
According to this embodiment, the annular end of the
また、上記第2の被覆部16の膨張時には上記第2の被覆部16の端部23が外周側に向けて上記支持体3の嵌合溝21の外周面に押しつけられ、上記第2の被覆部16の収縮時には上記第2の被覆部16の端部23が内周側に向けて上記嵌合溝21の内周面に押しつけられる。よって、第2の被覆部16の膨張と収縮により第2の被覆部16と支持体3との間に隙間が発生することを抑制できて、上記嵌合溝21から内部への空気の侵入を抑制できる。
Further, when the
また、この実施形態によれば、第2の被覆部16となる第2の珪素含有硬化性組成物は上記第1の珪素含有硬化性組成物にセラミックスとしての粒径20μmのアルミナ微粒子を50%の体積充填率で配合している。そして、この第2の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第2の被覆部16とした。上記硬化後の第2の珪素含有硬化性組成物の線膨張係数は150ppm/℃である。この実施形態によれば、上記第2の被覆部16は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。また、第1の被覆部15が支持体3と第2の被覆部16との間で緩衝材として働き、高温時の応力を低減できる。
Further, according to this embodiment, the second silicon-containing curable composition to be the
なお、上記第1,第2の珪素含有硬化性組成物が含有する上記珪素含有重合体(A),(B)としては、次に示す組成のものを採用できることが、実験により確認された。 It has been experimentally confirmed that the silicon-containing polymers (A) and (B) contained in the first and second silicon-containing curable compositions can employ the following compositions.
珪素含有重合体(A)成分:下記(A)成分:下記一般式(1)で表される珪素含有化合物。
珪素含有重合体(B)成分:下記一般式(2)で表される珪素含有化合物。
また、上記第2の被覆部16をなす第2の珪素含有硬化性組成物が含有するセラミックス粒子の粒径は1〜50μmが好ましく、5〜25μmがより好ましい。また、上記第2の珪素含有硬化性組成物に占めるセラミックス粒子の体積充填率は40〜70%であるのが好ましく、50〜60%がより好ましい。これにより、上記第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50〜200ppm/℃、より好ましくは100〜150ppm/℃にすることができる。なお、上記第2の被覆部16をなす第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を50ppm/℃より小さくすると、第1の被覆部15との密着性が悪くなり、絶縁材として作用しなくなる。一方、上記第2の被覆部16をなす第2の珪素含有硬化性組成物を硬化させてなる硬化物の線膨張係数を200ppm/℃より大きくすると、半導体装置を保護できる程度の硬度が得られない。
Silicon-containing polymer (A) component: The following (A) component: A silicon-containing compound represented by the following general formula (1).
Silicon-containing polymer (B) component: A silicon-containing compound represented by the following general formula (2).
Moreover, 1-50 micrometers is preferable and, as for the particle size of the ceramic particle which the 2nd silicon-containing curable composition which comprises the said
また、上記第2の被覆部16をなす第2の珪素含有硬化性組成物は絶縁性セラミックス微粒子を含有することで、上記第2の珪素含有硬化性組成物のガスバリア性が向上する。すなわち、上記第2の珪素含有硬化性組成物は酸化劣化しにくくなる。
In addition, the second silicon-containing curable composition forming the
また、上記一般式(1),(2)に置いて、R1〜R7,R9〜R15で表される炭素原子数1〜12の飽和脂肪族炭化水素基の一例としては、メチル、エチル、プロピル、イソプロピル、ブチル、第2ブチル、第3ブチル、イソブチル、アミル、イソアミル、第3アミル、ヘキシル、2−ヘキシル、3−ヘキシル、シクロヘキシル、1−メチルシクロヘキシル、ヘプチル、2−ヘプチル、3−ヘプチル、イソヘプチル、第3ヘプチル、n−オクチル、イソオクチル、第3オクチル、2−エチルヘキシル、ノニル、イソノニル、デシル、ドデシル等が挙げられる。 Moreover, as an example of a saturated aliphatic hydrocarbon group having 1 to 12 carbon atoms represented by R 1 to R 7 and R 9 to R 15 in the general formulas (1) and (2), methyl , Ethyl, propyl, isopropyl, butyl, sec-butyl, tert-butyl, isobutyl, amyl, isoamyl, tert-amyl, hexyl, 2-hexyl, 3-hexyl, cyclohexyl, 1-methylcyclohexyl, heptyl, 2-heptyl, Examples include 3-heptyl, isoheptyl, tertiary heptyl, n-octyl, isooctyl, tertiary octyl, 2-ethylhexyl, nonyl, isononyl, decyl, dodecyl and the like.
また、上記一般式(1),(2)に置いて、R5,R13で表される飽和脂肪族炭化水素基で置換されていてもよい炭素原子数6〜12の芳香族炭化水素基は、置換基である飽和脂肪族炭化水素基も含めた全体で炭素原子数が6〜12である。置換基である飽和脂肪族炭化水素基としては、例えば、上に例示した飽和脂肪族炭化水素基のうち、上記炭素原子数を満たすことができるものを採用することができ、一例として、フェニル、ナフチル、2−メチルフェニル、3−メチルフェニル、4−メチルフェニル、3−イソプロピルフェニル、4−イソプロピルフェニル、4−ブチルフェニル、4−イソブチルフェニル、4−第3ブチルフェニル、4−ヘキシルフェニル、4−シクロヘキシルフェニル、2,3−ジメチルフェニル、2,4−ジメチルフェニル、2,5−ジメチルフェニル、2,6−ジメチルフェニル、3,4−ジメチルフェニル、3,5−ジメチルフェニル、シクロヘキシルフェニル、ビフェニル、2,4,5−トリメチルフェニル等が挙げられる。
In addition, in the general formulas (1) and (2), an aromatic hydrocarbon group having 6 to 12 carbon atoms which may be substituted with a saturated aliphatic hydrocarbon group represented by R 5 or R 13 Has 6 to 12 carbon atoms as a whole, including a saturated aliphatic hydrocarbon group as a substituent. As the saturated aliphatic hydrocarbon group which is a substituent, for example, among the saturated aliphatic hydrocarbon groups exemplified above, those capable of satisfying the above-mentioned number of carbon atoms can be adopted. As an example, phenyl, Naphthyl, 2-methylphenyl, 3-methylphenyl, 4-methylphenyl, 3-isopropylphenyl, 4-isopropylphenyl, 4-butylphenyl, 4-isobutylphenyl, 4-tert-butylphenyl, 4-hexylphenyl, 4 -Cyclohexylphenyl, 2,3-dimethylphenyl, 2,4-dimethylphenyl, 2,5-dimethylphenyl, 2,6-dimethylphenyl, 3,4-dimethylphenyl, 3,5-dimethylphenyl, cyclohexylphenyl,
また、上記一般式(1),(2)に置いて、R8,R16で表される炭素原子数2〜4のアルキレン基としては、一例として、−CH2CH2−、−CH2CH2CH2−、−CH2CH2CH2CH2−、−CH(CH3)CH2−、−CH2CH(CH3)−等が挙げられる。 Moreover, as an alkylene group having 2 to 4 carbon atoms represented by R 8 and R 16 in the above general formulas (1) and (2), for example, —CH 2 CH 2 —, —CH 2 CH 2 CH 2 —, —CH 2 CH 2 CH 2 CH 2 —, —CH (CH 3 ) CH 2 —, —CH 2 CH (CH 3 ) — and the like can be mentioned.
また、上記一般式(1),(2)に置いて、Z,Hで表される炭素原子数2〜4のアルケニル基としては、一例として、CH2=CH−、CH2=CH−CH2−、CH2=CH−CH2−CH2−、CH2=C(CH3)−、CH2=C(CH3)−CH2−、CH2=CH−CH(CH3)−等が挙げられる。
In addition, as an example of the alkenyl group having 2 to 4 carbon atoms represented by Z and H in the general formulas (1) and (2), CH 2 = CH-, CH 2 = CH-CH 2 -, CH 2 = CH- CH 2 -CH 2 -,
また、上記一般式(1),(2)に置いて、Z,Hで表される炭素原子数2〜4のアルキニル基としては、一例として、下記の基が挙げられる。
上記一般式(1),(2)に置いて、R3,R11及びR4,R12が、炭素原子数1〜12の飽和脂肪族炭化水素基、特にメチル基であり、R5,R13及びR6,R14の少なくとも一方が、飽和脂肪族炭化水素基で置換されていてもよい炭素原子数1〜12の芳香族炭化水素基、特にフェニル基であるものが好ましい。 In the general formulas (1) and (2), R 3 , R 11 and R 4 , R 12 are a saturated aliphatic hydrocarbon group having 1 to 12 carbon atoms, particularly a methyl group, and R 5 , It is preferable that at least one of R 13 and R 6 , R 14 is an aromatic hydrocarbon group having 1 to 12 carbon atoms which may be substituted with a saturated aliphatic hydrocarbon group, particularly a phenyl group.
本発明のケイ素含有化合物の質量平均分子量は、3000〜100万である。3000より小さいと得られる硬化物の耐熱性が不充分となり、100万より大きいと粘度が大きくなりハンドリングに支障をきたす。質量平均分子量は、5000〜50万が好ましく、1万〜10万がより好ましい。 The mass average molecular weight of the silicon-containing compound of the present invention is 3,000 to 1,000,000. If it is less than 3000, the resulting cured product has insufficient heat resistance, and if it is greater than 1 million, the viscosity increases and hinders handling. The mass average molecular weight is preferably 5,000 to 500,000, and more preferably 10,000 to 100,000.
本発明のケイ素含有化合物は、その製造方法により、特に制限されることはなく、周知の反応を応用して製造することができる。
尚、上記第1の被覆部15を作製する第1の樹脂および上記第2の被覆部16を作製する樹脂としては、線膨張係数が500ppm以下であると共にJIS規格の規格番号JIS C 4003による耐熱性クラスがF以上であるものを採用してもよい。なお、上記線膨張係数係数の下限値は、一例として、5ppmであるが5ppm以下、例えば3ppmでも良い。例えば、このような第1,第2の樹脂の一例としてはセラミック粒子を含有した有機珪素化合物が挙げられ、この場合、上記第2の樹脂のセラミック粒子の含有重量%を上記第1の樹脂のセラミック粒子の含有重量%よりも高くすることで、上記第2の樹脂の硬度を上記第1の樹脂の硬度よりも大きくすることができる。
The silicon-containing compound of the present invention is not particularly limited by the production method, and can be produced by applying a known reaction.
The first resin for forming the
(第2の実施の形態)
次に、この発明の半導体装置の第2実施形態を説明する。この第2実施形態は、前述の第1実施形態における第1の被覆部15および第2の被覆部16を形成する珪素含有硬化性組成物の組成が、前述の第1実施形態と異なる。よって、この第2実施形態では、前述の第1実施形態と異なる点を説明する。
(Second Embodiment)
Next, a second embodiment of the semiconductor device of the present invention will be described. This 2nd Embodiment differs in the composition of the silicon-containing curable composition which forms the 1st coating |
この第2実施形態では、第1の被覆部15を前述の第1の珪素含有硬化性組成物に替えて第3の珪素含有硬化性組成物で形成した。この第3の有硬化性祖成物は次に説明する合成工程6によって合成した。なお、この合成工程6において「部」とは重量部を表す。上記第3の珪素含有硬化性組成物を250℃にて3時間硬化反応させることにより第1の被覆部15が得られる。
In the second embodiment, the
さらに、この第2実施形態では、第1の被覆部15の全表面15Aを覆うと共に支持体3の嵌合溝21に端部23が密に嵌合する第2の被覆部16が第4の珪素含有硬化性組成物で作製されている。この第2の被覆部16として使用される第4の珪素含有硬化性組成物は上記第3の珪素含有硬化性組成物にセラミックス粒子として粒径20μmのアルミナ微粒子を40%の体積充填率で配合している。この第4の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第2の被覆部16が得られる。また、上記第4の珪素含有硬化性組成物の線膨張係数は180ppm/℃である。
Further, in the second embodiment, the
〔合成工程6〕 (A)成分として上記合成工程2で得られた珪素含有化合物(VSi−1)50部と(B)成分として上記合成工程4で得られた珪素含有化合物(HSi−2)50部とを混合したものに、(D)成分として白金系触媒である白金−カルボニルビニルメチル錯体0.01部、および鉄(III)アセチルアセトネート0.01部を混合して、上記第3の珪素含有硬化性組成物を得た。
[Synthesis Step 6] 50 parts of silicon-containing compound (VSi-1) obtained in
この第2実施形態によれば、第2の被覆部16となる第2の樹脂としての第4の珪素含有硬化性組成物は第1の樹脂としての上記第3の珪素含有硬化性組成物にセラミックスとしての粒径20μmのアルミナ微粒子を40%の体積充填率で配合している。そして、この第4の珪素含有硬化性組成物を200℃にて6時間硬化反応させることにより第2の被覆部16とした。上記硬化後の第4の珪素含有硬化性組成物の線膨張係数は180ppm/℃である。この第2実施形態によれば、上記第2の被覆部16は高温(例えば200℃以上)で使用してもクラック等が発生せず、高絶縁耐力を達成できる。
According to this 2nd Embodiment, the 4th silicon-containing curable composition as 2nd resin used as the 2nd coating |
また、上記第2の被覆部16の端部23が、上記支持体3の嵌合溝21に密に嵌合している。上記支持体3の嵌合溝21に上記第2の樹脂としての第2の珪素含有硬化性が流し込まれることで密に嵌合した第2の被覆部16の環状の端部23が支持体3に対するアンカーとしての機能を果たす。これにより、支持体3との線膨張係数の差がかなりある第2の被覆部16が高温時(例えば200℃以上)に支持体3から剥離するのを抑制できる。また、上記第2の被覆部16の段差部25が上記支持体3の環状の突起22に外周側から嵌合しているので、第2の被覆部16の端部23を支持体3の環状の嵌合溝21から外れにくくでき、上記アンカーの機能を強化できる。
Further, the
また、上記第2の被覆部16の膨張時には上記第2の被覆部16の端部23が外周側に向けて上記支持体3の嵌合溝21の外周面に押しつけられ、上記第2の被覆部16の収縮時には上記第2の被覆部16の端部23が内周側に向けて上記嵌合溝21の内周面に押しつけられる。よって、第2の被覆部16の膨張と収縮により、第2の被覆部16と支持体3との間に隙間が発生することを抑制できて、上記嵌合溝21から内部への空気の侵入を抑制できる。
Further, when the
また、第1の被覆部15が支持体3と第2の被覆部16との間で緩衝材として働き、高温時の応力を低減できる。
Moreover, the 1st coating |
尚、上記第1,第2実施形態において、上記第1の被覆部15に表面が被覆されていると共に上記GTOサイリスタ素子1を直接被覆する下塗り部となる第3の被覆部(図示せず)と、上記第2の被覆部16に表面が被覆されていると共に上記第1の被覆部15を直接被覆する下塗り部となる第4の被覆部(図示せず)とを備えてもよい。ここで、上記第3の被覆部(図示せず)および第4の被覆部(図示せず)を作製する珪素含有硬化性組成物は、上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物である。そして、上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第1および第2の被覆部15,16を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。つまり、上記第3,第4の被覆部を作製する珪素含有硬化性組成物の成分は、上記(F)成分以外は、上記第1の被覆部15を作製する珪素含有硬化性組成物の成分と同様である。これにより、下塗り部となる上記第3,第4の被覆部(図示せず)の粘度と接着力を、上記第1,第2の被覆部15,16の粘度と接着力に比べて高くすることができる。なお、上記第3,第4の被覆部の(F)成分の含有重量%を、5%以下にすることが望ましい。また、上記第3,第4の被覆部の(F)成分の含有重量%を略零%とすることがより好ましい。
In the first and second embodiments, a third covering portion (not shown) which is the surface of the
また、上記第1の被覆部15の厚さを0.1mm以上かつ10mm以下とし、上記第2の被覆部16の厚さを5mm以上かつ30mm以下とし、上記第3および第4の被覆部の厚さを0.01mm以上かつ5mm以下とすることが好ましい。また、上記実施形態では、支持体3を銅製としたが、銅の他にアルミニウムのような金属、または、Al‐SiCのような金属と半導体の複合材料、または、銅とモリブデン等の異種金属の積層構造材料で作製してもよい。また、上記支持体の表面を金またはニッケル、錫、亜鉛、クロム等でメッキしてもよい。
Further, the thickness of the
(第3の実施の形態)
次に、図2に、この発明の半導体装置の第3実施形態を示す。この第3実施形態は、図1のSiC GTOサイリスタ素子1に替えてSiC GTOサイリスタ素子21を有する点と、支持体3に替えて、銅,アルミニウムのような金属材料もしくはAl‐SiCのような複合材料もしくは銅とモリブデン等の異種金属の積層構造材料で作製された支持体33および上記支持体33の上面33A上に設置されてSiC GTOサイリスタ素子31が載置されたセラミック絶縁基板35を有する点が、前述の第1実施形態と異なる。よって、この第3実施形態では、前述の第1実施形態と異なる部分を主に説明する。
(Third embodiment)
Next, FIG. 2 shows a third embodiment of the semiconductor device of the present invention. This third embodiment has a SiC
この第3実施形態が有するGTOサイリスタ素子31は、アノード電極32がアルミニウム,金,銅等で作製されるリード線7によりアノード端子10の上端に接続され、カソード電極37がセラミック絶縁基板35上に配置されている。また、GTOサイリスタ素子31のゲート電極36は、アルミニウム,金,銅等で作製されるリード線8によりゲート端子11の上端に接続されている。すなわち、この第3実施形態は、GTOサイリスタ素子31がカソード電極37を有し、支持体3に替えてセラミック絶縁基板35と支持体33を備え、SiC GTOサイリスタ素子31の下にセラミック絶縁基板35を敷いてGTOサイリスタ素子31のカソード電極37を支持体33と絶縁した構造とした点が、先述の第1実施形態と異なっている。
In the
尚、この第3実施形態において、図3に示すように、上記第1の被覆部15に表面41Aが被覆されていると共に上記GTOサイリスタ素子31を直接被覆する第3の被覆部41と、上記第2の被覆部16に表面42Aが被覆されていると共に上記第1の被覆部15を直接被覆する第4の被覆部42とを備えてもよい。上記第3の被覆部41は、素子被覆部(第1の被覆部15)の下塗りとなり、上記第4の被覆部42は、モールド部(第2の被覆部16)の下塗りとなる。なお、図3に示す一例では、第3の被覆部41はGTOサイリスタ素子31だけでなく支持体33上に突出したアノード端子10,ゲート端子11も覆っている。
In the third embodiment, as shown in FIG. 3, the
ここで、上記第3の被覆部41および第4の被覆部42を作製する珪素含有硬化性組成物は、上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物である。そして、上記第3および第4の被覆部41,42を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第1および第2の被覆部15,16を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低い。つまり、上記第3,第4の被覆部41,42を作製する珪素含有硬化性組成物の成分は、上記(F)成分以外は、上記第1の被覆部15を作製する珪素含有硬化性組成物の成分と同様である。これにより、上記第3,第4の被覆部41,42の粘度と接着力を、上記第1,第2の被覆部15,16の粘度と接着力に比べて高くすることができる。また、上記第3,第4の被覆部41,42の(F)成分の含有重量%を、5%以下にすることが望ましい。また、上記第3,第4の被覆部41,42の(F)成分の含有重量%を約0%とすることがより好ましい。
Here, the silicon-containing curable composition for producing the
また、上記第1の被覆部15の厚さを0.1mm以上かつ10mm以下とし、上記第2の被覆部16の厚さを5mm以上かつ30mm以下とし、上記第3,第4の被覆部41,42の厚さを0.01mm以上かつ5mm以下とすることが好ましい。また、図3では、第3の被覆部41は、GTOサイリスタ素子31だけでなく支持体33上に突出したアノード端子10,ゲート端子11も覆っているがGTOサイリスタ素子31とその周辺部だけを覆ってもよいし、第3の被覆部41を支持体23の縁に向かって広く塗って第1の被覆部15の端まで延在させてもよい。なお、上記セラミック絶縁基板35は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。また、支持体33の表面に金またはニッケル、錫、亜鉛、クロム等によるメッキを施してもよい。
Further, the thickness of the
(第4の実施の形態)
次に、図4に、この発明の半導体装置の第4実施形態を説明する。この第4実施形態は、耐圧5kVのSiC GTOサイリスタ素子51を有し、このSiC サイリスタ素子51は、カソード電極59がセラミック絶縁基板52の上面52Aに配置されるように載置されている。このセラミック絶縁基板52は支持体53上に配置されている。このセラミック絶縁基板52は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。また、上記支持体53は、銅,アルミニウムのような金属材料もしくはAl‐SiCのような複合材料もしくは銅とモリブデン等の異種金属の積層構造材料で作製されている。また、支持体53の表面に金またはニッケル、錫、亜鉛、クロム等によるメッキを施してもよい。
(Fourth embodiment)
Next, FIG. 4 illustrates a semiconductor device according to a fourth embodiment of the present invention. The fourth embodiment includes a SiC
このSiC GTOサイリスタ素子51のアノード電極55はアルミニウム,金,銅等で作製されるリード線56により電極57に接続されている。また、GTOサイリスタ素子51のゲート電極54は、アルミニウム,金,銅等で作製されるリード線58により電極60に接続されている。また、上記電極60には電極60上に延在するゲート端子61が接続され、上記電極57には電極57上に延在するアノード端子62が接続されている。
The
そして、上記SiC GTOサイリスタ素子51の全表面、およびリード線56,58と電極57,60、および電極57,60上の端子61,62の一部分を覆うように、第1の被覆部である被覆部63となる第1の樹脂(一例として、上記第1の珪素含有硬化性組成物)が塗布されている。ここで、この第1の被覆部63として使用される第1の樹脂(一例として、上記第1の珪素含有硬化性組成物)は、先述の第1実施形態の第1の被覆部15として使用される第1の樹脂と同様であるので、詳細な説明を省略する。
Then, a covering which is a first covering portion is formed so as to cover the entire surface of the SiC
また、この実施形態では、上記第1の被覆部63の全表面63Aを覆う第2の被覆部64となる第2の樹脂(一例として上記第2の珪素含有硬化性組成物)が塗布されている。この第2の被覆部64として使用される第2の樹脂(一例として上記第2の珪素含有硬化性組成物)は、先述の第1実施形態の第2の被覆部16として使用される第2の樹脂と同様であるので、詳細な説明を省略する。
Further, in this embodiment, a second resin (as an example, the second silicon-containing curable composition) to be the
さらに、この実施形態では、上記支持体53に嵌合部をなす嵌合溝69が形成されている。この嵌合溝69は、第1の被覆部63の周囲を囲むように延在している。なお、一例として、上記嵌合溝69は、第1の被覆部63の周縁形状に対応して四角形,楕円,円等の形状に第1の被覆部63の周囲を囲むように延在していればよい。また、上記嵌合溝69は必ずしも連続的に第1の被覆部の周囲を囲んでいなくてもよく、第1の被覆部の周囲を断続的に囲んでいてもよい。
Further, in this embodiment, a
上記支持体53の嵌合溝69には、上記第2の被覆部64の端部67が密に嵌合している。なお、一例として、上記端部67は、第1の被覆部63,嵌合溝69の周縁形状に対応して四角形,楕円形,円形,多角形等の形状に第1の被覆部63の周囲を囲むように延在していればよい。また、上記嵌合溝69は必ずしも連続的に第1の被覆部の周囲を囲んでいなくてもよく、第1の被覆部の周囲を断続的に囲んでいてもよい。
The
この実施形態によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部63でもって、GTOサイリスタ素子51を絶縁できる。また、上記支持体53上のセラミック絶縁基板52の上面52Aに載置されたGTOサイリスタ素子51の表面を被覆する第1の被覆部63の表面63Aを被覆する第2の被覆部64の端部67が、上記支持体53の嵌合溝69に密に嵌合している。この支持体53の嵌合溝69に上記第2の樹脂(一例として、上記第2の珪素含有硬化性組成物)が流し込まれることで密に嵌合した第2の被覆部64の環状の端部67が支持体53に対するアンカーとしての機能を果たす。これにより、支持体53との線膨張係数の差がかなりある第2の被覆部64が高温時(例えば200℃以上)に支持体53から剥離するのを抑制できる。
According to this embodiment, the
また、上記第2の被覆部64の膨張時には上記第2の被覆部64の端部67が外周側に向けて上記支持体53の嵌合溝69の外周面に押しつけられ、上記第2の被覆部64の収縮時には上記第2の被覆部64の端部67が内周側に向けて上記支持体53の嵌合溝69の内周面に押しつけられる。よって、第2の被覆部64の膨張と収縮により支持体53と第2の被覆部64との間に隙間が発生することを抑制できて、上記嵌合溝69から内部への空気の侵入を抑制できる。
Further, when the
また、第1の被覆部63がセラミック製の絶縁基板52と第2の被覆部64との間で緩衝材として働き、高温時の応力を低減できる。これにより、この実施形態によれば、高耐熱性と高耐電圧性を達成できると共にGTOサイリスタ素子51の被覆部63とGTOサイリスタ素子51の支持体をなすセラミック製の絶縁基板52との密着性を向上でき、高温での使用を可能にできる。
Moreover, the 1st coating |
尚、上記第4実施形態の変形例を、図6に示す。この図6に示す変形例は、上記支持体53に替えて支持体103を有し、上記第2の被覆部64に替えて第2の被覆部114を有する点だけが、上述の第4実施形態と異なる。そして、この変形例の支持体103は、図4の嵌合溝69に替えて、嵌合部として嵌合凸部119を有する点が図4の支持体53と異なる。また、この変形例の第2の被覆部114は、図4の端部67に替えて、嵌合溝117を有する点が図4の第2の被覆部64と異なる。
A modification of the fourth embodiment is shown in FIG. The modified example shown in FIG. 6 has the
この第4実施形態の変形例では、上記支持体103上のセラミック絶縁基板52の上面52Aに載置されたGTOサイリスタ素子51の表面を被覆する第1の被覆部63の表面63Aを被覆する第2の被覆部114の嵌合溝117が、上記支持体103の嵌合凸部119に密に嵌合している。この支持体103の嵌合凸部119上から上記第2の樹脂(一例として、上記第2の珪素含有硬化性組成物)が流し込まれることで上記支持体103の嵌合凸部119と密に嵌合した第2の被覆部114の環状の嵌合溝117が支持体103に対するアンカーとしての機能を果たす。これにより、支持体103との線膨張係数の差がかなりある第2の被覆部114が高温時(例えば200℃以上)に支持体103から剥離するのを抑制できる。
In the modification of the fourth embodiment, the
また、この変形例では、上記第2の被覆部114の膨張時には上記第2の被覆部114の嵌合溝117が外周側に向けて上記支持体103の嵌合凸部119に押しつけられ、上記第2の被覆部114の収縮時には上記第2の被覆部114の嵌合溝117が内周側に向けて上記嵌合凸部119に押しつけられる。これによって、上記第2の被覆部114の膨張と収縮により支持体103と第2の被覆部114との間に隙間が発生することを抑制できて、上記嵌合凸部119から内部への空気の侵入を抑制できる。
Further, in this modified example, when the
なお、この変形例においても、上記嵌合凸部119は、第1の被覆部63,嵌合溝117の周縁形状に対応して四角形,楕円形,円形,多角形等の形状に第1の被覆部63の周囲を囲むように延在していればよい。また、上記嵌合凸部119は必ずしも連続的に第1の被覆部の周囲を囲んでいなくてもよく、第1の被覆部63の周囲を断続的に囲んでいてもよい。
Also in this modified example, the fitting
(第5の実施の形態)
次に、図5に、この発明の半導体装置の第5実施形態を示す。この第5実施形態は、耐圧5kVのSiC GTOサイリスタ素子71を有し、このSiC サイリスタ素子71は、カソード電極79がセラミック絶縁基板72の上面72Aに配置されるように載置されている。このセラミック絶縁基板72の裏面には裏面電極73が形成されている。上記セラミック絶縁基板72は、一例として酸化アルミニウム,窒化アルミニウム,窒化ケイ素等で作製される。
(Fifth embodiment)
Next, FIG. 5 shows a fifth embodiment of the semiconductor device of the present invention. The fifth embodiment has a SiC
上記SiC GTOサイリスタ素子71のアノード電極75はアルミニウム,金,銅等で作製されるリード線76により電極77に接続されている。また、GTOサイリスタ素子71のゲート電極74は、アルミニウム,金,銅等で作製されるリード線78により電極80に接続されている。また、上記電極80には電極80上に延在するゲート端子81が接続され、上記電極77には電極77上に延在するアノード端子82が接続されている。
The
そして、上記SiC GTOサイリスタ素子71の全表面、およびリード線76,78と電極77,80、および電極77,80上の端子81,82の一部分を覆うように、第1の被覆部である被覆部83となる第1の樹脂(例えば、上記第1の珪素含有硬化性組成物)が塗布されている。ここで、この第1の被覆部83として使用される第1の樹脂は、先述の第1実施形態の第1の被覆部15として使用される第1の樹脂と同様であるので、詳細な説明を省略する。
Then, a covering which is a first covering portion is provided so as to cover the entire surface of the SiC
また、上記電極77,80およびカソード電極79と裏面電極73は銅製であり、この電極77,80およびカソード電極79と裏面電極73およびセラミック絶縁基板72が支持体としてのDBC(ダブル・ボンディング・カッパー)基板91を構成している。そして、このDBC基板91は、セラミック絶縁基板72上に銅製の溝形成用パターン部90が上記第1の被覆部83の周囲を囲むように形成されている。この溝形成用パターン部90は、上記電極77,80との間に嵌合溝89を形成している。この嵌合溝89は、上記第1の被覆部83の周囲を囲むように形成される。
The
また、この実施形態では、上記第1の被覆部83の全表面83Aを覆う第2の被覆部84となる第2の珪素含有硬化性組成物が塗布されている。この第2の被覆部84として使用される第2の樹脂は、先述の第1実施形態の第2の被覆部16として使用される第2の樹脂と同様であるので、詳細な説明を省略する。
Moreover, in this embodiment, the 2nd silicon-containing curable composition used as the 2nd coating |
この実施形態によれば、高い耐熱性と高い耐電圧性を有すると共に高い柔軟性を有する第1の被覆部83でもって、GTOサイリスタ素子71を絶縁できる。また、上記第2の被覆部84は、環状の端部87が上記DBC基板91の環状の嵌合溝89に密に嵌合している。すなわち、このDBC基板91の環状の嵌合溝89に第2の樹脂(例えば、上記第2の珪素含有硬化性組成物)が流し込まれることで密に嵌合した第2の被覆部84の環状の端部87がDBC基板91に対するアンカーとしての機能を果たす。これにより、DBC基板91との線膨張係数の差がかなりある第2の被覆部84が高温時(例えば200℃以上)にDBC基板91から剥離するのを抑制できる。また、この実施形態では、上記第2の被覆部84の環状の端部87と外周端部88とで上記DBC基板91の溝形成用パターン部90の内周側と外周側の両側から挟んでいるので、上記第2の被覆部84をDBC基板91から剥がれにくくすることができる。
According to this embodiment, the
また、上記第2の被覆部84の膨張時には上記第2の被覆部84の端部87が外周側に向けて上記嵌合溝89の外周面に押しつけられ、上記第2の被覆部84の収縮時には上記第2の被覆部84の端部87が内周側に向けて上記嵌合溝89の内周面に押しつけられる。よって、第2の被覆部84の膨張と収縮によりセラミック絶縁基板72と第2の被覆部84との間に隙間が発生することを抑制できて、上記嵌合溝89から内部への空気の侵入を抑制できる。
Further, when the
また、第1の被覆部83がDBC基板91と第2の被覆部84との間で緩衝材として働き、高温時の応力を低減できる。これにより、この実施形態によれば、高耐熱性と高耐電圧性を達成できると共にGTOサイリスタ素子71の被覆部83とGTOサイリスタ素子71の支持体をなすDBC基板91との密着性を向上でき、高温での使用を可能にできる。
Moreover, the 1st coating |
なお、上記DBC基板91の嵌合溝89は、必ずしも環状である必要はなく、第1の被覆部83の周縁形状に対応して四角形,楕円,円等の形状に第1の被覆部83の周囲を囲むように延在していればよい。また、上記嵌合溝89は必ずしも連続的に第1の被覆部83の周囲を囲んでいなくてもよく、第1の被覆部の周囲を断続的あるいは部分的に囲んでいてもよい。また、上記嵌合溝89に嵌合される端部87の形状も嵌合溝89の形状と同様、必ずしも環状である必要はなく、第1の被覆部83の周縁形状に対応して四角形,楕円,円等の形状に第1の被覆部83の周囲を囲むように延在していればよい。また、端部87は必ずしも連続的に第1の被覆部83の周囲を囲んでいなくてもよく、第1の被覆部の周囲を断続的あるいは部分的に囲んでいてもよい。
The
尚、上記第1〜第5実施形態では、半導体素子としてSiCによるGTOサイリスタを備えたが、pnダイオード素子等、SiCで作製された他の半導体素子を備えてもよく、GaNもしくは他のワイドギャップ半導体で作製された半導体素子を備えてもよく、ワイドギャップ半導体以外の半導体で作製された半導体素子を備えてもよい。また、上記第1〜第5実施形態では、支持体3,33,53,DBC基板91に1つの半導体素子を載置したが、2つの半導体素子もしくは3つ以上の半導体素子を載置してもよい。また、上記第1〜第4実施形態では、支持体3,33,53を銅製としたが、アルミニウム等の他の金属製としてもよく、Al‐SiCのような複合放熱材料としてもよい。
In the first to fifth embodiments, the GTO thyristor made of SiC is provided as the semiconductor element. However, other semiconductor elements made of SiC such as a pn diode element may be provided, and GaN or other wide gaps may be provided. A semiconductor element made of a semiconductor may be provided, or a semiconductor element made of a semiconductor other than a wide gap semiconductor may be provided. In the first to fifth embodiments, one semiconductor element is placed on the
この発明は、一例として高耐電圧かつ高耐熱のワイドギャップ半導体装置に利用可能であり、耐熱性が高い高耐電圧パワー半導体装置として有用である。 As an example, the present invention can be used for a wide-gap semiconductor device having high withstand voltage and high heat resistance, and is useful as a high withstand voltage power semiconductor device having high heat resistance.
1,31,51,71 GTOサイリスタ素子
2,32,55,75 アノード電極
3,33,53,103 支持体
3A,33A,52A 上面
4,37,59,79 カソード電極
6,36,54,74 ゲート電極
7,8,56,58,76,78 リード線
10,62,82 アノード端子
11,61,81 ゲート端子
14,19 絶縁材
15,63,83 第1の被覆部
16,64,84,114 第2の被覆部
21,69,89,117 嵌合溝
22,67 突起
23 環状の端部
25 環状の段差部
35,52,72 セラミック絶縁基板
41 第3の被覆部
42 第4の被覆部
73 裏面電極
90 溝形成用パターン部
91 DBC基板
119 嵌合凸部
1,31,51,71
Claims (9)
上記半導体素子が載置される支持体と、
上記半導体素子を外部機器に電気的に接続するための電気接続部と、
上記半導体素子および上記半導体素子が載置される上記支持体の上面を被覆すると共に上記電気接続部の少なくとも一部を被覆する第1の樹脂で作製された第1の被覆部と、
上記第1の被覆部の表面を被覆すると共に上記支持体に接する第2の樹脂で作製された第2の被覆部とを備え、
上記第2の樹脂の硬度は、上記第1の樹脂の硬度よりも大きく、
上記支持体は、
上記第2の被覆部の一部が密に嵌合されている嵌合部を有することを特徴とする半導体装置。 A semiconductor element;
A support on which the semiconductor element is mounted;
An electrical connection for electrically connecting the semiconductor element to an external device;
A first covering portion made of a first resin that covers the upper surface of the semiconductor element and the support on which the semiconductor element is placed and covers at least a part of the electrical connection portion;
A second covering portion made of a second resin that covers the surface of the first covering portion and is in contact with the support;
The hardness of the second resin is greater than the hardness of the first resin,
The support is
A semiconductor device having a fitting portion in which a part of the second covering portion is closely fitted.
上記支持体の上記嵌合部は、上記第1の被覆部の周囲を囲む形状であり、
上記第2の被覆部の上記一部は、上記支持体の上記嵌合部に密に嵌合されている端部であることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The fitting portion of the support body has a shape surrounding the periphery of the first covering portion,
The part of the second covering part is an end part closely fitted to the fitting part of the support.
上記第1の樹脂および上記第2の樹脂は、線膨張係数が500ppm以下であると共にJIS規格の規格番号JIS C 4003による耐熱性クラスがF以上であることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The semiconductor device, wherein the first resin and the second resin have a linear expansion coefficient of 500 ppm or less and a heat resistance class according to JIS standard number JIS C 4003 of F or more.
上記第1の被覆部を作製する第1の樹脂は、
下記の(A)成分、(B)成分および(D)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部を作製する第2の樹脂は、
下記の(A)成分、(B)成分、(D)成分および (F)成分を含有する珪素含有硬化性組成物であり、
上記第2の被覆部は、上記珪素含有硬化性組成物を熱硬化させた硬化物であり、上記硬化物の線膨張係数が50〜200ppm/℃であることを特徴としている。
(A)成分:下記一般式(1)で表される珪素含有化合物。
(B)成分:下記一般式(2)で表される珪素含有化合物。
(D)成分:白金系触媒である硬化反応触媒
(F)成分:セラミックス粒子 The semiconductor device according to any one of claims 1 to 3,
The first resin for producing the first covering portion is
A silicon-containing curable composition containing the following component (A), component (B) and component (D):
The second resin for producing the second covering portion is:
A silicon-containing curable composition containing the following component (A), component (B), component (D) and component (F):
The said 2nd coating | coated part is the hardened | cured material which heat-cured the said silicon-containing curable composition, The linear expansion coefficient of the said hardened | cured material is 50-200 ppm / degreeC, It is characterized by the above-mentioned.
Component (A): A silicon-containing compound represented by the following general formula (1).
Component (B): A silicon-containing compound represented by the following general formula (2).
Component (D): a curing reaction catalyst that is a platinum catalyst
Component (F): Ceramic particles
上記第1の被覆部は、上記(F)成分を含有し、
さらに、上記第1の被覆部に表面が被覆されていると共に上記半導体素子を直接被覆する第3の被覆部と、
上記第2の被覆部に表面が被覆されていると共に上記第1の被覆部を直接被覆する第4の被覆部とを備え、
上記第3の被覆部および第4の被覆部を作製する珪素含有硬化性組成物は、
上記の(A)成分、(B)成分、(D)成分および(F)成分を含有する珪素含有硬化性組成物であり、
上記第3および第4の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%が上記第1および第2の被覆部を作製する珪素含有硬化性組成物の成分の内の上記(F)成分の含有重量%よりも低いことを特徴とする半導体装置。 The semiconductor device according to claim 4,
The first covering portion contains the component (F),
Further, a third covering portion whose surface is coated on the first covering portion and directly covering the semiconductor element;
A surface of the second covering portion is coated and a fourth covering portion that directly covers the first covering portion;
The silicon-containing curable composition for producing the third covering portion and the fourth covering portion is:
A silicon-containing curable composition containing the above component (A), component (B), component (D) and component (F),
Of the components of the silicon-containing curable composition for producing the third and fourth coating parts, the content weight percentage of the component (F) is the silicon-containing curable composition for producing the first and second coating parts. A semiconductor device characterized in that the content is lower than the content weight% of the component (F) in the components of the product.
上記半導体素子と上記支持体との間に配置されたセラミック絶縁基板を備えることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 5,
A semiconductor device comprising a ceramic insulating substrate disposed between the semiconductor element and the support.
上記支持体は、金属、または、金属と半導体の複合材料、または、異種金属の積層構造材料で作製されていることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 6,
The semiconductor device is characterized in that the support is made of a metal, a composite material of a metal and a semiconductor, or a stacked structure material of different metals.
上記支持体の表面がメッキされていることを特徴とする半導体装置。 The semiconductor device according to claim 7,
A semiconductor device, wherein the surface of the support is plated.
上記半導体素子が、ワイドギヤップ半導体で作製されたワイドギヤップ半導体素子であることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 8,
A semiconductor device, wherein the semiconductor element is a wide gear semiconductor element made of a wide gear semiconductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092412A JP2011222869A (en) | 2010-04-13 | 2010-04-13 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092412A JP2011222869A (en) | 2010-04-13 | 2010-04-13 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011222869A true JP2011222869A (en) | 2011-11-04 |
Family
ID=45039429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010092412A Pending JP2011222869A (en) | 2010-04-13 | 2010-04-13 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011222869A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014097798A1 (en) * | 2012-12-18 | 2014-06-26 | 富士電機株式会社 | Semiconductor device |
JPWO2019038906A1 (en) * | 2017-08-25 | 2019-11-07 | 三菱電機株式会社 | Power semiconductor device and method for manufacturing power semiconductor device |
JP7446125B2 (en) | 2020-02-21 | 2024-03-08 | エイブリック株式会社 | Semiconductor device and its manufacturing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307042A (en) * | 1996-05-17 | 1997-11-28 | Sanken Electric Co Ltd | Semiconductor device |
JP2008266484A (en) * | 2007-04-23 | 2008-11-06 | Adeka Corp | Silicon-containing compound, curable composition, and cured material |
JP2009212342A (en) * | 2008-03-05 | 2009-09-17 | Kansai Electric Power Co Inc:The | Semiconductor device |
JP2011063688A (en) * | 2009-09-16 | 2011-03-31 | Kansai Electric Power Co Inc:The | Semiconductor device |
-
2010
- 2010-04-13 JP JP2010092412A patent/JP2011222869A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307042A (en) * | 1996-05-17 | 1997-11-28 | Sanken Electric Co Ltd | Semiconductor device |
JP2008266484A (en) * | 2007-04-23 | 2008-11-06 | Adeka Corp | Silicon-containing compound, curable composition, and cured material |
JP2009212342A (en) * | 2008-03-05 | 2009-09-17 | Kansai Electric Power Co Inc:The | Semiconductor device |
JP2011063688A (en) * | 2009-09-16 | 2011-03-31 | Kansai Electric Power Co Inc:The | Semiconductor device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014097798A1 (en) * | 2012-12-18 | 2014-06-26 | 富士電機株式会社 | Semiconductor device |
CN104620373A (en) * | 2012-12-18 | 2015-05-13 | 富士电机株式会社 | Semiconductor device |
US9355930B2 (en) | 2012-12-18 | 2016-05-31 | Fuji Electric Co., Ltd. | Semiconductor device |
JPWO2014097798A1 (en) * | 2012-12-18 | 2017-01-12 | 富士電機株式会社 | Semiconductor device |
JPWO2019038906A1 (en) * | 2017-08-25 | 2019-11-07 | 三菱電機株式会社 | Power semiconductor device and method for manufacturing power semiconductor device |
JP7446125B2 (en) | 2020-02-21 | 2024-03-08 | エイブリック株式会社 | Semiconductor device and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI383025B (en) | Hardened silicone compositions and electronic parts | |
JP4319591B2 (en) | Semiconductor power module | |
JP5656907B2 (en) | Power module | |
JP5602077B2 (en) | Semiconductor device | |
JP6537627B2 (en) | Power semiconductor device | |
JP6719569B2 (en) | Semiconductor device and power converter | |
JP6540326B2 (en) | Semiconductor device and method of manufacturing the same | |
WO2006028081A1 (en) | Semiconductor device | |
JP6711001B2 (en) | Semiconductor device and manufacturing method | |
KR101263905B1 (en) | Resin composition | |
JP5393373B2 (en) | Semiconductor device | |
JP2011228336A (en) | Semiconductor device and method for manufacturing the same | |
JP6057927B2 (en) | Semiconductor device | |
JP2006179538A (en) | Semiconductor power module | |
JP2015130456A (en) | semiconductor device | |
KR20220123417A (en) | Curable organopolysiloxane composition and cured product thereof, protective agent or adhesive, and electrical/electronic device | |
JP2011222869A (en) | Semiconductor device | |
JP2012156153A (en) | Semiconductor device | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JP6246057B2 (en) | Semiconductor device | |
JP5083822B2 (en) | Semiconductor device | |
KR20140068774A (en) | Encapsulating sheet, optical semiconductor device, and producing method thereof | |
CN116004014A (en) | Thermally conductive silicone composition | |
JP2014229817A (en) | Semiconductor device | |
JP7454129B2 (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |