JP2011215404A - Photo mask blank and method for manufacturing the same - Google Patents
Photo mask blank and method for manufacturing the same Download PDFInfo
- Publication number
- JP2011215404A JP2011215404A JP2010084100A JP2010084100A JP2011215404A JP 2011215404 A JP2011215404 A JP 2011215404A JP 2010084100 A JP2010084100 A JP 2010084100A JP 2010084100 A JP2010084100 A JP 2010084100A JP 2011215404 A JP2011215404 A JP 2011215404A
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- blank
- pattern
- manufacturing
- mosi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
本発明は、フォトマスクパターン形成のためのドライエッチング処理において、エッチングマスク材料のエッチングレートを従来よりも向上させたフォトマスクブランク及びその製造方法に関する。 The present invention relates to a photomask blank in which an etching rate of an etching mask material is improved as compared with a conventional photomask blank in a dry etching process for forming a photomask pattern, and a manufacturing method thereof.
近年、大規模集積回路(LSI)等の半導体デバイスの高集積化に伴って、回路パターンのさらなる微細化が進んでいる。このような微細な回路パターンを実現するためには、回路を構成する配線パターンやコンタクトホールパターンの細線化が要求される。これらのパターニングは、フォトマスクを用いた光リソグラフィにより形成されるため、原版となるフォトマスクパターンを微細かつ高精度で形成する技術が求められることになる。 In recent years, as semiconductor devices such as large-scale integrated circuits (LSIs) are highly integrated, circuit patterns are further miniaturized. In order to realize such a fine circuit pattern, it is required to thin the wiring pattern and contact hole pattern constituting the circuit. Since these patterning are formed by photolithography using a photomask, a technique for forming a photomask pattern serving as an original plate with high precision is required.
半導体デバイス製造における光リソグラフィは、通常、ステッパーやスキャナーと呼ばれる露光装置を用いて、フォトマスクパターンを4分の1にして縮小投影し、半導体デバイスへパターン転写するのが一般的であり、そのときのフォトマスクのパターンサイズは、半導体デバイスパターンの4倍程度の大きさである。 In optical lithography in semiconductor device manufacturing, it is common to use a light exposure device called a stepper or scanner to reduce the photomask pattern to 1/4 and transfer the pattern to the semiconductor device. The photomask pattern size is about four times as large as the semiconductor device pattern.
しかしながら、近年の光リソグラフィで転写される回路パターンのサイズは、露光波長(先端の露光装置で波長193nm)以下のサイズとなっており、露光の際に生じる光の干渉や回折、収差などの影響で、フォトマスクパターン通りの形状を半導体基板上のレジスト膜に転写することは困難であった。 However, the size of the circuit pattern transferred by recent optical lithography is smaller than the exposure wavelength (wavelength of 193 nm with the leading exposure equipment), and the effects of light interference, diffraction, aberration, etc. that occur during exposure Thus, it has been difficult to transfer the shape according to the photomask pattern to the resist film on the semiconductor substrate.
このため、実際の半導体デバイスパターンよりも複雑な形状のフォトマスクパターン(いわゆるOPCパターン)や、半導体デバイスに直接転写されることのない微細な補助パターン(例えばSRAF: Sub Resolution Assist Feature)などが必要とされる。これにより、実際には、フォトマスクパターンは、半導体パターンと同等もしくはそれ以上の、高いパターン加工精度と解像性が求められる。 For this reason, a photomask pattern (so-called OPC pattern) with a more complicated shape than the actual semiconductor device pattern or a fine auxiliary pattern (eg SRAF: Sub Resolution Assist Feature) that is not directly transferred to the semiconductor device is required. It is said. Thus, in practice, the photomask pattern is required to have high pattern processing accuracy and resolution equivalent to or higher than the semiconductor pattern.
半導体デバイスの元となるフォトマスクの製造方法としては、大きく分けて、バイナリー型フォトマスクと、ハーフトーン型位相シフトフォトマスクが存在する。 As a method for manufacturing a photomask which is a source of a semiconductor device, there are roughly classified a binary type photomask and a halftone type phase shift photomask.
従来構造のバイナリー型フォトマスクの作製方法には非特許文献1に示されるようなものが知られている。この作製方法は次の通りの手順でフォトマスクが作られる。先ず、透明基板上にCrなどの遮光層が設けられたフォトマスクブランク上に電子線レジスト膜を塗布し、このレジスト膜に電子ビームでパターンを描画し、これを現像処理によりレジストパターンを得る。次いで、このレジストパターンをエッチングマスクとして、ドライエッチング加工により遮光部と透光部からなるフォトマスクパターンを形成する。
As a method for manufacturing a binary type photomask having a conventional structure, the one shown in Non-Patent
ところで、近年では、マスクパターンの微細化に伴い、レジストを薄膜化することでレジストパターンの解像性を向上させる必要が出てきた。しかし、上記の従来構造のバイナリー型フォトマスクの作製方法では、遮光層とレジストのドライエッチング選択比(遮光層のエッチング速度÷レジストのエッチング速度)が小さいために、レジストの薄膜化には限界がある。これを解決するために、特許文献1に示されるように、新しい構造のバイナリー型フォトマスクが提案されている。これは、遮光層は従来のCrではなくMoSiを主材料としており、レジストと遮光層の間に遮光層とは異なる無機材料(Cr系材料)からなる薄い層を設けたものである。
Incidentally, in recent years, with the miniaturization of the mask pattern, it has become necessary to improve the resolution of the resist pattern by thinning the resist. However, in the above-described conventional method for producing a binary type photomask, the dry etching selectivity between the light shielding layer and the resist (light shielding layer etching rate / resist etching rate) is small, so there is a limit to the thinning of the resist. is there. In order to solve this, as shown in
このタイプのバイナリー型フォトマスクの作製方法は次の通りの手順でフォトマスクが作られる。先ず、透明基板上に互いに異なる無機材料からなる上層膜と下層膜(遮光層)が設けられたフォトマスクブランク上に、電子線レジスト膜を塗布し、このレジスト膜に電子ビームでパターンを描画し、これを現像してレジストパターンを得る。次いで、このレジストパターンをエッチングマスクとして、ドライエッチング加工により上層膜のパターニングがなされる。次いで、パターニングされた上層膜を、エッチングマスクとして、ドライエッチング加工により下層膜(遮光層)のパターニングがなされる。最後に、残った上層膜を剥離して、遮光部と透光部からなるフォトマスクパターンを得るようにしたものである。 This type of binary photomask is manufactured by the following procedure. First, an electron beam resist film is applied on a photomask blank provided with an upper layer film and a lower layer film (light shielding layer) made of different inorganic materials on a transparent substrate, and a pattern is drawn on the resist film with an electron beam. This is developed to obtain a resist pattern. Next, the upper layer film is patterned by dry etching using this resist pattern as an etching mask. Next, the lower layer film (light shielding layer) is patterned by dry etching using the patterned upper layer film as an etching mask. Finally, the remaining upper layer film is peeled off to obtain a photomask pattern composed of a light shielding portion and a light transmitting portion.
この作製方法によれば、上層膜と下層膜(遮光層)の材料が異なるため、下層膜のドライエッチングにおける下層膜と上層膜のドライエッチング選択比(下層膜のエッチング速度÷レジストのエッチング速度)が非常に大きくなるから、上層膜を十分に薄くすることが可能となる。また、上層膜が薄くできるようになるので、レジストをエッチングマスクとして上層膜をドライエッチング加工する際に、レジスト膜も十分に薄くすることが可能となる。従って、レジストパターンの解像性が大幅に改善でき、結果として、フォトマスクパターンの解像性や寸法精度が大幅に改善できるようになる。 According to this manufacturing method, since the materials of the upper layer film and the lower layer film (light-shielding layer) are different, the dry etching selectivity of the lower layer film and the upper layer film in the dry etching of the lower layer film (etching rate of the lower layer film / resist etching rate) Becomes very large, the upper layer film can be made sufficiently thin. Further, since the upper layer film can be made thin, the resist film can be made sufficiently thin when the upper layer film is dry-etched using the resist as an etching mask. Therefore, the resolution of the resist pattern can be greatly improved, and as a result, the resolution and dimensional accuracy of the photomask pattern can be greatly improved.
一方、ハーフトーン型位相シフトフォトマスクの作製方法は、上述した上層膜と下層膜を有する新しい構造のバイナリー型フォトマスクの作り方と基本的な作成手順は同じである。その理由は、レジスト膜、上層膜、下層膜、透明基板という基本構造(材料の順序など)が同じであるからである。ただし、各層の組成や膜厚などは異なるために加工条件(ガス種、圧力、電力など)は、ブランクに合わせて最適化する必要がある。 On the other hand, the halftone phase shift photomask fabrication method has the same basic fabrication procedure as that of the above-described binary photomask having a new structure having an upper layer film and a lower layer film. This is because the basic structures (such as the order of materials) of the resist film, the upper layer film, the lower layer film, and the transparent substrate are the same. However, since the composition and film thickness of each layer are different, the processing conditions (gas type, pressure, power, etc.) need to be optimized according to the blank.
さて、マスクパターンの微細化に伴い、ドライエッチング加工における技術的な問題が生じている。レジストパターンをエッチングマスクにして上層膜をドライエッチング加工でパターニングする際や、上層膜をエッチングマスクにして下層膜をドライエッチング加工でパターニングする際に、微細な開口部ほどドライエッチング加工がされにくくなるマイクロローディング現象が発生してしまう(非特許文献2参照)。 Now, with the miniaturization of the mask pattern, a technical problem in dry etching has arisen. When patterning the upper layer film by dry etching using the resist pattern as an etching mask, or when patterning the lower layer film by dry etching using the upper layer film as an etching mask, the finer openings are less likely to be dry etched. A microloading phenomenon occurs (see Non-Patent Document 2).
このマイクロローディング現象が発生する理由は、微細な開口部ほど、あるいは高アスペクト比の開口部ほど、エッチャントとなるラジカルが開口部の底に到達し難くなるためにエッチング速度が低下することにある。言い方を変えれば、微細開口部と大開口部のエッチング速度に差が生じる現象である。このマイクロローディング現象の発生によって、寸法リニアリティが低下し、フォトマスクの寸法精度の低下が生じてしまう。 The reason for the occurrence of this microloading phenomenon is that the finer opening portion or the opening portion having a higher aspect ratio has a tendency that the etching rate decreases because radicals serving as an etchant do not easily reach the bottom of the opening portion. In other words, this is a phenomenon in which a difference occurs in the etching rate between the fine opening and the large opening. Due to the occurrence of this microloading phenomenon, the dimensional linearity is lowered and the dimensional accuracy of the photomask is lowered.
一般に、モリブデンシリコン(MoSi)、シリコン酸化膜/窒化膜、シリコン単体などのシリコン系材料のエッチングでは、CF4、C2F6、C4F8、CHF3、SF6などのフッ素系ガスやCL2、HCL、BCL3、SiCL4などの塩素系ガスに必要に応じて酸素や不活性ガスを加えた混合ガスが用いられているが、いずれのガス種を用いてもマイクロローディング現象は発生する。従って、マスクパターンの微細化には、ドライエッチング加工におけるマイクロローディング現象を低減することが要求されている(非特許文献1参照)。 In general, in etching of silicon-based materials such as molybdenum silicon (MoSi), silicon oxide film / nitride film, and silicon simple substance, fluorine-based gases such as CF 4 , C 2 F 6 , C 4 F 8 , CHF 3 , SF 6 , CL 2 , HCL A mixed gas in which oxygen or an inert gas is added to a chlorine-based gas such as BCL 3 or SiCL 4 as required is used, but the microloading phenomenon occurs regardless of which gas type is used. Therefore, for miniaturization of the mask pattern, it is required to reduce the microloading phenomenon in the dry etching process (see Non-Patent Document 1).
マイクロローディング現象に対する従来の対策法としては、ドライエッチング条件の低圧化やレジストの薄膜化がある。ドライエッチング条件を低圧化する対策では、ドライエッチング条件を低圧化すると、チャンバー内の平均自由行程が長く(他の粒子との衝突確率が低下する)なり、ラジカルが開口部の底に到達しやすくなるので、マイクロローディング現象が低減される(非特許文献2参照)。しかし、その一方で、低圧化によってレジストや上層膜等のエッチングマスクに対する選択比が低下する問題が生じてしまう。また、レジストの薄膜化対策では、ラジカルが開口部の底部へ到達しやすくなるので、マイクロローディング現象を低減する効果がある。その一方で、エッチングマスクとしてのレジストは、ある程度の厚さが必要であるためにレジスト薄膜化に限界がある。 Conventional countermeasures against the microloading phenomenon include lowering the dry etching conditions and reducing the resist thickness. As a measure to reduce the dry etching conditions, if the dry etching conditions are reduced, the mean free path in the chamber becomes longer (the probability of collision with other particles decreases), and radicals easily reach the bottom of the opening. Therefore, the microloading phenomenon is reduced (see Non-Patent Document 2). On the other hand, however, there is a problem in that the selection ratio with respect to an etching mask such as a resist or an upper layer film is lowered due to the low pressure. Further, in the countermeasure for reducing the thickness of the resist, since radicals easily reach the bottom of the opening, there is an effect of reducing the microloading phenomenon. On the other hand, a resist as an etching mask requires a certain thickness, so that there is a limit to reducing the resist thickness.
また、マイクロローディング現象を低減する別の方法として、フォトマスクの被エッチング材料の組成を変えることでドライエッチング速度を高める方法も提案されている(特許文献2参照)。この方法によると、ドライエッチング時間が全体的に短く出来るために、微細開口部と大開口部のエッチング速度の差があったとしても、その差を小さく出来るようになる。 As another method for reducing the microloading phenomenon, a method of increasing the dry etching rate by changing the composition of the material to be etched of the photomask has been proposed (see Patent Document 2). According to this method, since the dry etching time can be shortened as a whole, even if there is a difference in etching rate between the fine opening and the large opening, the difference can be reduced.
しかしながら、この方法では、酸素や窒素の含有量を調整する必要があるので、これもフォトマスクに必要な光学特性を維持することが困難となるという問題がある。 However, in this method, since it is necessary to adjust the content of oxygen and nitrogen, there is also a problem that it becomes difficult to maintain the optical characteristics necessary for the photomask.
また、ドライエッチング加工におけるもう一つの技術的な問題として、グローバルローディング現象による、開口率の異なる領域間の寸法差が生じるということがある。このグローバルローディング現象は、MoSiなどの被エッチングされる材料に対し、エッチャント(ラジカルやイオン)の供給量が不足するために生じる現象である。例えば、開口率が小さい領域(ほとんどの部分がエッチングマスク材料で覆われている)では、エッチャントが充分に足りているため、エッチングレートは低下しないが、開口率が大きい領域(ほとんどがMoSiなどの被エッチング材料が露出している)では、エッチャントが不足するために、エッチングレートが低下する。この現象によって、開口率が異なる領域間で寸法が異なるために、フォトマスク面内の寸法均一性が低下してしまう。したがって、グローバルローディング現象を低減することも求められている。 Another technical problem in dry etching processing is that a dimensional difference occurs between regions having different aperture ratios due to a global loading phenomenon. This global loading phenomenon is a phenomenon that occurs because the supply amount of the etchant (radicals or ions) is insufficient with respect to the material to be etched such as MoSi. For example, in a region where the aperture ratio is small (most parts are covered with an etching mask material), the etching rate does not decrease because the etchant is sufficient, but a region where the aperture ratio is large (mostly MoSi or the like) In the case where the material to be etched is exposed), the etching rate is lowered because the etchant is insufficient. Due to this phenomenon, since the dimensions are different between regions having different aperture ratios, the dimensional uniformity in the photomask plane is degraded. Therefore, it is also required to reduce the global loading phenomenon.
従来のグローバルローディング現象の低減には、ドライエッチング処理において、エッチングガスの大流量供給と高速排気が有効とされている。これによって、エッチャントの供給不足を解消することが可能となる。しかし、そのためには、大流量のガス供給システムと大容量の真空ポンプを必要とするために装置上の制約がある。その上、エッチング特性が大きく変わってしまうために、良好なエッチング特性(寸法や選択比)が得られなくなってしまう問題が生じてしまうこともある。 In order to reduce the conventional global loading phenomenon, a large flow rate of etching gas and high-speed exhaust are effective in the dry etching process. This makes it possible to eliminate the shortage of etchant supply. However, this requires a large flow rate gas supply system and a large-capacity vacuum pump. In addition, since the etching characteristics are greatly changed, there may be a problem that good etching characteristics (dimensions and selection ratio) cannot be obtained.
また、従来のグローバルローディング現象を低減するための別の方法として、パターン周辺部に開口率を調整するための、ダミーパターンを配置することで、開口率を調整する方法も提案されている(特許文献3参照)。しかしながら、この方法では、ダミーパターンを配置出来る領域が必要であるために、通常、そのような領域が存在しない実際の製品においては、実用可能性は低いものとなってしまう。 As another method for reducing the global loading phenomenon, a method for adjusting the aperture ratio by arranging a dummy pattern for adjusting the aperture ratio around the pattern has also been proposed (patent) Reference 3). However, this method requires an area where a dummy pattern can be placed, and therefore, in an actual product in which such an area does not exist, the practical possibility is low.
このように、フォトマスクのドライエッチング時に発生するマイクロローディング現象やグローバルローディング現象によって、フォトマスクの寸法精度が低下する問題が生じているが、これらを解決すべく提案されている従来の方法は、ドライエッチング条件の低圧化、レジストの薄膜化、被エッチング膜の組成変更、エッチングガスの大流量化かつ高速排気化、開口率調整のためのダミーパターンの配置などの方法である。 As described above, there is a problem that the dimensional accuracy of the photomask is reduced due to the microloading phenomenon and the global loading phenomenon that occur during the dry etching of the photomask, but the conventional methods proposed to solve these problems are as follows. These are methods such as lowering the dry etching conditions, reducing the thickness of the resist, changing the composition of the film to be etched, increasing the flow rate and speed of the etching gas, and arranging dummy patterns for adjusting the aperture ratio.
しかしながら、これらの方法は、フォトマスクとして必要な寸法特性(CDリニアリティ、CDユニフォーミティ等)や光学特性(透過率、反射率、位相差等)の低下が発生し、さらには装置上あるいはパターン設計上、難しい対応となることが多い。 However, these methods cause deterioration in dimensional characteristics (CD linearity, CD uniformity, etc.) and optical characteristics (transmittance, reflectance, phase difference, etc.) necessary for a photomask, and further on the apparatus or pattern design. In many cases, this is difficult.
本発明は、寸法特性や光学特性を低下させることなく、マイクロローディング現象やグローバルローディング現象に起因するフォトマスクの寸法精度の低下を防ぐフォトマスクブランク及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a photomask blank and a method for manufacturing the photomask blank that prevent a reduction in dimensional accuracy of a photomask caused by a microloading phenomenon or a global loading phenomenon without reducing dimensional characteristics and optical characteristics.
上記課題を解決するために、本発明は以下の構成を有する。
シリコンを含む材料を位相シフト層もしくは遮光層に用いるフォトマスクブランクにおいて、それらの材料に、微量の不純物としてリン(P)やヒ素(As)等の第15族元素がドープされていることを特徴とするフォトマスクブランクである。
In order to solve the above problems, the present invention has the following configuration.
In a photomask blank using a material containing silicon for a phase shift layer or a light shielding layer, these materials are doped with a
請求項1記載のフォトマスクブランクの製造方法は、フォトマスク用石英基板をスパッタリングやCVD法による遮光層もしくは位相シフト層もしくはその両方の成膜工程、次いでイオン注入法や熱拡散法などの不純物をドープする工程、次いで熱処理工程から成ることを特徴とするフォトマスクブランクの製造方法である。
The method for producing a photomask blank according to
請求項2記載のイオン注入法は、加速エネルギーは10keV以上200keV以下かつ、単位面積当たりのイオン注入量は10の7乗atoms/cm2以上10の17乗atoms/cm2以下の範囲にして、実行されることを特徴とするフォトマスクブランクの製造方法である。
In the ion implantation method according to
請求項1記載のフォトマスクブランクにおいて、第15族元素の単位体積中の不純物濃度は、10の10乗以上atoms/cm3以上であることを特徴とするフォトマスクブランクである。
2. The photomask blank according to
請求項1のフォトマスクブランクは、MoSi、TaSi、ZrSi、Si、HfSiとそれらの酸化物、窒化物、酸窒化物であることを特徴とするフォトマスクブランクである。
The photomask blank of
本発明によれば、フォトマスクブランクの遮光層やハーフトーン層に第15族元素を不純物として、イオン注入法や拡散法によって微量ドープさせることで、フォトマスク製造時のドライエッチングレートを高め、マイクロローディング現象やグローバルローディング現象を低減し、良好なパターン寸法精度が得られるフォトマスクブランク及びその製造方法を提供することが可能となる。
According to the present invention, a light etching layer and a halftone layer of a photomask blank are doped with a small amount by an ion implantation method or a diffusion method using a
以下に図面を参照して、本発明を実施するための最良の形態について説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
本発明のフォトマスクブランクは、図1(a)に示すように、透明石英基板001上に、ハーフトーン層002と遮光層003からなる位相シフト型ハーフトーンマスクブランク、あるいは図1(b)に示すように、透明石英基板001上に、遮光層004とハードマスク層005からなるバイナリー型マスクブランクである。
As shown in FIG. 1A, the photomask blank of the present invention is a phase shift type halftone mask blank composed of a
本発明の位相シフト型ハーフトーンマスクブランクのハーフトーン層002は、MoSiなど少なくともSiを含む材料から構成されており、そのハーフトーン層002は、露光光に対し、4〜30%の透過率と180°の位相シフト量を有するものである。
The
前記ハーフトーン層002のSi原子の含有率は40%以上である。これは、後述する第15族元素と置換反応するのに充分な量が必要であるためである。
The content of Si atoms in the
前記ハーフトーン層002の中には、リン(P)やヒ素(As)などの第15族元素が、単位体積中に10の10乗以上atoms/cm3以上ドープされている。
In the
本発明のバイナリー型マスクブランクの遮光層004は、MoSiなど少なくともSiを含む材料から構成されており、露光光に対し遮光層のOD値(Optical Density:光学濃度)は、3以上の値を有するものである。 The light shielding layer 004 of the binary mask blank of the present invention is made of a material containing at least Si such as MoSi, and the OD value (Optical Density: optical density) of the light shielding layer with respect to exposure light has a value of 3 or more. Is.
前記遮光層004のSi原子の含有率は、40%以上である。これは、後述する第15族元素と置換反応するのに充分な量が必要であるためである。
The content of Si atoms in the light shielding layer 004 is 40% or more. This is because a sufficient amount is necessary for a substitution reaction with a
前記遮光層004の中には、リン(P)やヒ素(As)などの第15族元素が、単位体積中に10の10乗以上atoms/cm3以上ドープされている。
In the light shielding layer 004, a
第15族元素を不純物としてSiを含む材料中にドープすると、不純物原子の最外殻の電子が1つ余り、自由電子となって材料中を動き回れるようになる。これによって、フォトマスク製造中のドライエッチング工程で被エッチング材料が負電荷を有することになり、フッ素ラジカルや塩素ラジカルと電荷交換が促進され、エッチングレートが増大するようになると考えられる。
When a
本発明のマスクブランク実現するための製造方法は、少なくとも、(1)石英基板にスパッタリングやCVD(Chemical Vapor Deposition/化学気相成長法)による成膜工程と、(2)成膜後のブランクにイオン注入法や熱拡散法による不純物のドーピング工程と、(3)ドーピングされた不純物の拡散や活性化のための熱処理工程から成る。 The manufacturing method for realizing the mask blank of the present invention includes at least (1) a film forming step by sputtering or CVD (Chemical Vapor Deposition / Chemical Vapor Deposition) on a quartz substrate, and (2) a blank after film formation. It comprises an impurity doping step by ion implantation or thermal diffusion, and (3) a heat treatment step for diffusing or activating the doped impurity.
前記成膜工程(1)は、通常のフォトマスクブランクにおける、遮光膜、ハーフトーン膜、ハードマスク膜の成膜条件と同じで構わない。 The film forming step (1) may be the same as the film forming conditions of a light shielding film, a halftone film, and a hard mask film in a normal photomask blank.
前記ドーピング工程(2)の一つであるイオン注入工程では、イオン注入量と加速電圧の二つのパラメータがあるが、エッチングレートを増大させるためには、イオン注入量は10の7乗atoms/cm2以上である必要がある。一方、イオン注入量が多すぎる場合、フォトマスクとしての光学特性(透過率、反射率、位相差)が変わらない範囲に抑えるためには、10の17乗atoms/cm2以下とする必要がある。 In the ion implantation process which is one of the doping processes (2), there are two parameters, the ion implantation amount and the acceleration voltage. In order to increase the etching rate, the ion implantation amount is 10 7 atoms / cm. Must be 2 or more. On the other hand, if the amount of ion implantation is too large, it is necessary to set it to 10 17 atoms / cm 2 or less in order to keep the optical characteristics (transmittance, reflectance, and phase difference) of the photomask as unchanged. .
前記イオン注入の加速電圧は、注入されたイオンの深さを決定するパラメータとなるために、注入される側の材料や膜厚に依存するが、フォトマスクの場合、遮光層やハーフトーン層、ハードマスク層は、膜厚が概ね100nm以下であることから、加速電圧は、10keV〜200keVとするのが良い。これは、それ以上の加速電圧では、注入したい層を突き抜けて、石英基板へイオンが打ち込まれてしまうためである。 The acceleration voltage of the ion implantation is a parameter that determines the depth of the implanted ions, and thus depends on the material and film thickness of the implanted side, but in the case of a photomask, a light shielding layer, a halftone layer, Since the hard mask layer has a thickness of approximately 100 nm or less, the acceleration voltage is preferably set to 10 keV to 200 keV. This is because, at an acceleration voltage higher than that, ions penetrate through the layer to be implanted and are implanted into the quartz substrate.
前記熱処理工程(3)は、電気アニール、ランプアニール、レーザーアニール、電子ビームアニールなどの熱処理方法は問わないが、ドーピングされた不純物を電気的に活性化するためには、800度〜1300度の範囲で処理するのが良い。 The heat treatment step (3) may be any heat treatment method such as electric annealing, lamp annealing, laser annealing, and electron beam annealing. However, in order to electrically activate the doped impurities, the heat treatment step (3) is performed at 800 to 1300 degrees. It is better to process in the range.
以下、図面を参照して、本発明の実施例について詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(MoSiバイナリー型マスクブランク)
本実施例1では、本発明の方法で作製したMoSiバイナリー型マスクブランクの製造方法とドライエッチングレートを測定した結果を示す。
(MoSi binary mask blank)
In Example 1, the manufacturing method of a MoSi binary mask blank produced by the method of the present invention and the results of measuring the dry etching rate are shown.
(MoSiバイナリー型マスクブランクの作製)
図2に示すように、MoSiを遮光層の主材料とするバイナリー型マスクブランクの製造方法について説明する。まず、多元スパッタ装置にて、石英基板101上にMoSi膜102を45nm厚で成膜する(図2(b)参照)。MoSi膜の成膜時の条件は、圧力10mTorr、DC電力250W、Ar流量30sccm、O2流量5sccm、N2流量15sccmとした。
(Preparation of MoSi binary mask blank)
As shown in FIG. 2, a method of manufacturing a binary mask blank using MoSi as the main material of the light shielding layer will be described. First, the MoSi film 102 is formed to a thickness of 45 nm on the
次いで、前記MoSi遮光層に、イオン注入装置にてリン104(P)を、加速電圧は25keV(固定)、イオン注入量は10の12乗から10の15乗atoms/cm2の範囲での複数条件でドーピングした(図2(c)参照)。 Next, phosphorus 104 (P) is applied to the MoSi light-shielding layer by an ion implantation apparatus, the acceleration voltage is 25 keV (fixed), and the ion implantation amount is a plurality of ions in the range of 10 12 to 10 15 atoms / cm 2. Doping was performed under conditions (see FIG. 2C).
次いで、熱処理装置105にて900度10分の熱処理を実施し(図2(d)参照)、多元スパッタ装置にて、最後にCr膜103を10nm厚で成膜した(図2(e)参照)。Crの成膜条件は、圧力50mTorr、電流4.0A、Ar流量45sccm、O2流量2sccm、N2流量1sccmとした。
Next, heat treatment was performed at 900 ° C. for 10 minutes in the heat treatment apparatus 105 (see FIG. 2D), and finally a
(MoSiバイナリー型マスクブランクのエッチングレート)
このように、作製したMoSiバイナリー型マスクブランクから、Cr層のみをウェットエッチングで全面剥離し(図3(b)参照)、次いで、MoSi遮光層を、ICP型ドライエッチング装置Tetra2(Applied Material社)にて全面エッチングし(図3(c)、MoSi層が完全に無くなるまでの時間から、MoSiエッチングレートを測定した。このときの条件は、圧力5mTorr、SF6流量20sccm、O2流量10sccm、Sourceパワー400W、Biasパワー70Wとした。
(MoSi binary mask blank etching rate)
In this way, only the Cr layer was removed from the entire surface of the MoSi binary mask blank by wet etching (see FIG. 3B), and then the MoSi light-shielding layer was removed from the ICP type dry etching apparatus Tetra2 (Applied Material). (FIG. 3 (c), and the MoSi etching rate was measured from the time until the MoSi layer completely disappeared. The conditions at this time were
この場合のイオン注入量とエッチングレートの相関を示すグラフを図4に示す。これによれば、イオン注入量の増加に従って、エッチングレートが大きくなる結果が得られた。 A graph showing the correlation between the ion implantation amount and the etching rate in this case is shown in FIG. According to this, as a result, the etching rate increased as the ion implantation amount increased.
(MoSiバイナリー型のフォトマスク作製)
本実施例2では、実施例1により作製したマスクブランクでフォトマスクを作製し、その寸法特性(寸法リニアリティ、寸法ユニフォーミティ)について、従来ブランクとの比較を示す。
(MoSi binary type photomask production)
In the present Example 2, a photomask is produced with the mask blank produced by Example 1, and the comparison with the conventional blank is shown about the dimension characteristic (dimension linearity, dimension uniformity).
図5にその作製工程を示す。実施例1で作製したマスクブランク(リンドープ量10の14乗atom/cm2)上に、スピンコータ(MTC社)を用いてポジ型電子線レジストFEP171(富士フイルムエレクトロニクスマテリアルズ社)を1500Åでコートし、PAB(Post Applied Bake)130度10分で処理した(図5(b)参照)。次いで、加速電圧50kVの可変成形型電子線描画機EBM5000(ニューフレアテクノロジー社)にてテストパターンを描画し、PEB・現像機(シグマメルテック社)により120度10分、スプレー現像120秒で処理し、レジストパターンを形成した(図5(c)参照)。
FIG. 5 shows the manufacturing process. A positive electron beam resist FEP171 (Fuji Film Electronics Materials) is coated at 1500 mm on the mask blank (phosphorus doping amount of 10 14 atoms / cm 2 ) produced in Example 1 using a spin coater (MTC). , PAB (Post Applied Bake) was processed at 130
次いで、ドライエッチング装置Tetra2(Applied Material社)にてCrエッチング処理を実施し(図5(d)参照)(条件:圧力3mTorr、Cl2流量80sccm、O2流量33sccm、Sourceパワー400W、Biasパワー10W、エッチング時間250秒)。
次いで、硫酸過水およびアンモニア過水洗浄によりレジスト残りを剥離した(図5(e)参照)。
Next, Cr etching processing was performed in a dry etching apparatus Tetra2 (Applied Material) (see FIG. 5D) (conditions:
Next, the resist residue was peeled off by washing with sulfuric acid / aqueous ammonia (see FIG. 5E).
次いで、Tetra2(Applied Material社)を使用して、MoSiエッチング処理を実施した(図5(f)参照)。このときの条件は、圧力5mTorr、SF6流量20sccm、O2流量10sccm、Sourceパワー400W、Biasパワー70W、エッチング時間は、MoSi層が抜け切る時間の2倍の時間とした。 Next, MoSi etching treatment was performed using Tetra2 (Applied Material) (see FIG. 5F). The conditions at this time were a pressure of 5 mTorr, an SF6 flow rate of 20 sccm, an O2 flow rate of 10 sccm, a source power of 400 W, a bias power of 70 W, and an etching time that was twice as long as the MoSi layer was completely removed.
最後に、Cr残膜をCrエッチャント溶液によるウェット処理により剥膜し、マスクパターンを作製した(図5(g)参照)。 Finally, the residual Cr film was stripped by wet treatment with a Cr etchant solution to produce a mask pattern (see FIG. 5G).
(従来ブランクと寸法比較)
このようにして作製したMoSiバイナリー型マスクブランク(リンドープ量10の14乗atom/cm2)と、従来のMoSiバイナリー型マスクブランクで、寸法リニアリティを比較した。この結果を図6に示す。寸法測定には、フォトマスク用測長SEMのLWM9000(Leica社)を用いた。これによると、従来のブランクと比べて微小寸法での落ち込みが小さく、設計寸法に近い精度でパターン形成していることが確認できた。
(Dimension comparison with conventional blank)
The dimensional linearity was compared between the MoSi binary type mask blank (phosphorus doping amount of 10 14 atoms / cm 2) and the conventional MoSi binary type mask blank. The result is shown in FIG. For the dimension measurement, LWM9000 (Leica) of a photomask length measurement SEM was used. According to this, it was confirmed that the pattern was formed with an accuracy close to the design dimension because the drop in the minute dimension was small compared to the conventional blank.
また、開口率の異なるパターンをマスク面内の広範囲に配置して、寸法ユニフォーミティを測定した。図7(a)にパターンレイアウトの概略図を示す。エリアAは開口率0%、Bは開口率25%、Cは開口率50%、Dは開口率75%として、その中に、パターン寸法1umのLS(ライン&スペース)パターンが配置されている。図7(b)が従来のブランクで作製したマスクの寸法均一性のバブル図であり、図7(c)が本発明の実施例2のブランクで作製したマスクの寸法均一性のバブル図である。これらのバブル図において、バブル(円)の大きさが大きいほど平均値からのズレが大きいことを意味し、塗りつぶし(黒)は平均値よりもプラス側、中抜き(白)は平均値よりもマイナス側へズレていることを意味している。 Further, the dimensional uniformity was measured by arranging patterns having different aperture ratios over a wide range in the mask surface. FIG. 7A shows a schematic diagram of the pattern layout. Area A has an aperture ratio of 0%, B has an aperture ratio of 25%, C has an aperture ratio of 50%, D has an aperture ratio of 75%, and an LS (line and space) pattern having a pattern size of 1 μm is arranged therein. . FIG. 7B is a bubble diagram of the dimensional uniformity of a mask produced with a conventional blank, and FIG. 7C is a bubble diagram of the dimensional uniformity of a mask produced with the blank of Example 2 of the present invention. . In these bubble diagrams, the larger the bubble (circle), the greater the deviation from the average value. Fill (black) is more positive than the average value, and the hollow (white) is more than the average value. It means that it is shifted to the minus side.
この測定結果から、本発明の実施例2で作製したブランクは、従来ブランクよりも、フォトマスクを作製した際の寸法ユニフォーミティが良いことが知れる。また、ユニフォーミティのレンジ値は、従来ブランクが6.2nmであるのに対し、この実施例2では、2.4nmであった。 From this measurement result, it is known that the blank produced in Example 2 of the present invention has better dimensional uniformity when producing a photomask than the conventional blank. Further, the uniformity range value was 6.2 nm for the blank in the related art, whereas it was 2.4 nm in this Example 2.
(位相シフト型ハーフトーンブランク)
本実施例3では、本発明の方法で作製した位相シフト型ハーフトーンブランクの製造方法とドライエッチングレートを測定した結果を示す。
(Phase shift type halftone blank)
In Example 3, the manufacturing method of the phase shift type halftone blank manufactured by the method of the present invention and the result of measuring the dry etching rate are shown.
MoSiをハーフトーン層の主材料とする位相シフト型マスクブランクの製造方法について説明する(図8参照)。多元スパッタ装置にて、石英基板301上にMoSi膜302を70nm厚で成膜した(図8(b)参照)。MoSi膜の成膜時の条件は、圧力8mTorr、DC電力300W、Ar流量30sccm、O2流量5sccm、N2流量15sccmとした。
A method of manufacturing a phase shift mask blank using MoSi as the main material of the halftone layer will be described (see FIG. 8). A
次いで、前記MoSi遮光層に、イオン注入装置にてヒ素(As)の入射イオン304を、加速電圧は30keV(固定)、イオン注入量は10の12乗から10の15乗atoms/cm2の範囲で複数の条件でドーピングした(図8(c)参照)。
Next,
次いで、熱処理装置305にて、1100度10分の熱処理を実施し(図8(d)参照)、多元スパッタ装置にて、最後にCr膜303を10nm厚で成膜した(図8(e)参照)。Crの成膜条件は、圧力50mTorr、DC電力250W、Ar流量45sccm、O2流量10sccm、N2流量5sccmとした。
Next, heat treatment was performed at 1100 ° C. for 10 minutes in the heat treatment apparatus 305 (see FIG. 8D), and finally a
(位相シフト型ハーフトーンブランクのエッチングレート)
このように、作製した位相シフト型ハーフトーンブランクから、Cr層のみをウェットエッチングで全面剥離し(図9(b)参照)、次いで、MoSi遮光層を、ICP型ドライエッチング装置Tetra2(Applied Material社)にて全面エッチングし(図9(c)参照)、MoSi層が完全に無くなるまでの時間から、MoSiエッチングレートを測定した。このときの条件は、圧力5mTorr、SF6流量20sccm、O2流量10sccm、Sourceパワー400W、Biasパワー70Wとした。
(Etching rate of phase shift type halftone blank)
In this way, only the Cr layer was peeled off by wet etching from the manufactured phase shift halftone blank (see FIG. 9B), and then the MoSi light-shielding layer was removed from the ICP type dry etching apparatus Tetra2 (Applied Material). ) (See FIG. 9C), and the MoSi etching rate was measured from the time until the MoSi layer disappeared completely. The conditions at this time were a pressure of 5 mTorr, an SF6 flow rate of 20 sccm, an O2 flow rate of 10 sccm, a Source power of 400 W, and a Bias power of 70 W.
イオン注入量とエッチングレートの相関を示すグラフを図10に示す。これにより、イオン注入量の増加に従って、エッチングレートが大きくなる結果が得られた。 A graph showing the correlation between the ion implantation amount and the etching rate is shown in FIG. As a result, the etching rate was increased as the ion implantation amount increased.
(位相シフト型ハーフトーンマスク作製)
本実施例4では、実施例3により作製したマスクブランクでフォトマスクを作製し、その寸法特性(寸法リニアリティ、寸法ユニフォーミティ)について、従来ブランクとの比較を示す。
(Phase shift type halftone mask fabrication)
In this Example 4, a photomask is produced with the mask blank produced in Example 3, and the dimensional characteristics (dimensional linearity, dimensional uniformity) are compared with those of a conventional blank.
前記実施例3のマスクブランク上に、スピンコータ(MTC社)を用いてポジ型電子線レジストFEP171(富士フイルムエレクトロニクスマテリアルズ社)を2000Åでコートし、PAB(Post Applied Bake)130度10分で処理した(図11(b)参照)。次いで、加速電圧50kVの可変成形型電子線描画機EBM5000(ニューフレアテクノロジー社)にてテストパターンを描画し、PEB・現像機(シグマメルテック社)により120度10分、スプレー現像120秒で処理しレジストパターンを形成した(図11(c)参照)。
On the mask blank of Example 3, a positive type electron beam resist FEP171 (Fuji Film Electronics Materials) is coated with 2000 mm using a spin coater (MTC) and processed at PAB (Post Applied Bake) 130
次いで、ドライエッチング装置Tetra2(Applied Material社)にてCrエッチング処理を実施し(図11(d)参照)(条件:圧力5mTorr、Cl2流量80sccm、O2流量20sccm、Sourceパワー300W、Biasパワー5W、エッチング時間240秒)、次いで、硫酸過水およびアンモニア過水洗浄によりレジスト残りを剥離した(図11(e)参照)。
Next, Cr etching processing was performed in a dry etching apparatus Tetra2 (Applied Material) (see FIG. 11D) (conditions:
次いで、Tetra2(Applied Material社)を使用して、MoSiエッチング処理を実施した(図11(f)参照)。このときの条件は、圧力5mTorr、SF6流量20sccm、O2流量10sccm、Sourceパワー400W、Biasパワー70W、エッチング時間は、MoSi層が抜け切る時間の2倍の時間とした。 Next, MoSi etching treatment was performed using Tetra 2 (Applied Material) (see FIG. 11F). The conditions at this time were a pressure of 5 mTorr, an SF 6 flow rate of 20 sccm, an O 2 flow rate of 10 sccm, a source power of 400 W, a bias power of 70 W, and an etching time that was twice as long as the MoSi layer was completely removed.
最後に、Cr残膜をCrエッチャント溶液によるウェット処理により剥膜し、マスクパターンを作製した(図11(g)参照)。 Finally, the Cr residual film was peeled off by wet treatment with a Cr etchant solution to produce a mask pattern (see FIG. 11G).
(従来ブランクと寸法比較)
このようにして作製した位相シフト型マスクブランク(ヒ素ドープ量10の14乗atom/cm2)と、従来の位相シフト型マスクブランクで、寸法リニアリティを比較した(図12参照)。寸法測定には、フォトマスク用測長SEMのLWM9000(Leica社)を用いた。これによると、従来のブランクと比べて微小寸法での落ち込みが小さく、設計寸法に近い精度でパターン形成していることが確認できた。
(Dimension comparison with conventional blank)
The dimensional linearity was compared between the phase shift type mask blank (the arsenic doping amount of 10 14 atoms / cm 2 ) and the conventional phase shift type mask blank thus manufactured (see FIG. 12). For the dimension measurement, LWM9000 (Leica) of a photomask length measurement SEM was used. According to this, it was confirmed that the pattern was formed with an accuracy close to the design dimension because the drop in the minute dimension was small compared to the conventional blank.
また、開口率の異なるパターンをマスク面内の広範囲に配置して、寸法ユニフォーミティを測定した。図13(a)にパターンレイアウトの概略図を示す。エリアAは開口率0%、Bは開口率25%、Cは開口率50%、Dは開口率75%として、その中に、パターン寸法1umのLS(ライン&スペース)パターンが配置されている。図13(b)が従来のブランクで作製したマスクの寸法均一性のバブル図で、図13(c)が本発明の実施例2のブランクで作製したマスクの寸法均一性のバブル図である。このバブル図において、バブル(円)の大きさが大きいほど平均値からのズレが大きいことを意味し、塗りつぶし(黒)は平均値よりもプラス側、中抜き(白)は平均値よりもマイナス側へズレていることを意味している。 Further, the dimensional uniformity was measured by arranging patterns having different aperture ratios over a wide range in the mask surface. FIG. 13A shows a schematic diagram of a pattern layout. Area A has an aperture ratio of 0%, B has an aperture ratio of 25%, C has an aperture ratio of 50%, D has an aperture ratio of 75%, and an LS (line and space) pattern having a pattern size of 1 μm is arranged therein. . FIG. 13B is a bubble diagram of the dimensional uniformity of a mask produced with a conventional blank, and FIG. 13C is a bubble diagram of the dimensional uniformity of a mask produced with the blank of Example 2 of the present invention. In this bubble diagram, the larger the bubble (circle), the greater the deviation from the average value. Fill (black) is on the positive side of the average value, and the hollow (white) is negative on the average value. It means that it is shifted to the side.
この結果から、本発明の実施例4で作製したブランクは、従来ブランクよりも、フォトマスクを作製した際の寸法ユニフォーミティが良いことが分かる。ユニフォーミティのレンジ値は、従来ブランクが9.6nmであるのに対し、実施例4では4.9nmであった。 From this result, it can be seen that the blank produced in Example 4 of the present invention has better dimensional uniformity when the photomask is produced than the conventional blank. The range value of uniformity was 4.9 nm in Example 4 compared to 9.6 nm for the conventional blank.
上記の発明は、フォトマスクの原版となるフォトマスクブランクおよびその製造方法として、利用可能である。 The above-described invention can be used as a photomask blank serving as a photomask master and a manufacturing method thereof.
001…フォトマスク石英基板
002…イオン注入されたハーフトーン層
003…遮光層
004…イオン注入された遮光層
005…ハードマスク層
101…フォトマスク石英基板
102…MoSi遮光層
103…Crハードマスク層
104…入射イオン
105…熱処理装置
106…ドライエッチング中のエッチャント
107…イオン注入された遮光層
201…フォトマスク石英基板
202…イオン注入されたMoSi遮光層
203…Crハードマスク層
204…レジスト
301…フォトマスク石英基板
302…MoSi遮光層
303…Crハードマスク層
304…入射イオン
305…熱処理装置
306…ドライエッチング中のエッチャント
307…イオン注入された遮光層
401…フォトマスク石英基板
402…イオン注入されたMoSi遮光層
403…Crハードマスク層
404…レジスト
001 ...
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010084100A JP5573306B2 (en) | 2010-03-31 | 2010-03-31 | Photomask blank manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010084100A JP5573306B2 (en) | 2010-03-31 | 2010-03-31 | Photomask blank manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011215404A true JP2011215404A (en) | 2011-10-27 |
JP5573306B2 JP5573306B2 (en) | 2014-08-20 |
Family
ID=44945178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010084100A Expired - Fee Related JP5573306B2 (en) | 2010-03-31 | 2010-03-31 | Photomask blank manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5573306B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063585A (en) * | 2010-09-16 | 2012-03-29 | Toppan Printing Co Ltd | Photomask blank and photomask |
JP2013197198A (en) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | Method for producing template |
KR20170021193A (en) * | 2015-08-17 | 2017-02-27 | 주식회사 에스앤에스텍 | Phase Shift Blankmask, and Method for manufacturing the same |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6272129A (en) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | Manufacture of semiconductor device |
JPS6362326A (en) * | 1986-09-03 | 1988-03-18 | Nec Corp | Manufacture of semiconductor device |
JPH05217959A (en) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPH05251407A (en) * | 1992-03-09 | 1993-09-28 | Nec Corp | Fabrication of semiconductor device |
JPH07253653A (en) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | Phase shift mask and its production |
JP2001345310A (en) * | 2000-03-30 | 2001-12-14 | Toshiba Corp | Method for forming pattern and correction method, nitride pattern and semiconductor device |
JP2002299318A (en) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | Processing method |
JP2003140314A (en) * | 2001-11-01 | 2003-05-14 | Mitsubishi Electric Corp | Photomask blank, method for manufacturing the same and method for manufacturing photomask by using the photomask blank |
JP2006317981A (en) * | 2000-03-30 | 2006-11-24 | Toshiba Corp | Method of repairing pattern |
JP2007163867A (en) * | 2005-12-14 | 2007-06-28 | Fujitsu Ltd | Method for manufacturing photomask, method for manufacturing device, and method for monitoring photomask |
JP2009010250A (en) * | 2007-06-29 | 2009-01-15 | Renesas Technology Corp | Manufacturing method of semiconductor device |
JP2010026416A (en) * | 2008-07-24 | 2010-02-04 | Fujitsu Microelectronics Ltd | Method for creating photomask pattern |
-
2010
- 2010-03-31 JP JP2010084100A patent/JP5573306B2/en not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6272129A (en) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | Manufacture of semiconductor device |
JPS6362326A (en) * | 1986-09-03 | 1988-03-18 | Nec Corp | Manufacture of semiconductor device |
JPH05217959A (en) * | 1992-02-04 | 1993-08-27 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPH05251407A (en) * | 1992-03-09 | 1993-09-28 | Nec Corp | Fabrication of semiconductor device |
JPH07253653A (en) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | Phase shift mask and its production |
JP2001345310A (en) * | 2000-03-30 | 2001-12-14 | Toshiba Corp | Method for forming pattern and correction method, nitride pattern and semiconductor device |
JP2006317981A (en) * | 2000-03-30 | 2006-11-24 | Toshiba Corp | Method of repairing pattern |
JP2002299318A (en) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | Processing method |
JP2003140314A (en) * | 2001-11-01 | 2003-05-14 | Mitsubishi Electric Corp | Photomask blank, method for manufacturing the same and method for manufacturing photomask by using the photomask blank |
JP2007163867A (en) * | 2005-12-14 | 2007-06-28 | Fujitsu Ltd | Method for manufacturing photomask, method for manufacturing device, and method for monitoring photomask |
JP2009010250A (en) * | 2007-06-29 | 2009-01-15 | Renesas Technology Corp | Manufacturing method of semiconductor device |
JP2010026416A (en) * | 2008-07-24 | 2010-02-04 | Fujitsu Microelectronics Ltd | Method for creating photomask pattern |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063585A (en) * | 2010-09-16 | 2012-03-29 | Toppan Printing Co Ltd | Photomask blank and photomask |
JP2013197198A (en) * | 2012-03-16 | 2013-09-30 | Toshiba Corp | Method for producing template |
KR20170021193A (en) * | 2015-08-17 | 2017-02-27 | 주식회사 에스앤에스텍 | Phase Shift Blankmask, and Method for manufacturing the same |
KR101881818B1 (en) * | 2015-08-17 | 2018-07-25 | (주)에스앤에스텍 | Phase Shift Blankmask, and Method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5573306B2 (en) | 2014-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100822276B1 (en) | Method for photomask plasma etching using a protected mask | |
US20060166107A1 (en) | Method for plasma etching a chromium layer suitable for photomask fabrication | |
JP2006215552A5 (en) | ||
KR100542031B1 (en) | Method for removing photo-resist in semiconductor manufacturing process | |
GB2332777A (en) | Forming electrodes for semiconductor devices | |
JP2004134574A (en) | Manufacturing method of semiconductor device | |
JP2017103298A (en) | Semiconductor device manufacturing method | |
JP5573306B2 (en) | Photomask blank manufacturing method | |
US6448179B2 (en) | Method for fabricating semiconductor device | |
KR100310257B1 (en) | Method of forming minute pattern in semiconductor device | |
JP2012068579A (en) | Method and device for cleaning photomask | |
JP2001312045A (en) | Method for forming mask | |
US8124534B2 (en) | Multiple exposure and single etch integration method | |
KR20050031389A (en) | Stencil mask and method of manufacturing the same, exposure apparatus and exposure method, and method of manufacturing an electronic apparatus | |
KR100920837B1 (en) | Method Of Manufacturing Phase Change Memory Device Having Fine Contact Hole | |
KR100807074B1 (en) | Method for fabrication a semiconductor device | |
KR100816210B1 (en) | Method of fabricating semiconductor devices | |
US7387869B2 (en) | Method of forming pattern for semiconductor device | |
US20100105207A1 (en) | Method for forming fine pattern of semiconductor device | |
KR20070087728A (en) | Method for forming gate of semiconductor device by polymer | |
US20230298901A1 (en) | Feature patterning using pitch relaxation and directional end-pushing with ion bombardment | |
KR20110060757A (en) | Method for manufacturing semiconductor device | |
KR20030094940A (en) | Method of manufacturing a semiconductor device | |
KR100944344B1 (en) | Manufacturing method for semiconductor device | |
KR20080015378A (en) | Fabricating method of a semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5573306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |