JP2011199222A - Nitride semiconductor epitaxial wafer, method of manufacturing the same, and field effect transistor element - Google Patents
Nitride semiconductor epitaxial wafer, method of manufacturing the same, and field effect transistor element Download PDFInfo
- Publication number
- JP2011199222A JP2011199222A JP2010067342A JP2010067342A JP2011199222A JP 2011199222 A JP2011199222 A JP 2011199222A JP 2010067342 A JP2010067342 A JP 2010067342A JP 2010067342 A JP2010067342 A JP 2010067342A JP 2011199222 A JP2011199222 A JP 2011199222A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- epitaxial wafer
- iron
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本発明は、窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子に関する。 The present invention relates to a nitride semiconductor epitaxial wafer, a method for manufacturing the same, and a field effect transistor element.
インジウム(In)、ガリウム(Ga)、アルミニウム(Al)、窒素(N)などからなる窒化物半導体は、そのIII族元素の組成比を制御することにより、紫外から可視光の
大部分の波長領域をカバーすることのできる革新的な高効率発光デバイス用の材料として開発が進められ、実用化もされている。
また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧とを有していることから、将来的には高周波領域において、従前の電子デバイスとは桁違いの高効率・高出力を実現することができるポテンシャルを秘めており、言うなれば夢のデバイス用材料としての応用も期待されている。
Nitride semiconductors composed of indium (In), gallium (Ga), aluminum (Al), nitrogen (N), etc., control the composition ratio of group III elements, so that the wavelength region of most of ultraviolet to visible light Development is progressing as a material for innovative high-efficiency light-emitting devices that can cover the above, and it has been put to practical use.
In addition, since nitride semiconductors have high saturation electron speed and high breakdown voltage, in the future, high efficiency and high output will be achieved in the high-frequency range, compared with conventional electronic devices. In other words, it is expected to be applied as a material for dream devices.
従来の電界効果型トランジスタ素子の構造では、一般に、その構造中に何らかのリークパスが存在すると、ゲート電極を閉じた際に、電極間に漏洩電流が生じて、その素子の耐圧が著しく低下することとなる。
リークパスは、通常、素子の構造中における電子親和力の大きい層に発生しやすい傾向にある。
このため、より具体的には、例えば電子親和力が元々高めな層中にバックグラウンドとして微少量混入した不純物やその層中に含まれる原子空孔などが導電性キャリアを放出することに起因して、その層の一部もしくは全体が、リークパスになることがある。
電界効果型トランジスタ素子用の窒化物半導体エピタキシャルウェハでは一般に、窒化ガリウムからなる層が、電子親和力の大きい層に相当し、この層にリークパスが発生する虞がある。
In the structure of a conventional field effect transistor element, generally, if any leak path exists in the structure, when the gate electrode is closed, a leakage current is generated between the electrodes, and the breakdown voltage of the element is significantly reduced. Become.
Leak paths usually tend to occur in layers having a high electron affinity in the device structure.
For this reason, more specifically, for example, impurities mixed in a very small amount as a background in a layer with originally high electron affinity, atomic vacancies contained in the layer, etc. are emitted from conductive carriers. Some or all of the layer may become a leak path.
In a nitride semiconductor epitaxial wafer for a field effect transistor device, a layer made of gallium nitride generally corresponds to a layer having a high electron affinity, and there is a possibility that a leak path will occur in this layer.
この窒化ガリウムからなる層におけるリークパスの発生を抑止するために、一般に用いられる手法が、窒化ガリウムからなる層への鉄(Fe)のドーピングである。
一般に、化合物半導体に遷移元素をドーピングすると、その化合物半導体は高抵抗化する。これは、ドーピングされた遷移元素が化合物半導体のバンドギャップ中に深いトラップ準位を形成して、フリーキャリアをトラップすることによる。例えば窒化ガリウム系あるいはリン化インジウム系の化合物半導体層では、その化合物半導体層を高抵抗化するためのドーパント用の遷移元素として、上記のように鉄(Fe)が用いられる。
このように、窒化ガリウム系のような電子親和力の大きい材質からなる化合物半導体層に鉄をドーピングすることにより、リークパスの発生が抑制されて、その化合物半導体層を含んだ構造の電子デバイスの耐圧を向上させることができる(以上、特許文献1参照)。
In order to suppress the occurrence of a leak path in the gallium nitride layer, a commonly used technique is doping of iron (Fe) to the gallium nitride layer.
Generally, when a compound semiconductor is doped with a transition element, the resistance of the compound semiconductor is increased. This is because the doped transition element forms a deep trap level in the band gap of the compound semiconductor and traps free carriers. For example, in a gallium nitride-based or indium phosphide-based compound semiconductor layer, iron (Fe) is used as a transition element for a dopant for increasing the resistance of the compound semiconductor layer as described above.
In this way, by doping iron into a compound semiconductor layer made of a material having a high electron affinity such as gallium nitride, the occurrence of a leak path is suppressed, and the withstand voltage of an electronic device having a structure including the compound semiconductor layer is reduced. This can be improved (see
しかしながら、上記のような電子親和力の大きい窒化ガリウムからなる化合物半導体層に鉄をドーピングすると、導電性が低下してしまう。
特に窒化物トランジスタでは、チャネル領域を走行するキャリアが、窒化物半導体層に混入された鉄によって生じたトラッピング準位に捕獲されることで、高周波動作時にドレイン電流が大幅に減少するという、いわゆるカレントコラプス現象が発生することが指摘されている。
すなわち、鉄のような遷移元素を窒化ガリウムからなる層にドーピングすると、その遷移元素が化合物半導体のバンドギャップ中に深いトラップ準位を形成する。このため、トランジスタ素子としての動作に直接寄与しない部分については、鉄がドーピングされていた方が、耐圧の点で好ましい。しかしその反面、トランジスタ素子としての動作上、最も重要なチャネル領域の部分については、鉄が混入していると、導電性が低下する。
However, if the compound semiconductor layer made of gallium nitride having a high electron affinity as described above is doped with iron, the conductivity is lowered.
In particular, in a nitride transistor, carriers running in the channel region are trapped by trapping levels generated by iron mixed in the nitride semiconductor layer, so that the drain current is significantly reduced during high-frequency operation. It has been pointed out that a collapse phenomenon occurs.
That is, when a layer of gallium nitride is doped with a transition element such as iron, the transition element forms a deep trap level in the band gap of the compound semiconductor. For this reason, it is preferable in terms of withstand voltage that the portion not directly contributing to the operation as the transistor element is doped with iron. However, on the other hand, in the operation as a transistor element, in the most important channel region portion, if iron is mixed, the conductivity is lowered.
高耐圧化と、カレントコラプス現象の低減ないしは解消との、両方を達成するための方策としては、電子親和力の大きい窒化ガリウムからなる化合物半導体層の大部分に鉄をドーピングする一方、その化合物半導体層の少なくともチャネル領域における、化合物半導体層の表面側から深さ0.5μm程度もしくはそれよりも浅い部分までは、鉄は敢えてドーピングしないようにすればよい、とも考えられる。 As a measure for achieving both high breakdown voltage and reduction or elimination of the current collapse phenomenon, most of the compound semiconductor layer made of gallium nitride having a high electron affinity is doped with iron, while the compound semiconductor layer It is also considered that iron should not be doped at least in the channel region from the surface side of the compound semiconductor layer to a depth of about 0.5 μm or shallower than that.
ところが、このような方策は、実際には、実現が極めて困難である。
窒化ガリウム中に鉄をドーピングするためには、ビスシクロペンタジエニル鉄(Cp2Fe)という有機金属が用いられるが、このビスシクロペンタジエニル鉄は、メモリー効果が強力であるという特質を有している。
例えば、高耐圧化を図るために、電子親和力の大きい窒化ガリウムに対して、その表面側から0.5μmもしくはそれよりも深い領域のみに鉄をドーピングしたつもりであっても、メモリー効果に因って、ドーピング用ガス導入のための配管内等に残留したビスシクロペンタジエニル鉄が、徐々にリアクタ内へと流れ込み続ける。
このため、意図しない、表面側からの深さが0.5μm、もしくはそれより薄い領域にまで、鉄(Fe)が混入して、その部分、つまりチャネル領域を含んだ部分が、鉄の混入に因って高抵抗化してしまう。
However, such a measure is actually very difficult to implement.
In order to dope iron into gallium nitride, an organic metal called biscyclopentadienyl iron (Cp 2 Fe) is used. This biscyclopentadienyl iron has the property of having a strong memory effect. is doing.
For example, to increase the breakdown voltage, even if it is intended that gallium nitride having a high electron affinity is doped with iron only in a region 0.5 μm or deeper from the surface side, due to the memory effect. Thus, the biscyclopentadienyl iron remaining in the pipe for introducing the doping gas gradually flows into the reactor.
For this reason, iron (Fe) is mixed into an unintended region having a depth from the surface side of 0.5 μm or thinner, and that portion, that is, the portion including the channel region, is mixed with iron. Therefore, the resistance increases.
このように、従来の技術では、窒化ガリウムのような窒化物からなる半導体層にチャネル領域を形成してなる窒化物半導体エピタキシャルウェハや、それを用いて作製された電界効果型トランジスタ素子では、高耐圧化とカレントコラプス現象の低減ないしは解消とを両立することは、極めて困難であるという問題があった。 As described above, in the conventional technique, a nitride semiconductor epitaxial wafer in which a channel region is formed in a semiconductor layer made of a nitride such as gallium nitride, or a field effect transistor element manufactured using the same, There is a problem that it is extremely difficult to achieve both the breakdown voltage and the reduction or elimination of the current collapse phenomenon.
本発明は、このような問題に鑑みて成されたもので、その目的は、高耐圧化とカレントコラプス現象の低減ないしは解消との両立を可能とした窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a nitride semiconductor epitaxial wafer, a method of manufacturing the same, and an electric field capable of achieving both high breakdown voltage and reduction or elimination of the current collapse phenomenon. The object is to provide an effect transistor element.
本発明の窒化物半導体エピタキシャルウェハは、窒化物半導体を成長させるためのベースとなる基板と、前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成された、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層とを有する窒化物半導体エピタキシャルウェハであって、前記第1の窒化物半導体層には、その表面から深さ方向に、下記の近似式;
NFe=A×exp(B×C)
ここに、
NFe:第1の窒化物半導体層における鉄濃度
A:1E14(1×1014)〜1E17(1×1017)[cm−3]
B:3〜8[μm−1]の範囲内の係数
C:第1の窒化物半導体層における表面からの深さ[μm]
によって表わされる深さ方向プロファイルで、鉄(Fe)がドーピングされており、かつ
前記第1の窒化物半導体層の表面側には、シリコン(Si)をドーピングしてなるシリコンドーピング領域が設けられ、当該シリコンドーピング領域では、シリコン(Si)の濃度が鉄(Fe)の濃度よりも高いことを特徴としている。
本発明の窒化物半導体エピタキシャルウェハの製造方法は、基板の表面上に、核生成層を形成する工程と、前記核生成層が形成された前記基板上に、第1の窒化物半導体層を形成する工程と、前記第1の窒化物半導体層の上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を形成する工程と、を有する窒化物半導体エピタキシャルウェハの製造方法であって、前記第1の窒化物半導体層を形成する工程は、鉄(Fe)ドーパントを供給しながら窒化物半導体を成長させる第1の工程と、前記鉄(Fe)ドーパントの供給を停止した状態で窒化物半導体を成長させる第2の工程と、前記第2の工程中または工程後に、シリコン(Si)ドーパントを供給しながら窒化物半導体を成長させる第3の工程とを含んでおり、かつ前記シリコン(Si)ドーパントを供給しながら窒化物半導体を成長してなるシリコンドーピング領域に不純物濃度として含まれる鉄(Fe)の濃度よりもシリコンの濃度の方が高くなるようにすることを特徴としている。
本発明の電界効果型トランジスタ素子は、上記の窒化物半導体エピタキシャルウェハを用い、当該窒化物半導体エピタキシャルウェハにおける前記第2の窒化物半導体層の直上に、または前記第2の窒化物半導体層の上に中間層を設けて当該中間層の上に、ソース電極、ゲート電極、ドレイン電極を設けてなることを特徴としている。
The nitride semiconductor epitaxial wafer of the present invention includes a substrate serving as a base for growing a nitride semiconductor, a first nitride semiconductor layer formed on the substrate, and the first nitride semiconductor layer. A nitride semiconductor epitaxial wafer having a second nitride semiconductor layer having an electron affinity smaller than that of the first nitride semiconductor layer formed thereon, wherein the first nitride semiconductor layer includes: From the surface to the depth direction:
NFe = A × exp (B × C)
here,
NFe: Iron concentration in the first nitride semiconductor layer A: 1E14 (1 × 10 14 ) to 1E17 (1 × 10 17 ) [cm −3 ]
B: Coefficient in the range of 3 to 8 [μm −1 ] C: Depth from the surface of the first nitride semiconductor layer [μm]
And a silicon doping region doped with silicon (Si) is provided on the surface side of the first nitride semiconductor layer, with a depth profile represented by The silicon doping region is characterized in that the concentration of silicon (Si) is higher than the concentration of iron (Fe).
The method for manufacturing a nitride semiconductor epitaxial wafer according to the present invention includes a step of forming a nucleation layer on a surface of a substrate, and a first nitride semiconductor layer is formed on the substrate on which the nucleation layer is formed. And a step of forming a second nitride semiconductor layer having an electron affinity smaller than that of the first nitride semiconductor layer on the first nitride semiconductor layer. The method of forming the first nitride semiconductor layer includes: a first step of growing a nitride semiconductor while supplying an iron (Fe) dopant; and a supply of the iron (Fe) dopant. A second step of growing the nitride semiconductor in a stopped state, and a third step of growing the nitride semiconductor while supplying a silicon (Si) dopant during or after the second step. Oh And the silicon concentration is higher than the concentration of iron (Fe) contained as an impurity concentration in a silicon doping region formed by growing a nitride semiconductor while supplying the silicon (Si) dopant. It is a feature.
The field effect transistor device of the present invention uses the above-described nitride semiconductor epitaxial wafer, and is directly above the second nitride semiconductor layer or on the second nitride semiconductor layer in the nitride semiconductor epitaxial wafer. An intermediate layer is provided, and a source electrode, a gate electrode, and a drain electrode are provided on the intermediate layer.
本発明によれば、高耐圧化とカレントコラプス現象の低減ないしは解消との両立を可能とした窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子を実現することができる。 According to the present invention, it is possible to realize a nitride semiconductor epitaxial wafer, a method for manufacturing the same, and a field effect transistor device that can achieve both high breakdown voltage and reduction or elimination of the current collapse phenomenon.
以下、本発明の実施の形態に係る窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子について、図面を参照して説明する。 Hereinafter, a nitride semiconductor epitaxial wafer, a manufacturing method thereof, and a field effect transistor element according to an embodiment of the present invention will be described with reference to the drawings.
図1は、本発明の実施の形態に係る窒化物半導体エピタキシャルウェハを用いて作製される電界効果型トランジスタ素子の主要部の構成を示す図である。
ここで、本発明の実施の形態に係る電界効果型トランジスタ素子は、本発明の実施の形態に係る窒化物半導体エピタキシャルウェハに種々のプロセスを施して個々の半導体素子チップとしたものを、その主要な構成要素として含んで作製されるものである。従って、本実施の形態の説明では、いわゆる二重記載となる煩雑さ等を回避するために、本発明の実施の形態に係る窒化物半導体エピタキシャルウェハを用いて作製される電界効果型トラ
ンジスタ素子を中心として説明することで、その中に窒化物半導体エピタキシャルウェハについての説明も含めるものとする。
FIG. 1 is a diagram showing a configuration of a main part of a field effect transistor element manufactured using a nitride semiconductor epitaxial wafer according to an embodiment of the present invention.
Here, the field effect transistor element according to the embodiment of the present invention is mainly composed of individual semiconductor element chips obtained by performing various processes on the nitride semiconductor epitaxial wafer according to the embodiment of the present invention. It is produced by including it as a component. Therefore, in the description of the present embodiment, in order to avoid the so-called double complexity, the field effect transistor element manufactured using the nitride semiconductor epitaxial wafer according to the embodiment of the present invention is described. By explaining as the center, the explanation about the nitride semiconductor epitaxial wafer is included therein.
この電界効果型トランジスタ素子は、基板1と、核生成層2と第1の窒化物半導体層3と、シリコンドーピング領域4と、第2の窒化物半導体層5と、中間層6と、ソース電極7と、ドレイン電極8と、ゲート電極9とを、その主要部として備えている。
The field effect transistor device includes a
基板1は、窒化物半導体を成長させるためのベースとなる基板である。この基板1としては、例えば、ポリタイプ4Hまたはポリタイプ6Hのような炭化珪素基板を用いることが可能である。
The
基板1の表面に、核生成層2が形成されている。この核生成層2は、例えばアンドープの窒化アルミニウムからなるものとすることが望ましい。
A
第1の窒化物半導体層3は、核生成層2を成長の核として、その核生成層2を含めて基板1の上に、例えばMOVPE(Metal Organic Chemical Vapor Deposition)装置を用
いて、窒化ガリウムのような窒化物半導体を成長させることで形成されるものである。この第1の窒化物半導体層3は、窒化ガリウムを主材料としてなるものとすることが望ましい。
この第1の窒化物半導体層3における下層部分、つまり少なくとも基板1との界面付近の所定の深さ領域においては、その表面からの深さをC[μm]、係数Aを1E14〜1E17[cm−3]の範囲内の値、係数Bを3〜8[μm−1]の範囲内の値とすると、鉄の濃度(NFe)が、NFe=A×exp(B×C)[cm−3]であるように設定されている。
また、この第1の窒化物半導体層3における上層部分、つまりこの第1の窒化物半導体層3の表面(第2の窒化物半導体層5との界面)から下の、所定の深さ領域には、シリコン(Si)がドーピングされて、シリコンドーピング領域4が形成されている。このシリコンドーピング領域4におけるシリコン濃度(NSi)は、このシリコンドーピング領域4における鉄の濃度(NFe)よりも高い値となっている(NSi>NFe)。
The first
In the lower layer portion of the first
Further, in an upper layer portion of the first
第1の窒化物半導体層3の上には、電子親和力が第1の窒化物半導体層3のそれよりも小さい、第2の窒化物半導体層5が形成されている。この第2の窒化物半導体層は、例えば窒化アルミニウムガリウムを主材料としてなるものとすることが望ましい。
A second
上記の、第1の窒化物半導体層3の全膜厚は、1.0μm以上4.0μm以下とすることが望ましい。
また、第1の窒化物半導体層3における、鉄がドーピングされた領域の厚さは、0.1μm以上0.5μm以下とすることが望ましい。
また、シリコンドーピング領域4は、第1の窒化物半導体層3の表面からの深さが0.5μmよりも浅い領域に形成することが望ましい。
The total film thickness of the first
The thickness of the region doped with iron in the first
The
このように主要部が構成された本発明の実施の形態に係る電界効果型トランジスタ素子は、次のようにして製造される。 The field effect transistor element according to the embodiment of the present invention, in which the main part is configured as described above, is manufactured as follows.
まず、基板1を用意し、その表面上に、例えばMOVPE装置を用いて、核生成層2を形成する。
First, the
続いて、例えばMOVPE装置を用いて、核生成層2を含めて基板1の上に、第1の窒化物半導体層3を形成する。
このとき、第1の工程として、例えばMOVPE装置を用いて、鉄ドーパントを供給し
ながら、窒化ガリウムのような窒化物半導体を成長させる。
このとき、成長する窒化物半導体における鉄の濃度(NFe)が、NFe=A×exp(B×C)[cm−3]となるように、フロー等の各種プロセス条件を設定する。
Subsequently, the first
At this time, as a first step, a nitride semiconductor such as gallium nitride is grown using an MOVPE apparatus while supplying an iron dopant.
At this time, various process conditions such as a flow are set so that the iron concentration (NFe) in the growing nitride semiconductor is NFe = A × exp (B × C) [cm −3 ].
続いて、第2の工程として、例えばMOVPE装置を用いて、鉄ドーパントの供給を停止した状態で、窒化物半導体を成長させる。 Subsequently, as a second step, a nitride semiconductor is grown in a state where the supply of the iron dopant is stopped using, for example, an MOVPE apparatus.
続いて、もしくは第2の工程の途中から、第3の工程として、例えばMOVPE装置を用いて、シリコンドーパントを供給しながら、窒化物半導体を成長させることで、その部分をシリコンドーピング領域4とする。
このとき、シリコンをドーピングされつつ成長する窒化物半導体(つまりシリコンドーピング領域4)におけるシリコンの濃度(NSi)が、シリコンをドーピングされつつ成長する窒化物半導体(つまりシリコンドーピング領域4)における鉄の濃度(NFe)よりも高い値となる(NSi>NFe)ように、フロー等の各種プロセス条件を設定する。
続いて、例えばMOVPE装置を用いて、第1の窒化物半導体層3の上(つまりシリコンドーピング領域4の上)に、第1の窒化物半導体層3よりも電子親和力の小さい、例えば窒化アルミニウムガリウムを主材料としてなる第2の窒化物半導体層5を形成する。
Subsequently, or in the middle of the second step, as a third step, for example, by using a MOVPE apparatus, a nitride semiconductor is grown while supplying a silicon dopant, so that the portion becomes the
At this time, the silicon concentration (NSi) in the nitride semiconductor that grows while being doped with silicon (that is, the silicon doping region 4) is the concentration of iron in the nitride semiconductor that grows while being doped with silicon (that is, the silicon doping region 4). Various process conditions such as a flow are set so that the value becomes higher than (NFe) (NSi> NFe).
Subsequently, for example, using an MOVPE apparatus, the electron affinity of the first nitride semiconductor layer 3 (that is, the silicon doping region 4) is smaller than that of the first
このようにして、本発明の実施の形態に係る窒化物半導体エピタキシャルウェハの主要部が完成する。
これらの各層の成長プロセスは、同一のMOVPE装置のような製造装置を用いて引き続き行うようにする。このようにすることにより、この電界効果型トランジスタ素子に用いられる窒化物半導体エピタキシャルウェハの生産能率を、より高いものとすることができる。
In this way, the main part of the nitride semiconductor epitaxial wafer according to the embodiment of the present invention is completed.
The growth process of each of these layers is continued using a manufacturing apparatus such as the same MOVPE apparatus. By doing in this way, the production efficiency of the nitride semiconductor epitaxial wafer used for this field effect type transistor element can be made higher.
その後、上記の窒化物半導体エピタキシャルウェハにおける、中間層6の表面上の所定位置ごとに、ソース電極7、ドレイン電極8、ゲート電極9を形成し、ダイシング加工等を施して個々の半導体素子チップとすることで、本発明の実施の形態に係る電界効果型トランジスタ素子の主要部が完成する。
Thereafter, a
本発明の実施の形態に係る窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子では、第2の窒化物半導体層5の直下に位置している、第1の窒化物半導体層3の表面付近から所定の深さに亘る領域に、シリコンドーピング領域4を設けるようにしたことにより、それら第1の窒化物半導体層3および第2の窒化物半導体層5ならびにシリコンドーピング領域4等を有する窒化物半導体エピタキシャルウェハおよびそれを用いて製造される電界効果型トランジスタ素子における、高耐圧化と、カレントコラプス現象の低減ないしは解消との、両立が可能となる。
In the nitride semiconductor epitaxial wafer, the manufacturing method thereof, and the field effect transistor element according to the embodiment of the present invention, the first
すなわち、本発明の実施の形態に係る窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子では、電子親和力の大きい窒化ガリウムのような窒化物半導体からなる第1の窒化物半導体層3の大部分の領域に鉄(Fe)をドーピングすることで、トランジスタ素子としての高耐圧化を実現するようにしている。
そして、さらには、第1の窒化物半導体層3の表面付近から所定の深さに亘る領域に、鉄の濃度よりも高い濃度でシリコン(Si)をドーピングして、シリコンドーピング領域4を設けるようにしたことで、カレントコラプス現象の低減ないしは解消を可能としている。
That is, in the nitride semiconductor epitaxial wafer, the manufacturing method thereof, and the field effect transistor element according to the embodiment of the present invention, the first
Further, a
そのシリコンドーピング領域4は、次のように機能する。
シリコン(Si)は、窒化ガリウムのような窒化物半導体中で、n型不純物となり、浅いドナー準位を形成する。そのドナー準位から放出される電子は、鉄が作る深いトラッピ
ング準位に捕獲される。すると、その鉄のトラッピング準位は電子で満たされた状態となるので、その鉄のトラッピング準位には、それ以上はキャリアが捕獲されなくなる。よって、チャネルを走行するキャリアは、第1の窒化物半導体層3を主体とした鉄のトラッピング準位に捕獲されることから免れることとなる。このようにして、従来技術においては第1の窒化物半導体層3中にドーピングされた鉄に起因して生じていたカレントコラプス現象を、飛躍的に減少ないしは解消することが可能となるのである。
The
Silicon (Si) becomes an n-type impurity in a nitride semiconductor such as gallium nitride and forms a shallow donor level. Electrons emitted from the donor level are trapped in a deep trapping level created by iron. Then, since the trapping level of iron is filled with electrons, no more carriers are trapped in the trapping level of iron. Therefore, carriers traveling in the channel are prevented from being trapped by the trapping level of iron mainly composed of the first
ここで、シリコンドーピング領域4を形成するための、望ましくは表面から0.5μmの深さまでの領域へのシリコン(Si)のドーピングは、モノシラン(mono silane;S
iH4)を用いて行うようにすることが好ましい。これは、モノシランはプロセス条件設定の制御を簡易に行うことが可能な原料ガスであり、また第1の窒化物半導体層3中へのドーピング深度や濃度等を極めて高精度に制御することが可能なものだからである。
そして、これは換言すれば、モノシランのようなシリコン(Si)ドーピングの際の制御が容易な原料ガスを用いることと相まって、本発明の実施の形態に係る技術によれば、第1の窒化物半導体層3中における濃度コントロールが困難な鉄を第1の窒化物半導体層3中にドーピングしたことに起因して生じるカレントコラプスの問題を、濃度コントロールを簡易に行うことができるシリコンを用いたシリコンドーピングによって低減ないしは解消することができる、ということでもある。
Here, in order to form the
It is preferable to use iH 4 ). This is because monosilane is a source gas capable of easily controlling the process condition setting, and the doping depth and concentration in the first
In other words, this is coupled with the use of a source gas that is easy to control during silicon (Si) doping such as monosilane, and according to the technique according to the embodiment of the present invention, the first nitride is used. Silicon using silicon that can easily control the concentration of the current collapse caused by doping the first
以上説明したように、本実施の形態に係る本発明の実施の形態に係る窒化物半導体エピタキシャルウェハおよびその製造方法ならびに電界効果型トランジスタ素子によれば、第1の窒化物半導体層3には、その表面から深さ方向に、近似式;NFe=A×exp(B×C)(ここに、NFe:第1の窒化物半導体層における鉄濃度、A:1E14〜1E17[cm−3]の範囲内の係数、B:3〜8[μm−1]の範囲内の係数、C:第1の窒化物半導体層における表面からの深さ、によって表わされる深さ方向プロファイルで鉄(Fe)をドーピングし、かつ第1の窒化物半導体層3の表面側には、鉄(Fe)の濃度よりも高い濃度でシリコン(Si)をドーピングしてなるシリコンドーピング領域4を設けるようにしたので、高耐圧化とカレントコラプス現象の低減ないしは解消との両立が可能となる。
As described above, according to the nitride semiconductor epitaxial wafer, the manufacturing method thereof, and the field effect transistor element according to the embodiment of the present invention related to the present embodiment, the first
上記の実施の形態で説明した構成を主要部として備えた電界効果型トランジスタ素子を作製した。 A field effect transistor element having the configuration described in the above embodiment as a main part was manufactured.
基板1として、ポリタイプ4H(これはポリタイプ6Hでもよい)の炭化珪素基板を用意した。
そして、MOVPE装置により、原料としてアンモニアガスとTMA(Tri Methyl Aluminum)を用いて、基板1の表面上に、膜厚150nmのアンドープ窒化アルミニウムか
らなる核生成層2を形成した。その窒化アルミニウム層を形成する際の反応温度は、最も好ましいプロセス条件に相当する1200℃とした。
As the
Then, a
引き続いて、同一のMOVPE装置を使用すると共に、アンモニアガスとTMG(Tri Methyl Gallium)を用いて、核生成層2の上に全膜厚が2000nmの窒化ガリウム層(これが完成して第1の窒化物半導体層3になる)を形成した。その形成プロセスにおける反応温度は、1020℃に設定した。
この窒化ガリウム層の成長時、基板との界面付近の400nm相当の部分の形成の際には、同時に鉄(Fe)原料としてビスシクロペンタジエニル鉄(bis cyclopentadienyl iron;Cp2Fe)を用いて、意図的に鉄のドーピングを行った。その400nm相当の
部分の形成が完了した後も、メモリー効果によって、それ以降に形成される窒化ガリウム層に鉄が自動的にドーピングされ続けるが、その鉄の濃度NFeを、そのとき形成される
窒化ガリウム層の厚さC[μm]に対して、
NFe=2.0E15×exp(3.5×C)[cm−3]
となるように、それ以前の意図的なドーピングのフローを調節した。
Subsequently, the same MOVPE apparatus is used, and a gallium nitride layer having a total film thickness of 2000 nm is formed on the
During the growth of the gallium nitride layer, when forming a portion corresponding to 400 nm in the vicinity of the interface with the substrate, biscyclopentadienyl iron (Cp 2 Fe) is simultaneously used as an iron (Fe) raw material. Intentionally, iron doping was performed. Even after the formation of the portion corresponding to 400 nm is completed, iron is automatically doped into the gallium nitride layer formed thereafter by the memory effect, but the concentration of iron NFe is changed to the nitridation formed at that time. For the thickness C [μm] of the gallium layer,
NFe = 2.0E15 × exp (3.5 × C) [cm −3 ]
The flow of intentional doping before that was adjusted.
引き続き、窒化ガリウム層を成長させて行くが、目標とする厚さのうち、つまり第1の窒化物半導体層3の全膜厚のうちの、表面付近の厚さ100nm相当の部分の形成の際には、同時にシリコン(Si)原料としてモノシラン(SiH4)を用いて、シリコンのドーピングを行うことで、その厚さ100nm相当の部分を、シリコンドーピング領域4とした。その際の、シリコンのドーピング濃度(NSi)は、NSi=2E16[cm−3
]とした。
Subsequently, a gallium nitride layer is grown, but when forming a portion corresponding to a thickness of 100 nm near the surface of the target thickness, that is, of the total thickness of the first
].
このようにして第1の窒化物半導体層3を形成した後、引き続いて、同一のMOVPE装置を使用すると共に、アンモニアガスとTMAおよびTMGを用いて、第1の窒化物半導体層3の上に、膜厚30nmの窒化アルミニウムガリウム供給層である第2の窒化物半導体層5を形成した。
After the first
引き続いて、同一のMOVPE装置を使用すると共に、アンモニアガスとTMGを用いて、第2の窒化物半導体層5の上に、膜厚8nmの窒化ガリウムからなる中間層6を形成した。
Subsequently, while using the same MOVPE apparatus, an
このようにして、本発明の実施例に係る窒化物半導体エピタキシャルウェハを作製した。
その後、一般的な金属膜形成プロセスおよびフォトリソグラフィプロセスを用いて、中間層6の表面上の所定位置に、ソース電極7、ドレイン電極8、ゲート電極9を形成し、本発明の実施例に係る電界効果型トランジスタ素子の主要部を完成した。
Thus, a nitride semiconductor epitaxial wafer according to an example of the present invention was produced.
Thereafter, the
図2は、上記のようにして形成された本発明の実施例に係る電界効果型トランジスタ素子における、鉄のドーピング濃度NFeの好適な数値的態様を求める式に用いられる係数Aとリーク電流との関係を調べた実験結果の曲線、および鉄のドーピング濃度NFeの好適な数値的態様を求める式に用いられる係数Aと電子移動度との関係を調べた実験結果の曲線を示す図である。 FIG. 2 is a graph showing the relationship between the coefficient A and the leakage current used in the equation for determining a suitable numerical aspect of the iron doping concentration NFe in the field effect transistor device according to the embodiment of the present invention formed as described above. It is a figure which shows the curve of the experimental result which investigated the relationship, and the curve of the experimental result which investigated the relationship between the coefficient A used for the formula which calculates | requires the suitable numerical aspect of the doping concentration NFe of iron, and an electron mobility.
係数Aとリーク電流との関係を調べた実験結果の曲線11から、係数Aが1.0E14よりも小さいと、第1の窒化物半導体層3の表面付近における鉄の濃度が低すぎて、リークパスが発生し、リーク電流が1.0E−05(1.0×10−5)以上になって、耐圧が悪化する。この点からすると、係数Aは、1.0E14以上であることが望ましい。
他方、係数Aと電子移動度との関係を調べた実験結果の曲線12から、係数Aが1.0E17よりも大きいと、チャネル領域における電子移動度が急峻に低下して、トランジスタ素子としての動作特性が悪化する。
このような実験結果から、係数Aの値としては、1.0E14以上1.0E17以下であることが望ましいという結論を得た。
From the
On the other hand, from the
From such experimental results, it was concluded that the value of the coefficient A is preferably 1.0E14 or more and 1.0E17 or less.
図3は、上記のようにして形成された本発明の実施例に係る電界効果型トランジスタ素子における、鉄のドーピング濃度NFeの好適な数値的態様を求める式に用いられる係数Bとリーク電流との関係を調べた実験結果の曲線、および鉄のドーピング濃度NFeの好適な数値的態様を求める式に用いられる係数Bと電子移動度との関係を調べた実験結果の曲線を示す図である。 FIG. 3 shows the relationship between the coefficient B and the leakage current used in the equation for determining a suitable numerical aspect of the iron doping concentration NFe in the field effect transistor device according to the embodiment of the present invention formed as described above. It is a figure which shows the curve of the experimental result which investigated the relationship, and the curve of the experimental result which investigated the relationship between the coefficient B used for the formula which calculates | requires the suitable numerical aspect of the doping concentration NFe of iron, and an electron mobility.
係数Bとリーク電流との関係を調べた実験結果の曲線13から、係数Bが3よりも小さいと、第1の窒化物半導体層3の表面付近における鉄の濃度が低すぎて、リークパスが発
生し、リーク電流が1.0E−05以上になって、耐圧が悪化する。この点からすると、係数Bは、3以上であることが望ましい。
他方、係数Bと電子移動度との関係を調べた実験結果の曲線14から、係数Bが8よりも大きいと、チャネル領域における電子移動度が低くなって、トランジスタ素子としての動作特性が悪化する。
このような実験結果から、係数Bの値としては、3以上8以下であることが望ましいという結論を得た。
From the
On the other hand, from the
From such experimental results, it was concluded that the value of the coefficient B is preferably 3 or more and 8 or less.
図4は、上記のようにして形成された本発明の実施例に係る電界効果型トランジスタ素子と、従来の一般的な電界効果型トランジスタ素子とについて、それぞれDC駆動時のドレイン電流値とRF駆動時のドレイン電流値とでの乖離を調べた結果を示す図である。一般に、DC駆動時とRF駆動時とでのドレイン電流値の乖離が大きいほど、カレントコラプスの発生が顕著なものとなる傾向にある。
この図4に示した実験結果から、本発明の実施例に係る電界効果型トランジスタ素子では、DC駆動時とRF駆動時とでのドレイン電流値の乖離が、従来技術に係るものの場合と比較して、顕著に微少化していることが確認された。よって、本発明の実施例に係る電界効果型トランジスタ素子では、従来技術の場合と比較して、カレントコラプスを極めて効果的に低減ないしは解消することが可能であることが確認された。
FIG. 4 shows the drain current value and the RF driving for DC driving for the field effect transistor device according to the embodiment of the present invention formed as described above and the conventional general field effect transistor device, respectively. It is a figure which shows the result of having investigated the deviation with the drain current value at the time. In general, the greater the difference in drain current value between DC driving and RF driving, the more likely the current collapse occurs.
From the experimental results shown in FIG. 4, in the field effect transistor device according to the example of the present invention, the difference in the drain current value between the DC drive and the RF drive is compared with that in the related art. Thus, it was confirmed that it was remarkably miniaturized. Therefore, it was confirmed that the current collapse can be reduced or eliminated very effectively in the field effect transistor device according to the example of the present invention as compared with the case of the prior art.
なお、シリコンドーピング領域4におけるシリコンのドーピング濃度(NSi)は、1.5E16[cm−3]以上1.5E18[cm−3]以下とすることが望ましい。特に、その上限に関しては、1.5E18[cm−3]を超えた濃度にまでドーピングすると、移動度の低下が生じやすくなるので、この点から、上限値を1.5E18[cm−3]とすることが望ましい。
また、シリコンドーピング領域4の厚さの好適な数値的態様としては、50nm以上500nm以下とすることが望ましい。さらに望ましくは、80nm以上200nm以下である。
The silicon doping concentration (NSi) in the
Moreover, as a suitable numerical aspect of the thickness of the
なお、上記の実施の形態および各実施例では、シリコンドーピング領域4を単層とした場合について説明したが、これのみには限定されない。シリコンドーピング領域4は、複数層に分けて形成してもよい。
また、シリコンドーピング領域4におけるシリコン(Si)の濃度は、第1の窒化物半導体層3への鉄のドーピングに起因して生じるカレントコラプスの程度の多寡に応じて、上記の好適な数値範囲内で、適宜にその数値の設定を変更することが可能であることは勿論である。
In the above-described embodiment and each example, the case where the
Further, the concentration of silicon (Si) in the
1 基板
2 核生成層
3 第1の窒化物半導体層
4 シリコンドーピング領域
5 第2の窒化物半導体層
6 中間層
7 ソース電極
8 ドレイン電極
9 ゲート電極
DESCRIPTION OF
Claims (7)
前記第1の窒化物半導体層には、その表面から深さ方向に、下記の近似式;
NFe=A×exp(B×C)
ここに、
NFe:第1の窒化物半導体層における鉄濃度
A:1E14〜1E17[cm−3]
B:3〜8[μm−1]の範囲内の係数
C:第1の窒化物半導体層における表面からの深さ[μm]
によって表わされる深さ方向プロファイルで、鉄(Fe)がドーピングされており、
かつ前記第1の窒化物半導体層の表面側には、シリコン(Si)をドーピングしてなるシリコンドーピング領域が設けられ、当該シリコンドーピング領域では、シリコン(Si)の濃度が鉄(Fe)の濃度よりも高い
ことを特徴とする窒化物半導体エピタキシャルウェハ。 A substrate serving as a base for growing a nitride semiconductor; a first nitride semiconductor layer formed on the substrate; and the first nitride semiconductor layer formed on the first nitride semiconductor layer. A nitride semiconductor epitaxial wafer having a second nitride semiconductor layer having a lower electron affinity than the nitride semiconductor layer,
The first nitride semiconductor layer has the following approximate expression in the depth direction from the surface:
NFe = A × exp (B × C)
here,
NFe: Iron concentration in the first nitride semiconductor layer A: 1E14 to 1E17 [cm −3 ]
B: Coefficient in the range of 3 to 8 [μm −1 ] C: Depth from the surface of the first nitride semiconductor layer [μm]
Is doped with iron (Fe), with a depth profile represented by
A silicon doping region formed by doping silicon (Si) is provided on the surface side of the first nitride semiconductor layer, and in the silicon doping region, the concentration of silicon (Si) is the concentration of iron (Fe). Nitride semiconductor epitaxial wafer characterized by being higher than that.
前記第1の窒化物半導体層が、窒化ガリウムを主材料としてなるものであり、
前記第2の窒化物半導体層が、窒化アルミニウムガリウムを主材料としてなるものである
ことを特徴とする窒化物半導体エピタキシャルウェハ。 The nitride semiconductor epitaxial wafer according to claim 1,
The first nitride semiconductor layer is made of gallium nitride as a main material;
The nitride semiconductor epitaxial wafer, wherein the second nitride semiconductor layer is made of aluminum gallium nitride as a main material.
前記基板と前記第1の窒化物半導体層との間に、窒化アルミニウムからなる核生成層が設けられている
ことを特徴とする窒化物半導体エピタキシャルウェハ。 The nitride semiconductor epitaxial wafer according to claim 1 or 2,
A nitride semiconductor epitaxial wafer, wherein a nucleation layer made of aluminum nitride is provided between the substrate and the first nitride semiconductor layer.
前記第1の窒化物半導体層の全膜厚は、1.0μm以上4.0μm以下であり、
前記鉄がドーピングされた領域の厚さは、0.1μm以上0.5μm以下であり、
前記シリコンドーピング領域は、前記第1の窒化物半導体層の表面からの深さが0.5μmよりも浅い領域に形成されている
ことを特徴とする窒化物半導体エピタキシャルウェハ。 In the nitride semiconductor epitaxial wafer according to any one of claims 1 to 3,
The total thickness of the first nitride semiconductor layer is 1.0 μm or more and 4.0 μm or less,
The thickness of the region doped with iron is 0.1 μm or more and 0.5 μm or less,
The nitride semiconductor epitaxial wafer, wherein the silicon doping region is formed in a region whose depth from the surface of the first nitride semiconductor layer is shallower than 0.5 μm.
前記核生成層が形成された前記基板上に、第1の窒化物半導体層を形成する工程と、
前記第1の窒化物半導体層の上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を形成する工程と、を有する窒化物半導体エピタキシャルウェハの製造方法であって、
前記第1の窒化物半導体層を形成する工程は、鉄(Fe)ドーパントを供給しながら窒化物半導体を成長させる第1の工程と、前記鉄(Fe)ドーパントの供給を停止した状態で窒化物半導体を成長させる第2の工程と、前記第2の工程中または工程後に、シリコン(Si)ドーパントを供給しながら窒化物半導体を成長させる第3の工程とを含んでおり、
かつ前記シリコン(Si)ドーパントを供給しながら窒化物半導体を成長してなるシリコンドーピング領域に不純物濃度として含まれる鉄(Fe)の濃度よりもシリコンの濃度
の方が高くなるようにする
ことを特徴とする窒化物半導体エピタキシャルウェハの製造方法。 Forming a nucleation layer on the surface of the substrate;
Forming a first nitride semiconductor layer on the substrate on which the nucleation layer is formed;
Forming a second nitride semiconductor layer having an electron affinity smaller than that of the first nitride semiconductor layer on the first nitride semiconductor layer. There,
The step of forming the first nitride semiconductor layer includes a first step of growing a nitride semiconductor while supplying an iron (Fe) dopant, and a nitride in a state where supply of the iron (Fe) dopant is stopped. A second step of growing a semiconductor, and a third step of growing a nitride semiconductor while supplying a silicon (Si) dopant during or after the second step,
The silicon concentration is higher than the concentration of iron (Fe) contained as an impurity concentration in a silicon doping region formed by growing a nitride semiconductor while supplying the silicon (Si) dopant. A method for manufacturing a nitride semiconductor epitaxial wafer.
ことを特徴とする電界効果型トランジスタ素子。 5. The nitride semiconductor epitaxial wafer according to claim 1, wherein the nitride semiconductor epitaxial wafer is directly above the second nitride semiconductor layer in the nitride semiconductor epitaxial wafer or the second nitride semiconductor. A field effect transistor element comprising an intermediate layer provided on a layer and a source electrode, a gate electrode, and a drain electrode provided on the intermediate layer.
前記中間層における、少なくとも前記第2の窒化物半導体層とソース電極との間またはドレイン電極との間の材質が、窒化ガリウムを主材料としてなるものである
ことを特徴とする電界効果型トランジスタ素子。 The field effect transistor device according to claim 6, wherein
A field effect transistor element characterized in that a material of at least the second nitride semiconductor layer and the source electrode or the drain electrode in the intermediate layer is gallium nitride as a main material. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067342A JP5328704B2 (en) | 2010-03-24 | 2010-03-24 | Nitride semiconductor epitaxial wafer and field effect transistor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067342A JP5328704B2 (en) | 2010-03-24 | 2010-03-24 | Nitride semiconductor epitaxial wafer and field effect transistor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011199222A true JP2011199222A (en) | 2011-10-06 |
JP5328704B2 JP5328704B2 (en) | 2013-10-30 |
Family
ID=44877010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010067342A Expired - Fee Related JP5328704B2 (en) | 2010-03-24 | 2010-03-24 | Nitride semiconductor epitaxial wafer and field effect transistor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5328704B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013211363A (en) * | 2012-03-30 | 2013-10-10 | Hitachi Cable Ltd | Nitride semiconductor epitaxial wafer and manufacturing method of the same |
JP2014042025A (en) * | 2012-08-22 | 2014-03-06 | Lg Electronics Inc | Nitride semiconductor element and method for manufacturing the same |
JP2014232805A (en) * | 2013-05-29 | 2014-12-11 | 三菱電機株式会社 | Semiconductor device |
US9276103B2 (en) | 2011-07-25 | 2016-03-01 | Lg Electronics Inc. | Nitride semiconductor and fabricating method thereof |
JP2016511545A (en) * | 2013-02-25 | 2016-04-14 | クリー インコーポレイテッドCree Inc. | Mixed doping of semi-insulating III-nitrides |
US9728611B2 (en) | 2015-10-22 | 2017-08-08 | Mitsubishi Electric Corporation | GaN semiconductor device comprising carbon and iron |
JP2019532500A (en) * | 2016-09-02 | 2019-11-07 | アイキューイー ピーエルシーIQE plc | Nucleation layer for growth of III-nitride structures |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786572A (en) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | Field effect transistor |
JP2007184379A (en) * | 2006-01-05 | 2007-07-19 | Furukawa Co Ltd | Group iii nitride semiconductor crystal, manufacturing method thereof, group iii nitride semiconductor substrate, and semiconductor device |
JP2007534580A (en) * | 2003-07-11 | 2007-11-29 | クリー インコーポレイテッド | Semi-insulating GaN and method for manufacturing the same |
JP2008277655A (en) * | 2007-05-02 | 2008-11-13 | Hitachi Cable Ltd | Semiconductor epitaxial wafer, and field-effect transistor |
JP2008545270A (en) * | 2005-06-29 | 2008-12-11 | クリー インコーポレイテッド | Group III nitride epitaxial layer on silicon carbide substrate |
JP2009021362A (en) * | 2007-07-11 | 2009-01-29 | Sumitomo Electric Ind Ltd | Group iii nitride electronic device, laminate wafer for group iii nitride electronic device, and method of manufacturing group iii nitride electronic device |
JP2010182872A (en) * | 2009-02-05 | 2010-08-19 | Hitachi Cable Ltd | Semiconductor epitaxial wafer and method of manufacturing the same, and field effect transistor |
-
2010
- 2010-03-24 JP JP2010067342A patent/JP5328704B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786572A (en) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | Field effect transistor |
JP2007534580A (en) * | 2003-07-11 | 2007-11-29 | クリー インコーポレイテッド | Semi-insulating GaN and method for manufacturing the same |
JP2008545270A (en) * | 2005-06-29 | 2008-12-11 | クリー インコーポレイテッド | Group III nitride epitaxial layer on silicon carbide substrate |
JP2007184379A (en) * | 2006-01-05 | 2007-07-19 | Furukawa Co Ltd | Group iii nitride semiconductor crystal, manufacturing method thereof, group iii nitride semiconductor substrate, and semiconductor device |
JP2008277655A (en) * | 2007-05-02 | 2008-11-13 | Hitachi Cable Ltd | Semiconductor epitaxial wafer, and field-effect transistor |
JP2009021362A (en) * | 2007-07-11 | 2009-01-29 | Sumitomo Electric Ind Ltd | Group iii nitride electronic device, laminate wafer for group iii nitride electronic device, and method of manufacturing group iii nitride electronic device |
JP2010182872A (en) * | 2009-02-05 | 2010-08-19 | Hitachi Cable Ltd | Semiconductor epitaxial wafer and method of manufacturing the same, and field effect transistor |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276103B2 (en) | 2011-07-25 | 2016-03-01 | Lg Electronics Inc. | Nitride semiconductor and fabricating method thereof |
JP2013211363A (en) * | 2012-03-30 | 2013-10-10 | Hitachi Cable Ltd | Nitride semiconductor epitaxial wafer and manufacturing method of the same |
JP2014042025A (en) * | 2012-08-22 | 2014-03-06 | Lg Electronics Inc | Nitride semiconductor element and method for manufacturing the same |
JP2016511545A (en) * | 2013-02-25 | 2016-04-14 | クリー インコーポレイテッドCree Inc. | Mixed doping of semi-insulating III-nitrides |
JP2014232805A (en) * | 2013-05-29 | 2014-12-11 | 三菱電機株式会社 | Semiconductor device |
US9728611B2 (en) | 2015-10-22 | 2017-08-08 | Mitsubishi Electric Corporation | GaN semiconductor device comprising carbon and iron |
US9793363B1 (en) | 2015-10-22 | 2017-10-17 | Mitsubishi Electric Corporation | GaN semiconductor device comprising carbon and iron |
JP2019532500A (en) * | 2016-09-02 | 2019-11-07 | アイキューイー ピーエルシーIQE plc | Nucleation layer for growth of III-nitride structures |
JP7137557B2 (en) | 2016-09-02 | 2022-09-14 | アイキューイー ピーエルシー | Nucleation layers for the growth of III-nitride structures |
Also Published As
Publication number | Publication date |
---|---|
JP5328704B2 (en) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5328704B2 (en) | Nitride semiconductor epitaxial wafer and field effect transistor device | |
JP5064824B2 (en) | Semiconductor element | |
US20110241017A1 (en) | Field effect transistor | |
US9793363B1 (en) | GaN semiconductor device comprising carbon and iron | |
US10388779B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5637086B2 (en) | Epitaxial wafer and semiconductor device | |
JP2005286135A (en) | Semiconductor device and manufacturing method thereof | |
JP2010232377A (en) | Semiconductor device | |
US9330905B2 (en) | Semiconductor device and manufacturing method of the same | |
JP6539128B2 (en) | Substrate for semiconductor device, semiconductor device, and method of manufacturing semiconductor device | |
JP2011023677A (en) | Compound semiconductor epitaxial wafer, and method of manufacturing the same | |
JP2011035065A (en) | Semiconductor device | |
JP2008147311A (en) | Field-effect transistor and its manufacturing method | |
JP5870574B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10134908B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6652042B2 (en) | Method for manufacturing group III-V nitride semiconductor epitaxial wafer | |
JP2007200975A (en) | Semiconductor device and method for manufacturing the same | |
JP5746927B2 (en) | Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate | |
JP2014136658A (en) | Group iii nitride semiconductor epitaxial wafer and production method thereof | |
JP5289818B2 (en) | Group III nitride semiconductor device and manufacturing method thereof | |
JP5664262B2 (en) | Field effect transistor and epitaxial wafer for field effect transistor | |
JP2015008244A (en) | Heterojunction field-effect transistor, and method of manufacturing the same | |
JP2008103546A (en) | Group iii-v compound semiconductor element, and group iii-v compound semiconductor epitaxial wafer | |
JP6416705B2 (en) | Field effect transistor and manufacturing method thereof | |
JP2011044457A (en) | Semiconductor device, and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5328704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |