JP2011197820A - ソフトウェアの加速試験装置及び加速試験方法 - Google Patents

ソフトウェアの加速試験装置及び加速試験方法 Download PDF

Info

Publication number
JP2011197820A
JP2011197820A JP2010061532A JP2010061532A JP2011197820A JP 2011197820 A JP2011197820 A JP 2011197820A JP 2010061532 A JP2010061532 A JP 2010061532A JP 2010061532 A JP2010061532 A JP 2010061532A JP 2011197820 A JP2011197820 A JP 2011197820A
Authority
JP
Japan
Prior art keywords
time
acceleration
clock
software
changing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2010061532A
Other languages
English (en)
Inventor
Akira Araida
晃 新井田
Yoshitaka Kobayashi
良岳 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010061532A priority Critical patent/JP2011197820A/ja
Publication of JP2011197820A publication Critical patent/JP2011197820A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】アプリケーションプログラムを含むソフトウェアの加速試験における不具合の状況を詳細に調査することのできるソフトウェアの加速試験装置及び加速試験方法を提供する。
【解決手段】時計機能を備えるOS(オペレーティング・システム)25及びCPU11を有し、このOS上で稼動するソフトウェアの加速試験を行うソフトウェアの加速試験装置1において、OSの時計機能の計時をn(n>1)倍に加速するように変更する時刻加速手段32と、ソフトウェアに組み込まれて、加速試験において不具合が発生した場合に、不具合に関するログ情報を記録媒体に記録するログ記録手段31と、ログ情報に含まれる不具合発生時刻よりも過去の時刻において、OSの時計機能の計時をm(n>m>=1)倍に加速するように変更する時刻加速度変更手段33と、ソフトウェアで発生した不具合の状況を調査する調査手段34とを備えた。
【選択図】図2

Description

本発明は、ソフトウェアの加速試験における不具合の状況を詳細に調査することのできるソフトウェアの加速試験装置及び加速試験方法に関する。
顧客からの要望に基づいて顧客使用のシステム製品を含むアプリケーションプログラムを新たに設計・作成した場合、或いは既に納入ずみのシステム製品に適用するアプリケーションプログラムを新たに設計・作成した場合、システム設計者や製品品質保証担当者は、この新たなアプリケーションプログラムの品質を保証するために、客先出荷前に各種の試験を実施している。
このようなアプリケーションプログラムの動作確認試験では、アプリケーションプログラムを実行して動作の良否を確認するため、システムによっては試験期間が1ヶ月ないし2ヶ月といった長期にわたる場合がある。そして、その間はシステムが専有されることになり、また、このような長期試験の間、試験担当者は、時間の経過を待っているだけの状態が多く発生するなど、試験の効率が非常に悪い。
そこで、試験の効率化を図るために、アプリケーションプログラムの動作を加速する種々の方法が提案されている。
アプリケーションプログラムの動作を加速するための手法として、中央演算処理装置(以下、「CPU」と略す。)のクロック周波数変更(増加)がある(ただし電子回路的に可能な場合のみ)。クロック周波数を増やしてアプリケーションプログラムを稼動させれば、単位時間あたりにCPUが処理する命令数は増加するので、連続的に動作するアプリケーションプログラムの処理は加速する。
また、特許文献1及び特許文献2には、アプリケーションプログラムが起床するトリガとして使用するタイマ割込みの間隔を短縮することで、アプリケーションプログラムの動作を加速してメモリリークなどのソフトウェア品質を試験する方法が提示されている。
特開平7−36738号公報 特開2004−38350号公報
ところで、アプリケーションプログラムの動作において不具合が発生した場合、その原因を直ちに特定することができれば良いが、一般に、不具合の原因を特定するためには各種の調査が必要となる。例えば、デバッグ用のプログラム、コマンドを用いて、アプリケーションプログラムの稼働中に不具合に関連した状態、内容を定期的に収集し、その収集結果に基づいて後で故障解析を実行する。
しかしながら、システムが加速試験中の場合には、デバッグ用のプログラム、コマンドが正常に動作しないことがある。
また、システムが加速試験中において、デバッグ用のプログラム、コマンドを実行することは、システムの加速試験を阻害する原因ともなる。
本発明は、かかる事情に鑑みてなされたものであって、アプリケーションプログラムを含むソフトウェアの加速試験における不具合の状況を詳細に調査することのできるソフトウェアの加速試験装置及び加速試験方法を提供することを目的とする。
上記課題を解決するための本発明は、時計機能を備えるOS(オペレーティング・システム)及びCPUを有し、このOS上で稼動するソフトウェアの加速試験を行うソフトウェアの加速試験装置において、前記OSの時計機能の計時をn(n>1)倍に加速するように変更する時刻加速手段と、前記ソフトウェアに組み込まれて、加速試験において不具合が発生した場合に、不具合に関するログ情報を記録媒体に記録するログ記録手段と、前記ログ情報に含まれる不具合発生時刻よりも過去の時刻において、前記OSの時計機能の計時をm(n>m>=1)倍に加速するように変更する時刻加速度変更手段と、前記ソフトウェアで発生した不具合の状況を調査する調査手段とを備えた。
また本発明は、時計機能を備えるOS(オペレーティング・システム)及びCPUを有し、このOS上で稼動するソフトウェアの加速試験を行う加速試験装置の加速試験方法において、前記OSの時計機能の計時をn(n>1)倍に加速するように変更し、前記ソフトウェアに組み込まれたログ記録手段によって、加速試験において不具合が発生した場合に、不具合に関するログ情報を記録媒体に記録し、前記ログ情報に含まれる不具合発生時刻よりも過去の時刻と、計時の倍数m(n>m>=1)とを取得し、前記過去の時刻において、前記OSの時計機能の計時をm倍で加速するように変更し、前記ソフトウェアで発生した不具合の状況を調査手段によって調査する。
この発明によれば、ソフトウェアの加速試験における不具合の原因を効率的に調査することができる。
本発明の第1の実施の形態の加速試験装置を用いた加速試験システムの構成を示す図。 第1の実施の形態の加速試験装置の加速動作に関連するソフトウェアとハードウェアとを示す図。 加速試験装置における加速試験のフローを示す図。 加速試験装置における加速試験の不具合調査フローを示す図。
[第1の実施の形態]
図1は、本発明の第1の実施の形態の加速試験装置を用いた加速試験システムの構成を示す図である。
加速試験システムは、加速試験装置1及び入出力装置2を備えている。加速試験装置1は、アプリケーションプログラムなどのソフトウェアを記憶するとともに加速して実行する。入出力装置2は、加速試験装置1に対して指示を入力し、また加速試験装置1の情報を表示する。
そして加速試験装置1には、CPU11、ROM12、プログラムRAM13、プロセス入出力インターフェース14、データRAM15、入出力インターフェース16、クロック17及び時計18が設けられている。
CPU11は、加速試験装置1全体の動作を実行・管理する。ROM12には、加速試験装置1動作を実行するためのシステムプログラムが格納される。プログラムRAM13には、アプリケーションプログラムが格納される。プロセス入出力インターフェース14は、CPU11との間で実際のプロセス情報の授受を行うためのインターフェースである。データRAM15には、入出力されるプロセス情報,制御周期その他プログラム実行上必要なシステム情報およびアプリケーションプログラムを実行するためのパラメータ等が格納される。入出力インターフェース16は、加速試験装置1に蓄積されている情報をモニタリングさせるために入出力装置2に送出し、また入出力装置2から入力される必要な指示を加速試験装置1に導入する。
クロック17は、例えば水晶発振器で構成され、このクロック17から出力されるクロック信号は、システムプログラム、アプリケーションプログラムを実行するための基準同期信号である。時計18は、クロック信号から生成される加速試験装置1で利用可能な実時間を出力する。
図2は、第1の実施の形態の加速試験装置1の加速動作に関連するソフトウェアとハードウェアとを示す図である。
ハードウェアには、CPUボード10上に搭載されたCPU11、クロック17及び時計18が含まれる。ソフトウェアには、アプリケーションプログラム31、時刻加速プログラム32、時刻加速度変更プログラム33、調査プログラム34及びOS(Operating System)25が含まれる。また、データRAM15にはログファイル41が格納され、OS25内にはデータとして加速度変数42が設けられている。
CPU11は、クロック17からのクロック信号を同期信号として、そのタイミング毎にCPU組込命令を順次処理する。
クロック17は、正確な時間周期でクロック信号であるパルス信号をCPU11に送信する。クロック17には、クロック信号の周波数を可変できる機能が備わっている。この周波数の可変方法としては、例えばCPUボード10上に設けられたスイッチにより設定できる場合もあるし、また他の例としてはCPU11を介して特定の命令を実行することにより設定できる場合もある。
時計18は、CPU11あるいは外部からの命令に応じて実時間を提示する。また、CPU11、アプリケーションプログラムなどからの命令によりその実時間を任意に変更することができる。
CPUボード10の動作は、OS25が管理する。OS25はCPUボード10の時計18とは独立した時計機能を備えている。OS25の時計機能に関しては、原則としてOS25が独自に時刻を管理する。しかし例外的に、OS25の時計機能が、CPUボード10の時計と連携する場合がある。例えば、OS25が、システムの起動時にCPUボード10の時計18の時刻を参照してOS25の時計機能を初期化し、システム停止時にOS25の時計機能を参照してCPUボード10の時計を同期させるという実装もある。このような連携のタイミングはOS25の実装により異なる。
アプリケーションプログラム31は、加速試験において評価対象となるソフトウェアであり、所要の処理を実行すると共に、不具合が発生した場合はログファイル41に発生日時と不具合内容を含む不具合情報を記録するようにコーディングされている。不具合の発生日時は、OS25内の時計の示す日時である。即ち、不具合の発生日時は実時間ではなく加速された時間である。
時刻加速プログラム32は、加速試験前の準備段階で一度だけ起動し、OS25の時刻の経過速度をn倍に増加させる。具体的は、OS25内のデータである加速度変数42を倍数nに書き換える。通常は、加速度変数42には、「1」が設定されており、不図示の時刻カウントプログラムが、タイマ割り込みのたびにOS25の時刻に加速度変数42の値「1」を加算することで、OS25の時刻が更新される。従って、加速度変数42の値を「n」とすることで、OS25の時刻の進みをn倍に加速することができる。
時刻加速度変更プログラム33は、指定されたOS25の時刻に起動し、OS25の時刻の進みを指定された状態に変更する。具体的には、加速度変数42の値を指定された「m(<n)」に変更する。
調査プログラム34は、アプリケーションプログラムの稼働中に不具合に関連した状態、内容を収集する。
図3は、加速試験装置1における加速試験のフローを示す図である。
ステップS01において、加速試験装置1を含む加速試験システムを立ち上げる。ステップS02において、入出力装置2から加速数「n」を指定して、時刻加速プログラム32を起動する。時刻加速プログラム32は、OS25内のデータである加速度変数42を「n」に書き換える。これにより、OS25の時刻はn倍に加速される。
ステップS03において、アプリケーションプログラム31を起動し、アプリケーションプログラム31の加速試験を開始する。加速試験において不具合が無ければ(ステップS04 No)、加速試験は継続する。一方、加速試験において不具合が発生すれば(ステップS04 Yes)、ステップS05において、アプリケーションプログラム31に組み込まれた不具合ログ記録ブロックが、不具合発生時刻と不具合内容などの情報をログとしてログファイル41に記録する。そして、ステップS06において、アプリケーションプログラム31の実行を終了する。
この後、ユーザは、ログファイル41に記録されたログを検討し、不具合の内容と共に不具合発生時刻を把握する。そして、ユーザはこの不具合発生時刻よりも過去に遡った時刻を調査開始時刻として決定する。また、ユーザは調査すべき内容を決定する。なお、この調査開始時刻は、不具合発生時刻と同様に実時刻ではなくOS25の加速された時刻である。
図4は、加速試験装置1における加速試験の不具合調査フローを示す図である。
ステップS11において、加速試験装置1を含む加速試験システムを立ち上げる。ステップS12において、時刻加速度変更プログラム33を起動する。この際、入出力装置2から調査開始時刻と変更加速数「m」とを指定する。時刻加速度変更プログラム33は、OS25の時計を監視して調査開始時刻になるまで待機する。ステップS13において、入出力装置2から加速数「n」を指定して、時刻加速プログラム32を起動する。時刻加速プログラム32は、OS25内のデータである加速度変数42を「n」に書き換える。これにより、OS25の時刻はn倍に加速される。
ステップS14において、アプリケーションプログラム31を起動し、アプリケーションプログラム31の加速試験を開始する。時刻加速度変更プログラム33は、定期的に、例えば1秒ごとにOS25の現在時刻を調べる。そして、現在時刻が調査開始時刻を初めて越えたとき(ステップS15 Yes)に、ステップS16において、加速度変数42の値を指定された変更加速数「m」に変更する。これ以降、アプリケーションプログラム31は、加速試験時よりも遅い速度で稼動する。なお、変更加速数「m」は「1」として通常の速度に変更することが多い。
ステップS17において、ユーザは、調査プログラム34を起動して、不具合に関連したデータを収集する。起動する調査プログラム34は、不具合の内容に対応したものである。不具合の原因分析のために調査する内容としては、例えば、CPU使用率、メモリ使用量、スタック使用量、ディスク使用量などが挙げられる。
[第1の実施の形態のバリエーション]
なお、調査プログラム34の起動は、ユーザが手動で行うのではなく、自動で起動するように構成しても良い。このため、図4に示すステップを次のように変更する。
例えば、ユーザは、不具合の内容に応じた情報を収集するように予め起動する調査プログラム34を抽出する。図4のステップS12において、時刻加速度変更プログラム33を起動する際、ユーザは、入出力装置2から調査開始時刻、変更加速数に加えて起動させる調査プログラム34を指定する。起動させる調査プログラム34を特定する情報は、ログファイル41に記録される。
ステップS17において、時刻加速度変更プログラム33は、加速度変数42の値を指定された変更加速数に変更すると共に、ログファイル41に記録されている調査プログラム34を起動する。なお、調査プログラム34は、一度起動するとその後はタイマ起動によって所定周期でデータ収集を行う。これによって、ユーザの操作入力を不要として迅速なタイミングでのプログラム起動を行えるため、データの収集を確実に行うことができる。
[第2の実施の形態]
第2の実施の形態では、OS25の時計を加速するだけでなく、クロック17のクロック周波数を増加する点が第1の実施の形態と異なっている。従って、第1の実施の形態と同一の部位には同一の符号を付して詳細の説明は省略する。
第2の実施の形態では、図3に示すステップを次のように変更する。
ステップS01において、加速試験装置1を含む加速試験システムを立ち上げる。そして、クロック17のクロック周波数を変更(加算)する。このクロック周波数の変更は、CPUボード10を操作して行っても良く、入出力装置2からCPU11に対してクロック周波数の変更指示を入力して行っても良い。ステップS02において、入出力装置2から加速数「n」を指定して、時刻加速プログラム32を起動する。このとき指定する加速数「n」は、変更したクロック周波数の増加割合に対応させる。
この処理により、加速試験装置1はクロック周波数及びOS25の時計ともに加速された状態で稼動する。以降のステップS03〜S06については第1の実施の形態と同様であるため、その詳細の説明は省略する。
更に、第2の実施の形態では、図4に示すステップを次のように変更する。
ステップS11〜S15は、第1の実施の形態と同様であるため、その詳細の説明は省略する。現在時刻が調査開始時刻を初めて越えたとき(ステップS15 Yes)に、ステップS16において、時刻加速度変更プログラム33は、加速度変数42の値を指定された変更加速数「m」に変更する。そして、時刻加速度変更プログラム33は、CPU11に対してクロック周波数を変更加速数「m」に対応した値とする変更指示を出力する。これ以降、アプリケーションプログラム31は、加速試験時よりも遅い指定した速度で稼動する。
ステップS17において、ユーザは、調査プログラム34を起動して、不具合に関連したデータを収集する。
なお、第2の実施の形態においても、第1の実施の形態のバリエーションで説明したように、調査プログラム34の起動を、ユーザが手動で行うのではなく、自動で起動するように構成しても良い。この内容の詳細については、既に説明しているため再度の説明は省略する。
以上説明した各実施の形態によれば、加速された状態において不具合詳細を調査しようとした場合、状態取得を行う各種プログラムあるいはコマンドが正常に動作しないという問題点を解決することができる。従って、加速試験における再現性のある事象について、状況を詳細に調査することが可能となる。
なお、上述の各実施の形態で説明した機能は、ハードウェアを用いて構成するに留まらず、ソフトウェアを用いて各機能を記載したプログラムをコンピュータに読み込ませて実現することもできる。また、各機能は、適宜ソフトウェア、ハードウェアのいずれかを選択して構成するものであっても良い。
尚、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
1…加速試験装置、2…入出力装置、10…CPUボード、11…CPU、12…ROM、13…プログラムRAM、14…プロセス入出力インターフェース、15…データRAM、16…入出力インターフェース、17…クロック、22…加速比率測定プログラム、23…時計加速プログラム。

Claims (6)

  1. 時計機能を備えるOS(オペレーティング・システム)及びCPUを有し、このOS上で稼動するソフトウェアの加速試験を行うソフトウェアの加速試験装置において、
    前記OSの時計機能の計時をn(n>1)倍に加速するように変更する時刻加速手段と、
    前記ソフトウェアに組み込まれて、加速試験において不具合が発生した場合に、不具合に関するログ情報を記録媒体に記録するログ記録手段と、
    前記ログ情報に含まれる不具合発生時刻よりも過去の時刻において、前記OSの時計機能の計時をm(n>m>=1)倍に加速するように変更する時刻加速度変更手段と、
    前記ソフトウェアで発生した不具合の状況を調査する調査手段と
    を備えたことを特徴とする加速試験装置。
  2. 時計機能を備えるOS(オペレーティング・システム)、CPU及び前記CPUを駆動するクロック信号を発生するクロックを有し、このOS上で稼動するソフトウェアの加速試験を行うソフトウェアの加速試験装置において、
    前記クロックのクロック周波数を第1の周波数に変更し、前記OSの時計機能の計時を前記第1の周波数に対応するn(n>1)倍に加速するように変更する時刻加速手段と、
    前記ソフトウェアに組み込まれて、加速試験において不具合が発生した場合に、不具合に関するログ情報を記録媒体に記録するログ記録手段と、
    前記ログ情報に含まれる不具合発生時刻よりも過去の時刻において、前記OSの時計機能の計時をm(n>m>=1)倍に加速するように変更し、前記クロック周波数を前記第1の周波数よりも低い前記m倍の計時速度に対応する第2の周波数で加速するように変更する時刻加速度変更手段と、
    前記ソフトウェアで発生した不具合の状況を調査する調査手段と
    を備えたことを特徴とする加速試験装置。
  3. 前記ログ情報は、OSが計時した不具合発生時刻と不具合内容とを含むことを特徴とする請求項1又は2に記載の加速試験装置。
  4. 前記調査手段は、前記時刻加速度変更手段によって起動されることを特徴とする請求項1又は2に記載の加速試験装置。
  5. 時計機能を備えるOS(オペレーティング・システム)及びCPUを有し、このOS上で稼動するソフトウェアの加速試験を行う加速試験装置の加速試験方法において、
    前記OSの時計機能の計時をn(n>1)倍に加速するように変更し、
    前記ソフトウェアに組み込まれたログ記録手段によって、加速試験において不具合が発生した場合に、不具合に関するログ情報を記録媒体に記録し、
    前記ログ情報に含まれる不具合発生時刻よりも過去の時刻と、計時の倍数m(n>m>=1)とを取得し、
    前記過去の時刻において、前記OSの時計機能の計時をm倍で加速するように変更し、
    前記ソフトウェアで発生した不具合の状況を調査手段によって調査すること
    を特徴とする加速試験方法。
  6. 時計機能を備えるOS(オペレーティング・システム)、CPU及び前記CPUを駆動するクロック信号を発生するクロックを有し、このOS上で稼動するソフトウェアの加速試験を行う加速試験装置の加速試験方法において、
    前記クロックのクロック周波数を第1の周波数に変更し、
    前記OSの時計機能の計時を前記第1の周波数に対応するn(n>1)倍に加速するように変更し、
    前記ソフトウェアに組み込まれたログ記録手段によって、加速試験において不具合が発生した場合に、不具合に関するログ情報を記録媒体に記録し、
    ログ情報に含まれる不具合発生時刻よりも過去の時刻と、計時の倍数m(n>m>=1)とを取得し、
    前記過去の時刻において、前記OSの時計機能の計時をm倍で加速するように変更し、
    前記クロック周波数を前記第2の周波数で加速するように変更し、
    前記ソフトウェアで発生した不具合の状況を調査手段によって調査すること
    を特徴とする加速試験方法。
JP2010061532A 2010-03-17 2010-03-17 ソフトウェアの加速試験装置及び加速試験方法 Abandoned JP2011197820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010061532A JP2011197820A (ja) 2010-03-17 2010-03-17 ソフトウェアの加速試験装置及び加速試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010061532A JP2011197820A (ja) 2010-03-17 2010-03-17 ソフトウェアの加速試験装置及び加速試験方法

Publications (1)

Publication Number Publication Date
JP2011197820A true JP2011197820A (ja) 2011-10-06

Family

ID=44875976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010061532A Abandoned JP2011197820A (ja) 2010-03-17 2010-03-17 ソフトウェアの加速試験装置及び加速試験方法

Country Status (1)

Country Link
JP (1) JP2011197820A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050011A (zh) * 2013-03-12 2014-09-17 三菱电机株式会社 虚拟计算机系统
JP2015046141A (ja) * 2013-08-27 2015-03-12 財團法人資訊工業策進會 仮想時間制御装置、仮想時間制御方法およびその非一時的コンピュータ可読記憶媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050011A (zh) * 2013-03-12 2014-09-17 三菱电机株式会社 虚拟计算机系统
JP2014174863A (ja) * 2013-03-12 2014-09-22 Mitsubishi Electric Corp 仮想計算機システム
JP2015046141A (ja) * 2013-08-27 2015-03-12 財團法人資訊工業策進會 仮想時間制御装置、仮想時間制御方法およびその非一時的コンピュータ可読記憶媒体
US10846114B2 (en) 2013-08-27 2020-11-24 Institute For Information Industry Virtual time control apparatus, method, and non-transitory computer readable storage medium thereof

Similar Documents

Publication Publication Date Title
US8813035B2 (en) Paradigm for concurrency testcase generation
US6691253B1 (en) System and method for sequencing and performing very high speed software downloads concurrent with system testing in an automated production environment
US10692048B2 (en) Apparatus and method for generating a chronological timesheet
US20070203973A1 (en) Fuzzing Requests And Responses Using A Proxy
US8418148B2 (en) Thread execution analyzer
US7490269B2 (en) Noise accommodation in hardware and software testing
US11422920B2 (en) Debugging multiple instances of code using thread patterns
WO2015172326A1 (en) Event-based record and replay for advanced applications
US9195562B2 (en) Recording external processes
US6138252A (en) Graphical test progress monitor
JP2011197820A (ja) ソフトウェアの加速試験装置及び加速試験方法
JP2010256997A (ja) フィールドトラブルのエラー再現システム、エラー再現調査方法およびシナリオ実行プログラム
CN111124774A (zh) 一种服务器开机过程稳定性的测试方法及相关装置
CN108303577B (zh) 示波器测试方法、装置以及示波器
JPS63163932A (ja) 制御用計算機のシステム監視方式
JP5591072B2 (ja) ソフトウェア自動試験装置及びソフトウェア自動試験方法
CN110825643A (zh) 一种监控测试任务执行情况的方法
JP2010182218A (ja) ソフトウェア挙動解析システム
JPH04307641A (ja) マルチタスク・システムの障害診断装置
JP2000348007A (ja) マルチプロセッサシステムのための動作トレース時刻同期方式およびその方法
JP2930028B2 (ja) 半導体試験方法及びその装置
JP2006293515A (ja) Osエミュレータ時間経過制御装置
US20240296112A1 (en) Computer-implemented method for testing the execution of at least one control unit function on a simulator, and corresponding simulator
US9239775B1 (en) Coordinated testing
CN118227441A (zh) 测试系统和测试方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120301

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130319