JP2011182108A

JP2011182108A - バースト型レーザ駆動回路

Info

Publication number: JP2011182108A
Application number: JP2010042841A
Authority: JP
Inventors: Hiroshi Koizumi; 弘小泉; Minoru Togashi; 稔富樫; Yusuke Otomo; 祐輔大友; Masahiro Endo; 雅広遠藤
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2010-02-26
Filing date: 2010-02-26
Publication date: 2011-09-15
Anticipated expiration: 2030-02-26
Also published as: JP5213894B2

Abstract

【課題】高速動作を妨げることなくレーザ消光時に低消費電力化を行うバースト型レーザ駆動回路を提供する。
【解決手段】変調回路１０は、入力するバーストデータ信号ＤＡＴＡを増幅するｎ段のプリドライブ回路１２１〜１２ｎと、ｎ段目のプリドライブ回路１２ｎの出力信号を送信イネーブル信号ＴＸ＿ＥＮがオンのとき通過させオフのとき遮断するゲート回路１１と、該ゲート回路１１の出力信号によってレーザ素子ＬＤを駆動する出力バッファ回路１３とを備え、かつプリドライブ回路、ゲート回路および前記出力バッファ回路はそれぞれ独立した電流源を備える。出力バッファ回路の電流源の電流を調整する制御電圧ＶＣＳＭとバイアス回路２０の電流源の電流を調整する制御電圧ＶＣＳＢを、送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、送信イネーブル信号のオフ時に所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替える。
【選択図】図１

Description

本発明は、光通信の送信器に用いられるバースト型レーザ駆動回路に係り、特に高速動作を阻害することなく消費電力を低減させる技術に関する。

バースト型レーザ駆動回路（ＢＬＤＤ）では、バースト制御信号（以下、送信イネーブル信号と称する。）に応じてレーザ素子をオン／オフできることが大前提となる。図６は、超高速動作可能なバースト型レーザ駆動回路の構成例である。ここでは、高速動作で一般的な差動回路による構成を例示する。本発明も差動回路を前提にするが、原理は単相でも同様である。

このバースト型レーザ駆動回路は、アノード側端子ＬＤＡおよびカソード側端子ＬＤＫに高周波カット用のインダクタＬ１，Ｌ２が接続されたレーザ素子ＬＤ、差動のバーストデータ信号ＤＡＴＡを入力してレーザ素子ＬＤにそのバーストデータに応じた変調信号を出力する変調回路１０、レーザ素子ＬＤにバイアス電流を供給するバイアス回路２０、レーザ素子ＬＤの出力光をモニタして、変調回路１０に制御電圧ＶＣＳＭを供給するとともにバイアス回路２０に制御電圧ＶＣＳＢを供給するＡＰＣ（Automatic Power Control）回路３０からなる。なお、通常ＬＤはＴＯＳＡ（Transmitter Optical Sub-Assembly)やＢＯＳＡ（Bi-directional Optical Sub-Assembly）など、光学サブモジュールに実装されるため、Ｌ１，Ｌ２や変調回路、バイアス回路はフレキシブル基板など分布定数回路を介して接続されることが多いが、ここでは省略して説明する。変調回路１０、バイアス回路２０、およびＡＰＣ回路３０には、送信イネーブル信号ＴＸ＿ＥＮが入力している。この送信イネーブル信号ＴＸ＿ＥＮは、オン（Ｈｉｇｈ）はイネーブル（バーストオン：レーザ発光）を、オフ（Ｌｏｗ）は非イネーブル（バーストオフ：レーザ消光）を示す。

変調回路１０は、入力するバーストデータ信号ＤＡＴＡを送信イネーブル信号ＴＸ＿ＥＮのオン／オフに応じてゲーティングするゲート回路１１、増幅用のｎ段のプリドライブ回路１２１〜１２ｎ、およびドライブ回路として機能する出力バッファ回路１３から構成される。ゲート回路１１、プリドライブ回路１２１〜１２ｎ、および出力バッファ回路１３は、それぞれ電流源Ｉ１１，Ｉ１２１〜１２ｎ，Ｉ１３を備え、その各々がＡＰＣ回路３０から出力する制御電圧ＶＣＳＭによって、レーザ素子ＬＤの出力光パワーが一定となるように制御される。バイアス回路２０も、ＡＰＣ回路３０から出力する制御電圧ＶＣＳＢによって、レーザ素子ＬＤの出力光パワーが一定となるように、制御される。

ゲート回路１１は、図６に示したように変調回路１０の入力部に配置されることが多いが、ＢＬＤＤチップ（バースト型レーザ駆動回路ＩＣ）とは別の外付けＩＣとして、バーストデータ信号ＤＡＴＡを出力するＩＣとＢＬＤＤチップの間に挿入されることも多い。ゲート回路１１は、論理的にはＡＮＤ回路である。すなわち、送信イネーブル信号ＴＸ＿ＥＮがオフである場合はゲート回路１１の出力がＬｏｗに固定され、オンである場合はバーストデータ信号ＤＡＴＡのＨｉｇｈ、およびＬｏｗが同じ論理で出力される。

図７は送信イネーブルＴＸ＿ＥＮ、およびゲート回路１１の働きにより、如何にしてレーザの消光を実現せしめるかを説明するための図である。図７（ａ）に示す出力バッファ回路１３は、トランジスタＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ５からなり、トランジスタＱ１，Ｑ２のベースに差動のレーザ駆動信号（バーストデータ信号ＤＡＴＡに応じた信号）ＩＳＰＢ，ＩＳＰＮが入力し、トランジスタＱ３のベースに制御電圧ＶＣＳＭが入力する。また、図７（ｂ）に示すバイアス回路２０は、トランジスタＱ４〜Ｑ６、抵抗Ｒ６〜Ｒ９に、図６に図示のインダクタＬ２を含み、トランジスタＱ４，Ｑ５のベースに差動の送信イネーブル信号の正相信号ＴＸ＿ＥＮ＿Ｐ、逆相信号ＴＸ＿ＥＮ＿Ｎが入力し、トランジスタＱ６のベースに制御電圧ＶＣＳＢが入力する。

送信イネーブル信号ＴＸ＿ＥＮがオンからオフになると、図７（ａ）に示す出力バッファ回路１３は、ゲート回路１１の働きにより、レーザ駆動信号ＩＳＰＢがＬｏｗに、ＩＳＰＮがＨｉｇｈに固定され、レーザ素子ＬＤのアノード側端子ＬＤＡが低電位に、カソード側端子ＬＤＫが高電位に固定される。このようなレベル固定によりレーザ素子ＬＤの電流経路が遮断される。また、このとき、図７（ｂ）に示すバイアス回路２０は、送信イネーブル信号の正相信号ＴＸ＿ＥＮ＿ＰがＬｏｗに固定され、逆相信号ＴＸ＿ＥＮ＿ＮがＨｉｇｈに固定されるので、バイアス電流経路がトランジスタＱ４側からトランジスタＱ５の側に切り替わり、レーザ素子ＬＤのカソード側端子ＬＤＫがハイインピーダンスに設定される。このようにして、変調回路１０とバイアス回路２０の両方の遮断動作によってレーザの消光が実現される。

図８は、図６および図７で例示したバースト動作とは異なる方式によるバースト型レーザ駆動回路の実現方法例（非特許文献１）である。この例では、出力バッファ回路１３とバイアス回路２０の電流源電流そのものを、送信イネーブル信号ＴＸ＿ＥＮでオン／オフされるスイッチＳＷ１１，ＳＷ２０を用いて、導通／遮断している。この方式ではゲート回路１１が不要となる。

Day-Uei-Li, et al. "A 10 Gb/s Burst Mode/Continuous-Mode Laser Driver with Current-Mode Extinction-Ratio Compensation Circuit", Proc. IEEE ISSCC 2006, 13.6, 2006

上記した従来の差動切換による方法では、レーザ素子ＬＤのオン／オフで消費電流は基本的に変化しない。これは、電流源トランジスタが流す電流量で回路の消費電流量が決まるからであり、この電流量はＡＰＣ回路３０が出力し続けている制御電圧ＶＣＳＭ，ＶＣＳＢで決まってしまっているためである。この消費電流の問題は、例えば図８に示したように、電流源電流を遮断することで一応は改善できるが、遮断状態から通電状態に回復する過程で、回路の立ち上がりに一定の時間（遅延時間）が必要となる。これによる遅延はレーザ素子ＬＤがオンになる立上がり時間Ｔｏｎの延長をもたらすため、送信イネーブル信号ＴＸ＿ＥＮに対し高速応答させる際に問題となる。また、電流遮断が不充分な場合は、バーストオフ時にレーザ素子ＬＤが発光してしまう危険がある。

差動切換と電流遮断を組合せた場合もバースト対応方法として考えられる。しかし、出力バッファ回路１３だけでなく、プリドライブ回路１２１〜１２ｎもバーストオフ時には電流遮断して省電力効果を高めようとすると、プリドライブ回路１２１〜１２ｎは動作していないのであるから、ゲート回路１１によるＬｏｗ固定はもはや出力バッファ回路１３へは伝達されない。一般に、プリドライブ回路１２１〜１２ｎの電流よりも出力バッファ回路１３の電流が大きいため、電流源を構成するトランジスタのサイズも出力バッファ回路１３の電流源の方がプリドライブ回路１２１〜１２ｎのそれより大きくなる。したがって、電流遮断は出力バッファ回路１３のほうが難しくなる。プリドライブ回路１２１〜１２ｎの電流遮断が充分であるのに、出力バッファ回路１３の電流遮断が不充分となってしまった場合は、ゲート回路１１によるＬｏｗ固定が出力バッファ回路１３まで伝達できないため、レーザ素子ＬＤが発光してしまう危険を払拭できない。

本発明の目的は、このような従来構成の問題を解決するために、高速動作を妨げることなくレーザ消光時に低消費電力化を行えるバースト型レーザ駆動回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、入力したバーストデータ信号に応じてレーザ素子をバースト駆動する変調回路と、前記レーザ素子にバイアス電流を供給するバイアス回路とを備えるバースト型レーザ駆動回路において、前記変調回路は、入力するバーストデータ信号を増幅する複数段のプリドライブ回路と、該複数段のプリドライブ回路の内の最終段のプリドライブ回路の出力信号を送信イネーブル信号がオンのとき通過させオフのとき遮断するゲート回路と、該ゲート回路の出力信号に応じて前記レーザ素子をバースト駆動又は駆動停止する出力バッファ回路とを備え、かつ前記各プリドライブ回路、前記ゲート回路および前記出力バッファ回路はそれぞれ電流源を備え、前記出力バッファ回路の電流源の電流を調整する制御電圧および前記バイアス回路の電流源の電流を調整する制御電圧のうちの少なくとも一方を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に前記所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替えるようにしたことを特徴とする。

請求項２にかかる発明は、請求項１に記載のバースト型レーザ駆動回路において、前記ゲート回路と前記出力バッファ回路の間に別のプリドライブ回路を挿入したことを特徴とする。

請求項３にかかる発明は、請求項２に記載のバースト型レーザ駆動回路において、前記別のプリドライブ回路の電流源を、電流量が大きな第１の電流源と電流量が小さく常時電流を流す第２の電流源の並列接続回路で構成し、前記第１の電流源を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に電流を遮断させる第２の値に切り替えるようにしたことを特徴とする。

請求項４にかかる発明は、請求項１、２又は３に記載のバースト型レーザ駆動回路において、前記バッファ回路の電流源を、電流量が大きな第３の電流源と電流量が小さく常時電流を流す第４の電流源の並列接続回路で構成し、前記第３の電流源を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に電流を遮断させる第２の値に切り替えるようにしたことを特徴とする。

請求項５にかかる発明は、請求項１、２、３又は４に記載のバースト型レーザ駆動回路において、前記ゲート回路の電流源を、電流量が大きな第５の電流源と電流量が小さく常時電流を流す第６の電流源の並列接続回路で構成し、前記第５の電流源を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に電流を遮断させる第２の値に切り替えるようにしたことを特徴とする。

請求項６にかかる発明は、請求項１，２，３，４又は５に記載のバースト型レーザ駆動回路において、前記第１の値をＶｈ、前記第２の値をＶＳＬとするとき、当該電流源の動作最低電圧Ｖｏｎに対して、前記Ｖｈ，ＶＳＬを、Ｖｈ＞ＶＳＬの関係に設定したことを特徴とする。

請求項７にかかる発明は、請求項６に記載のバースト型レーザ駆動回路において、当該電流源の動作最低電圧Ｖｏｎに対して前記Ｖｈ，ＶＳＬを、Ｖｈ＞Ｖｏｎ≧ＶＳＬの関係に設定し、前記最低動作電圧Ｖｏｎは、当該電流源を構成するトランジスタのベース・エミッタ間あるいはゲート・ソース間に閾値電圧を与える電圧であることを特徴とする。

本発明によれば、送信イネーブル信号のオン／オフに応じて高速にバースト型レーザ駆動回路の電力消費量を増／減できるので、例えばＰＯＮ（Passive Optical Network）システムにおけるＯＮＵ（Optical Network Unit）の省電力化に甚大な効力を発揮する。なぜなら、高速に電力をオン／オフできることで、ＰＯＮシステムのプロトコルに依存した新たなスリープ制御信号が不要であり、従来の送信イネーブル信号ＴＸ＿ＥＮのみで電力制御が可能となるからである。追加の信号が不要であるため、コスト的に有利なだけでなく、レーザ素子が消光している時間は必ず低電力化されることで、理想的な省電力モードが実現できる。従来技術では、長い消光時間となる場合のみ電力削減ができるといった制約があったが、本発明を用いれば、このようなバースト通信ごとの省電力化に必要な回路設計が容易となり、安全で効果の高い省電力化を実現できるのである。

本発明の第１の実施例のバースト型レーザ駆動回路のブロック図である。本発明の第２の実施例のバースト型レーザ駆動回路のブロック図である。本発明の第３の実施例のバースト型レーザ駆動回路のブロック図である。本発明の第３の実施例のバースト型レーザ駆動回路におけるゲート回路１１、プリドライブ回路１２ｎ、出力バッファ回路１３の回路図である。本発明の第４の実施例のバースト型レーザ駆動回路におけるゲート回路１１、プリドライブ回路１２ｎ、出力バッファ回路１３の回路図である。従来のバースト型レーザ駆動回路のブロック図である。従来の出力バッファ回路とバイアス回路の回路図である。従来の別のバースト型レーザ駆動回路のブロック図である。

本実施の形態の基本構成は、ゲート回路を出力バッファ回路の直前近くに配置し、多段プリドライブ回路と出力バッファ回路、およびバイアス回路の電流源の電流を送信イネーブル信号ＴＸ＿ＥＮに連動してオン／オフすることである。また、背景技術および図７（ｂ）で説明したバイアス回路の差動スイッチも具備する。ゲート回路を出力バッファ回路の直前に配置する場合は、従来技術と異なり、ゲート回路は出力バッファを駆動するための充分な駆動能力が必要である。また、レーザ素子の消光時に、仮に多段プリドライブ回路や出力バッファ回路の電流遮断が不充分になったとしても、ゲート回路がＬｏｗ固定のレベルを出力し続けるので、ゲート回路よりも入力側の信号やノイズは遮断され、出力バッファ回路の電流が流れてしまったとしても、出力バッファ回路のＬｏｗレベルが維持されるため、レーザ素子の消光は維持される。

＜第１の実施例＞
図１に本発明の第１の実施例のバースト型レーザ駆動回路を示す。本実施例では、変調回路１０が、ｎ段のプリドライブ回路１２１〜１２ｎ、ゲート回路１１、および出力バッファ回路１３を縦続接続して構成される。ゲート回路１１は最終段のプリドライブ回路１２ｎの後段に挿入され、ゲート回路１１の出力側に出力バッファ回路１３が接続され、出力バッファ回路１３の出力側にレーザ素子ＬＤがＤＣ接続される。もちろん、レーザ素子ＬＤへの接続はＡＣ接続でも良いが、本発明の目的はレーザ素子ＬＤの確実な消光と省電力モードの両立であるから、変調回路１０とレーザ素子ＬＤとの間に電流パスが存在するＤＣ接続の構成で説明する。レーザ素子ＬＤのカソード端子側ＬＤＫはコイルＬ２を介してバイアス回路２０に接続される。

プリドライブ回路１２１〜１２ｎ、ゲート回路１１、出力バッファ回路１３、およびバイアス回路２０はそれぞれ独立した電流源Ｉ１２１〜Ｉ１２ｎ，Ｉ１１，Ｉ１３を備える（バイアス回路２０の電流源は図示せず）。ＡＰＣ回路３０はレーザ素子ＬＤの出力光パワーに応じて最適な変調振幅に制御するための制御電圧ＶＣＳＭとバイアス電流に制御するためのＶＣＳＢを発生する。制御電圧ＶＣＳＭは、プリドライブ回路１２１〜１２ｎ、ゲート回路１１、出力バッファ回路１３の電流源Ｉ１２１〜Ｉ１２ｎ，Ｉ１１，Ｉ１３に入力されるが、本実施例ではＡＰＣ回路３０と各電流源Ｉ１２１〜Ｉ１２ｎ，Ｉ１３との間に単極双投のスイッチＳＷ１を挿入している。また、制御電圧ＶＣＳＢはバイアス回路２０の電流源に入力されるため、同様にその電流源とＡＰＣ回路３０の間に単極双投のスイッチＳＷ２を挿入している。

これらのスイッチＳＷ１，ＳＷ２は、送信イネーブル信号ＴＸ＿ＥＮによって切り替わる。送信イネーブル信号ＴＸ＿ＥＮは、前記したように、オンのときバーストオン、すなわちレーザ発光となり、オフのときはバーストオフ、すなわちレーザ消光となる。送信イネーブル信号ＴＸ＿ＥＮがオンのときは、スイッチＳＷ１は制御電圧ＶＣＳＭを電流源Ｉ１２１〜Ｉ１２ｎ，Ｉ１３に印加する側に、スイッチＳＷ２は制御電圧ＶＣＳＢをバイアス回路２０の電流源に印加する側に切り替わる。送信イネーブル信号ＴＸ＿ＥＮがオフのときは、スイッチＳＷ１，ＳＷ２は両方ともにプルダウン抵抗Ｒ０１，Ｒ０２を介して接地レベルへプルダウンされる側に切り替わる。プルダウン側に切り替わると、電流源の電流が遮断される。

また、ゲート回路１１とバイアス回路２０に入力される送信イネーブル信号ＴＸ＿ＥＮは差動信号化されている。送信イネーブル信号ＴＸ＿ＥＮがオンのときは、ゲート回路１１では、そこに入力されるデータ信号がバッファされて出力バッファ回路１３に出力される。バイアス回路２０では、レーザ素子ＬＤのカソード接続側ＬＤＫのトランジスタＱ４がオンとなる。これらによりレーザ素子ＬＤに電流が流れる状態となる。

送信イネーブル信号ＴＸ＿ＥＮがオフになると、図７(ａ)で示したように、出力バッファ回路１３の差動入力信号ＩＳＰＢがＬｏｗに差動入力信号ＩＳＮＢがＨｉｇｈに固定される。また図７(ｂ)で示したように、バイアス回路２０の送信イネーブル信号の正相信号ＴＸ＿ＥＮ＿ＰがＬｏｗに、逆相信号ＴＸ＿ＥＮ＿ＮがＨｉｇｈに固定される。これらによりレーザ素子ＬＤの電流パスが遮断される。

例えば、送信イネーブル信号ＴＸ＿ＥＮがオフになった場合、ゲート回路１１とＡＰＣ回路３０以外の回路電流は遮断され、バーストデータ信号ＤＡＴＡの入力があってもレーザ素子ＬＤは発光しない。このとき、従来技術では、レーザ素子ＬＤの発光時と同じ量の回路電流が流れ続けるか、あるいは一部の回路ブロックの電流が遮断されるかのどちらかであったが、本実施例ではほとんどの回路電流が遮断され、省電力効果が大きくなる。

なお、本実施例では、プリドライブ回路１２１〜１２ｎの電流源Ｉ１２１〜Ｉ１２ｎとゲート回路１１の電流源Ｉ１１、および出力バッファの電流源Ｉ１３が、すべて同じ制御電圧ＶＣＳＭで制御される形態を示したが、これらをそれぞれ異なる電圧で制御しても良い。

＜第２の実施例＞
図２に、本発明の第２の実施例のバースト型レーザ駆動回路を示す。第１の実施例との違いは、送信イネーブル信号ＴＸ＿ＥＮがオフのときに、スイッチＳＷ１，ＳＷ２に接続されるプルダウン抵抗Ｒ０１，Ｒ０２を、定電圧ＶＳＬ１、ＶＳＬ２に置き換えた点である。スイッチＳＷ１がＶＳＬ１側に切り替わったとき、電流源Ｉ１２１〜Ｉ１２ｎ，Ｉ１３は遮断する。また、スイッチＳＷ２がＶＳＬ２側に切り替わったとき、バイアス回路２０の電流源が遮断する。電流源がオンとなり、電流を通電する制御電圧をＶｏｎとし、ＶＳＬ１＝ＶＳＬ２＝ＶＳＬとすると、Ｖｏｎ＞ＶＳＬなる関係となるようにＶＳＬが設定される。よって、制御電圧ＶＣＳＭ，ＶＣＳＢの値をＶｈとすると、Ｖｈ＞Ｖｏｎ＞ＶＳＬ＞０Ｖの関係となる。つまり、電圧ＶＳＬは電圧Ｖｏｎよりも低く、０Ｖよりも高い電圧である。

電圧Ｖｏｎは、図７で示したように、電流源をトランジスタと抵抗素子の直列回路（Ｑ３とＲ５，Ｑ６とＲ９等）で構成した場合、トランジスタのベース・エミッタ間電圧Ｖｂｅが閾値電圧よりも大きくなるような電圧である。ＶＳＬをＶｏｎより僅かに低い電圧、つまりトランジスタのベース・エミッタ間電圧Ｖｂｅが閾値電圧よりも僅かに小さくなるような電圧に設定すれば、送信イネーブル信号ＴＸ＿ＥＮのオンに対する応答性の高速化が期待できる。これはレーザ素子が消光した状態から安定して発光するまでの立上がり時間Ｔｏｎを短縮できることになり、通信の効率化に寄与できることになる。一方、発光から消光への切換時間（立下り時間Ｔｏｆｆ）は、ゲート回路１１の働きとバイアス回路２０の差動切替が支配的になるため、本発明のような電流遮断を実施しない場合と同等のＴｏｆｆを実現できる。このように、電圧ＶＳＬを、電流源トランジスタのベース・エミッタ間電圧Ｖｂｅが閾値電圧よりも僅かに低い電圧になるように設定することで、消光時の低電力化と高速起動が両立できる。

なお、本実施例では、ゲート回路１１が出力バッファ回路１３の直前に配置されるため、この電圧ＶＳＬをＶｏｎまたはそれより僅かに高くし電圧Ｖｈのときの電流より小さい微小電流を流す状態にしても差し支えない。電流源の電流を完全に遮断したほうが省電力の効果は大きくなるのであるが、レーザ素子ＬＤの立上がり時間Ｔｏｎのより速い高速化が求められる場合には、マイルドに電流遮断したほうが有利であるからである。また、電流源を構成するトランジスタサイズが小さく電流量が比較的少ないプリドライブ回路１２１〜１２ｎを使用する場合は、充分に電流遮断しても高速起動が可能であるため、このようなプリドライブ回路１２１〜１２ｎの電流源は完全遮断し、出力バッファ回路１３の電流源は完全遮断せずに微小電流を流す状態にする設計も可能である。

＜第３の実施例＞
図３に、本発明の第３の実施例のバースト型レーザ駆動回路を示す。第１および第２の実施例では、ゲート回路１１によって出力バッファ回路１３を駆動する必要があったため、ゲート回路１１にも相応の駆動力が求められる課題があった。そこで、本実施例では、ゲート回路１１と出力バッファ回路１３の間に最終段のプリドライブ回路１２ｎを挿入する構成とする。この場合、最終段のプリドライブ回路１２ｎは、その電流源の電流を遮断してしまうと、従来技術と同じように、送信イネーブル信号ＴＸ＿ＥＮのオフ時にゲート回路１１の出力を出力バッファ回路１３に伝達できなくなる問題に陥ってしまうため、ゲート回路１１と同様に、その電流源は送信イネーブル信号ＴＸ＿ＥＮのオン／オフによらず常時オンし続けるようにする。これにより、最終段のプリドライブ回路１２ｎの電流源の電流は遮断されないため、第１および第２の実施例に比べて省電力効果が小さくなってしまう恐れがあるが、ゲート回路１１の規模を小さくできるので、ゲート回路１１自信の消費電流も削減でき、設計が容易となるメリットがある。

図４に本実施例におけるゲート回路１１、プリドライブ回路１２ｎ、および出力バッファ回路１３の詳細回路を示す。ゲート回路１１はトランジスタＱ７〜Ｑ１６、抵抗Ｒ１０〜Ｒ１６で構成されている。プリドライブ回路１２ｎは、トランジスタＱ１７〜Ｑ２３、抵抗Ｒ１７〜Ｒ２３で構成されている。これらはあくまで例であって、回路方式はこの限りではない。端子ＩＮＰ，ＩＮＮは前段のプリドライブ回路からの差動のバーストデータ信号ＤＡＴＡの入力端子である。端子ＩＰＢ，ＩＮＢは、差動化されレベル調整された送信イネーブル信号ＴＸ＿ＥＮの入力端子である。送信イネーブル信号ＴＸ＿ＥＮがオンのとき、端子ＩＰＢがＨｉｇｈとなる。ゲート回路１１の電流源トランジスタＱ１２，Ｑ１５，Ｑ１６とプリドライブ回路１２ｎの電流源トランジスタＱ１９，Ｑ２２，Ｑ２３のベースには常に制御電圧ＶＣＳＭが与えられる。出力バッファ回路１３への制御電圧ＶＣＳＭのみが、送信イネーブル信号ＴＸ＿ＥＮのオン／オフによって切り替わるスイッチＳＷ１を介して、ＶＣＳＭ、あるいはＶＳＬ１に切り替わる。なお、ゲート回路１１の電流源トランジスタＱ１２，Ｑ１５，Ｑ１には、一定の電圧ＶＣＳＧが印加される場合もある。

＜第４の実施例＞
図５に、本発明の第４の実施例のバースト型レーザ駆動回路のゲート回路１１、プリドライブ回路１２ｎ、および出力バッファ回路１３を示す。本実施例は、第３の実施例におけるプリドライブ回路１２ｎのトランジスタＱ１９，Ｑ２２，Ｑ２３と抵抗Ｒ２１〜Ｒ２３にからなる３個の電流源に、トランジスタＱ２４〜Ｑ２６と抵抗Ｒ２４〜Ｒ２６からなる３個の電流源をそれぞれ並列接続した例である。ここで、トランジスタＱ１９，Ｑ２２，Ｑ２３と抵抗Ｒ２１〜Ｒ２３にからなる３個の電流源の方が、トランジスタＱ２４〜Ｑ２６と抵抗Ｒ２４〜Ｒ２６からなる３個の電流源よりも大きな電流を流すことができるものとする。そして、大きな電流を流す電流源トランジスタＱ１９，Ｑ２２，Ｑ２３の制御端子をスイッチＳＷ１に接続して、送信イネーブル信号ＴＸ＿ＥＮのオン／オフによってＶＣＳＭ、あるいはＶＳＬ１に切り替える。また、小さな電流源トランジスタＱ２４〜Ｑ２６の制御端子には制御電圧ＶＣＳＭが常時印加するようにする。

この構成ではプリドライブ回路１２ｎの電流源の電流が送信イネーブル信号ＴＸ＿ＥＮのオン／オフによって増減するが、レーザ消光時にも電流源の電流が流れ続けるため、ゲート回路１１のＬｏｗ固定信号をプリドライブ回路１２ｎによって出力バッファ回路１３に伝達できる。ただし、プリドライブ回路１２ｎの利得が小さいとＬｏｗ固定の能力が劣るため、注意深い設計が必要である。

なお、電流が流れ続けることで電流源の起動の高速化が期待できるため、出力バッファ回路１３にも同様に、制御電圧ＶＣＳＭが常時印加する別の小電流用の電流源トランジスタと抵抗の直列回路をトランジスタＱ３と抵抗Ｒ５の直列回路に並列接続してもよい。

さらに、ゲート回路１１にも同様に、スイッチＳＷ１で切り替えられる制御電圧ＶＣＳＭをトランジスタＱ１２，Ｑ１５，Ｑ１６のベースに印加するとともに、トランジスタＱ１２，Ｑ１５，Ｑ１６と抵抗Ｒ１４〜Ｒ１６からなる３個の電流源に、トランジスタと抵抗からなる３個の小電流用の電流源をそれぞれ並列接続して、その各トランジスタに制御電圧ＶＣＳＭが常時印加するようにしてもよい。

＜その他の実施例＞
なお、以上説明した実施例は、バイポーラプロセスによる回路を例に説明したが、もちろんＣＭＯＳプロセスによる回路においても本発明を適用可能である。また、第３、第４の実施例では、具体的な回路構成にて説明を行ったが、第１、第２の実施例で説明した動作が可能であれば他の回路構成を利用しても本発明の構成をなすことが可能である。

１０：変調回路、１１：ゲート回路、１２１〜１２ｎ：プリドライブ回路、１３：出力バッファ回路
２０：バイアス回路
３０：ＡＰＣ回路

Claims

入力したバーストデータ信号に応じてレーザ素子をバースト駆動する変調回路と、前記レーザ素子にバイアス電流を供給するバイアス回路とを備えるバースト型レーザ駆動回路において、
前記変調回路は、入力するバーストデータ信号を増幅する複数段のプリドライブ回路と、該複数段のプリドライブ回路の内の最終段のプリドライブ回路の出力信号を送信イネーブル信号がオンのとき通過させオフのとき遮断するゲート回路と、該ゲート回路の出力信号に応じて前記レーザ素子をバースト駆動又は駆動停止する出力バッファ回路とを備え、かつ前記各プリドライブ回路、前記ゲート回路および前記出力バッファ回路はそれぞれ電流源を備え、
前記出力バッファ回路の電流源の電流を調整する制御電圧および前記バイアス回路の電流源の電流を調整する制御電圧のうちの少なくとも一方を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に前記所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替えるようにしたことを特徴とするバースト型レーザ駆動回路。
請求項１に記載のバースト型レーザ駆動回路において、
前記ゲート回路と前記出力バッファ回路の間に別のプリドライブ回路を挿入したことを特徴とするバースト型レーザ駆動回路。
請求項２に記載のバースト型レーザ駆動回路において、
前記別のプリドライブ回路の電流源を、電流量が大きな第１の電流源と電流量が小さく常時電流を流す第２の電流源の並列接続回路で構成し、前記第１の電流源を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に電流を遮断させる第２の値に切り替えるようにしたことを特徴とするバースト型レーザ駆動回路。
請求項１、２又は３に記載のバースト型レーザ駆動回路において、
前記バッファ回路の電流源を、電流量が大きな第３の電流源と電流量が小さく常時電流を流す第４の電流源の並列接続回路で構成し、前記第３の電流源を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に電流を遮断させる第２の値に切り替えるようにしたことを特徴とするバースト型レーザ駆動回路。
請求項１、２、３又は４に記載のバースト型レーザ駆動回路において、
前記ゲート回路の電流源を、電流量が大きな第５の電流源と電流量が小さく常時電流を流す第６の電流源の並列接続回路で構成し、前記第５の電流源を、前記送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、前記送信イネーブル信号のオフ時に電流を遮断させる第２の値に切り替えるようにしたことを特徴とするバースト型レーザ駆動回路。
請求項１，２，３，４又は５に記載のバースト型レーザ駆動回路において、
前記第１の値をＶｈ、前記第２の値をＶＳＬとするとき、前記Ｖｈ，ＶＳＬを、Ｖｈ＞ＶＳＬの関係に設定したことを特徴とするバースト型レーザ駆動回路。
請求項６に記載のバースト型レーザ駆動回路において、
当該電流源の動作最低電圧Ｖｏｎに対して前記Ｖｈ，ＶＳＬを、Ｖｈ＞Ｖｏｎ≧ＶＳＬの関係に設定し、前記最低動作電圧Ｖｏｎは、当該電流源を構成するトランジスタのベース・エミッタ間あるいはゲート・ソース間に閾値を与える電圧であることを特徴とするバースト型レーザ駆動回路。