JP2011182042A - Ｆｅｔ用自動バイアス調整回路 - Google Patents

Abstract

【課題】サーミスタを使わずに簡便な回路で所望の温度補償が達成できると共に、抵抗での消費電力が増加しないようにし、また温度補償の特性変更や調整を抵抗の仕様等の変更のみで任意に行えるようにする。
【解決手段】ＦＥＴ１のゲート電圧を制御するためのＰＮＰの第１トランジスタＱ1 が設けられ、上記ＦＥＴ１のドレイン及び第１トランジスタＱ1 のエミッタには、ＦＥＴ１のドレイン電流検出用の抵抗Ｒ_４を介して正電源４が配置され、第１トランジスタＱ1 のベースと接地との間に第１抵抗Ｒ_１、このベースと正電源４との間に第２抵抗Ｒ_２が接続される回路で、上記第２抵抗に対し並列となるように、直列接続のダイオード（ＰＮＰトランジスタでもよい）Ｄ1 と第３抵抗Ｒ_３を接続する。これによれば、Ｒ_２とＲ_３のそれぞれの値の組合せの調整で任意の温度勾配のドレイン電流を得ることができる。
【選択図】図１

Description

本発明はＦＥＴ用自動バイアス調整回路、特に温度に対して直線性の高い任意の勾配を持ったドレイン電流の供給を実現する自動バイアス調整回路の構成に関する。

一般に、マイクロ波等の高周波回路で用いられるＧａＡｓ系のＦＥＴ（電界効果トランジスタ）は、低温でｇｍ（相互コンダクタンス）が増加するため利得が上昇する一方、このｇｍはＦＥＴのドレイン電流（Ｉｄ）が大きい程、増加傾向にあるため、ドレイン電流と利得は、ピンチオフ電圧（Ｖｐ）付近やドレイン飽和電流（Ｉｄｓｓ）付近等の特殊な条件を除けば正比例関係であることが多く、温度による利得変動を抑えるような補償として、例えばドレイン電流を温度で変化させる手法、即ち温度に比例した正勾配にドレイン電流を制御する手法が採られている。

図８には、温度補償を実現するための基本的回路が示されており、この図８では、Ｎチャンネルディプレッション型ＦＥＴ１のゲートに感温制御回路２を介して負電源３が接続され、またドレインにドレイン電圧供給用の正電源４が接続される。上記感温制御回路２には、温度に対して特性が変化するサーミスタ等の感温素子が設けられる。このようなバイアス調整回路では、上記負電源３からＦＥＴ１に与えるゲート電圧を、感温制御回路２を介して可変調整することで、所望の温度特性を持ったドレイン電流を得ることができる。

図９には、従来のＦＥＴ用自動バイアス調整回路の構成が示されており、この図９では、ＦＥＴ１のゲートにコレクタを接続し、かつドレインにエミッタを接続したＰＮＰトランジスタＱ1 、このトランジスタＱ1 のベースに接続された感温制御回路２、ドレイン電流を検出するための抵抗（器）Ｒ_４、そして負電源側に抵抗Ｒ_５が設けられる。このようなバイアス調整回路では、ＦＥＴ１のドレイン電流の変化が抵抗Ｒ_４を介してトランジスタＱ1 で検出されており、このトランジスタＱ1 が感温制御回路２を介して温度補償をするための調整用電流をＦＥＴ１のゲートに与えることで、所望の温度特性を持ったドレイン電流が得られるようになる。

特開平１０−３４１１４２号公報

しかし、上記の図８のようなバイアス調整回路では、使用素子そのものの静特性のバラツキによって、所望のドレイン電流に設定するためのゲート電圧が異なるため、ある素子に対して良好なドレイン電流温度特性に設定しても、他の素子では良好な条件とならないことが予想され、量産に不向きである。

一方、図９のバイアス調整回路では、所望のドレイン電流が得られるようにゲート電圧を調整するため、素子間の個体差が解消されるという利点があるが、上記感温制御回路２内の感温素子として、一般にサーミスタが用いられているため、次のような欠点がある。
即ち、このサーミスタは、
１．単体の抵抗値が絶対温度の逆数の対数に比例するため、単体では抵抗値が温度に対して直線とはならず、良好な直線性を得るためには、複数のサーミスタ，抵抗を組み合わせる必要があり、回路が複雑となる
２．一般の抵抗器のように、仕様等（諸元）が細かく分かれていない
３．抵抗器に比べて高価である
４．上記問題点により所望特性の変更を簡単に行うことができない
等の不都合がある。

そこで、従来では、サーミスタを用いないものとして、上記特許文献１にも示されているような図１０のバイアス調整回路が提案されている。
この図１０の回路は、図９の感温制御回路２をなくし、トランジスタＱ1 のベースと接地との間に第１抵抗Ｒ_１を接続すると共に、ベースと正電源４との間に第２抵抗Ｒ_２を接続し、トランジスタＱ1 の温度特性を利用してドレイン電流の調整を図るようにしている。

即ち、正電源４から印加される電圧をＶ_１とすると、（Ｖ_１−（Ｖ_１×（Ｒ_１／（Ｒ_１＋Ｒ_２））＋Ｖbe1 ））／Ｒ_４［Ｖbe1 ：トランジスタＱ1 のベース−エミッタ間電圧、Ｒ_１，Ｒ_２，Ｒ_４：各抵抗の値］の計算式で表されるドレイン電流Ｉｄとなるよう、トランジスタＱ1 のコレクタ電流Ｉｃ1 が変化し、このコレクタ電流Ｉｃ1 は負電源３に流れるため、ＦＥＴ１のゲート電圧Ｖｇが制御され、上述のドレイン電流Ｉｄで平衡状態となる。従って、トランジスタＱ1 のベース電圧Ｖｂ1 の温度特性を利用して、所望の温度特性を持ったドレイン電流特性となるように回路諸元を選べば、利得が温度補償された安定動作が得られる。

しかしながら、図１０の回路のように、ＦＥＴ１の利得温度変動分をドレイン電流（Ｉｄ）で補償する場合、使用温度範囲の幅が１２０℃程度（例えば−４０℃〜＋８０℃）であると、高温時のドレイン電流は低温時のドレイン電流の２倍程度の変動で達成できるため、抵抗Ｒ_４での電圧降下が小さいときを平衡条件としてしまうと、ドレイン電流の変動が大きくなり過ぎるという不都合がある。即ち、ドレイン電流の変動幅を所望のレベルとするためには、抵抗（器）Ｒ_４を大きくし、この抵抗Ｒ_４での電圧降下を大きくする必要があり、その結果、抵抗Ｒ_４での消費電力が増加し、またＦＥＴ１のドレインへの印加電圧も温度での変動が大きくなるという問題があった。

本発明は上記問題点に鑑みてなされたものであり、その目的は、サーミスタを使わずに簡便な回路で所望の温度補償が達成できると共に、抵抗での消費電力が増加しないようにし、また温度補償の特性変更や調整を抵抗の仕様等の変更のみで任意に行うことが可能になるＦＥＴ用自動バイアス調整回路を提供することにある。

上記目的を達成するために、請求項１の発明は、ＦＥＴを駆動するＦＥＴ用自動バイアス調整回路において、上記ＦＥＴのゲート又はソースに接続され、そのゲート電圧又はソース電圧を制御する第１トランジスタと、上記ＦＥＴのドレイン電流を検出するためのドレイン電流検出用抵抗と、上記第１トランジスタと接地との間に接続された第１抵抗と、上記第１トランジスタの接地側端子と電源との間に接続された第２抵抗と、上記第１トランジスタの接地側端子と電源との間に上記第２抵抗と並列に接続され、ダイオード又はトランジスタからなる感温素子と、上記第１トランジスタの接地側端子と電源との間に上記感温素子と直列に接続され、上記第２抵抗との組み合わせにより上記ＦＥＴのドレイン電流の温度勾配を任意に設定するための第３抵抗と、を設け、上記感温素子、第２抵抗及び第３抵抗に基づいて上記第１トランジスタのベース電圧を制御することにより、任意の温度勾配のドレイン電流にて温度補償を行うことを特徴とする。
請求項２の発明は、ＦＥＴを駆動するＦＥＴ用自動バイアス調整回路において、上記ＦＥＴのゲート又はソースに接続され、そのゲート電圧又はソース電圧を制御する第１トランジスタと、上記ＦＥＴのドレイン電流を検出するためのドレイン電流検出用抵抗と、上記第１トランジスタと接地との間に接続された第１抵抗と、上記第１トランジスタの接地側端子と電源との間に接続された第２抵抗と、上記第１トランジスタと接地との間に上記第１抵抗と並列に接続され、ダイオード又はトランジスタからなる感温素子と、上記第１トランジスタと接地との間に上記感温素子と直列に接続され、上記第１抵抗との組み合わせにより上記ＦＥＴのドレイン電流の温度勾配を任意に設定するための第３抵抗と、を設け、上記感温素子、第１抵抗及び第３抵抗に基づいて上記第１トランジスタのベース電圧を制御することにより、任意の温度勾配のドレイン電流にて温度補償を行うことを特徴とする。
請求項３の発明は、上記ＦＥＴのソースと上記第１トランジスタとの間に、このＦＥＴのソース電圧を制御する第２トランジスタを接続し、この第２トランジスタを介してドレイン電流を調整し、上記ＦＥＴを単一電源で駆動するように構成したことを特徴とする。

上記請求項１のＦＥＴ用自動バイアス調整回路の構成によれば、ダイオード又はトランジスタの感温素子と直列になる第３抵抗と第２抵抗のそれぞれの値の組合せを変えることで、ドレイン電流の温度勾配を任意に設定することができ、これにより、所望の温度補償を実現することが可能となる。

また、請求項２の構成によれば、感温素子と直列になる第３抵抗と第１抵抗の値の組合せを変えることで、請求項１で設定される温度勾配とは逆勾配となるが、ドレイン電流の温度勾配を任意に設定した所望の温度補償が実現できることになる。

本発明のＦＥＴ用自動バイアス調整回路によれば、サーミスタを使わずに簡便な回路で所望の温度補償が達成できると共に、第２抵抗又は第１抵抗の値に対する第３抵抗の値の組合せによって温度勾配を任意に設定できるので、ドレイン電流検出用抵抗（器）を小さいものとし、抵抗での消費電力を増加させることがない。
また、温度補償の特性変更や調整を抵抗の仕様、種類等（諸元）変更のみで任意に行うことが可能になるという効果がある。
更に、請求項３の発明によれば、単電源で駆動する場合でも、ＦＥＴの個々の特性のバラツキに応じたバイアス条件を設定することなく、かつ所望の温度補償ができるという効果がある。

本発明の第１実施例に係るＦＥＴ用自動バイアス調整回路の構成を示す回路図である。 第１実施例回路の仕様を変えたときの温度に対するドレイン電流特性を示すグラフ図である。 第１実施例回路の仕様を変えたときの温度に対するドレイン電流の直線性を示すグラフ図である。 図２及び図３の回路諸元を示す表図である。 第２実施例の自動バイアス調整回路で、単電源構成とした場合の回路図である。 第３実施例の自動バイアス調整回路で、ダイオードの代わりにトランジスタを用いた場合の回路図である。 第４実施例の自動バイアス調整回路で、温度に対し負勾配でドレイン電流を生成する場合の回路図である。 従来のＦＥＴにおいて温度補償をするための基本構成を示す回路図である。 従来において温度補償をするＦＥＴ用自動バイアス調整回路の構成を示す回路図である。 従来において温度補償をするＦＥＴ用自動バイアス調整回路の具体的な構成を示す回路図である。

図１には、本発明の第１実施例に係るＦＥＴ用自動バイアス調整回路が示されており、この第１実施例の回路は例えばマイクロ波増幅器に使用され、その基本的な構成は図１０と同様となる。
図１において、Ｎチャンネル（Ｎ−ｃｈ）ディプレッション型ＦＥＴ１のゲートにコレクタを接続し、かつドレインにエミッタを接続したＰＮＰの第１トランジスタＱ1 が設けられ、ＦＥＴ１のゲート及び第１トランジスタＱ1 のコレクタに抵抗（器）Ｒ_５を介して負（極）電源３が接続される。また、ＦＥＴ１のドレイン及び第１トランジスタＱ1 のエミッタには、ＦＥＴ１のドレイン電流を検出するための抵抗Ｒ_４を介して正（極）電源４が配置され、第１トランジスタＱ1 のベースと接地との間に第１抵抗Ｒ_１、このベースと正電源４との間に第１トランジスタＱ1 のベース電圧を設定する第２抵抗Ｒ_２が接続される。

そして、第１実施例では、第１トランジスタのＱ1 のベース（接地側端子）と正電源４との間に、直列接続のダイオードＤ1 と第３抵抗Ｒ_３が、上記第２抵抗に対し並列となるように接続されており、このダイオードＤ1 は、温度に対して電圧変動を与える感温素子として機能する。

第１実施例は、以上の構成からなり、この自動バイアス調整回路におけるＦＥＴ１のドレイン電流Ｉｄは、次の数式１で表すことができる。
［数１］
Ｉｄ＝（Ｖ_１−（（Ｒ_２・Ｖ_１＋Ｒ_３・Ｖ_１−Ｒ_２・Ｖ_ｆＤ）／（Ｒ_１・Ｒ_２＋Ｒ_１・Ｒ_３＋Ｒ_２・Ｒ_３）×Ｒ_１＋Ｖbe1 ））／Ｒ_４
なお、Ｖ_１：正電源４からの印加電圧、Ｖ_ｆＤ：ダイオードＤ1 の順方向電圧、Ｖbe1 ：トランジスタＱ1 のベース−エミッタ間電圧、Ｒ_１,Ｒ_２,Ｒ_３,Ｒ_４：各抵抗の抵抗値である。

上記数式１においては、それぞれ常温のＶ_ｆＤ、Ｖbe1 にＰＮ接合の順方向電圧温度変動分（変動係数：約−２ｍＶ／℃）を加算して計算すれば、所望の温度でのドレイン電流Ｉｄを求めることができる。但し、上記Ｖ_ｆＤ、Ｖbe1は順方向電流によって変動するため、正確にはこの点を上記式で考慮する必要があり、現実的な設計は、Ｓｐｉｃｅモデル等を使ったシミュレーションで最適化を図ることが望ましい。

以下、この回路の簡単な動作を説明する。
第１実施例で付加した上記ダイオードＤ1 及び第３抵抗Ｒ_３がない場合、即ち図１０の回路では、第１トランジスタＱ1 のベース−エミッタ間電圧Ｖbe1 の温度変動よってＦＥＴ１のドレイン電流Ｉｄが変動するが、その変動の傾き、大きさは、Ｖbe1 が温度に対して負の勾配であるから、ドレイン電流Ｉｄは温度に対して正勾配で、その変動幅はＶ_１とＲ_４での電圧降下Ｖ_ＤＥ、即ちＶ_ＤＥ＝Ｖ_１−（Ｖ_１×（Ｒ_１／（Ｒ_１＋Ｒ_２））＋Ｖbe1 ）の差が小さいほど大きなものとなり、数式で表せば、低温時のＲ_４の電圧降下Ｖ_ＤＥをΔＶR4、第１トランジスタＱ１ のベース−エミッタ間電圧の温度変動幅をΔＶbe１ とすると、高温時のドレイン電流Ｉｄは、（（ΔＶbe１ ／ΔＶR4）＋１）倍となる。

従って、この特性を利用して所望のドレイン電流Ｉｄの温度変動特性を実現することも可能であるが、上述のように、ＦＥＴ１の利得温度変動分をドレイン電流Ｉｄで補償する場合、使用温度範囲の幅が１２０℃程度であると、高温時のＩｄは低温時のＩｄの２倍程度の変動で達成できるため、上記抵抗Ｒ_４での電圧降下が小さいときを平衡条件とすると、ドレイン電流Ｉｄの変動が大きくなり過ぎ、このドレイン電流Ｉｄの変動幅を所望のレベルとするために抵抗Ｒ_４での電圧降下を大きくする結果、抵抗Ｒ_４での消費電力が増加するという不都合がある。

第１実施例では、ダイオードＤ1 及び抵抗Ｒ_３を抵抗Ｒ_２と並列に接続するので、抵抗Ｒ_２が無限大の場合、ダイオード電圧Ｖ_ｆＤの変動は第１トランジスタＱ1 のベース−エミッタ間電圧Ｖbe1 の温度変化と同勾配であるため、ドレイン電流Ｉｄの温度変動を抑える方向に作用するが、第１トランジスタＱ1 のベース電圧Ｖｂ1 は正電源電圧Ｖ_１から直列に抵抗Ｒ_３，ダイオードＤ1 （Ｖ_ｆＤ），抵抗Ｒ_１で接続された状態の抵抗Ｒ_１に印加されている電圧となるから、ダイオード電圧Ｖ_ｆＤの温度変動よりも小さくなる。ここで、Ｒ_４を非常に小さい値にした場合を考えると、Ｒ_３も小さい値で済むので、上記Ｖbe1 とＶｂ1 の変動は殆ど同じとなって、ドレイン電流Ｉｄが温度（変化）に対して殆ど変動しない状態となる。

従って、ダイオードＤ1 と第３抵抗Ｒ_３を付加した場合、ドレイン電流検出用の抵抗Ｒ_４は小さな値でも、第３抵抗Ｒ_３と第２抵抗Ｒ_２の値の組み合わせにより、ドレイン電流Ｉｄの温度変動勾配をゼロ付近から非常に大きな勾配まで制御することが可能である。即ち、抵抗Ｒ_４を小さい値にすることができるので、ＦＥＴ１以外で消費されるいわゆる無効電力も大幅に低減することが可能となる。

図２には、第１実施例の回路において図４の各種条件でＳｐｉｃｅモデルを用いて計算した例が示されており、ここでは、図４のように、上記抵抗Ｒ_４を０．５Ω、第１抵抗Ｒ_１を３０００Ω、正電源電圧Ｖ_１を５Ｖとし、ダイオードＤ1 と第３抵抗Ｒ_３がない場合、第２抵抗Ｒ_２が無限大の場合、低温時のドレイン電流Ｉｄを１００ｍＡとし、かつ第２抵抗Ｒ_２，第３抵抗Ｒ_３のそれぞれの値を変えることにより、高温時のドレイン電流Ｉｄを４００ｍＡ、３００ｍＡ、２００ｍＡ、１５０ｍＡとなるように最適化した場合のドレイン電流Ｉｄの温度特性を示す。この図２から、第１実施例の回路によれば、所望する任意の勾配（正勾配）のドレイン電流の温度変動特性を生成することが可能であることが分かる。

図３には、図４の各種条件におけるドレイン電流の直線性が示されており、この図３からも実施例回路で得られるドレイン電流の直線性が非常に優れていることが分かる。

図５には、第２実施例の構成が示されており、この第２実施例は、負電源を使わず、正電源４を単一電源とした単電源自動バイアス調整回路である。
この第２実施例は、ＦＥＴ１のソースにコレクタを接続して、ＦＥＴのソース電圧を制御するＮＰＮの第２トランジスタＱ2 を設け、この第２トランジスタＱ2 のエミッタを接地し、かつベースに抵抗Ｒ_６を介して第１トランジスタＱ1 のコレクタを接続することで、単電源の駆動が可能となるように構成する。そして、温度補償のために、第１実施例と同様に、ダイオードＤ1 及び第３抵抗Ｒ_３が第２抵抗Ｒ_２と並列になるように接続される。

このような第２実施例によれば、温度が一定であるとき、ドレイン電流検出用抵抗Ｒ_４で検出されたドレイン電流Ｉｄの変化（例えば増加）が第１トランジスタＱ1 のコレクタ電流（Ｉｃ1 ）の変化（減少）、そして第２トランジスタＱ2 のベース電流（Ｉｂ2 ）の変化（減少）として現れる結果、第２トランジスタＱ2 のコレクタ−エミッタ間電圧（Ｖce2 ）が変化（増加）し、これによりＦＥＴ１のソース電圧が制御される結果、ドレイン電流が変化（減少）して一定に保たれる。即ち、第１実施例のように負電源３を有する場合は、ＦＥＴ１の個々の特性に応じたバイアス条件となるように、そのゲート電圧を調整することが可能であるが、単電源構成の場合は、このような調整ができない。これに対し、第２実施例では、ＦＥＴ１の個々の特性にバラツキがある場合でも、上記の動作により、安定したドレイン電流が得られるという利点がある。そして、温度が変化する場合には、これに加えて、ダイオードＤ1 及び第３抵抗Ｒ_３の存在により、上述した温度補償を行うことができる。

図６には、第１実施例のダイオードに代えて第３トランジスタを用いた第３実施例の構成が示されている。
図６に示されるように、第３実施例は、ダイオードＤ1 の代わりに、コレクタ−ベース間を短絡したＰＮＰの第３トランジスタＱ3 を設けている。上記第１実施例で説明したように、第１トランジスタＱ1 のベース電圧Ｖｂ1 とベース−エミッタ間電圧Ｖbe1 の変動が殆ど同じとなって、ドレイン電流Ｉｄが温度変化に対して殆ど変動しなくなるという特性を精度良く得るには、感温素子の電圧と第１トランジスタＱ1 の電圧Ｖbe1 の温度特性が揃っていることが必要となる。

第３実施例では、感温素子として、ダイオードＤ1 の代わりに第１トランジスタＱ1 と同じ特性のＰＮＰ第３トランジスタＱ3 を用い、この第３トランジスタＱ3 のベースとコレクタを短絡した状態でのベース−エミッタ間電圧Ｖbe1を利用することにより、精度のよい温度補償を実現することが可能となる。

図７には、温度に対し負勾配でドレイン電流を生成する第４実施例の構成が示されており、この第４実施例は、第１トランジスタＱ1 と接地との間に接続された第１抵抗Ｒ_１に対して並列に、ダイオードＤ1 （又は第３ＰＮＰトランジスタＱ3 ）と第３抵抗Ｒ_３の直列回路を接続する。

このような第４実施例によれば、温度に対して負勾配のドレイン電流Ｉｄが得られ、任意の勾配による所望の温度補償が実現できることになり、上述したＦＥＴ１の利得変動補償以外の用途にも使用することが可能である。

なお、上記第２実施例において、感温素子として、ダイオードＤ1 の代わりに第３実施例のＰＮＰの第３トランジスタＱ3 を用いてもよいし、第４実施例のように、第１抵抗Ｒ_１に対して並列に、ダイオードＤ1 （又は第３トランジスタＱ3 ）及び第３抵抗Ｒ_３を接続してもよい。

簡便な回路で正又は負の任意の温度勾配を持つドレイン電流特性を生成することが可能となるので、実施例で挙げたマイクロ波増幅器以外にも、ＦＥＴを用いた発振器の発振周波数や可変減衰器の減衰量の温度特性制御に使用することが可能である。

１…Ｎ−ｃｈディプレッション型ＦＥＴ（電界効果トランジスタ）、
３…負電源、 ４…正電源、
Ｑ1 …第１（ＰＮＰ）トランジスタ、
Ｑ2 …第２（ＮＰＮ）トランジスタ、
Ｑ3 …第３（ＰＮＰ）トランジスタ（感温素子）、
Ｄ1 …ダイオード（感温素子）、
Ｒ_１…第１抵抗、 Ｒ_２…第２抵抗、
Ｒ_３…第３抵抗、 Ｒ_４…ドレイン電流検出用抵抗。

Claims (3)

1. ＦＥＴを駆動するＦＥＴ用自動バイアス調整回路において、
   上記ＦＥＴのゲート又はソースに接続され、そのゲート電圧又はソース電圧を制御する第１トランジスタと、
   上記ＦＥＴのドレイン電流を検出するためのドレイン電流検出用抵抗と、
   上記第１トランジスタと接地との間に接続された第１抵抗と、
   上記第１トランジスタの接地側端子と電源との間に接続された第２抵抗と、
   上記第１トランジスタの接地側端子と電源との間に上記第２抵抗と並列に接続され、ダイオード又はトランジスタからなる感温素子と、
   上記第１トランジスタの接地側端子と電源との間に上記感温素子と直列に接続され、上記第２抵抗との組み合わせにより上記ＦＥＴのドレイン電流の温度勾配を任意に設定するための第３抵抗と、を設け、
   上記感温素子、第２抵抗及び第３抵抗に基づいて上記第１トランジスタのベース電圧を制御することにより、任意の温度勾配のドレイン電流にて温度補償を行うことを特徴とするＦＥＴ用自動バイアス調整回路。
2. ＦＥＴを駆動するＦＥＴ用自動バイアス調整回路において、
   上記ＦＥＴのゲート又はソースに接続され、そのゲート電圧又はソース電圧を制御する第１トランジスタと、
   上記ＦＥＴのドレイン電流を検出するためのドレイン電流検出用抵抗と、
   上記第１トランジスタと接地との間に接続された第１抵抗と、
   上記第１トランジスタの接地側端子と電源との間に接続された第２抵抗と、
   上記第１トランジスタと接地との間に上記第１抵抗と並列に接続され、ダイオード又はトランジスタからなる感温素子と、
   上記第１トランジスタと接地との間に上記感温素子と直列に接続され、上記第１抵抗との組み合わせにより上記ＦＥＴのドレイン電流の温度勾配を任意に設定するための第３抵抗と、を設け、
   上記感温素子、第１抵抗及び第３抵抗に基づいて上記第１トランジスタのベース電圧を制御することにより、任意の温度勾配のドレイン電流にて温度補償を行うことを特徴とするＦＥＴ用自動バイアス調整回路。
3. 上記ＦＥＴのソースと上記第１トランジスタとの間に、このＦＥＴのソース電圧を制御する第２トランジスタを接続し、この第２トランジスタを介してドレイン電流を調整し、上記ＦＥＴを単一電源で駆動するように構成したことを特徴とする請求項１又は２記載のＦＥＴ用自動バイアス調整回路。

Images