JP2011179822A - 物理量センサ - Google Patents

Abstract

【課題】静電容量の差分を用いて物理量を検出する物理量センサにおいて、シールド配線による外来ノイズの影響の低減と、容量変換回路の内部ノイズと入力端子における対地入力容量に起因する検出誤差の低減を両立することにより、高精度な物理量センサを提供する。
【解決手段】可動体に接続された電極に高周波の搬送波信号を入力し、対となる２つの検出電極から２本の検出配線を取り出し、各々を２つの容量変換回路にて電圧信号に変換し、各々の電圧信号を差動増幅器に入力することで２つの容量差に比例した出力を得る。
【選択図】 図１

Description

本発明は、物理量センサに係り、特に容量変換回路の入力配線への外部ノイズと回路内部ノイズに起因する検出誤差を低減するセンサに関する。

従来から、外界からの物理量に応じた機械的変位量を電気信号に変換して物理量を検出する様々な物理量センサが知られている。

例えば、特許文献１に記載の加速度センサでは、検出素子内において加速度に応じて変位する可動電極と固定された検出電極との間の静電容量の差分を電気信号として取り出して加速度を検出している。

図２はこの従来の加速度センサの容量検出回路の回路図である。

図２において、加速度センサは検出電極容量１１，１２、およびそれらからの配線１３，１４，１５からなる検出素子１と、互いに位相が反転した搬送波信号２１および２２からなる搬送波印加部２、および、ＯＰアンプ３１，帰還容量３２，基準電圧３４、および出力端子３７からなる容量検出部３から構成される。

この回路では、搬送波信号２１および２２を印加することにより検出電極容量と１２の差に比例した電荷信号がＯＰアンプ３１および帰還容量３２から構成される容量変換回路により電圧信号に変換され、出力端子３９に交流信号の振幅として出力される。

この出力信号の振幅を検出することにより、検出電極容量１１と１２の差を検出するものである。

この方式の容量検出方式のことを、以下ではシングルＣＶ方式と呼ぶ。

このような物理量センサは、検出素子の静電容量の差分を容量検出回路を用いて電気信号に変換しているが、検出素子と容量検出回路の接続部１５（以下、容量検出入力部）は電気的に高インピーダンスとなるため電磁的、あるいは静電的な外来ノイズに弱い。このため、特許文献１に記載の加速度センサでは検出素子１を接地された導電部材で覆って電磁シールド１６とし、外来ノイズの低減を図っている。

また、複数軸の加速度・角速度の検出を１つのセンサで行う多軸化の要求もあり、１つのチップに複数軸の検出素子を集積したり、１つの集積回路に複数軸の検出回路を集積したりすることで小型化・低コスト化を図ることは一般に行われている。

特開平７−３０６２２２号公報

前記のシールド配線１６は容量検出入力部１５により近接させ、より大規模に施すほど外来ノイズに強くなるが、一方、このシールド配線による副作用として、容量検出部の配線の対地容量１８が増加してしまうことが挙げられる。

また、前述のように複数軸の検出素子や検出回路を特に角速度センサなどの能動的に大振幅の信号を発生させるセンサと１つの集積回路やチップに集積する場合、集積回路内やチップ内での相互干渉が少なからず発生する。

これはすなわち、検出素子間で容量的な結合１７が発生して検出電極１５にノイズ１９が重畳したり、隣接した回路間の共有インピーダンス等による結合が発生して基準電位３４等にノイズ３５が重畳してしまうことを意味する。

容量式の物理量センサにおいて、以上の２つの副作用、すなわち容量検出部の配線の対地容量の増加、および検出電極や基準電位へのノイズの重畳が生じると、後述する理由により結果として検出出力に大きな検出誤差が重畳することとなる。

この検出誤差は特に直流オフセットとして顕在化しやすく、特に加速度センサのように直流を含む低周波の物理量入力を検出することを目的としたセンサでは大きな問題となることがわかった。

本発明はこの点に鑑みてなされ、その目的は、外来ノイズに対する耐性を維持しつつ、内部ノイズに由来するノイズを抑えられる構成とすることで、高精度な物理量センサを提供することにある。

上記目的を達成するために、本発明で提案する静電容量式物理量センサにおいて、図１に示すように可動体に接続された電極１５に高周波の搬送波信号２１または直流バイアス電圧を入力し、対となる２つの検出電極容量１１および１２から２本の検出配線１３および１４を取り出し、各々を２つの容量変換回路にて電圧信号に変換し、各々の電圧信号を差動増幅器３８に入力することで２つの検出電極の容量の差に比例した出力３９を得る構成とすることで達成できる。

この方式の容量検出方式のことを、以下ではマルチＣＶ方式と呼ぶ。

マルチＣＶ方式は、前述の従来の構成の物理量センサと比べ、２つの容量変換回路の変換ゲインを決定する帰還容量３２１および３２２の値がばらついていると、差動増幅を行った後にそれに起因するオフセットが生じてしまう短所が存在する。

この理由から、従来は特に加速度センサや圧力センサなど、直流を含む低周波の物理量を検出するためのセンサにおいてマルチＣＶ方式よりもシングルＣＶ方式が用いられてきた。

しかし、検出素子の微細化に伴い容量検出回路も高感度となるにつれて、後述する理由により容量検出部の配線の対地容量と検出電極や基準電位へのノイズの影響によるノイズの重畳が無視できなくなった。

このノイズは容量変換回路毎に生じるため、従来のシングルＣＶではそのまま出力に現われてしまうが、本発明のマルチＣＶ方式では２つの容量検出回路に生じたノイズを差動構成によりキャンセルすることができ、大幅にノイズを低減することができる。

また、帰還容量のばらつきに関しては、容量検出回路を集積回路内に対称性に考慮して製作することによりばらつきを非常に小さくすることが可能であり、帰還容量のばらつきに起因するオフセットはこうした工夫で低減が可能である。

以上から、検出素子の微細化に伴い、シングルＣＶ方式に比べ、マルチＣＶ方式でのノイズ耐性の高さという長所がより重要となり、一方で帰還容量のばらつきによるオフセットの発生という短所は克服できることを本発明により明確にした。

本発明によれば、外来ノイズによる影響の低減と内部ノイズに由来するノイズの影響の両者を低減することができ、高精度な物理量の検出が可能となる。

実施例１の物理量センサの容量検出回路の基本回路図である。 従来の物理量センサの容量検出回路の基本回路図である。 実施例５の物理量センサの容量検出部の回路図である。 実施例６の物理量センサの容量検出回路の回路図である。 実施例７の物理量センサの容量検出回路の回路図である。 実施例１の物理量センサの検出素子の平面構造を表した図である。 実施例２の物理量センサの検出素子の平面構造を表した図である。 実施例３の物理量センサの検出素子の断面構造を表した図である。 実施例４の物理量センサのブロック図である。

以下に、本発明による物理量センサの例を図１と図６を用いて説明する。

図１は、本発明に係る加速度センサの検出素子とその変位を電気信号として取り出すための容量検出回路の回路図である。

図６は本実施例での検出素子の平面構成を表した図である。

本実施例での加速度センサは、検出素子１と搬送波印加部２、および容量検出部３から構成される。

まず、図６を用いて検出素子１の構成について説明する。図６において、検出素子１はシリコン基板をフォトリソグラフィ技術を用いて加工することで作成され、複数の電気的に絶縁された電極から構成され、互いに静電容量を構成すると同時に、その一部が機械的に変位できるように支持されている。各電極は固定された検出電極１３および１４と、加速度により変位可能に支持された可動体１５１と電気的に導通した可動電極１５から構成され、検出電極１３と可動電極１５との間に検出電極容量１１、同様に検出電極１４と可動電極１５との間に検出電極容量１２が形成されている。

また、検出電極１３と１４の周辺には電気的に接地されたシールド配線１６が配置されている。

ここで、検出電極１３と１４とシールド配線１６との間は近接しているため、寄生容量が発生する。

このように、検出電極１３および１４と接地された配線・基板との間に寄生容量１７１および１７２とが形成される。

なお、ここで言う接地の接続先は、必ずしもグラウンド電位とは限らず、低インピーダンスの直流電位であればシールドの役を果たす。

本実施例でも、シールド配線１６の接続先はグラウンドではなく、可動電極１５と同じ直流電位を持つ低インピーダンスの電位に接続されている。

このようにシールド配線１６と可動体１５１との直流電位を同じとすることで、その電位差により可動体に不要な静電引力が作用することを防ぐことができる。

次に、図１を用いて容量検出回路について説明する。図１において、容量検出回路は搬送波印加部２、および容量検出部３から構成される。

搬送波印加部２は搬送波信号２１から構成され、それぞれ検出素子１の可動電極１５に接続されている。

容量検出部３はワンチップの集積回路内に形成され、ＯＰアンプ３１１と３１２、帰還容量３２１と３２２、入力端子３３１と３３２、基準電位３４，差動増幅回路３８、および出力端子３９から構成され、入力端子３３１と３３２は検出素子１の検出電極１３および１４と接続されている。

なお、入力端子３３１および３３２の対地容量も検出素子内の検出電極１３および１４とシールド配線１６との間の容量と同じように振る舞うため、寄生容量１７１および１７２に含まれる。

次に、動作について説明する。検出素子１に加速度が作用すると、可動体１５１が加速度に比例して変位し、可動体１と検出電極１３および１４との距離が変化する。その結果、検出電極容量１１および１２の値が差動で変化するように構成されている。

ここで、検出電極容量１１および１２の値をそれぞれＣｄ１，Ｃｄ２とすると、次式の関係がある。

Ｃｄ１＝Ｃ０−１／２・ΔＣ （式１）
Ｃｄ２＝Ｃ０＋１／２・ΔＣ （式２）
ここで、Ｃ０は検出電極容量１１と１２との容量の平均値であり、ΔＣは、各々の容量差の半分の値である。

本実施例では、Ｃ０は１.１ｐＦ、ΔＣは定格の加速度が印加された時に０.１１ｐＦである。

ΔＣは加速度が加わることにより変化するため、これを検出するのが容量検出回路の目的である。

可動電極１５に接続された搬送波信号２１は高周波でＶｃａの振幅を持った信号であり、本実施例ではＶｃａは全振幅で０.４Ｖである。

この搬送波信号により検出電極検出電極１３および１４に検出電極容量１１および１２に比例した電荷信号が発生する。この電荷信号は容量検出部３の入力端子３３１および３３２に入力され、電圧信号に変換される。

容量検出部３にはＯＰアンプを用いた帰還増幅回路が構成されている。ＯＰアンプ３１１および３１２には帰還容量３２１および３２２により負帰還回路が構成されており、入力端子３３１および３３２の電圧が基準電位３４の電圧と等しくなるように端子３７１および３７２に信号を出力する。

本実施例では、帰還容量３２１および３２２の値Ｃｆ１およびＣｆ２は共に２ｐＦである。

この結果、入力端子３３１および３３２に入力された電荷信号が端子３７１および３７２に電圧信号として変換される。搬送波信号２１の電圧振幅がＶ２１であるとき、端子３７１および３７２に現れる信号電圧の振幅Ｖ３７１ＳおよびＶ３７２Ｓは
Ｖ３７１Ｓ＝−Ｖｃａ・Ｃｄ１／Ｃｆ１
＝−Ｖｃａ（Ｃ０−１／２・ΔＣ）／Ｃｆ１ （式３）
Ｖ３７２Ｓ＝−Ｖｃａ・Ｃｄ２／Ｃｆ２
＝−Ｖｃａ（Ｃ０＋１／２・ΔＣ）／Ｃｆ２ （式４）
と表せる。

この２つの信号はその後に差動増幅回路３８に入力され、その電圧差に比例した電圧が出力端子３９に出力される。差動増幅回路のゲインがＡ３８であるとき、出力端子３９に現われる信号電圧の振幅Ｖ３９Ｓは
Ｖ３９Ｓ＝Ａ３８（Ｖ３７１Ｓ−Ｖ３７２Ｓ）
＝−Ａ３８・Ｖｃａ｛（Ｃ０−１／２・ΔＣ）／Ｃｆ１−（Ｃ０＋１
／２・ΔＣ）／Ｃｆ２｝ （式５）
と表せる。ここで、Ｃｆ１とＣｆ２が十分に等しい値（Ｃｆ０）であれば、そのときの出力端子３９の振幅Ｖ３９Ｓ′は
Ｖ３９Ｓ′＝−Ａ３８・Ｖｃａ・ΔＣ／Ｃｆ０ （式５′）
と表すことができ、これは検出電極容量１１と１２との容量差ΔＣに比例し加速度による可動体の変位に比例するため、この信号電圧振幅Ｖ３９Ｓを測定することにより加速度を検出することができる。

本実施例では前述のように容量検出部３はワンチップの集積回路内に形成されているため、比較的容易にＣｆ１とＣｆ２の値を高精度にマッチングさせることができる。

以下、特記しない限りＣｆ１とＣｆ２が十分に等しい（＝Ｃｆ０）場合について議論する。

以上は加速度による信号成分の変換に関する動作であるが、検出素子１と容量検出部３の接続部１３と２４に存在する、周囲の低インピーダンスの信号３４１に対する寄生容量（以下、対地容量）１８１と１８２が大きく、かつ基準電位３４に含まれるノイズ成分が大きいと、出力３９での検出誤差が大きくなり問題となる。

次に、この内部ノイズに由来するノイズのメカニズムとその影響について説明する。

容量検出回路の基準電位３４に搬送波信号２１と同期した回路内部ノイズ３５が含まれていると、このノイズ３５が容量検出入力部の対地容量と容量検出回路の帰還容量を通じて増幅され、出力に現れてしまう。回路内部ノイズ３５の電圧がＶ３５Ｎ、容量検出入力部の対地容量の値の合計がＣｉｎ１（＝検出電極容量の値Ｃ０＋寄生容量１８１の値Ｃｐ１）およびＣｉｎ２（＝検出電極容量の値Ｃ０＋寄生容量１８２の値Ｃｐ２）であるとき、回路内部ノイズに由来し容量検出回路の出力３７１および３７２に現れるノイズ電圧Ｖ３７１ＮＩおよびＶ３７２ＮＩは
Ｖ３７１ＮＩ＝Ｖ３５Ｎ（Ｃｉｎ１＋Ｃｆ０）／Ｃｆ０
＝Ｖ３５Ｎ（Ｃ０＋Ｃｐ１＋Ｃｆ０））／Ｃｆ０ （式６）
Ｖ３７２ＮＩ＝Ｖ３５Ｎ（Ｃｉｎ２＋Ｃｆ０）／Ｃｆ０
＝Ｖ３５Ｎ（Ｃ０＋Ｃｐ２＋Ｃｆ０））／Ｃｆ０ （式７）
となり、これらが差動増幅回路３８を通るとそのノイズ成分の出力Ｖ３９ＮＩは
Ｖ３９ＮＩ＝Ａ３８（Ｖ３７１ＮＩ−Ｖ３７２ＮＩ）
＝Ｖ３５Ｎ（Ｃｐ１−Ｃｐ２）／Ｃｆ０ （式８）
となる。

ここで、本実施例では検出電極からの配線１３と１４を十分近接して並走するよう留意して配線する。

このとき、それらの配線への対地容量はほぼ同じとなる（Ｃｐ１≒Ｃｐ２）ため、内部ノイズによる出力Ｖ３９ＮＩは差動増幅回路３８にて差動を取る中でキャンセルでき、差動を取らない従来の構成に比べ、内部ノイズによる検出誤差を低減することができる。

次に、外部からのノイズ（外来ノイズ）に由来するノイズのメカニズムとその影響について説明する。本実施例は、検出素子に外来ノイズの影響を減じるためのシールド配線１６を設けていることを前提としているが、本項目ではシールド配線を超えて混入するノイズについて議論する。

検出電極容量１１および１２からの配線１３および１４に、ノイズ源１９からそれぞれ容量結合１７１および１７２が存在していると、この結合を通じて容量検出回路にノイズが混入して出力に現われてしまう。

外来ノイズ源１９のうち搬送波信号２１と同期した成分がＶ１９Ｎ、容量結合の容量値がＣｃ１およびＣｃ２であるとき、回路内部ノイズに由来し容量検出回路の出力３７１および３７２に現れるノイズ電圧Ｖ３７１ＮＥおよびＶ３７２ＮＥは
Ｖ３７１ＮＥ＝−Ｖ１９Ｎ・Ｃｃ１／Ｃｆ０ （式９）
Ｖ３７２ＮＥ＝−Ｖ１９Ｎ・Ｃｃ２／Ｃｆ０ （式１０）
となり、これらが差動増幅回路３８を通るとそのノイズ成分の出力Ｖ３９ＮＩは
Ｖ３９ＮＥ＝Ａ３８（Ｖ３７１ＮＥ−Ｖ３７２ＮＥ）
＝−Ｖ１９Ｎ（Ｃｃ１−Ｃｃ２）／Ｃｆ０ （式１１）
となる。

ここでも、本実施例では検出電極からの配線１３と２４と、および３３１と３３２とを十分近接して並走するよう留意して配線しているため、それらの配線へのノイズ源１９からの結合容量はほぼ同じとなる（Ｃｃ１≒Ｃｃ２）ため、外来ノイズによる出力Ｖ３９ＮＥも差動増幅回路３８にて差動を取る中でキャンセルでき、差動を取らない従来の構成に比べ、内部ノイズによる検出誤差を低減することができる。

以上、本発明の具体的な実施形態を説明したが、本発明はこれに限らず種々の改変が可能である。

例えば、本実施例では容量検出のために高周波の搬送波信号を用いているが、高周波の信号の代わりに直流のバイアス電圧を用いる構成となっていてもよい。

この場合、扱う信号の周波数が低くなるため、検出電極容量１１と１２、および帰還容量３２１と３２２のインピーダンスが高くなるため検出回路の入力インピーダンスもそれ以上に高いものが要求されるが、搬送波の発生のための回路を省くことができる。

また、検出素子１は例えば図７に示すように、検出電極１３および１４の他に、電圧を印加することで可動体に能動的に静電力を与えて変位させ、可動体１５１の固着などの故障を診断するための診断電極４３および４４を備えていてもよい。

図７は本実施例について、診断電極を付与した例の平面構成を表した図である。

また、検出素子１は図８に示すように、ＳＯＩ（シリコン・オン・インシュレータ）基板を用いて製作されていてもよい。

また、検出素子１は同じく図８に示すように、各電極から容量検出回路への配線において、導体である基板の中を絶縁部を介して貫通する貫通電極構造を用いて製作されていてもよい。

図８は本実施例について、検出素子１の一部の断面構造を示した図である。

検出素子１は活性層５０１，犠牲層５０２、および基板層５０３からなるＳＯＩ基板を用いて製作され、さらに下面に表面酸化による裏面絶縁層５０４および蒸着により生成される裏面配線層５０５を形成した後にエッチング加工および貫通電極加工が施され、表面側の検出素子の構造と裏面側の配線、および貫通電極が形成される。

貫通電極は、活性層５０１における配線１３１と裏面配線層５０５における配線１３４との間をスルーホール１３２が貫通しすることで構成される。

シリコン堆積物から成るスルーホール１３２と基板層５０３との間は酸化物によるスルーホール絶縁部５０３１によって隔てられ、電気的な絶縁を確保している。

また、電気的な雑音を低減するため、基板層５０３は低インピーダンスの電位に接続されている。

このような構造で検出素子１内に検出電極１３およびそこからの配線が製作された場合、検出電極１３と基板層５０３との間は薄い犠牲層５０２，スルーホール絶縁部５０３１、および裏面絶縁層５０４によって隔てられているため、その間に小さくない寄生容量が発生する。

基板層５０３は低インピーダンスの電位に接続されているため、この寄生容量は検出電極からの配線１３の対地容量１８１に含まれる。

ここから、ＳＯＩや貫通電極構造を用いた場合、検出電極からの配線の対地容量１８１や１８２は大きくなる傾向にあるため、この対地容量によって容量検出回路の出力３７１や３７２に大きなノイズが現われるが、本実施例では差動増幅回路３８にて差動を取る中でキャンセルでき、差動を取らない従来の構成に比べ、内部ノイズによる検出誤差を低減することができる。

また、検出素子１は例えば図９に示すように、他の物理量を検出する検出素子と同じチップ内に製作されていてもよい。

図９は複数の種類の物理量を検出する物理量センサのブロック図である。

この例では角速度センサの検出素子１０１と本実施例での加速度検出素子１が同一のチップ１００の中に形成されている。

角速度センサ等の能動的に大振幅の交流電圧信号を印加する他の物理量を検出する検出素子も一緒に形成した場合、角速度の検出には大振幅の駆動信号１０２１を用いるため、その配線１０１１と加速度検出側の検出電極からの配線１３および１４との間に容量結合１７１および１７２が存在する場合、この容量結合を介しての加速度検出側の容量検出部３への影響が出やすい。

しかし、本実施例では先に述べたように外来ノイズによる出力Ｖ３９ＮＥは差動増幅回路３８にて差動を取る中でキャンセルできるため、この容量結合による影響を受けにくい。

また、搬送印加部２と容量検出部３は同じく図９に示すように、他の物理量を検出する信号処理回路と同じ集積回路内に製作されていてもよい。

この例では角速度センサの信号処理用の駆動信号印加部１０４と搬送波印加部１０２、および容量検出部１０３と本実施例での搬送波印加部２と容量検出部４が同一の集積回路２００の中に形成されている。

先に述べたように、角速度センサ等の能動的に大振幅の交流電圧信号を印加する他の物理量を検出する検出素子も一緒に形成した場合、角速度の検出には大振幅の駆動信号１０２１を用いるため、集積回路内の共通インピーダンス等により駆動信号１０２１と基準電圧３４との間に結合３５１が存在する場合、この結合を介しての加速度検出側の容量検出部３への影響が出やすい。

しかし、本実施例では先に述べたように外来ノイズによる出力Ｖ３９ＮＥは差動増幅回路３８にて差動を取る中でキャンセルできるため、この容量結合による影響を受けにくい。

また、容量検出部３は図３に示すように、ＯＰアンプ３１１や３１２に代えて完全差動アンプ３１３を用いても構成されていてもよい。

この例では検出電極からの配線３３１および３３２は完全差動アンプ３１３の入力端子に、基準電位３４は完全差動アンプの基準入力端子に、そして完全差動アンプの２つの出力は端子３７１および３７２に接続される。

この場合でも、差動構成による内部由来ノイズおよび外来ノイズのキャンセルの効果を同様に享受することができる。

また、搬送波生成部２および容量検出部３は、連続的な交流波形を搬送波に用いるのではなく、スイッチトキャパシタ回路を用いて構成することもできる。

図４はスイッチトキャパシタ回路を用いて、搬送印加部２および容量検出部３を構成した例の回路図である。

図１と異なるところは、搬送印加部２においては搬送波信号に相当する部分が直流電位３４２と基準電位３４、およびそれらに接続された双投スイッチ２３から構成され、容量検出部３においては帰還容量３２１と３２２にそれぞれ並列にスイッチ３２１１と３２２１が接続されている。

また、差動増幅器３８と出力端子３９との間にスイッチ３９１が直列に、そしてグラウンド電位との間に容量３９２が接続され、サンプルアンドホールド回路が構成されている。ここで、直流電位３４２と基準電位３４との間にはＶｃａの電位差が存在する。

次に、このスイッチトキャパシタ回路の動作を説明する。

このスイッチトキャパシタ回路はφ１およびφ２の２つのタイミングで交互に動作し、φ１ではスイッチ２３は基準電位３４に接続され、スイッチ３２１１および３２１２はクローズとなり、また、スイッチ３９１はオープンとなる。

φ２ではスイッチ２３は電位３４２に接続され、スイッチ３２１１および３２１２はオープンとなり、また、スイッチ３９１はクローズとなる。

このとき、φ１のタイミングでは検出電極容量１１および１２は基準電位３４と容量検出入力端子３３１および３３２と接続されるが、容量検出入力端子３３１および３３２はＯＰアンプの動作（バーチャルショート）により基準電位３４と同じ電位となるため、検出電極容量１１および１２の電荷は放電される。

さらに、スイッチ３２１１と３２２１によって帰還容量３２１と３２２がショートされるため、帰還容量３２１と３２２の電荷も放電される。

ここで、容量３９２はスイッチ３９１がオープンであるため、前段階のφ２で充電された電圧を維持している。

次に、φ２のタイミングでは検出電極容量１１および１２の図中左端は電位２１１に接続され、φ１の時と比べてＶｃａだけ高い電位に接続されるために充電される。

このとき、充電のための電流は検出入力端子３３１および３３２を流れる。

さらにＯＰアンプの入力端子はほぼ絶縁端子と見なせるため、帰還容量３２１と３２２を充電する。

ここで、スイッチ３２１１と３２２１はオープン状態となっているため電流は流れないため、検出電極容量１１および１２を充電する電荷量と帰還容量３２１と３２２を充電する電荷量は等しくなる。

このとき、端子３７１および３７２に現れる信号電圧の振幅Ｖ３７１ＳおよびＶ３７２Ｓは、前述の式３および式４と同じ関係式で表される電圧となり、差動増幅回路３８を通ることでその出力は式５と同じ関係式で表される電圧となる。

ここで、容量３９２はスイッチ３９１がクローズであるため、差動増幅回路３８の出力電圧で充電され、そのまま出力端子３９の電圧となり、これは検出電極容量１１と１２との容量差ΔＣに比例し加速度による可動体の変位に比例するため、この信号電圧振幅Ｖ３９Ｓを測定することにより加速度を検出することができる。

本構成を用いると、連続的な交流波形を搬送波に用いた場合と比べ、変位に比例した直流出力が直接得られるため、交流信号から振幅を取り出すための検波等の処理が必要ない利点がある。

また、容量検出部３は、図７に示すようなスイッチトキャパシタ回路で構成されていてもよい。図４と異なる部分は、入力部の配線３３１と３３２の部分に双投スイッチ３３１１と３３１２が挿入されており、該スイッチ３３１１と３３１２のφ２における接点は基準電圧３４に接続されている。また、帰還容量３２１と３２２の代わりに容量３２１４と３２２４、スイッチ３２１１と３２２１の代わりに双投スイッチ３２１２と３２２２が接続され、双投スイッチ３２１２と３２２２の共通端子と基準電位３４２との間にそれぞれ容量３２１３と３２１４が接続されている。

また、出力端子３９のところのサンプルアンドホールド回路が削除されている。

ただし、図５ではノイズ源１９，３５と容量結合１７１と１７２、および対地容量１８１，１８２は説明の簡略化のため省略している。

次に、この回路の動作を説明する。

なお本回路は実施例６と同じくφ１およびφ２の２つのタイミングで交互に動作し、スイッチ２３および３９１についての動作は全く同じである。

まず、あるときφ２からφ１に切り替わるタイミングでＯＰアンプ３１１および３１２の基準電位３４に対する出力電圧がＶ３７１［ｎ］およびＶ３７２［ｎ］であったとする。

次に、φ２からφ１に切り替わるとφ１のタイミングでは検出電極容量１１および１２は両端が基準電位３４と接続されるため、検出電極容量１１および１２の電荷は放電される。

ＯＰアンプの出力電圧Ｖ３７１［ｎ］およびＶ３７２［ｎ］はＯＰアンプの入力端子の入力電圧変化がないため、電圧が保持される。

また、スイッチ３２１２と３２２２により容量３２１３と３２２３はＯＰアンプ３１１および３１２の出力端子に接続され、ＯＰアンプの出力電圧Ｖ３７１［ｎ］およびＶ３７２［ｎ］で充電される。

次に、φ１からφ２に切り替わると検出電極容量１１および１２は直流電位３４２により充電される。

また、スイッチ３２１２と３２２２により容量３２１３と３２２３は配線３３１と３３２と接続され、充電されていた電荷が放電される。

これらの充放電による電流は容量３２１４および３２２４を充電する。

φ２での充放電が収束した後の出力電圧Ｖ３７１［ｎ＋１］およびＶ３７２［ｎ＋１］は以下のように表される。

Ｖ３７１［ｎ＋１］＝Ｖ３７１［ｎ］＋（−Ｖｃａ・Ｃｄ１＋Ｖ３７１［ｎ］
・Ｃａ１）／Ｃｂ１ （式１２）
Ｖ３７２［ｎ＋１］＝Ｖ３７２［ｎ］＋（−Ｖｃａ・Ｃｄ２＋Ｖ３７２［ｎ］
・Ｃａ２）／Ｃｂ２ （式１３）
スイッチトキャパシタ回路が以上の動作を繰り返すと、出力電圧Ｖ３７１およびＶ３７２はある値に収束していく。

この収束値Ｖ３７１［∞］およびＶ３７２［∞］は以下のように表される。

Ｖ３７１［∞］＝Ｖｃａ（Ｃｄ１／Ｃａ１） （式１４）
Ｖ３７２［∞］＝Ｖｃａ（Ｃｄ２／Ｃａ２） （式１５）
この２つの信号はその後に差動増幅回路３８に入力され、その電圧差に比例した電圧が出力端子３９に出力される。このＶ３９［∞］は
Ｖ３９［∞］＝Ａ３８（Ｖ３７１［∞］−Ｖ３７２［∞］）
＝Ａ３８・Ｖｃａ｛（Ｃ０−１／２・ΔＣ）／Ｃａ１−（Ｃ０＋１
／２・ΔＣ）／Ｃａ２｝ （式１６）
と表せる。ここで、Ｃａ１とＣａ２が十分に等しい値（Ｃａ０）であれば、そのときの出力端子３９の振幅Ｖ３９′［∞］は
Ｖ３９′［∞］＝−Ａ３８・Ｖｃａ・ΔＣ／Ｃａ０ （式１６′）
と表すことができ、これは検出電極容量１１と１２との容量差ΔＣに比例し加速度による可動体の変位に比例するため、この信号電圧振幅Ｖ３９を測定することにより加速度を検出することができる。

実施例６のスイッチトキャパシタ回路を用いた場合はＯＰアンプ３１１および３１２の出力電圧Ｖ３７１およびＶ３７２はφ１で必ず基準電圧３４の電位に戻るため、φ１とφ２のタイミングにおける変化が大きい。

それに比べ、本実施例においては出力電圧Ｖ３７１およびＶ３７２はφ１とφ２のタイミングにおいて検出電極容量１１および１２の変化量（ΔＣ）に応じた量しか変化しないため、実施例６と比べて使用するＯＰアンプ３１１および３１２のスルーレートおよび応答周波数が低くても正確に動作する利点がある。

また、実施例６では必要であった出力端子３９のところのサンプルアンドホールド回路が不要であることも利点である。

１ 検出素子
２ 搬送印加部
３ 容量検出回路部
１１，１２ 検出電極容量
１３，１４ 検出電極および配線
１６ シールド配線
１７，１７１，１７２ 結合容量
１８，１８１，１８２ 対地容量
１９ 外来ノイズ源
２１，２２ 搬送波信号
３１，３１１，３１２ ＯＰアンプ
３２，３２１，３２２ 帰還容量
３３，３３１，３３２ 入力端子
３４ 基準電位
３５ 回路内部ノイズ
３８ 差動増幅回路
３９ 出力端子

Claims (12)

1. 外界からの物理量により変位可能に支持された可動体を有し、相対する二方向に検出電極が形成され、可動体と検出電極の間に形成される容量の可動体の変位による差分を容量検出回路によって電気信号に変換し、物理量を検出する静電容量式の物理量センサにおいて、
   前記可動体に接続された電極に高周波の搬送波信号または直流バイアス電圧を入力し、対となる２つの検出電極から２本の検出配線を取り出し、各々を２つの容量変換回路にて電圧信号に変換し、各々の電圧信号を差動増幅器に入力することで２つの容量差に比例した出力を得ることを特徴とする物理量センサ。
2. 請求項１において、
   ２つの容量変換回路が１チップの集積回路に形成されていることを特徴とする物理量センサ。
3. 請求項１において、
   検出電極から容量検出回路への配線の周囲に低インピーダンスの配線が設けられていることを特徴とする物理量センサ。
4. 請求項１において、
   検出対象の物理量が直流を含む低周波の信号であることを特徴とする物理量センサ。
5. 請求項１において、
   検出素子内の可動体に静電引力を印加するための診断電極を備えることを特徴とする物理量センサ。
6. 請求項１において、
   センサエレメント（可動体を含む物理量の検出部分）がＳＯＩ（シリコン・オン・インシュレータ）基板を使用して製造されていることを特徴とする物理量センサ。
7. 請求項１において、
   少なくとも検出電極から容量検出回路への配線において導体中を絶縁部を介して貫通するスルーホール構造を用いていることを特徴とする物理量センサ。
8. 請求項１において、
   同じチップ内において他の物理量を検出するための検出素子も一緒に形成されていることを特徴とする物理量センサ。
9. 請求項１において、
   同じ集積回路内、または同じ回路基板内において他の物理量を検出するための回路も一緒に形成されていることを特徴とする物理量センサ。
10. 請求項１において、
    容量差を電圧信号に変換する容量変換回路を１つの完全差動アンプを用いて実装したことを特徴とする物理量センサ。
11. 請求項１において、
    前記検出電極の容量を充放電させる手段と、前記静電容量を充放電することにより生じる電流により充電される帰還容量を備え、さらに前記帰還容量を放電する手段を備えるスイッチトキャパシタ回路が構成されていることを特徴とする物理量センサ。
12. 請求項１において、
    前記検出電極の容量を充放電させる手段と、前記静電容量を充放電することにより生じる電流を積分する積分手段と、前記積分手段の出力電圧を充電する容量と、前記容量に充電した電荷を前記積分手段にフィードバックする手段とを有することを特徴とする物理量センサ。

Images