JP2011175521A - 情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラム - Google Patents
情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラム Download PDFInfo
- Publication number
- JP2011175521A JP2011175521A JP2010040006A JP2010040006A JP2011175521A JP 2011175521 A JP2011175521 A JP 2011175521A JP 2010040006 A JP2010040006 A JP 2010040006A JP 2010040006 A JP2010040006 A JP 2010040006A JP 2011175521 A JP2011175521 A JP 2011175521A
- Authority
- JP
- Japan
- Prior art keywords
- access
- unit
- access information
- instruction
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】情報処理装置201は、記憶部3のアドレスを指定し、記憶部3から指定アドレスにおけるデータを読み出すかまたは記憶部3の指定アドレスにデータを書き込むためのアクセス命令を少なくとも実行するための命令実行部1と、記憶部3において命令実行部1が読み出しまたは書き込みを行なう単位の領域ごとに、アクセス命令に対応するアクセス情報を記録するためのトレース領域をアクセス情報記録部4に設け、アクセス情報を取得して対応のトレース領域に保存するためのアクセス情報取得部2と、トレース領域に保存されたアクセス情報を出力するためのアクセス情報出力部5とを備える。
【選択図】図2
Description
の容量を考えると困難である。
本発明の実施の形態では、コンピュータシステム内のデバッグ情報保存領域に対してデバッグ情報をラップアラウンド方式で順次書き込んでいく方式の装置において、メモリアクセス単位、たとえばワード単位またはバイト単位で、かつロード命令およびストア命令ごとにデバッグ領域を分割して利用する。これにより、メモリにおける特定のアドレスにのみ多数のアクセスがあった場合でも、各アドレスの最終メモリアクセス情報が失われることを防ぐことができる。
図1は、本発明の実施の形態に係る情報処理装置の概略構成図である。図1を参照して、情報処理装置201は、演算処理部であるCPU(Central Processing Unit)101と、メインメモリ102およびハードディスク103と、入力インターフェイス104と、表示コントローラ105と、データリーダ/ライタ106と、通信インターフェイス107とを備える。これらの各部は、バス121を介して互いにデータ通信可能に接続される。
次に、情報処理装置201における各種機能を提供するための制御構造について説明する。
ログラム(コード)などをメインメモリ102に展開して、CPU101に実行させることで提供される。なお、図2に示すモジュールの一部または全部がハードウェアに実装されているファームウェアによって提供される場合もある。あるいは、図2に示す制御構造の一部または全部を専用ハードウェアおよび/または配線回路によって実現してもよい。
次に、本発明の実施の形態に係る情報処理装置の動作について図面を用いて説明する。本発明の実施の形態では、情報処理装置201を動作させることによって、本発明の実施の形態に係るデバッグ情報取得方法が実施される。よって、本発明の実施の形態に係るデバッグ情報取得方法の説明は、以下の情報処理装置201の動作説明に代える。なお、以下の説明においては、適宜図2を参照する。
なメモリアクセスがどのアドレスにおいていつ発生するかを予測することは困難であり、また、異常な値が書き込まれたアドレスからデータを読み出すまで異常は検出されないところ、書き込みから読み出しまでの間隔が長い場合には、異常が検出された際にすでに書き込み時のメモリアクセス情報が消えている場合がある。
記憶部を備える情報処理装置におけるデバッグ情報取得方法であって、
前記記憶部のアドレスを指定し、前記記憶部から前記指定アドレスにおけるデータを読み出すかまたは前記記憶部の前記指定アドレスにデータを書き込むためのアクセス命令を実行するステップと、
前記記憶部において前記アクセス命令によって読み出しまたは書き込みが行なわれる単位の領域ごとに、前記アクセス命令に対応するアクセス情報を記録するためのトレース領域を設け、前記アクセス情報を取得して対応の前記トレース領域に保存するステップと、
前記トレース領域に保存された前記アクセス情報を出力するステップとを含む、デバッグ情報取得方法。
前記アクセス情報を取得して保存するステップにおいては、前記アクセス情報として、前記アクセス命令の保存場所の情報、前記アクセス命令が示す前記指定アドレスおよび前記記憶部の前記指定アドレスにおけるデータを少なくとも取得する、付記1に記載のデバッグ情報取得方法。
前記アクセス情報を取得して保存するステップにおいては、前記トレース領域を、前記記憶部から前記指定アドレスにおけるデータを読み出すためのロード命令に対応するロード用領域と、前記記憶部の前記指定アドレスにデータを書き込むためのストア命令に対応するストア用領域とに分割し、前記アクセス命令が前記ロード命令であるか前記ストア命令であるかに応じて、対応の前記ロード用領域または前記ストア用領域に前記アクセス情報を保存する、付記1または2に記載のデバッグ情報取得方法。
記憶部を備える情報処理装置におけるデバッグ情報取得プログラムであって、コンピュータに、
前記記憶部のアドレスを指定し、前記記憶部から前記指定アドレスにおけるデータを読み出すかまたは前記記憶部の前記指定アドレスにデータを書き込むためのアクセス命令を実行するステップと、
前記記憶部において前記アクセス命令によって読み出しまたは書き込みが行なわれる単位の領域ごとに、前記アクセス命令に対応するアクセス情報を記録するためのトレース領域を設け、前記アクセス情報を取得して対応の前記トレース領域に保存するステップと、
前記トレース領域に保存された前記アクセス情報を出力するステップとを実行させる、デバッグ情報取得プログラム。
前記アクセス情報を取得して保存するステップにおいては、前記アクセス情報として、前記アクセス命令の保存場所の情報、前記アクセス命令が示す前記指定アドレスおよび前記記憶部の前記指定アドレスにおけるデータを少なくとも取得する、付記4に記載のデバッグ情報取得プログラム。
前記アクセス情報を取得して保存するステップにおいては、前記トレース領域を、前記記憶部から前記指定アドレスにおけるデータを読み出すためのロード命令に対応するロード用領域と、前記記憶部の前記指定アドレスにデータを書き込むためのストア命令に対応するストア用領域とに分割し、前記アクセス命令が前記ロード命令であるか前記ストア命令であるかに応じて、対応の前記ロード用領域または前記ストア用領域に前記アクセス情報を保存する、付記4または5に記載のデバッグ情報取得プログラム。
2 メモリアクセス情報取得部
3 メモリ(記憶部)
4 メモリアクセス情報記録部
5 メモリアクセス情報出力部
6 入出力部
101 CPU
102 メインメモリ
103 ハードディスク
104 入力インターフェイス
105 表示コントローラ
106 データリーダ/ライタ
107 通信インターフェイス
108 キーボード
109 マウス
110 ディスプレイ
111 記録媒体
121 バス
201 情報処理装置
Claims (5)
- 記憶部と、
アクセス情報記録部と、
前記記憶部のアドレスを指定し、前記記憶部から前記指定アドレスにおけるデータを読み出すかまたは前記記憶部の前記指定アドレスにデータを書き込むためのアクセス命令を少なくとも実行するための命令実行部と、
前記記憶部において前記命令実行部が読み出しまたは書き込みを行なう単位の領域ごとに、前記アクセス命令に対応するアクセス情報を記録するためのトレース領域を前記アクセス情報記録部に設け、前記アクセス情報を取得して対応の前記トレース領域に保存するためのアクセス情報取得部と、
前記トレース領域に保存された前記アクセス情報を出力するためのアクセス情報出力部とを備える、情報処理装置。 - 前記アクセス情報取得部は、前記アクセス情報として、前記アクセス命令の保存場所の情報、前記アクセス命令が示す前記指定アドレスおよび前記記憶部の前記指定アドレスにおけるデータを少なくとも取得する、請求項1に記載の情報処理装置。
- 前記トレース領域は、さらに、前記命令実行部が前記記憶部から前記指定アドレスにおけるデータを読み出すためのロード命令に対応するロード用領域と、前記命令実行部が前記記憶部の前記指定アドレスにデータを書き込むためのストア命令に対応するストア用領域とに分割され、
前記アクセス情報取得部は、前記アクセス命令が前記ロード命令であるか前記ストア命令であるかに応じて、対応の前記ロード用領域または前記ストア用領域に前記アクセス情報を保存する、請求項1または2に記載の情報処理装置。 - 記憶部を備える情報処理装置におけるデバッグ情報取得方法であって、
前記記憶部のアドレスを指定し、前記記憶部から前記指定アドレスにおけるデータを読み出すかまたは前記記憶部の前記指定アドレスにデータを書き込むためのアクセス命令を実行するステップと、
前記記憶部において前記アクセス命令によって読み出しまたは書き込みが行なわれる単位の領域ごとに、前記アクセス命令に対応するアクセス情報を記録するためのトレース領域を設け、前記アクセス情報を取得して対応の前記トレース領域に保存するステップと、
前記トレース領域に保存された前記アクセス情報を出力するステップとを含む、デバッグ情報取得方法。 - 記憶部を備える情報処理装置におけるデバッグ情報取得プログラムであって、コンピュータに、
前記記憶部のアドレスを指定し、前記記憶部から前記指定アドレスにおけるデータを読み出すかまたは前記記憶部の前記指定アドレスにデータを書き込むためのアクセス命令を実行するステップと、
前記記憶部において前記アクセス命令によって読み出しまたは書き込みが行なわれる単位の領域ごとに、前記アクセス命令に対応するアクセス情報を記録するためのトレース領域を設け、前記アクセス情報を取得して対応の前記トレース領域に保存するステップと、
前記トレース領域に保存された前記アクセス情報を出力するステップとを実行させる、デバッグ情報取得プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040006A JP5447841B2 (ja) | 2010-02-25 | 2010-02-25 | 情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040006A JP5447841B2 (ja) | 2010-02-25 | 2010-02-25 | 情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011175521A true JP2011175521A (ja) | 2011-09-08 |
JP5447841B2 JP5447841B2 (ja) | 2014-03-19 |
Family
ID=44688311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040006A Expired - Fee Related JP5447841B2 (ja) | 2010-02-25 | 2010-02-25 | 情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5447841B2 (ja) |
-
2010
- 2010-02-25 JP JP2010040006A patent/JP5447841B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP5447841B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008139908A (ja) | メモリ制御装置、コンピュータシステム及びデータ再生記録装置 | |
JP2011008460A (ja) | ダンプ出力制御装置、ダンプ出力制御プログラム、ダンプ出力制御方法 | |
CN105824750A (zh) | 一种在NorFlash程序空间调试的软断点模拟方法 | |
JP2009134565A (ja) | 仮想計算機システム及び仮想計算機システムの制御方法 | |
JP5447841B2 (ja) | 情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラム | |
JP2007094986A (ja) | シミュレーション装置およびシミュレーション方法 | |
JP4471947B2 (ja) | データ処理装置及びデータ処理方法 | |
CN113874802B (zh) | 控制系统、可编程逻辑控制器以及信息处理方法 | |
JP2007034825A (ja) | デバッグ装置 | |
CN113470725A (zh) | 一种动态随机存储器的测试方法及装置 | |
KR101225577B1 (ko) | 어셈블리 언어 코드의 분석 장치 및 방법 | |
JP2008257410A (ja) | システム設計検証装置 | |
JP2006079485A (ja) | 電子計算機における障害解析用情報収集方式 | |
JP5935319B2 (ja) | 回路エミュレーション装置、回路エミュレーション方法及び回路エミュレーションプログラム | |
JP7401751B2 (ja) | 情報処理プログラム、情報処理方法及び情報処理システム | |
JP2011164730A (ja) | Cpuでの命令実行と非同期的に発生するメモリアクセスエラーの原因究明のための情報処理装置、異常分析方法、および異常分析プログラム | |
JP2007156594A (ja) | プログラムトレース装置及び方法 | |
JP2006031248A (ja) | 関数呼び出しをフックしてログを生成するソフトウェア評価システム | |
WO2019193620A1 (ja) | 履歴記憶装置、履歴記憶方法及び履歴記憶プログラム | |
JP5762229B2 (ja) | プログラム性能の測定方法 | |
CN117435495A (zh) | 函数测试方法、装置、计算机可读存储介质及电子设备 | |
JP2013175076A (ja) | 情報処理装置および情報処理装置における異常分析方法 | |
JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 | |
JP2014160421A (ja) | ソフトエラー解析装置、エラー情報作成装置 | |
JP2005327175A (ja) | インサーキットエミュレータ装置およびスタックアクセス異常検知方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5447841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |