JP2011166793A - 画像変換器、ならびに、画像変換器および制御装置を備えた装置 - Google Patents

Abstract

【課題】ピクセル信号がアナログ領域およびアナログディジタル変換領域およびディジタル領域で処理される場合に、画像変換器のタイミングあるいは同期に生じる誤りを検査できるようにする。
【解決手段】ピクセルアレイが、基準ピクセル信号を出力する複数の基準ピクセルと、照明強度のシミュレーションのために基準電流を基準ピクセルへ出力する少なくとも１つの基準電流回路とを有しており、読み出し処理手段が基準ピクセル信号および画像形成ピクセル信号を共通に読み出し、受け取り、処理するために設けられている。
【選択図】図２

Description

本発明は、画像変換器、ならびに、画像変換器および制御装置を備えた装置に関する。

例えば自動車分野で使用されるカメラシステムでは、一般に、カメラ対物レンズの後方に、入射光を受容して所定の分解能の２次元画像を形成する画像変換器が設けられている。画像変換器は、ＣＭＯＳ技術またはＣＣＤ技術で製造されており、複数の画像形成ピクセルを備えたピクセルアレイを有する。複数の画像形成ピクセルから画像信号が出力されて評価され、ディスプレイ装置で画像が表示される。ピクセルアレイには、ふつう、フィルタリングのためのアナログ処理回路とアナログディジタル変換器とが設けられており、ディジタル処理された信号が外部の制御装置、例えばマイクロコントローラやＦＰＧＡなどの制御モジュールへ出力される。こうした制御装置は制御インタフェース（コントロールインタフェース）を介して画像制御パラメータ、例えば積分時間、ダイナミックリセットレベル、部分アドレス領域（いわゆるＡＯＩ）およびアナログディジタル変換特性などを設定する。

ここで問題となるのは、画像変換器または画像変換器に自己監視機能がないということである。画像変換器が故障していたり、誤りを有する画像データを送信したりしていても、外部の制御装置はそのことをほとんど認識できない。この場合、特に、制御インタフェースを介して設定された画像制御パラメータに対応しない画像データあるいは画像反復レートの範囲でシーンに対応しない画像データは誤りを有すると見なさなければならない。このために、例えばピクセルアレイの画像形成ピクセル相互間に金属マスクを配置することによって、外部からの入射光に対して遮蔽された暗ピクセル（ダークピクセル）を部分的に設け、外部からの入射光によって生じたのでない暗電流を検出する。このようにすれば、フォトダイオードの熱励起によって生じた暗電流のみを出力できる。画像形成ピクセルと暗ピクセルとをともに読み出すことにより、暗電流を識別し、この暗電流に基づいて画像制御パラメータを設定することができる。また、制御インタフェースを介して伝送されるデータのレジスタ問い合わせおよびパリティチェックを読み出して監視を行うことも知られている。

しかし、これらの制御および信号監視のメカニズムでは、ピクセル信号がアナログ領域およびアナログディジタル変換領域およびディジタル領域で処理される場合、画像変換器のタイミングあるいは同期に生じる誤りを検査することができない。

この課題は、ピクセルアレイが、基準ピクセル信号を出力する複数の基準ピクセルと、照明強度のシミュレーションのために基準電流を基準ピクセルへ出力する少なくとも１つの基準電流回路とを有しており、読み出し処理手段が基準ピクセル信号および画像形成ピクセル信号を共通に読み出し、受け取り、処理するために設けられている構成の画像変換器により解決される。

本発明の第１の実施例の画像変換器のピクセルアレイを示す図である。 本発明の第２の実施例の画像変換器を示す図である。 ピクセルアレイを読み出す読み出し回路を示す図である。 図３のピクセル駆動部の拡大図である。 本発明の第３の実施例の画像変換器の上方および下方の基準ピクセル行の等価回路を示す図である。 ａは或る基準ピクセル行から出力された２つのアナログ基準信号をピクセル番号に関連して示すグラフであり、ｂは正確な変換を行っているアナログディジタル変換器のディジタル出力値の頻度を表すヒストグラムであり、ｃは不正確な変換を行っているアナログディジタル変換器のディジタル出力値の頻度を表すヒストグラムである。

本発明によれば、画像形成ピクセルに加えて基準電流の印加される基準ピクセルがピクセルアレイに設けられる。基準電流は特に基準電流源から送出され、各ピクセルに形成されたフォトダイオードに対して並列に寄生容量に接続される。このため基準電流はフォトダイオードから出力されて寄生容量を充電する光電流をシミュレートすることになり、ピクセルアーキテクチャおよび読み出し回路によって読み出される。

既知の暗ピクセル（ダークピクセル）は付加的に設けられ、熱雑音およびその他の作用に曝され、これらのみをシミュレートするものである。当該の暗ピクセルとは異なり、基準ピクセルには、限定された状態で基準電流が印加され、相応の照明またはグレー値がシミュレートされる。本発明によれば、主として、設定された基準電流に基づいて予測される目標グレー値と基準ピクセルの画像信号で求められたグレー値との補償から検査を行うことができ、コストの点できわめて簡単で有利である。

本発明によれば、各基準ピクセルに対して、特に、それぞれ異なる基準電流を印加することができる。この場合、予測されるグレー値の範囲（強度領域）は、暗電流に相当する最小値から最大輝度に相当する最大値のあいだで変化する。このグレー値範囲は、種々の基準電流値によって線形または対数的にカバーされる。

本発明によれば幾つかの利点が得られる。第１に、ピクセルアレイの複数のピクセルとその後方の画像変換器の信号処理部とのあいだの信号経路全体を検査することができ、特に、一貫性ないし完全性が達成されるということが挙げられる。設定された既知の基準電流値と画像変換器内で形成された画像信号の予測グレー値とが比較され、これにより、信号伝送が正常に行われているか、エラーが生じていないかどうかを直接に検査することができるからである。

基準電流源は固定に設定されるかまたは例えば外部の制御装置によって構成される。基準電流が調整可能である場合、それぞれのテストパターンまたは基準パターンが、例えばそのつどの適用状況、特に予測される輝度値または色値に基づいて、適切に変更される。調整された変換曲線を考慮して、基準ピクセルから出力された画像信号と目標値とが比較される。２つの値が一致する場合、アナログ領域においてもディジタル領域においても読み出し経路にエラーがないことを意味し、２つの値が異なる場合、制御インタフェースまたは画像変換器の読み出しのタイミング制御部にエラーが生じていることを意味する。このように、画像変換器の読み出し経路全体を外部の制御装置によって監視することができ、特に、冗長センサの設けられていない安全性要求の高い分野への適用に有利である。

テストパターンの供給される位置すなわち供給アドレスに応じたバリエーションと、信号の妥当領域または許容領域の全体にわたるバリエーションとにより、信号経路の偽信号が除去される。この偽信号は熱的または機械的な応力または電気的に制御される信号線路の障害に基づいて画像誤りを生じさせるが、このことはこれまで気づかれていなかった。

本発明によって得られる第２の利点は、当該の検査がハードウェア的に僅かなコストで可能となり、ピクセルアレイを数ピクセルぶん、すなわち、基準電流源の構成に必要な基準ピクセル行を、１行ずつ上下に拡張すれば足りるということである。基準ピクセルのピクセル信号は画像形成ピクセルのピクセル信号および場合により暗ピクセルのピクセル信号とともに読み出されて処理されるので、さらなるコストはかからない。今日達成可能なピクセルアレイの集積密度において、基準ピクセルを１行または２行程度拡張し、画像形成ピクセルのマトリクス領域を相応に１行または２行程度縮小することは問題なく可能である。特に、基準ピクセルは画像形成領域の縁部または画像形成領域の外に設けられるので、画像記録および画像信号の品質に影響しない。基準電流回路は僅かなコストで構成可能であり、回路技術的に簡単に、ピクセルから成るフォトダイオードと寄生容量とを並列接続することができる。また、基準ピクセルの遮蔽は暗ピクセルの遮蔽とともに既存の金属層によって達成することができる。

種々の電流値は、例えば、ディジタル側で、ディジタルアナログ変換器の後置接続された充電可能なレジスタによって達成され、これにより、画像において予測されるグレー値範囲がシステム的にカバーされる。本発明によれば、テストパターンの供給構造を複数の構造へ拡張することができ、アレイの上方セルおよび下方セルのストラクチャを行列のストラクチャに対して個別に利用できる。これによりデータの一貫性を高度に検査することができる。

本発明によれば、画像変換器およびこれに接続された制御装置から成る装置が実現され、制御装置によって基準電流値をプログラミング可能ないし調整可能となる。例えば、種々の要求に従って予測される輝度値またはスペクトル値を良好に検査することができるか、または、誤りが検出された場合にはさらなる検査、例えばグレー値範囲の検査を行うことができる。

図１には複数のピクセルから成るマトリクス５〜７を備えたピクセルアレイ２が示されており、図２にはこのピクセルアレイ２を含む画像変換器１が示されている。ここでは、ピクセルは、例えば、行数ｉ＝１〜８の８行、列数ｊ＝１〜６の６列のマトリクスとして配置されている。図１の破線の囲みは個々のピクセルタイプ５〜７を表している。行数ｉ＝３〜６の中央の４行は、１つの画像を検出するための画像形成ピクセル５であり、４×６個のサブマトリクス２−１を形成している。画像形成ピクセル５のサブマトリクス２−１の上方および下方には１×６個の暗ピクセル６のサブマトリクス２−２が配置されている。暗ピクセル６は画像形成ピクセル５に対応するように基板内に形成されているが、"遮蔽されて"（すなわち"被覆されて"）いる。画像形成ピクセル５は画像形成ピクセル信号Ｓ１を出力し、当該の画像形成ピクセル信号Ｓ１が例えば行ごとに読み出される。図１にはこうした画像形成ピクセル信号Ｓ１の例が示されている。暗ピクセル６も画像形成ピクセル５と同様に行ごとに読み出され、暗電流を導出するための暗ピクセル信号Ｓ２を出力し、この暗ピクセル信号Ｓ２が画像処理の際に画像形成ピクセル信号Ｓ１の評価に利用される。

本発明によれば、ピクセルアレイ２ではさらに、１×６個の基準ピクセル（モニタピクセル）７のサブマトリクス２−３が暗ピクセル６のサブマトリクス２−２の上方および下方に配置されている。基準ピクセル７には電流源から電流が印加される。ここでは、図１の上方および下方の基準電流回路８ａ，８ｂから電流が印加されるが、このことについては後に図４，図５に即して詳述する。基準電流回路８ａ，８ｂは有利には直流電流源であり、個々の基準ピクセル７にそれぞれ異なる値の基準電流Ｉｒｅｆを供給する。基準電流の値は有利には読み出し過程のあいだ一定である。なお、サブマトリクス２−２，２−３は位置を交換して配置することもできる。

ピクセルアレイ２の各ピクセルは、最初は均等に、同じ製造条件のもとで形成され、後に、暗ピクセル６および基準ピクセル７が被覆されて形成される。有利には、暗ピクセル６および基準ピクセル７は、画像形成ピクセル５のあいだに残ったスタブをアルミニウムマスクで被覆することによって形成される。画像形成ピクセル５，暗ピクセル６および基準ピクセル７は同様に駆動され、読み出される。

画像変換器１は、ピクセルアレイ２に加えて、アナログ処理・アナログディジタル変換回路１０を有している。当該のアナログ処理・アナログディジタル変換回路１０は、アナログ信号Ｓ１〜Ｓ３を受け取り、まずフィルタリングなどのアナログ処理を行い、ついでアナログディジタル変換を行い、ディジタル信号Ｓ４をディジタル処理回路１２へ出力する。画像変換器１はさらに、制御インタフェース（コントロールインタフェース）１４とクロック信号Ｓ７を受け取る同期時間調整回路（タイミングアンドコントロール回路）１６とを有している。ディジタル処理回路１２は制御インタフェース１４を介してピクセル信号Ｓ１〜Ｓ３に関する情報を含むディジタル画像信号Ｓ５を出力する。また、制御インタフェース１４は制御信号Ｓ６，Ｓ９，Ｓ１０を外部の制御装置４０、例えばＦＰＧＡまたはμＣから受け取る。制御信号Ｓ６は制御インタフェース１４を介して回路１０，１２，１６へ供給される。回路１０〜１６は全体で読み出し処理手段を形成しており、その動作が正常であるかどうかが本発明にしたがって検査される。

基準電流回路８ａ，８ｂは基準ピクセル７のサブマトリクス２−３の個々の基準ピクセルにそれぞれ異なる値の電流Ｉｒｅｆを供給する。ここで、電流Ｉｒｅｆの値は列数ｊに依存して定められる。つまり、２つの基準電流回路８ａ，８ｂは、個々の基準ピクセルの列数ｊに応じてそれぞれ異なる値の電流を供給する基準電流源群８ａ−ｊ，８ｂ−ｊである。図４の下方の回路領域は、ピクセル５〜７のそれぞれに対して同様に設けられた基本的に公知のピクセルアーキテクチャあるいは読み出し回路２６である。各ピクセル５〜７は可視領域または赤外領域の入射光２１を受容するためのそれぞれ１つのフォトダイオード２０と半導体材料または半導体材料の境界層によって形成された寄生容量２２とを有している。駆動はトランジスタ、例えばＭＯＳＦＥＴ２３〜２５を介して行われる。トランジスタ２３はリセット駆動信号Ｖｒｓｔによって駆動される。ここでは、正の電位を有するリセット駆動信号Ｖｒｓｔによってトランジスタ２３がオフにされ、読み出し過程のあいだ寄生容量２２が複数回放電され、アースＶ０と印加電位ＶＲＴとのあいだの切り換えが行われる。読み出し過程のあいだの複数回のリセットは高い照明強度を正確に求めるために用いられる。なぜなら、ピクセルは高い照明強度に対して不感であり、高い照度または長い照明時間に対して出力される光電圧は同じ輝度では僅かしか増大しないからである。トランジスタ２４はトランジスタ２３のソースフォロワとして用いられ、そのドレインは基準電圧Ｖｄｄに接続されている。トランジスタ２５はセンスアンプとして用いられ、読み出し電圧としての制御電圧ＶＲｅａｄによって駆動される。こうして出力電圧Ｖｏｕｔが読み出され、基準ピクセル信号Ｓ３が形成される。

基準ピクセル７ごとに、各電流源８ａ−ｊ，８ｂ−ｊがフォトダイオード２０および寄生容量２２に対して並列に接続される。したがって、各基準ピクセルに対して調整可能な各基準電流源８ａ−ｊ，８ｂ−ｊは出力される基準電流Ｉｒｅｆ（ｊ）に相応に寄生容量２２を充電する。基準ピクセルは被覆されているので、光２１はフォトダイオード２０へはほとんど入射せず、したがって左上方の基準ピクセルｊ＝１には値０の電流Ｉｒｅｆが供給される。このため、当該のフォトダイオード２０からは暗ピクセル６と同様に暗電流が出力される。基準電流回路８ａ，８ｂの基準電流Ｉｒｅｆは。入射光２１の"置換値"あるいは基準光を表すために定義された基準グレー値として、図３の回路１０〜１６の伝送特性の検査、特に伝送エラーの有無の検査に用いられる。左上方の電流値０の基準ピクセルの信号として出力されたグレー値は暗ピクセルのグレー値に相当する。

図３によれば、電流源８ａ，８ｂは外部の制御装置１４から制御インタフェース１４を介して供給される制御信号Ｓ９，Ｓ１０を通じて形成され、個々の基準ピクセルに対する電流値がそれぞれ設定される。ただし、基準電流回路８ａ，８ｂを製造の際に固定に設定し、各基準ピクセルに対して固定の電流値Ｉｒｅｆ（ｊ）が出力されるようにすることもできる。

図５の上方には、上方の基準ピクセル行のピクセルについての電流グラフが示されている。右方のピクセルへ向かって、つまり、列数ｊが大きくなるにつれて、基準電流Ｉｒｅｆの値は、線形にまたは対数的に上昇し、右端の基準ピクセルｊ＝６で入射光の最大強度に相当する値へいたる。同じ列の上下の基準ピクセルはそれぞれ同じ基準電流値でピクセルごとに駆動される。また、図５の下方には、下方の基準ピクセル行が上方の基準ピクセル行に対してちょうど反対に制御されることが示されている。つまり、こちらでは、基準電流値あるいはこれと等価のグレー値が、右方のピクセルへ向かって、つまり、列数ｊが大きくなるにつれて、線形にまたは対数的に下降する。同じ列（つまり列数ｊの等しい）の２つの基準ピクセルのアナログ出力信号を単純に加算することにより、列数ｊに関する和が一定であるかどうかが検査され、偏差を容易に検出することができる。評価は例えばオンチップの加算器および比較器で行われてもよいし、また、外部の制御装置４０によって行ってもよい。相応に、他の目的に合わせて電流値を調整することも考えられる。列に関して均等な駆動を行う場合、つまり、列ごとに同じ値の基準電流を印加する場合、例えば、出力されたアナログの基準ピクセル信号を同じ列の（つまり列数ｊの等しい）基準ピクセルの基準ピクセル信号から減算し、列に関する差を計算することもできる。

本発明によれば、個々の基準ピクセルの基準電流Ｉｒｅｆに対してローディング可能または設定可能な可変のテストパターンを用いることができる。このテストパターンは、センサ機能を効果的に監視するためにそのつどの状況に適合化させることができる。例えば、この状況とは、検出された入射光の強度全体に依存して識別された昼夜の区別などである。

基準電流Ｉｒｅｆの設定値が既知であれば、画像変換器１の読み出し駆動経路の設定またはアドレシングに基づいて、基準ピクセルの結果を予測可能（計算可能）である。出力信号Ｓ１〜Ｓ３はアナログ処理・アナログディジタル変換回路１０からディジタル処理回路１２へ供給される。制御インタフェース１４を介して設定された変換特性曲線を考慮して、基準ピクセル７の結果が計算され、真の結果が目標値と比較される。２つの値が一致するということは、読み出し経路にもアナログ領域およびディジタル領域にもエラーがないことを意味する。また、画像変換器の駆動および読み出しのための制御インタフェース１４や同期時間調整回路１６にもエラーがないことが結論される。図３，図４に示されている基準電流回路８ａ，８ｂは例えばディジタルアナログ変換器ＤＡＣを備えたレジスタによって形成されるので、基準値の動的な変化はレジスタの対応する蓄積によって可能となる。

図３には、ピクセルアーキテクチャに加えて読み出し回路の詳細が示されている。すなわち、読み出しトランジスタ２５として出力される電圧値Ｖｏｕｔは相関ダブルサンプリング読み出し回路（ＣＤＳ読み出し回路）３０によって読み出されてアナログディジタル変換器３２へ供給される。アナログディジタル変換器３２は、この実施例では、増幅器３２−１，比較器３２−２，バッファ３２−３を有しており、さらに、比較器３２−２にはカウンタ３３からディジタルアナログ変換器３４を介して比較電圧も供給される。こうした付加的な回路は基本的には従来技術から公知である。

図６のａには、アナログの基準電流Ｉｒｅｆが、基準ピクセル行に沿って、特に暗電流に近い最小電流値から予測最大強度に相当する光電流にいたるまで線形に上昇するように設定されることが示されている。ただし、図６のａの理想的な曲線とは異なり、実際には、ピクセル数が離散的であるため、曲線は階段状の経過を呈する。本発明によれば、当該の曲線経過は、例えば複数の線形経過が連続する鋸歯波状などの反復形状を有していてもよい。予測強度領域の全体が複数の基準電流値によってシミュレートされることにより、接続されているアナログディジタル変換器がアナログ処理・アナログディジタル変換回路１０内で正確に動作しているか否かがテストされる。基準ピクセル行が完全に読み出されれば、変換すべき輝度値をすべてシミュレートすることができる。図６のｂにはディジタル出力値ｄの出現頻度Ｈのヒストグラムが簡単化のためにｄ＝０，１，２，３，４，…で示されている。読み出し処理手段１０〜１６が正確に動作していればＨ＝１の一定の特性が予測される。図６のｃには、正確に変換を行っていないアナログディジタル変換器ＡＤＣのヒストグラムが示されており、ここでは、ディジタル出力値ｄ１，ｄ２が欠落しており、それぞれ次のディジタル出力値が２倍の頻度を有している。つまり、アナログディジタル変換器でのエラーのために、ディジタル出力値ｄ１，ｄ２が超過した状態で出力されたことがわかる。

１ 画像変換器、 ２ ピクセルアレイ、 ５〜７ ピクセル、 ２−１，２−２，２−３ サブマトリクス、 Ｓ１〜Ｓ３ ピクセル信号、 Ｓ６ ディジタル信号、 Ｓ７ クロック信号、 Ｓ９，Ｓ１０ 制御信号、 ８ａ，８ｂ 基準電流回路、 １０ アナログ処理・アナログディジタル変換回路、 １２ ディジタル処理回路、 １４ 制御インタフェース、 １６ 同期時間調整回路、 ４０ 制御装置、 ２０ フォトダイオード、 ２２ 寄生容量、 ２３〜２５ ＭＯＳＦＥＴ、 ２６ 読み出し回路、 ３０ 相関ダブルサンプリング読み出し回路、 ３２ アナログディジタル変換器、 ３２−１ 増幅器、 ３２−２ 比較器、 ３２−３ バッファ、 ３３ カウンタ、 ３４ ディジタルアナログ変換器

Claims (13)

1. 少なくとも、画像形成ピクセル信号（Ｓ１）を出力する複数の画像形成ピクセル（５）を含むピクセルアレイ（２）と、該ピクセルアレイを読み出し、前記画像形成ピクセル信号を受け取って処理する読み出し処理手段（１０，１２，１４，１６）とを有する、
   画像変換器（１）において、
   前記ピクセルアレイ（２）は、基準ピクセル信号（Ｓ３）を出力する複数の基準ピクセル（７）と、照明強度のシミュレーションのために基準電流（Ｉｒｅｆ）を前記基準ピクセルへ出力する少なくとも１つの基準電流回路（８ａ，８ｂ）とを有しており、
   前記読み出し処理手段は前記基準ピクセル信号および前記画像形成ピクセル信号を共通に読み出し、受け取り、処理するために設けられている
   ことを特徴とする画像変換器。
2. 前記読み出し処理手段は、前記画像形成ピクセル信号および前記基準ピクセル信号をアナログ処理およびアナログディジタル変換してディジタル信号（Ｓ４）を出力するアナログ処理・アナログディジタル変換回路（１０）と、該ディジタル信号を受け取って処理するディジタル処理回路（１２）と、外部の制御装置（４０）への接続のための制御インタフェース（１４）とを有している、請求項１記載の画像変換器。
3. 前記少なくとも１つの基準電流回路は、前記複数の基準ピクセルに種々の値の基準電流（Ｉｒｅｆ）を供給する複数の基準電流源（８ａ−ｊ，８ｂ−ｊ）を有しており、各基準電流源は各基準ピクセルの寄生容量（２２）およびフォトダイオード（２０）に対して並列に接続されており、前記寄生容量は読み出し過程のあいだ前記基準電流値で充電される、請求項１または２記載の画像変換器。
4. 前記複数の基準ピクセルに供給される前記基準電流は暗電流をシミュレートする最小値と最大照明強度をシミュレートする最大値とのあいだで変化する、請求項１から３までのいずれか１項記載の画像変換器。
5. 前記複数の基準ピクセルは外部からの光の入射に対して遮蔽されている、請求項１から４までのいずれか１項記載の画像変換器。
6. 前記遮蔽のために前記ピクセルアレイに金属マスク（９）が設けられている、請求項５記載の画像変換器。
7. 前記ピクセルアレイは、さらに、暗ピクセル信号（Ｓ２）を出力する複数の暗ピクセル（６）を有しており、該暗ピクセルは、外部からの光の入射に対して遮蔽されかつ前記基準電流が印加されないように構成されており、前記読み出し処理手段は前記暗ピクセル信号と前記基準ピクセル信号および前記画像形成ピクセル信号とを共通に読み出し、受け取り、処理するために設けられている、請求項５または６記載の画像変換器。
8. 前記複数の基準ピクセルは基準ピクセル行（２−３）として配置されており、前記ピクセルアレイは複数の画像形成ピクセル行と少なくとも１つの基準ピクセル行（２−３）とを有しており、これらの行が読み出し回路（２６）によって連続的に及び／又は行ごとに読み出される、請求項１から７までのいずれか１項記載の画像変換器。
9. 前記基準電流回路は、基準電流を変化させるために、制御信号（Ｓ９，Ｓ１０）によって制御または調整される、請求項１から８までのいずれか１項記載の画像変換器。
10. ２つの基準ピクセル行（２−３）と２つの暗ピクセル行（２−２）とが設けられており、前記ピクセルアレイの前記画像形成ピクセルのサブマトリクス（２−１）の上方および下方に１つずつ基準ピクセル行および暗ピクセル行が配置されている、請求項１から９までのいずれか１項記載の画像変換器。
11. 前記２つの基準ピクセル行のうち同じ列の２つの基準ピクセルに異なる値の基準電流が供給され、該同じ列の２つの基準ピクセルのアナログの基準ピクセル信号の和または差は一定である、請求項１０記載の画像変換器。
12. 請求項１から１１までのいずれか１項記載の画像変換器（１）と、
    該画像変換器の制御インタフェース（１４）に接続された制御装置（４０）と
    を備えた装置であって、
    前記制御装置は、前記画像変換器の画像信号（Ｓ５）を受け取り、制御信号（Ｓ６，Ｓ９，Ｓ１０）を前記制御インタフェースへ出力し、前記画像信号および既知の基準電流値から前記画像変換器の読み出し処理手段（１０，１２，１４，１６）の伝送処理特性を評価する
    ことを特徴とする装置。
13. 前記制御装置は個々の基準ピクセルに対する基準電流（Ｉｒｅｆ）を調整するための制御信号を出力する、請求項１２記載の装置。

Images