JP2011155169A - Electronic-component mounting structure, and method of manufacturing cavity substrate - Google Patents

Electronic-component mounting structure, and method of manufacturing cavity substrate Download PDF

Info

Publication number
JP2011155169A
JP2011155169A JP2010016296A JP2010016296A JP2011155169A JP 2011155169 A JP2011155169 A JP 2011155169A JP 2010016296 A JP2010016296 A JP 2010016296A JP 2010016296 A JP2010016296 A JP 2010016296A JP 2011155169 A JP2011155169 A JP 2011155169A
Authority
JP
Japan
Prior art keywords
cavity
substrate
electronic component
shape
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010016296A
Other languages
Japanese (ja)
Inventor
Sadamichi Sokawa
禎道 曽川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010016296A priority Critical patent/JP2011155169A/en
Publication of JP2011155169A publication Critical patent/JP2011155169A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic-component mounting structure which is compact and which is readily manufactured. <P>SOLUTION: The electronic-component mounting structure includes a cavity substrate 21, having a cavity part 24 for storing the first electronic component 13 on a main board 12; and the second electronic component 14 mounted on the cavity substrate 21. The cavity part 24 includes a base layer 23 directed toward the first electronic component 13; and a cavity layer 25, extending from the base layer 23 to the main board 12. The cavity layer 25 is formed in a shape such as to surround the cavity part 24, excluding a portion of the cavity part 24, when viewed from the main board 12. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、メイン基板上の電子部品を収容するキャビティ基板を備えた電子部品の実装構造およびキャビティ基板の製造方法に関するものである。   The present invention relates to an electronic component mounting structure including a cavity substrate that accommodates an electronic component on a main substrate, and a method for manufacturing the cavity substrate.

近年、電子機器のさらなる小型・薄型化を図るために、電子部品を三次元的に並べて実装する高密度実装技術が求められるようになってきた。従来のこの種の実装技術を用いたデバイスとしては、たとえば特許文献1に記載されている半導体パッケージがある。   In recent years, in order to further reduce the size and thickness of electronic devices, high-density mounting technology for mounting electronic components in a three-dimensional array has been required. As a conventional device using this type of mounting technology, for example, there is a semiconductor package described in Patent Document 1.

特許文献1に開示されている半導体パッケージは、図25に示すように、半導体素子1が実装されたパッケージ基板2とキャビティ基板3とを備えている。パッケージ基板2は、半導体素子1が上側に位置する状態でメイン基板4の上に第1の半田ボール5によって実装されている。キャビティ基板3は、パッケージ基板2の上方に位置する板状部3aと、この板状部3aの一側部とメイン基板4とを接続するための凸部3bとを備えている。   The semiconductor package disclosed in Patent Document 1 includes a package substrate 2 on which a semiconductor element 1 is mounted and a cavity substrate 3 as shown in FIG. The package substrate 2 is mounted on the main substrate 4 by the first solder balls 5 with the semiconductor element 1 positioned on the upper side. The cavity substrate 3 includes a plate-like portion 3 a located above the package substrate 2 and a convex portion 3 b for connecting one side portion of the plate-like portion 3 a and the main substrate 4.

前記凸部3bは、第2の半田ボール6によってメイン基板4に実装されている。キャビティ基板3に実装されている半導体素子1は、前記板状部3aの上に位置付けられている。また、この板状部3aは、半田ボール7によってパッケージ基板2に実装されている。
特許文献1に示す半導体パッケージを含めて一般に、半導体素子を基板上に直接実装する場合は、半導体素子と基板との間に補強樹脂(アンダーフィル樹脂)が充填されている。このように補強樹脂を充填する理由は、半導体素子と基板との間の半田バンプを補強するためである。すなわち、基板と半導体素子との熱膨張率の差に起因して生じた熱応力を補強樹脂に分散させて緩和することができるから、半導体素子と基板との間の半田バンプが熱応力で破損されることを防ぐことができる。
The convex portion 3 b is mounted on the main substrate 4 by the second solder ball 6. The semiconductor element 1 mounted on the cavity substrate 3 is positioned on the plate-like portion 3a. The plate-like portion 3 a is mounted on the package substrate 2 with solder balls 7.
In general, including a semiconductor package disclosed in Patent Document 1, when a semiconductor element is directly mounted on a substrate, a reinforcing resin (underfill resin) is filled between the semiconductor element and the substrate. The reason for filling the reinforcing resin in this way is to reinforce the solder bump between the semiconductor element and the substrate. That is, the thermal stress generated due to the difference in thermal expansion coefficient between the substrate and the semiconductor element can be relaxed by dispersing it in the reinforcing resin, so that the solder bump between the semiconductor element and the substrate is damaged by the thermal stress. Can be prevented.

特開2009−206230号公報JP 2009-206230 A

特許文献1に開示されている半導体パッケージは、製造工数が多く、しかも大型であるという問題があった。製造工数が多くなる理由は、半田を溶融させる工程が2回必要になるからである。すなわち、パッケージ基板2と半導体素子1との間の半田を溶融、凝固させた後にここに補強樹脂を塗布し、その後、パッケージ基板2とキャビティ基板3との間の半田を溶融させなければならない。なお、半田を溶融させる工程を1回にしてしまうと、半田を溶融、凝固させた後にパッケージ基板2の外側から半導体素子1まで補強樹脂を供給しなければならない。この場合は、前記半導体素子1の周囲に位置している半田ボール7によって補強樹脂が遮られてしまい、補強樹脂を半導体素子1とパッケージ基板2との間に供給することができなくなってしまう。   The semiconductor package disclosed in Patent Document 1 has a problem that it has many manufacturing steps and is large. The reason for increasing the number of manufacturing steps is that the process of melting the solder is required twice. That is, after the solder between the package substrate 2 and the semiconductor element 1 is melted and solidified, a reinforcing resin is applied thereto, and then the solder between the package substrate 2 and the cavity substrate 3 must be melted. If the solder melting step is performed once, the reinforcing resin must be supplied from the outside of the package substrate 2 to the semiconductor element 1 after the solder is melted and solidified. In this case, the reinforcing resin is blocked by the solder balls 7 located around the semiconductor element 1, and the reinforcing resin cannot be supplied between the semiconductor element 1 and the package substrate 2.

特許文献1に示す半導体パッケージが大型になる主な理由は、パッケージ基板2とキャビティ基板3とを接続する半田ボール7のランドと、半導体素子1との間のクリアランスを広く形成する必要があるからである。このクリアランスは、前記補強樹脂がパッケージ基板2上を濡れ拡がり、パッケージ基板2上の前記ランドに流れることを防ぐために広く形成されている。また、特許文献1に示す半導体パッケージは、キャビティ基板3の板状部3aとメイン基板4との間にパッケージ基板2を収容可能な高さを有するキャビティ部を形成しなければならない。すなわち、この半導体パッケージは、パッケージ基板2の外形が大きくなることと、キャビティ基板3の高さが高くなることとが原因で大型になっていた。   The main reason why the semiconductor package shown in Patent Document 1 is large is that it is necessary to form a wide clearance between the land of the solder ball 7 connecting the package substrate 2 and the cavity substrate 3 and the semiconductor element 1. It is. This clearance is formed widely in order to prevent the reinforcing resin from spreading on the package substrate 2 and flowing to the lands on the package substrate 2. In the semiconductor package shown in Patent Document 1, a cavity portion having a height capable of accommodating the package substrate 2 must be formed between the plate-like portion 3 a of the cavity substrate 3 and the main substrate 4. In other words, this semiconductor package has become large because the outer shape of the package substrate 2 is increased and the height of the cavity substrate 3 is increased.

本発明はこのような問題を解消するためになされたもので、製造が容易でかつ小型化された電子部品の実装構造およびキャビティ基板の製造方法を提供することを目的とする。   The present invention has been made to solve such problems, and it is an object of the present invention to provide an electronic component mounting structure and a cavity substrate manufacturing method that are easy to manufacture and miniaturized.

この目的を達成するために、本発明に係る電子部品の実装構造は、メイン基板に実装された第1の電子部品を収容するキャビティ部を有し、前記メイン基板に実装されたキャビティ基板と、前記キャビティ部における前記第1の電子部品とは反対側に実装された第2の電子部品とを備え、前記キャビティ部は、前記第1の電子部品に前記メイン基板とは反対側から対向するベース層と、前記ベース層から前記メイン基板に向けて延びて前記メイン基板に実装されたキャビティ層とによって形成され、前記キャビティ層は、前記メイン基板側から見て、前記キャビティ部の一部を除いてキャビティ部を囲む形状に形成されているものである。   In order to achieve this object, an electronic component mounting structure according to the present invention has a cavity portion that houses a first electronic component mounted on a main substrate, and the cavity substrate mounted on the main substrate; A second electronic component mounted on a side opposite to the first electronic component in the cavity portion, and the cavity portion is a base that faces the first electronic component from a side opposite to the main substrate. And a cavity layer extending from the base layer toward the main substrate and mounted on the main substrate. The cavity layer is formed by removing a part of the cavity portion when viewed from the main substrate side. And is formed in a shape surrounding the cavity.

また、本発明に係るキャビティ基板の製造方法は、電子部品収容用の複数のキャビティ部が互いに直交する2方向にそれぞれ等間隔おいて並ぶように基板母材を形成するステップと、前記基板母材を切断線が2方向に延びるように切断して個々のキャビティ基板に分断するステップとを有し、前記2方向に延びる切断線のうち少なくとも一方の切断線が前記キャビティ部を横切ることを特徴とする方法である。   Further, the method for manufacturing a cavity substrate according to the present invention includes a step of forming a substrate base material such that a plurality of cavity parts for accommodating electronic components are arranged at equal intervals in two directions orthogonal to each other, and the substrate base material Cutting each of the cutting lines so that the cutting lines extend in two directions, and dividing them into individual cavity substrates, wherein at least one of the cutting lines extending in the two directions crosses the cavity portion. It is a method to do.

本発明によれば、メイン基板に第1の電子部品およびキャビティ基板を実装した状態でもキャビティ部内が露出するようになる。補強樹脂は、この露出部分から供給することができる。このため、全ての部品をメイン基板に実装した後に第1の電子部品とメイン基板との間に補強樹脂を充分に充填することができる。この実装構造は、このように補強樹脂が充分に供給されるから、第1の電子部品とメイン基板との間の接続の信頼性が高いものとなる。   According to the present invention, the inside of the cavity portion is exposed even when the first electronic component and the cavity substrate are mounted on the main substrate. The reinforcing resin can be supplied from this exposed portion. For this reason, the reinforcing resin can be sufficiently filled between the first electronic component and the main board after all the parts are mounted on the main board. In this mounting structure, since the reinforcing resin is sufficiently supplied in this way, the reliability of connection between the first electronic component and the main board is high.

したがって、本発明に係る電子部品の実装構造は、補強樹脂を充分に充填できる構成を採りながら、全ての半田の溶融、凝固を1度に行うことができるから、特許文献1に示す半導体パッケージに較べて製造が容易になる。
また、この電子部品の実装構造キャビティ基板と第1の電子部品との間に補強樹脂がランドに流れることを防ぐためのスペースを形成する必要がないから、第1の電子部品とキャビティ基板との間のクリアランスを狭く形成することができる。
Therefore, the electronic component mounting structure according to the present invention can melt and solidify all the solders at one time while adopting a configuration capable of sufficiently filling the reinforcing resin. Manufacturing is easier than this.
Further, since it is not necessary to form a space for preventing the reinforcing resin from flowing into the land between the electronic component mounting structure cavity substrate and the first electronic component, the first electronic component and the cavity substrate The clearance between them can be formed narrow.

しかも、第1の電子部品をメイン基板に直接実装できるから、キャビティ基板のベース部をメイン基板に近接して位置するように形成することができる。この結果、本発明によれば、特許文献1記載の半導体パッケージより小型化された電子部品の実装構造を提供することができる。
本発明に係るキャビティ基板の製造方法によれば、キャビティ部の一部を除いてキャビティ部を囲む形状のキャビティ層を有するキャビティ基板を簡単に製造することができる。
In addition, since the first electronic component can be directly mounted on the main substrate, the base portion of the cavity substrate can be formed so as to be positioned close to the main substrate. As a result, according to the present invention, it is possible to provide a mounting structure for an electronic component that is smaller than the semiconductor package described in Patent Document 1.
According to the method for manufacturing a cavity substrate according to the present invention, it is possible to easily manufacture a cavity substrate having a cavity layer having a shape surrounding the cavity portion except for a part of the cavity portion.

コの字型キャビティ基板を用いた三次元実装構造の平面図である。It is a top view of the three-dimensional mounting structure using a U-shaped cavity board | substrate. コの字型キャビティ基板を用いた三次元実装構造の断面図で、同図は図1におけるII-II線断面図である。1 is a cross-sectional view of a three-dimensional mounting structure using a U-shaped cavity substrate, which is a cross-sectional view taken along the line II-II in FIG. キャビティ層の形状がコの字型のキャビティ基板を示す図で、同図(A)は断面図、同図(B)は底面図である。同図(B)においては、同図(A)の破断位置をA−A線によって示す。It is a figure which shows the cavity substrate whose shape of a cavity layer is a U-shape, The figure (A) is sectional drawing, The figure (B) is a bottom view. In FIG. 5B, the fracture position in FIG. キャビティ基板を用いた三次元実装構造の製造方法を説明するための断面図で、同図は実装時の状態を示す。It is sectional drawing for demonstrating the manufacturing method of the three-dimensional mounting structure using a cavity board | substrate, The figure shows the state at the time of mounting. キャビティ基板を用いた三次元実装構造の製造方法を説明するための断面図で、同図はリフロー工程後の状態を示す。It is sectional drawing for demonstrating the manufacturing method of the three-dimensional mounting structure using a cavity board | substrate, The figure shows the state after a reflow process. コの字型キャビティ基板を用いた三次元実装構造の他の実施例を示す断面図である。It is sectional drawing which shows the other Example of the three-dimensional mounting structure using a U-shaped cavity board | substrate. 複数のキャビティ部を有する三次元実装構造を示す断面図である。It is sectional drawing which shows the three-dimensional mounting structure which has a some cavity part. キャビティ層の形状がH字型のキャビティ基板を示す図で、同図(A)は断面図、同図(B)は底面図である。同図(B)においては、同図(A)の破断位置をA−A線によって示す。It is a figure which shows the cavity board | substrate with the shape of a cavity layer, the figure (A) is sectional drawing, and the figure (B) is a bottom view. In FIG. 5B, the fracture position in FIG. キャビティ層の形状が十字型のキャビティ基板を示す図で、同図(A)は断面図、同図(B)は底面図である。同図(B)においては、同図(A)の破断位置をA−A線によって示す。FIG. 3A is a cross-sectional view of a cavity substrate having a cross-shaped cavity layer, and FIG. In FIG. 5B, the fracture position in FIG. キャビティ層の形状がT字型のキャビティ基板を示す図で、同図(A)は断面図、同図(B)は底面図である。同図(B)においては、同図(A)の破断位置をA−A線によって示す。The figure which shows the cavity board | substrate whose shape of a cavity layer is a T-shape, The figure (A) is sectional drawing, The figure (B) is a bottom view. In FIG. 5B, the fracture position in FIG. キャビティ層の形状が×字型のキャビティ基板で、同図(A)は断面図、同図(B)は底面図である。同図(B)においては、同図(A)の破断位置をA−A線によって示す。The cavity layer is a X-shaped cavity substrate, in which FIG. (A) is a cross-sectional view and FIG. (B) is a bottom view. In FIG. 5B, the fracture position in FIG. キャビティ部に実装した電子部品の両辺から補強樹脂を塗布した三次元実装構造の平面図である。It is a top view of the three-dimensional mounting structure which apply | coated reinforcement resin from the both sides of the electronic component mounted in the cavity part. キャビティ部に実装した電子部品の両辺から補強樹脂を塗布した三次元実装構造の断面図で、同図は図12におけるXIII-XIII線断面図である。It is sectional drawing of the three-dimensional mounting structure which apply | coated reinforcement resin from the both sides of the electronic component mounted in the cavity part, The figure is the XIII-XIII sectional view taken on the line in FIG. キャビティ部に実装した電子部品の両辺から補強樹脂を塗布した三次元実装構造の断面図で、同図は図12におけるXIV-XIV線断面図である。It is sectional drawing of the three-dimensional mounting structure which apply | coated reinforcement resin from the both sides of the electronic component mounted in the cavity part, The figure is the XIV-XIV sectional view taken on the line in FIG. キャビティ層の形状がニの字型のキャビティ基板を示す図で、同図(A)は断面図、同図(B)は底面図である。同図(B)においては、同図(A)の破断位置をA−A線によって示す。It is a figure which shows the cavity board | substrate whose shape of a cavity layer is D shape, The figure (A) is sectional drawing, The figure (B) is a bottom view. In FIG. 5B, the fracture position in FIG. 複数のキャビティ基板を使用した三次元実装構造を示す断面図である。It is sectional drawing which shows the three-dimensional mounting structure using a several cavity board | substrate. は、メインボード上に実装した第1の電子部品の周囲全域をキャビティ基板で覆う実装構造の一例を示す断面図である。These are sectional drawings which show an example of the mounting structure which covers the whole circumference | surroundings of the 1st electronic component mounted on the main board with a cavity board | substrate. キャビティ層の形状と、接続端子数、実装可能キャビティ部面積、キャビティ基板サイズの関係を示す図である。同図(A)はキャビティ層の形状がロ字型の場合を示し、同図(B)はキャビティ層の形状がコ字型の場合を示し、同図(C)はキャビティ層の形状がT字型の場合を示し、同図(D)と(E)はキャビティ層の形状がニの字型の場合を示す。It is a figure which shows the relationship between the shape of a cavity layer, the number of connection terminals, the cavity part area which can be mounted, and a cavity board | substrate size. FIG. 4A shows the case where the shape of the cavity layer is a square shape, FIG. 4B shows the case where the shape of the cavity layer is a U shape, and FIG. FIGS. 3D and 3E show the case where the shape of the cavity layer is a D-shape. キャビティ層の形状がコの字型のキャビティ基板の製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the cavity substrate whose shape of a cavity layer is a U-shape. キャビティ層の形状がH字型のキャビティ基板の製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the cavity board | substrate whose shape of a cavity layer is H shape. キャビティ層の形状が十字型のキャビティ基板の製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the cavity board | substrate whose shape of a cavity layer is a cross shape. キャビティ層の形状がT字型のキャビティ基板の製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the cavity board | substrate whose shape of a cavity layer is a T shape. キャビティ層の形状がニの字型のキャビティ基板の製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the cavity board | substrate whose shape of a cavity layer is D shape. キャビティ層の形状が×字型のキャビティ基板の製造方法を説明するための斜視図である。It is a perspective view for demonstrating the manufacturing method of the cavity board | substrate whose shape of a cavity layer is x character type. 従来の実装構造を示す断面図である。It is sectional drawing which shows the conventional mounting structure.

(第1の実施例)
以下、本発明に係る電子部品の実装構造およびキャビティ基板の製造方法の一実施例を図1〜図6によって詳細に説明する。この実施例においては、本発明に係る電子部品の実装構造を単に三次元実装構造という。
図1および図2に示す三次元実装構造11は、本発明でいうメイン基板としてのメインボード12の上に第1の電子部品13と第2の電子部品14とを上下方向に並ぶように実装する実装構造である。
(First embodiment)
An embodiment of the electronic component mounting structure and the cavity substrate manufacturing method according to the present invention will be described below in detail with reference to FIGS. In this embodiment, the electronic component mounting structure according to the present invention is simply called a three-dimensional mounting structure.
The three-dimensional mounting structure 11 shown in FIG. 1 and FIG. 2 is mounted so that a first electronic component 13 and a second electronic component 14 are arranged in a vertical direction on a main board 12 as a main board in the present invention. This is the mounting structure.

前記第1の電子部品13は、BGA(Ball grid array)、CSP(Chip Size Package)、WLCSP(Wafer Level Chip Size Package)、ベアチップなどの能動部品や、チップコンデンサ、チップ抵抗、チップコイルなどの受動部品である。この第1の電子部品13は、メインボード12上に半田バンプ16などの接続材料で直接実装されている。第1の電子部品13とメインボード12との間には、補強樹脂(アンダーフィル樹脂)17が充填されている。   The first electronic component 13 is an active component such as a BGA (Ball Grid Array), a CSP (Chip Size Package), a WLCSP (Wafer Level Chip Size Package), a bare chip, or a passive component such as a chip capacitor, a chip resistor, or a chip coil. It is a part. The first electronic component 13 is directly mounted on the main board 12 with a connection material such as a solder bump 16. A reinforcing resin (underfill resin) 17 is filled between the first electronic component 13 and the main board 12.

前記第2の電子部品14は、CSPやBGA、QFP(Quad Flat Package) 、SOP(Small Outline Package) 、TSOP(thin small out-line package)などのパッケージからなる電子部品18と、チップコンデンサ、チップ抵抗、チップコイルなどの電子部品19などが用いられている。この第2の電子部品14は、後述するキャビティ基板21の上に半田バンプ22などの接続材料で実装されており、キャビティ基板21を介してメインボード12に支持されている。   The second electronic component 14 includes an electronic component 18 composed of a package such as CSP, BGA, QFP (Quad Flat Package), SOP (Small Outline Package), TSOP (thin small out-line package), a chip capacitor, and a chip. Electronic components 19 such as resistors and chip coils are used. The second electronic component 14 is mounted on a cavity substrate 21 described later with a connecting material such as a solder bump 22 and is supported by the main board 12 via the cavity substrate 21.

キャビティ基板21は、図1〜図3に示すように、前記第1の電子部品13に前記メインボード12とは反対側から対向するベース層23と、このベース層23の下方にキャビティ部24(図2,3参照)を形成するためのキャビティ層25とによって構成されている。
このキャビティ基板21は、樹脂基板、セラミック基板、Si基板など、どのような基材で作られたものでも使用することができる。すなわち、この明細書において、キャビティ基板21の断面図には樹脂のハッチングを施してあるが、キャビティ基板21の材料は樹脂材料に限定されることはない。
As shown in FIGS. 1 to 3, the cavity substrate 21 includes a base layer 23 that faces the first electronic component 13 from the side opposite to the main board 12, and a cavity portion 24 ( And a cavity layer 25 for forming (see FIGS. 2 and 3).
The cavity substrate 21 may be made of any base material such as a resin substrate, a ceramic substrate, or a Si substrate. That is, in this specification, the sectional view of the cavity substrate 21 is hatched with resin, but the material of the cavity substrate 21 is not limited to the resin material.

前記ベース層23は、平面視において四角形の板状に形成されている。このベース層23は、図2に示すように、第1の電子部品13とは所定のクリアランスをおいて離間している。
前記キャビティ層25は、前記ベース層23から前記メインボード12に向けて延びるように形成されており、前記メインボード12に半田バンプ26などの接続材料で実装されている。キャビティ層25とメインボード12との間には、図2に示すように、補強樹脂17が充填されている。
The base layer 23 is formed in a square plate shape in plan view. As shown in FIG. 2, the base layer 23 is separated from the first electronic component 13 with a predetermined clearance.
The cavity layer 25 is formed to extend from the base layer 23 toward the main board 12, and is mounted on the main board 12 with a connection material such as a solder bump 26. As shown in FIG. 2, the reinforcing resin 17 is filled between the cavity layer 25 and the main board 12.

この実施例によるキャビティ層25は、図3(B)に示すように、メインボード12側から見てコ字状に形成されている。言い換えれば、前記キャビティ層25は、前記メインボード12側から見て、前記キャビティ部24の一部(一側部)を除いてキャビティ部24を囲む形状に形成されている。このようなキャビティ層25の内側に形成されているキャビティ部24は、キャビティ層25によって囲まれていない開口部24aを介してキャビティ部外の空間と連通されることになる。キャビティ層25の下面、すなわちメインボード12と対向する面には、その形成範囲の全域にわたって多数の半田バンプ26が設けられている。   As shown in FIG. 3B, the cavity layer 25 according to this embodiment is formed in a U shape when viewed from the main board 12 side. In other words, the cavity layer 25 is formed in a shape surrounding the cavity portion 24 except for a part (one side portion) of the cavity portion 24 when viewed from the main board 12 side. The cavity part 24 formed inside the cavity layer 25 is communicated with a space outside the cavity part through an opening 24a not surrounded by the cavity layer 25. On the lower surface of the cavity layer 25, that is, the surface facing the main board 12, a large number of solder bumps 26 are provided over the entire formation range.

この実施例に示す第1の電子部品13は、図1および図2に示すように、前記開口部24aからキャビティ部24の外に突出する突出部13aを有している。このように第1の電子部品13の一部をキャビティ部24から突出させた理由は、補強樹脂17を浸透させる位置を視認できるようにするためである。BGAやCSPなど補強樹脂17が必要な電子部品は、その一端部を前記開口部24aから突出させるか、突出していなくても開口部24aの近傍に位置付けることにより、補強樹脂17を直接塗布することができ、半田バンプ16部分の接続の信頼性が高くなる。   As shown in FIGS. 1 and 2, the first electronic component 13 shown in this embodiment has a protruding portion 13 a that protrudes outside the cavity portion 24 from the opening 24 a. The reason why a part of the first electronic component 13 is protruded from the cavity portion 24 is to make it possible to visually recognize the position where the reinforcing resin 17 is permeated. Electronic parts such as BGA and CSP that require the reinforcing resin 17 may be directly coated with the reinforcing resin 17 by projecting one end of the electronic component from the opening 24a or positioning it in the vicinity of the opening 24a even if it does not protrude. As a result, the connection reliability of the solder bumps 16 is increased.

次に、この実施例による三次元実装構造11によってメインボード12上に第1、第2の電子部品13,14を実装する手順を図4および図5によって説明する。
先ず、図4に示すように、メインボード12上に半田ペースト27を印刷し、第1の電子部品13を搭載する。次に、第1の電子部品13の周囲の所定の位置にキャビティ基板21を搭載する。キャビティ基板21は、予め所定の形状に形成しておき、ベース層23の上に第2の電子部品14(電子部品18,19)を実装しておくことが望ましい。
Next, the procedure for mounting the first and second electronic components 13 and 14 on the main board 12 by the three-dimensional mounting structure 11 according to this embodiment will be described with reference to FIGS.
First, as shown in FIG. 4, the solder paste 27 is printed on the main board 12 and the first electronic component 13 is mounted. Next, the cavity substrate 21 is mounted at a predetermined position around the first electronic component 13. The cavity substrate 21 is preferably formed in a predetermined shape in advance, and the second electronic component 14 (electronic components 18 and 19) is mounted on the base layer 23.

その後、メインボード12上にキャビティ基板21を搭載する。このとき、キャビティ基板21のキャビティ部24内に第1の電子部品13が収容されるように、キャビティ基板21を第1の電子部品13の上に被せる。このように第1の電子部品13とキャビティ基板21とをメインボード12に搭載した後、これらをまとめてリフロー炉(図示せず)に供給し、半田バンプ16,22,26を溶融、凝固させる。   Thereafter, the cavity substrate 21 is mounted on the main board 12. At this time, the cavity substrate 21 is placed on the first electronic component 13 so that the first electronic component 13 is accommodated in the cavity portion 24 of the cavity substrate 21. After mounting the first electronic component 13 and the cavity substrate 21 on the main board 12 in this way, they are collectively supplied to a reflow furnace (not shown) to melt and solidify the solder bumps 16, 22, and 26. .

この結果、図5に示すように、メインボード12に第1の電子部品13とキャビティ基板21とが接続された状態となる。その後、補強樹脂17を塗布するものについては、図2中に矢印Aで示すように、キャビティ部24の前記開口部24aから、メインボード12と第1の電子部品13との間に補強樹脂17を浸透させて充填する。また、キャビティ基板21のキャビティ層25とメインボード12との間にも補強樹脂17を充填する。   As a result, as shown in FIG. 5, the first electronic component 13 and the cavity substrate 21 are connected to the main board 12. Thereafter, for the resin to which the reinforcing resin 17 is applied, the reinforcing resin 17 is interposed between the main board 12 and the first electronic component 13 from the opening 24a of the cavity portion 24 as indicated by an arrow A in FIG. Infiltrate and fill. Further, the reinforcing resin 17 is also filled between the cavity layer 25 of the cavity substrate 21 and the main board 12.

したがって、この実施例による三次元実装構造11においては、全ての電子部品をメインボード12に実装した後にメインボード12と第1の電子部品13との間に補強樹脂17を充分に充填することができる。この結果、この三次元実装構造11によれば、前記補強樹脂17を充分に充填できる構成を採りながら、全ての半田の溶融、凝固を1回のリフロー工程で行うことができるから、特許文献1に示す半導体パッケージに較べて製造が容易になる。   Therefore, in the three-dimensional mounting structure 11 according to this embodiment, the reinforcing resin 17 can be sufficiently filled between the main board 12 and the first electronic component 13 after all the electronic components are mounted on the main board 12. it can. As a result, according to the three-dimensional mounting structure 11, all the solder can be melted and solidified in one reflow process while adopting a configuration capable of sufficiently filling the reinforcing resin 17. As compared with the semiconductor package shown in FIG.

また、この三次元実装構造11においては、キャビティ基板21と第1の電子部品13との間に補強樹脂17が半田バンプ接続用ランド(図示せず)に流れることを防ぐためのスペースを形成する必要がない。このため、この三次元実装構造11によれば、第1の電子部品13とキャビティ層25との間のクリアランスを狭く形成することができる。しかも、第1の電子部品13をメインボード12に直接実装できるから、キャビティ基板21をベース層23がメインボード12に近接して位置するように形成することができる。この結果、この実施例によれば、特許文献1記載の半導体パッケージより小型化された三次元実装構造を提供することができる。   In the three-dimensional mounting structure 11, a space is formed between the cavity substrate 21 and the first electronic component 13 to prevent the reinforcing resin 17 from flowing to the solder bump connection land (not shown). There is no need. For this reason, according to this three-dimensional mounting structure 11, the clearance between the first electronic component 13 and the cavity layer 25 can be formed narrow. In addition, since the first electronic component 13 can be directly mounted on the main board 12, the cavity substrate 21 can be formed so that the base layer 23 is positioned close to the main board 12. As a result, according to this embodiment, it is possible to provide a three-dimensional mounting structure that is smaller than the semiconductor package described in Patent Document 1.

この実施例においては、前記メインボード12と第1の電子部品13との間に補強樹脂17が充填されている。このため、この実施例によれば、メインボード12と第1の電子部品13との間の接続の信頼性が高い三次元実装構造を提供することができる。
この実施例による三次元実装構造11において、前記キャビティ基板21のベース層23は、前記第1の電子部品13とは離間している。このため、メインボード12とキャビティ基板21との熱膨張率の差が大きくてもリフロー後に熱応力で反りが生じるようなことはない。したがって、この実施例によれば、第1の電子部品13やキャビティ基板21の実装不良が生じ難い三次元実装構造を提供することができる。
In this embodiment, a reinforcing resin 17 is filled between the main board 12 and the first electronic component 13. For this reason, according to this embodiment, it is possible to provide a three-dimensional mounting structure with high connection reliability between the main board 12 and the first electronic component 13.
In the three-dimensional mounting structure 11 according to this embodiment, the base layer 23 of the cavity substrate 21 is separated from the first electronic component 13. For this reason, even if the difference in thermal expansion coefficient between the main board 12 and the cavity substrate 21 is large, no warp is caused by thermal stress after reflow. Therefore, according to this embodiment, it is possible to provide a three-dimensional mounting structure in which mounting defects of the first electronic component 13 and the cavity substrate 21 are unlikely to occur.

この実施例による第1の電子部品13は、前記キャビティ部24の開口部24aからキャビティ部24の外に突出する突出部13aを有している。このため、この実施例によれば、補強樹脂17を浸透させる位置を目視で確認でき、この位置に補強樹脂供給用ノズルを接近させることができるから、補強樹脂17を確実に塗布することができる。
第1の電子部品13は、図6に示すように、その全体をキャビティ部24の内部に収容させることができる。この場合は、同図中に矢印Aで示すように、補強樹脂17を前記開口部24aからメインボード12と第1の電子部品13との間に少量ずつ浸透させることによって、前記同様に充分に補強樹脂17を充填することができる。
The first electronic component 13 according to this embodiment has a protruding portion 13 a that protrudes outside the cavity portion 24 from the opening portion 24 a of the cavity portion 24. For this reason, according to this embodiment, the position where the reinforcing resin 17 is permeated can be visually confirmed, and the reinforcing resin supply nozzle can be brought close to this position, so that the reinforcing resin 17 can be reliably applied. .
As shown in FIG. 6, the first electronic component 13 can be accommodated entirely in the cavity portion 24. In this case, as indicated by an arrow A in the figure, the reinforcing resin 17 is permeated little by little between the main board 12 and the first electronic component 13 through the opening 24a, as in the case described above. The reinforcing resin 17 can be filled.

(第2の実施例)
キャビティ基板には、図7〜図11に示すように、複数のキャビティ部を設けることができる。これらの図において、前記図1〜図6によって説明したものと同一もしくは同等の部材については、同一符号を付し詳細な説明を適宜省略する。
(Second embodiment)
The cavity substrate can be provided with a plurality of cavity portions as shown in FIGS. In these drawings, the same or equivalent members as those described with reference to FIGS. 1 to 6 are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.

図7に示すキャビティ基板21は、同図においてベース層23の左右方向の中央部にキャビティ層25が設けられており、このキャビティ層25の両側にそれぞれキャビティ部24が形成されている。このキャビティ層25は、図8(B)に示すように、メインボード12側から見てH字型に形成されている。   The cavity substrate 21 shown in FIG. 7 is provided with a cavity layer 25 at the center in the left-right direction of the base layer 23 in the figure, and cavity portions 24 are formed on both sides of the cavity layer 25, respectively. As shown in FIG. 8B, the cavity layer 25 is formed in an H shape when viewed from the main board 12 side.

すなわち、この実施の形態においても、キャビティ層25は、メインボード12側から見て、キャビティ部24の一部(一側部)を除いてキャビティ部24を囲む形状に形成されている。この実施例に示す二つのキャビティ部24は、キャビティ層25によって囲まれていない開口部24aを介してそれぞれキャビティ部外の空間と連通されている。
このように複数のキャビティ部24を有するキャビティ基板21は、図9〜図11に示すように形成することができる。
That is, also in this embodiment, the cavity layer 25 is formed in a shape surrounding the cavity part 24 except for a part (one side part) of the cavity part 24 when viewed from the main board 12 side. The two cavities 24 shown in this embodiment are communicated with spaces outside the cavities via openings 24a not surrounded by the cavity layer 25, respectively.
In this way, the cavity substrate 21 having the plurality of cavity portions 24 can be formed as shown in FIGS.

図9に示すキャビティ基板21のキャビティ層25は、メインボード12側から見て十字型に形成されている。図9に示すキャビティ基板21には、4つのキャビティ部24が形成されている。
図10に示すキャビティ基板21のキャビティ層25は、メインボード12側から見てT字型に形成されている。
図11に示すキャビティ基板21のキャビティ層25は、メインボード12側から見てX字型に形成されている。
The cavity layer 25 of the cavity substrate 21 shown in FIG. 9 is formed in a cross shape when viewed from the main board 12 side. Four cavity portions 24 are formed in the cavity substrate 21 shown in FIG.
The cavity layer 25 of the cavity substrate 21 shown in FIG. 10 is formed in a T shape when viewed from the main board 12 side.
The cavity layer 25 of the cavity substrate 21 shown in FIG. 11 is formed in an X shape when viewed from the main board 12 side.

(第3の実施例)
本発明に係る三次元実装構造は、図12〜図15に示すように、第1の電子部品の両端部がキャビティ部から突出する構成を採ることができる。これらの図において、前記図1〜図11によって説明したものと同一もしくは同等の部材については、同一符号を付し詳細な説明を適宜省略する。
(Third embodiment)
As shown in FIGS. 12 to 15, the three-dimensional mounting structure according to the present invention can take a configuration in which both end portions of the first electronic component protrude from the cavity portion. In these drawings, the same or equivalent members as those described with reference to FIGS. 1 to 11 are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.

この実施例によるキャビティ基板21のキャビティ層25は、図15(B)に示すように、メインボード12側から見てニの字型に形成されている。すなわち、キャビティ基板21に形成されているキャビティ部24は、その両端部に形成されている開口部24a,24aを介してキャビティ部外の空間と連通されている。   As shown in FIG. 15B, the cavity layer 25 of the cavity substrate 21 according to this embodiment is formed in a square shape when viewed from the main board 12 side. That is, the cavity part 24 formed in the cavity substrate 21 communicates with the space outside the cavity part through the openings 24a and 24a formed at both ends thereof.

この実施例による第1の電子部品13の一端部と他端部とは、図12および図13に示すように、キャビティ部24の前記二つの開口部24a,24aからキャビティ部外にそれぞれ突出している。このため、補強樹脂17を塗布する作業は、前記二箇所の突出部分に補強樹脂供給用ノズルを接近させて目視しながら容易に行うことができる。なお、実装面積を少しでも削減したい場合は、キャビティ基板21の形成範囲の内側に第1の電子部品13の全体を収容させてもよい。この場合において補強樹脂17を塗布するに当たっては、前記開口部24aから補強樹脂17を少量ずつ浸透させ、第1の電子部品13とメインボード12との間に充填する。   As shown in FIG. 12 and FIG. 13, one end and the other end of the first electronic component 13 according to this embodiment protrude from the two openings 24a and 24a of the cavity 24 to the outside of the cavity, respectively. Yes. For this reason, the operation | work which apply | coats the reinforcement resin 17 can be easily performed, making the nozzle for reinforcement resin supply approach the said 2 protrusion part, and visually checking. If it is desired to reduce the mounting area as much as possible, the entire first electronic component 13 may be accommodated inside the formation range of the cavity substrate 21. In this case, when the reinforcing resin 17 is applied, the reinforcing resin 17 is infiltrated little by little through the opening 24 a and filled between the first electronic component 13 and the main board 12.

(第4の実施例)
本発明に係る三次元実装構造11は、図16に示すように、複数のキャビティ基板を用いて構成することができる。図16において、前記図1〜図15によって説明したものと同一もしくは同等の部材については、同一符号を付し詳細な説明を適宜省略する。
(Fourth embodiment)
As shown in FIG. 16, the three-dimensional mounting structure 11 according to the present invention can be configured using a plurality of cavity substrates. In FIG. 16, the same or equivalent members as described with reference to FIGS. 1 to 15 are given the same reference numerals, and detailed description thereof is omitted as appropriate.

図16に示す三次元実装構造11は、第1のキャビティ基板31と、第2のキャビティ基板32とを備えている。第1のキャビティ基板31は、複数のキャビティ部24を有するもので、上述した第2の実施例において図8〜図11を用いて説明したもキャビティ基板21と同一のものである。第2のキャビティ基板32は、上述した第1の実施例において図3を用いて説明したキャビティ基板21と同一のものである。   A three-dimensional mounting structure 11 shown in FIG. 16 includes a first cavity substrate 31 and a second cavity substrate 32. The first cavity substrate 31 has a plurality of cavity portions 24 and is the same as the cavity substrate 21 described with reference to FIGS. 8 to 11 in the second embodiment described above. The second cavity substrate 32 is the same as the cavity substrate 21 described with reference to FIG. 3 in the first embodiment described above.

この実施例による三次元実装構造11においては、第1、第2のキャビティ基板31,32を互いに隣り合うように並べることによって形成されたキャビティ空間33内に第1の電子部品13が収容されている。このキャビティ空間33は、第1のキャビティ基板21に形成されているキャビティ部24の開口部24aと、第2のキャビティ基板21に形成されているキャビティ部24の開口部24aとを互いに対向させることによって形成されている。   In the three-dimensional mounting structure 11 according to this embodiment, the first electronic component 13 is accommodated in the cavity space 33 formed by arranging the first and second cavity substrates 31 and 32 so as to be adjacent to each other. Yes. In the cavity space 33, the opening 24a of the cavity 24 formed in the first cavity substrate 21 and the opening 24a of the cavity 24 formed in the second cavity substrate 21 are opposed to each other. Is formed by.

この相対的に広い空間からなるキャビティ空間33には、相対的に大型の第1の電子部品13が収容されている。この大型の第1の電子部品13とメインボード12との間に補強樹脂17を充填するためには、図14中に矢印Bで示すように、第1、第2のキャビティ基板31,32どうしの間に形成されている隙間34を通して行うことができる。   The relatively large first electronic component 13 is accommodated in the cavity space 33 formed of a relatively wide space. In order to fill the reinforcing resin 17 between the large first electronic component 13 and the main board 12, as shown by an arrow B in FIG. Can be carried out through the gap 34 formed between the two.

上述した第1〜第4の実施例に示すキャビティ基板21と、第1、第2のキャビティ基板31,32とは、キャビティ部24の一部が切り欠かれた形状に形成されているから、後述するように実装面積を低減することができる。この理由を図17と図18とを用いて説明する。図17は、メインボード12上に実装した第1の電子部品13の周囲全域をキャビティ基板で覆う実装構造の一例を示す断面図である。同図において、前記図1〜図15によって説明したものと同一もしくは同等の部材については、同一符号を付し詳細な説明を適宜省略する。   Since the cavity substrate 21 and the first and second cavity substrates 31 and 32 shown in the first to fourth embodiments described above are formed in a shape in which a part of the cavity portion 24 is cut out, As will be described later, the mounting area can be reduced. The reason for this will be described with reference to FIGS. FIG. 17 is a cross-sectional view showing an example of a mounting structure in which the entire periphery of the first electronic component 13 mounted on the main board 12 is covered with a cavity substrate. In the figure, members identical or equivalent to those described with reference to FIGS. 1 to 15 are given the same reference numerals, and detailed description thereof is omitted as appropriate.

図17に示すキャビティ基板21のキャビティ層25は、メインボード12側から見てロ字型に形成されている。通常、メインボード12上に実装した第1の電子部品13の周囲全域をキャビティ基板21のキャビティ層25で覆う場合、キャビティ層25の加工精度、キャビティ基板21とメインボード12のSR精度、表面実装時の搭載精度などを考慮し、図17に示すように、第1の電子部品13とキャビティ壁(キャビティ部24の内側壁)のクリアランスaや、キャビティ壁とはんだバンプランド間クリアランスbが必要となる。このクリアランスaとクリアランスbの合計値は、場合によっては1mm以上になるため、キャビティ基板21の外形が必要以上に大きくなってしまう。しかし、キャビティ層25の形状を、コの字、T字、ニの字型などに形成することにより、この無駄なスペースとなっているクリアランスを減らすことが可能となる。   The cavity layer 25 of the cavity substrate 21 shown in FIG. 17 is formed in a square shape when viewed from the main board 12 side. Normally, when the entire periphery of the first electronic component 13 mounted on the main board 12 is covered with the cavity layer 25 of the cavity substrate 21, the processing accuracy of the cavity layer 25, the SR accuracy of the cavity substrate 21 and the main board 12, and surface mounting Considering the mounting accuracy at the time, as shown in FIG. 17, the clearance a between the first electronic component 13 and the cavity wall (the inner wall of the cavity portion 24) and the clearance b between the cavity wall and the solder bump land are required. Become. Since the total value of the clearance a and the clearance b is 1 mm or more in some cases, the outer shape of the cavity substrate 21 becomes larger than necessary. However, by forming the cavity layer 25 in a U-shape, T-shape, D-shape, or the like, it is possible to reduce the clearance that is wasted space.

図18にはキャビティ層25の形状を、ロの字、コの字、T字、ニの字型にした場合の、接続端子数、実装可能なキャビティ部24の面積、キャビティ基板21の実装面積の比較例について示している。図18においては、接続端子が設けられる領域を左下がりのハッチングで示し、実装可能なキャビティ部24を右下がりのハッチングによって示している。クリアランス部分にはハッチングを施していない。   FIG. 18 shows the number of connection terminals, the area of the cavity portion 24 that can be mounted, and the mounting area of the cavity substrate 21 when the shape of the cavity layer 25 is a square, U, T, or D shape. This shows a comparative example. In FIG. 18, the region where the connection terminal is provided is indicated by left-down hatching, and the mountable cavity portion 24 is indicated by right-down hatching. The clearance part is not hatched.

図18において、1ブロックは、1辺が0.4mmのサイズを示している。図18は、0.4mmピッチで接続端子を並べた時の状態を示すように描いてある。実装可能なキャビティエリアと、接続端子との間は、前述したクリアランスを確保するために1.2mm(3ブロック)離している。また、接続端子数は、Min140ピン確保することを前提条件として試算している。
この試算結果を下記の表1に示す。この試算結果から、コの字、T字、ニの字については、ロの字に比べて、同等の接続端子数や実装可能なキャビティ部24面積を確保しながら、キャビティ基板21のサイズ(実装面積)を約10〜25%も削減できることが示されている。
In FIG. 18, one block has a size of 0.4 mm on one side. FIG. 18 is drawn to show a state when the connection terminals are arranged at a pitch of 0.4 mm. The cavity area that can be mounted and the connection terminal are separated by 1.2 mm (3 blocks) in order to ensure the above-described clearance. In addition, the number of connection terminals is estimated on the assumption that Min 140 pins are secured.
The results of this trial calculation are shown in Table 1 below. From the result of this trial calculation, the size of the cavity substrate 21 (mounting) is ensured for the U-shape, T-shape, and D-shape, while ensuring the same number of connection terminals and mountable cavity portion 24 area as compared to the square-shape. It is shown that (area) can be reduced by about 10 to 25%.

Figure 2011155169
このため、上述した各実施例に示すように、キャビティ基板21のキャビティ層25をメインボード12側から見てコの字、T字、ニの字のうちいずれか一つの形状に形成することによって、キャビティ層25がロ字型である場合に較べて、キャビティ基板21の外形(実装面積)を小さく形成することができる。また、キャビティ層25の形状がH字型、X字型、十字型の場合であっても、キャビティ部24の開口部24aには前記クリアランス部分が不要であるから、上記同様にキャビティ基板21の外形を小さく形成することができる。
Figure 2011155169
For this reason, as shown in the above-described embodiments, the cavity layer 25 of the cavity substrate 21 is formed in any one of a U shape, a T shape, and a D shape when viewed from the main board 12 side. The outer shape (mounting area) of the cavity substrate 21 can be made smaller than when the cavity layer 25 has a square shape. Even if the cavity layer 25 is H-shaped, X-shaped, or cross-shaped, the opening 24a of the cavity portion 24 does not require the clearance portion. The outer shape can be formed small.

次に、上述した各実施例で示したキャビティ基板21を製造する方法を図19〜図24によって詳細に説明する。これらの図において、前記図1〜図15によって説明したものと同一もしくは同等の部材については、同一符号を付し詳細な説明を適宜省略する。
上述した各実施例で示したキャビティ基板21を製造するためには、先ず、例えば図19に示すように、公知の技術を用いて基板母材41を製造する。この基板母材41には、電子部品収納用の複数のキャビティ部24が互いに直交する2方向にそれぞれ等間隔おいて並ぶように形成されている。この2方向とは、平面視において四角形となるように形成された基板母材41の互いに直交する2辺と平行な方向である。
Next, a method for manufacturing the cavity substrate 21 shown in each of the above embodiments will be described in detail with reference to FIGS. In these drawings, members that are the same as or equivalent to those described with reference to FIGS. 1 to 15 are given the same reference numerals, and detailed descriptions thereof are omitted as appropriate.
In order to manufacture the cavity substrate 21 shown in each of the above-described embodiments, first, as shown in FIG. 19, for example, a substrate base material 41 is manufactured using a known technique. A plurality of cavity portions 24 for storing electronic components are formed on the substrate base material 41 so as to be arranged at equal intervals in two directions orthogonal to each other. These two directions are directions parallel to two mutually orthogonal sides of the substrate base material 41 formed so as to be a quadrangle in plan view.

次に、前記基板母材41を図示していないダイサーによって後述するように切断する。このダイサーは、予め定めたダイシングライン(切断線)に沿って平行移動しながら基板母材41を切断する構造のものが用いられている。このダイサーによって基板母材41を切断するためには、図19〜図24に示すように、第1の切断線42と第2の切断線43とに沿ってダイサーを平行移動させて行う。   Next, the substrate base material 41 is cut by a dicer (not shown) as described later. This dicer has a structure in which the substrate base material 41 is cut while being translated along a predetermined dicing line (cutting line). In order to cut the substrate base material 41 with this dicer, the dicer is moved in parallel along the first cutting line 42 and the second cutting line 43 as shown in FIGS.

上述した各実施例で示したキャビティ基板21のうち、キャビティ層25がメインボード12側から見てコ字型に形成されているキャビティ基板21を製造するためには、図19に示すように第1、第2の切断線42,43を位置付ける。
図19に示す第1の切断線42は、キャビティ部24どうしの間のみを通って延びている。また、第2の切断線43は、前記第1の切断線42とは直交する方向に延びるとともにキャビティ部24を横切っている。第2の切断線43がキャビティ部24を横切る位置は、キャビティ部24の一側部であって、平面視において内壁面24bと重なる位置である。
Of the cavity substrates 21 shown in the above-described embodiments, in order to manufacture the cavity substrate 21 in which the cavity layer 25 is formed in a U shape when viewed from the main board 12 side, as shown in FIG. 1. Position the second cutting lines 42, 43.
A first cutting line 42 shown in FIG. 19 extends only between the cavity portions 24. Further, the second cutting line 43 extends in a direction orthogonal to the first cutting line 42 and crosses the cavity portion 24. The position where the second cutting line 43 crosses the cavity portion 24 is one side portion of the cavity portion 24 and is a position overlapping the inner wall surface 24b in plan view.

基板母材41は、これらの第1、第2の切断線42,43に沿って切断されることにより、コ字型のキャビティ層25を有する複数のキャビティ基板21に分断される。
キャビティ層25が平面視においてH字型を呈するキャビティ基板21を形成するためには、第1、第2の切断線43を図20に示すように位置付ける。図20に示す第1の切断線42は、キャビティ部24の中央部を横切るように位置付けられている。また、第2の切断線43は、前記第1の切断線42とは直交する方向に延びるとともにキャビティ部24どうしの間のみを通るように位置付けられている。
The substrate base material 41 is divided into a plurality of cavity substrates 21 having a U-shaped cavity layer 25 by being cut along the first and second cutting lines 42 and 43.
In order to form the cavity substrate 21 in which the cavity layer 25 has an H shape in plan view, the first and second cutting lines 43 are positioned as shown in FIG. A first cutting line 42 shown in FIG. 20 is positioned so as to cross the central portion of the cavity portion 24. The second cutting line 43 is positioned so as to extend in a direction orthogonal to the first cutting line 42 and pass only between the cavity portions 24.

キャビティ層25が平面視において十字型を呈するキャビティ基板21を形成するためには、第1、第2の切断線42,43を図21に示すように位置付ける。図21に示す第1の切断線42は、キャビティ部24の中央部を横切るように位置付けられている。また、第2の切断線43は、前記第1の切断線42とは直交する方向に延びるとともにキャビティ部24の中央部を横切るように位置付けられている。   In order to form the cavity substrate 21 in which the cavity layer 25 has a cross shape in plan view, the first and second cutting lines 42 and 43 are positioned as shown in FIG. A first cutting line 42 shown in FIG. 21 is positioned so as to cross the central portion of the cavity portion 24. Further, the second cutting line 43 extends in a direction orthogonal to the first cutting line 42 and is positioned so as to cross the central portion of the cavity portion 24.

キャビティ層25が平面視においてT字型を呈するキャビティ基板21を形成するためには、第1、第2の切断線42,43を図22に示すように位置付ける。図22に示す第1の切断線42は、キャビティ部24の一側部であって、平面視において内壁面24bと重なる位置に位置付けられている。また、第2の切断線43は、前記第1の切断線42とは直交する方向に延びるとともにキャビティ部24の中央部を横切るように位置付けられている。   In order to form the cavity substrate 21 in which the cavity layer 25 has a T shape in plan view, the first and second cutting lines 42 and 43 are positioned as shown in FIG. A first cutting line 42 shown in FIG. 22 is located on one side of the cavity 24 and overlaps the inner wall surface 24b in plan view. Further, the second cutting line 43 extends in a direction orthogonal to the first cutting line 42 and is positioned so as to cross the central portion of the cavity portion 24.

キャビティ層25が平面視において二の字型を呈するキャビティ基板21を形成するためには、第1、第2の切断線42,43を図23に示すように位置付ける。図23に示す第1の切断線42は、キャビティ部24どうしの間のみを通るように位置付けられている。また、第2の切断線43は、前記第1の切断線42とは直交する方向に延びるとともに、キャビティ部24の互いに対向する二側部であって、平面視において内壁面24bと重なる位置を通るように位置付けられている。   In order to form the cavity substrate 21 in which the cavity layer 25 has a B shape in plan view, the first and second cutting lines 42 and 43 are positioned as shown in FIG. The first cutting line 42 shown in FIG. 23 is positioned so as to pass only between the cavity portions 24. Further, the second cutting line 43 extends in a direction orthogonal to the first cutting line 42, and is a two side portions of the cavity portion 24 facing each other, and has a position overlapping the inner wall surface 24b in plan view. It is positioned to pass.

キャビティ層25が平面視においてX字型を呈するキャビティ基板21を形成するためには、第1、第2の切断線42,43を図24に示すように位置付ける。図24に示す第1の切断線42は、キャビティ部24の二つの対角線のうち一方の対角線の上に位置付けられている。また、第2の切断線43は、第1の切断線42が横切っていない他のキャビティ部24の他方の対角線上に位置付けられている。   In order to form the cavity substrate 21 in which the cavity layer 25 has an X shape in plan view, the first and second cutting lines 42 and 43 are positioned as shown in FIG. The first cutting line 42 shown in FIG. 24 is positioned on one of the two diagonal lines of the cavity portion 24. Further, the second cutting line 43 is positioned on the other diagonal line of the other cavity portion 24 that is not crossed by the first cutting line 42.

基板母材41を上述したように切断するに当たって、キャビティ基板21の配線(図示せず)や第1、第2の42,切断線43の位置については、切断する位置を考慮して予め適切に設計しておく必要がある。具体的に説明すると、前記配線を引き回すエリアは、第1、第2の切断線42,43から十分離間するように形成する。図19〜図24に示すような特殊なキャビティ基板21をダイシングする場合、キャビティ部24の内壁面24bやキャビティ部24間の中央を狙って精度良く切断することが望まれるが、実際には基板の位置合わせ精度やダイサーの精度によって、多少切断位置がずれることが懸念される。   In cutting the substrate base material 41 as described above, the wiring (not shown) of the cavity substrate 21 and the positions of the first and second 42 and the cutting line 43 are appropriately determined in advance in consideration of the cutting position. It is necessary to design. More specifically, the area around which the wiring is routed is formed to be sufficiently separated from the first and second cutting lines 42 and 43. When dicing a special cavity substrate 21 as shown in FIG. 19 to FIG. 24, it is desirable to cut with high precision aiming at the center between the inner wall surface 24b of the cavity portion 24 and the cavity portion 24. There is a concern that the cutting position may be slightly shifted depending on the positioning accuracy of the nozzle and the accuracy of the dicer.

この問題を解決する方法として、ダイサーのブレードとしてブレード幅(刃の幅)が十分厚いものを使うことが望ましい。この場合、配線引き回しエリアはダイシング時のブレード幅を考慮して第1、第2の切断線43から離間させておくことが望ましい。また、第1、第2の切断線42,43の線幅についても、十分な領域を確保しておくことが望ましい。   As a method for solving this problem, it is desirable to use a dicer blade having a sufficiently large blade width (blade width). In this case, it is desirable that the wiring routing area be separated from the first and second cutting lines 43 in consideration of the blade width during dicing. Also, it is desirable to secure a sufficient area for the line widths of the first and second cutting lines 42 and 43.

上述したように基板母材41を分断してキャビティ基板21を製造する製造方法によれば、キャビティ部24の一部を除いてキャビティ部24を囲む形状のキャビティ層25を有するキャビティ基板21を簡単に製造することができる。   As described above, according to the manufacturing method of manufacturing the cavity substrate 21 by dividing the substrate base material 41, the cavity substrate 21 having the cavity layer 25 having a shape surrounding the cavity portion 24 except for a part of the cavity portion 24 can be simplified. Can be manufactured.

なお、上述した各実施例においては、メインボード12と第1の電子部品13との間に補強樹脂17を塗布する例を示したが、補強樹脂17を塗布せず、実装面積を削減するためだけにこの三次元実装構造11を用いても良い。   In each of the above-described embodiments, the example in which the reinforcing resin 17 is applied between the main board 12 and the first electronic component 13 has been described. However, in order to reduce the mounting area without applying the reinforcing resin 17. Only the three-dimensional mounting structure 11 may be used.

上述した三次元実装構造11と製造方法の具体的な一例を説明する。先ず、メインボード12上にSnAgCuの鉛フリーハンダペーストを所定の位置に印刷する。続いて、0.3mm厚で、0.4mmピッチの半田バンプ端子を有する、6mm四方のWLCSPをメインボード12上にマウンターを用いて搭載する。
続いて、キャビティ基板21をWLCSPの周囲の所定の位置に搭載する。ここで、キャビティ基板21は、10mm四方のサイズとなっていて、8×7mmのキャビティを有するように、キャビティ層25がコの字型に加工されたものとする。キャビティ部24の内壁面24bとWLCSPとの間にはそれぞれ1mmのクリアランスが形成されている。
A specific example of the above-described three-dimensional mounting structure 11 and manufacturing method will be described. First, SnAgCu lead-free solder paste is printed on the main board 12 at a predetermined position. Subsequently, a 6 mm square WLCSP having a solder bump terminal of 0.3 mm thickness and 0.4 mm pitch is mounted on the main board 12 using a mounter.
Subsequently, the cavity substrate 21 is mounted at a predetermined position around the WLCSP. Here, it is assumed that the cavity substrate 21 has a size of 10 mm square, and the cavity layer 25 is processed into a U shape so as to have a cavity of 8 × 7 mm. A clearance of 1 mm is formed between the inner wall surface 24b of the cavity portion 24 and the WLCSP.

キャビティ部24の深さは、WLCSPと接触しないように0.4mmの深さで形成しておく。キャビティ基板21のベース層23とキャビティ層25を合計した厚さは0.65mm程度とする。第1の電子部品13と、キャビティ基板21(第2の電子部品14が搭載されたもの)とを搭載したメインボード12は、最高250℃のリフロー炉に流し、半田を溶融させメインボード12とそれぞれ接続する。   The cavity portion 24 is formed with a depth of 0.4 mm so as not to contact the WLCSP. The total thickness of the base layer 23 and the cavity layer 25 of the cavity substrate 21 is about 0.65 mm. The main board 12 mounted with the first electronic component 13 and the cavity substrate 21 (with the second electronic component 14 mounted) is poured into a reflow furnace at a maximum of 250 ° C. to melt the solder, Connect each one.

完成した三次元実装構造体に、最後に補強樹脂17を塗布する。補強樹脂17はまずWLCSPに充填するため、キャビティ基板21の開口部24aから露出しているWLCSPの一辺(6mm幅)に少量ずつ塗布する。補強樹脂17を塗布するノズルは、WLCSPから0.1〜0.5mm程度離れたところに移動させ、WLCSPに直接塗布する。
WLCSPの半田接続部に十分補強樹脂17が塗布された後、キャビティ基板21全体に補強樹脂17を塗布する。なお、WLCSPのサイズが小さかったり、浸透性が高い補強樹脂17を用いる場合には、WLCSPとキャビティ基板21に一括で補強樹脂17を塗布しても良い。なお、ここで説明した部品の各種設計値は、目的とする三次元実装構造11に合わせて、その都度最適になるよう設定することが望ましい。
Finally, the reinforcing resin 17 is applied to the completed three-dimensional mounting structure. Since the reinforcing resin 17 is first filled in the WLCSP, it is applied little by little to one side (6 mm width) exposed from the opening 24 a of the cavity substrate 21. The nozzle for applying the reinforcing resin 17 is moved away from the WLCSP by about 0.1 to 0.5 mm and applied directly to the WLCSP.
After the reinforcing resin 17 is sufficiently applied to the solder connection portion of the WLCSP, the reinforcing resin 17 is applied to the entire cavity substrate 21. When the reinforcing resin 17 having a small WLCSP size or high permeability is used, the reinforcing resin 17 may be applied to the WLCSP and the cavity substrate 21 at once. It should be noted that the various design values of the components described here are desirably set to be optimal each time according to the target three-dimensional mounting structure 11.

一方、キャビティ基板21を製造する工程で使用するダイサーは、そのブレード幅(刃の幅)が0.3〜0.8mmなど十分厚いものを使うことが望ましい。この場合、配線引き回しエリアはダイシングのブレード幅を考慮して第1、第2の切断線43から少なくとも片側0.2〜0.5mm程度、離しておくことが望ましい。またダイシングライン幅(第1、第2の切断線43の線幅)についても約0.3〜0.8mmと、十分な領域を確保しておくことが望ましい。   On the other hand, it is desirable that the dicer used in the process of manufacturing the cavity substrate 21 has a sufficiently thick blade width (blade width) such as 0.3 to 0.8 mm. In this case, it is desirable that the wiring routing area be separated from the first and second cutting lines 43 by at least about 0.2 to 0.5 mm on one side in consideration of the dicing blade width. Also, it is desirable to secure a sufficient area of the dicing line width (the line width of the first and second cutting lines 43) of about 0.3 to 0.8 mm.

12…メインボード、13…第1の電子部品、14…第2の電子部品、21…キャビティ基板、23…ベース層、24…キャビティ部、24a…開口部、25…キャビティ層、41…基板母材。   DESCRIPTION OF SYMBOLS 12 ... Main board, 13 ... 1st electronic component, 14 ... 2nd electronic component, 21 ... Cavity board | substrate, 23 ... Base layer, 24 ... Cavity part, 24a ... Opening part, 25 ... Cavity layer, 41 ... Substrate mother Wood.

Claims (6)

メイン基板に実装された第1の電子部品を収容するキャビティ部を有し、前記メイン基板に実装されたキャビティ基板と、
前記キャビティ部における前記第1の電子部品とは反対側に実装された第2の電子部品とを備え、
前記キャビティ部は、前記第1の電子部品に前記メイン基板とは反対側から対向するベース層と、
前記ベース層から前記メイン基板に向けて延びて前記メイン基板に実装されたキャビティ層とによって形成され、
前記キャビティ層は、前記メイン基板側から見て、前記キャビティ部の一部を除いてキャビティ部を囲む形状に形成されていることを特徴とする電子部品の実装構造。
A cavity part for accommodating a first electronic component mounted on the main board, and a cavity board mounted on the main board;
A second electronic component mounted on the opposite side of the cavity portion from the first electronic component;
The cavity portion includes a base layer facing the first electronic component from a side opposite to the main substrate,
A cavity layer extending from the base layer toward the main substrate and mounted on the main substrate;
The electronic component mounting structure, wherein the cavity layer is formed in a shape surrounding the cavity portion except for a part of the cavity portion when viewed from the main substrate side.
請求項1記載の電子部品の実装構造において、前記メイン基板と第1の電子部品との間には補強樹脂が充填されていることを特徴とする電子部品の実装構造。   2. The electronic component mounting structure according to claim 1, wherein a reinforcing resin is filled between the main substrate and the first electronic component. 請求項1または請求項2記載の電子部品の実装構造において、前記キャビティ基板のベース層は、前記第1の電子部品とは離間していることを特徴とする電子部品の実装構造。   3. The electronic component mounting structure according to claim 1, wherein a base layer of the cavity substrate is separated from the first electronic component. 4. 請求項1ないし請求項3のうちいずれか一つに記載の電子部品の実装構造において、前記第1の電子部品は、前記キャビティ部における前記キャビティ層によって囲まれていない開口部からキャビティ部の外に突出する突出部を有していることを特徴とする電子部品の実装構造。   The electronic component mounting structure according to any one of claims 1 to 3, wherein the first electronic component is disposed outside the cavity portion from an opening portion not surrounded by the cavity layer in the cavity portion. A mounting structure for an electronic component, characterized in that it has a protruding portion that protrudes from the surface. 請求項1ないし請求項4のうちいずれか一つに記載の電子部品の実装構造において、前記キャビティ層は、前記メイン基板側から見てコの字、ニの字、H字、X字、T字、十字形状のうちいずれか一つの形状に形成されていることを特徴とする電子部品の実装構造。   5. The electronic component mounting structure according to claim 1, wherein the cavity layer has a U-shape, a D-shape, an H-shape, an X-shape, a T-shape, as viewed from the main substrate side. An electronic component mounting structure, wherein the electronic component is formed in one of a letter shape and a cross shape. 電子部品収容用の複数のキャビティ部が互いに直交する2方向にそれぞれ等間隔おいて並ぶように基板母材を形成するステップと、
前記基板母材を切断線が2方向に延びるように切断して個々のキャビティ基板に分断するステップとを有し、
前記2方向に延びる切断線のうち少なくとも一方の切断線は前記キャビティ部を横切ることを特徴とするキャビティ基板の製造方法。
Forming a substrate base material so that a plurality of cavity parts for accommodating electronic components are arranged at equal intervals in two directions orthogonal to each other;
Cutting the substrate base material so that a cutting line extends in two directions and dividing it into individual cavity substrates,
A method for manufacturing a cavity substrate, wherein at least one of the cutting lines extending in the two directions crosses the cavity portion.
JP2010016296A 2010-01-28 2010-01-28 Electronic-component mounting structure, and method of manufacturing cavity substrate Pending JP2011155169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010016296A JP2011155169A (en) 2010-01-28 2010-01-28 Electronic-component mounting structure, and method of manufacturing cavity substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010016296A JP2011155169A (en) 2010-01-28 2010-01-28 Electronic-component mounting structure, and method of manufacturing cavity substrate

Publications (1)

Publication Number Publication Date
JP2011155169A true JP2011155169A (en) 2011-08-11

Family

ID=44540918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010016296A Pending JP2011155169A (en) 2010-01-28 2010-01-28 Electronic-component mounting structure, and method of manufacturing cavity substrate

Country Status (1)

Country Link
JP (1) JP2011155169A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013153717A1 (en) * 2012-04-12 2013-10-17 日本電気株式会社 Electronic apparatus and method for manufacturing same
US9378987B2 (en) 2014-08-05 2016-06-28 Samsung Electronics Co., Ltd. Semiconductor packages including gap in interconnection terminals and methods of manufacturing the same
CN107155260A (en) * 2016-03-04 2017-09-12 富士通株式会社 Electronic installation and the method for manufacturing electronic installation
JP2020170803A (en) * 2019-04-04 2020-10-15 新日本無線株式会社 Electronic circuit device and manufacturing method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013153717A1 (en) * 2012-04-12 2013-10-17 日本電気株式会社 Electronic apparatus and method for manufacturing same
US9378987B2 (en) 2014-08-05 2016-06-28 Samsung Electronics Co., Ltd. Semiconductor packages including gap in interconnection terminals and methods of manufacturing the same
CN107155260A (en) * 2016-03-04 2017-09-12 富士通株式会社 Electronic installation and the method for manufacturing electronic installation
CN107155260B (en) * 2016-03-04 2019-05-21 富士通株式会社 Electronic device and method for manufacturing electronic device
JP2020170803A (en) * 2019-04-04 2020-10-15 新日本無線株式会社 Electronic circuit device and manufacturing method therefor
JP7354513B2 (en) 2019-04-04 2023-10-03 日清紡マイクロデバイス株式会社 Electronic circuit device and its manufacturing method

Similar Documents

Publication Publication Date Title
TWI343085B (en) Non-pull back pad package with an additional solder standoff
JP2007048976A (en) Printed circuit board and electronic instrument equipped therewith
JP2013115190A (en) Semiconductor device manufacturing method
JP6392171B2 (en) Semiconductor device and manufacturing method thereof
JP5655244B2 (en) WIRING BOARD AND METHOD FOR MANUFACTURING SAME, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
KR102600022B1 (en) Manufacturing method of electronic device module
JP2007250764A (en) Semiconductor device and manufacturing method therefor
JP5290215B2 (en) Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer
JP5320165B2 (en) Semiconductor device
JP2011155169A (en) Electronic-component mounting structure, and method of manufacturing cavity substrate
US9918388B2 (en) Circuit substrate, method of manufacturing circuit substrate, and electronic component
CN103367267B (en) Scolding tin installation base plate and manufacture method thereof and semiconductor device
JP6953630B2 (en) Method of forming a conductor path substrate provided with a thermal through contact portion and a conductor path substrate
US20050275094A1 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JP2011171427A (en) Laminated semiconductor device
JP2009158801A (en) Method of manufacturing semiconductor device, and semiconductor device
JP2004095730A (en) Semiconductor device and method for manufacturing the same
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JP6601055B2 (en) Printed wiring board, electronic device and mounting method
JP2004288820A (en) Electronic-circuit module and its manufacturing method
JP2010212421A (en) Semiconductor device
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
JP4861907B2 (en) Semiconductor module manufacturing method and semiconductor module
JP5062376B1 (en) Manufacturing method of electronic component mounting board
JP2002246512A (en) Structure of bga package and structure of mount substrate