JP2011155000A - バックライトアセンブリ及びそれを有する表示装置 - Google Patents

Abstract

【課題】表示装置に光を供給する光源ストリングの電流偏差エラーを検出するためのバックライトアセンブリ及びそれを備える表示装置を提供する。
【解決手段】バックライトアセンブリは、駆動電圧が供給されて光を発生する多数の光源ストリングと、多数の光源ストリングの出力端に共通に接続される１つのチャネルを含み、チャネルを通じて受けるフィードバック電圧によって駆動電圧をコントロールする駆動回路と、多数の光源ストリングの出力端にそれぞれ接続されており、多数の光源ストリングから供給される電流の中で少なくとも１つの電流が予め設定された基準電流より大きければ駆動回路をオフさせる電流感知回路とを含む。
【選択図】図１

Description

本発明は、バックライトアセンブリ及びそれを有する表示装置に関し、さらに詳しくは、多数の光源ストリングの電流偏差エラーを検出することができるバックライトアセンブリ及びそれを有する表示装置に関する。

液晶表示装置は、映像を表示する液晶表示パネル及び液晶表示パネルの下部に設けられて液晶表示パネルに光を提供するバックライトアセンブリを含む。一般に、バックライトアセンブリとしては、冷陰極蛍光ランプ（Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ）が主に使用される。

これに対して、電力消費量を大幅に減らすことから省エネルギーに貢献し、色の再現機能を高めるとともに、環境にやさしい発光ダイオードが、次世代のバックライトアセンブリの光源として注目を集めている。

発光ダイオードをバックライトアセンブリの光源として利用する場合、バックライトアセンブリは互いに並列接続された多数の発光グループを構成し、各発光グループが直列接続された多数の発光ダイオードで構成することができる。

大韓民国特許出願公開第２００９−０００９５８５号明細書

本発明の目的は、表示装置に光を供給する光源ストリングの電流偏差エラーを検出するためのバックライトアセンブリを提供することである。

本発明の異なる目的は、前記バックライトアセンブリを備える表示装置を提供することである。

本発明によるバックライトアセンブリは、多数の光源ストリング、駆動回路及び電流感知回路を含む。前記多数の光源ストリングは駆動電圧が供給されて光を発生する。前記駆動回路は、前記多数の光源ストリングの出力端に共通で接続される１つのチャネルを含む。前記駆動回路は、前記チャネルを通じて受けるフィードバック電圧によって前記駆動電圧をコントロールする。前記電流感知回路は、前記多数の光源ストリングの出力端にそれぞれ接続されており、前記多数の光源ストリングの電流が供給され、供給された電流の中で少なくとも１つの電流が予め設定された基準電流より大きければ、前記駆動回路をオフさせる。

本発明による表示装置は、光を発生するバックライトアセンブリ及び前記光を供給されて映像を表示する表示パネルを含む。前記バックライトアセンブリは、昇圧回路、光源ユニット、駆動回路及び電流感知回路を含む。

前記昇圧回路は、入力電圧を駆動電圧に昇圧する。前記光源ユニットは、前記昇圧回路の出力端子に共通で接続されて前記駆動電圧を供給されて光を発生する前記多数の光源ストリングを含む。前記駆動回路は、前記多数の光源ストリングに共通で接続される１つのチャネルを含み、前記チャネルを通じて受けるフィードバック電圧によって前記昇圧回路をコントロールする。

前記電流感知回路は、前記多数の光源ストリングの出力端にそれぞれ接続されており、前記多数の光源ストリングの電流が供給され、供給された電流の中で少なくとも１つの電流が予め設定された基準電流より大きければ、前記駆動回路をオフさせる。

このようなバックライトアセンブリ及びそれを有する表示装置は、多数の光源ストリングの出力端に接続されて、この多数の光源ストリングから電流が供給される電流感知回路を備えている。電流感知回路は供給された電流を予め設定された基準電流と比較した結果、少なくとも１つが予め設定された基準電流より大きい場合には、電流偏差によるエラーと感知して駆動回路をオフさせる。

従って、多数の光源ストリングが１つのチャネルを通じて接続された単チャネル駆動回路を使用すると、光源ストリングのオープン／短絡を効率的に感知することができる。

図１は、本発明の一実施形態によるバックライトアセンブリのブロック図である。 図２は、図１に図示された電流感知回路の構成を示す回路図である。 図３は、図２に図示された電流感知回路の入／出力電圧を示すタイミング図である。 図４は、本発明の他の実施形態によるバックライトアセンブリの回路図である。 図５は、図１に図示されたバックライトアセンブリを備える液晶表示装置のブロック図である。

以下に、添付した図面を参照して本発明の好ましい実施形態を詳しく説明する。

図１は本発明の一実施形態によるバックライトアセンブリのブロック図であり、図２は図１に図示された電流感知回路の構成を示す回路図である。

図１及び図２に示すように、バックライトアセンブリ１００は光源ユニット１１０、昇圧回路１２０、駆動回路１３０及び電流感知回路１４０を含む。

光源ユニット１１０は、互いに並列接続された多数の光源ストリングＳ１〜Ｓｎからなり、多数の光源ストリングＳ１〜Ｓｎは各々直列接続された多数の発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ： ＬＥＤ）１１１からなる。ここで、ｎは２以上の自然数である。

昇圧回路１２０は入力電圧（例えば、１２Ｖ）Ｖｉｎを昇圧して駆動電圧Ｖｏｕｔを出力するＤＣ／ＤＣコンバータからなる。駆動電圧Ｖｏｕｔは光源ユニット１１０の多数の光源ストリングＳ１〜Ｓｎを駆動するための電圧、例えば、２０Ｖ乃至３５Ｖの電圧レベルを有する。

具体的に、昇圧回路１２０はコイルＬ１、ダイオードＤｉ１、キャパシタＣ１及びトランジスタＴＲ１を含む。トランジスタＴＲ１の制御端は、駆動回路１３０に接続されてスイッチング信号ＳＷ１を受信する。従って、昇圧回路１２０はスイッチング信号ＳＷ１に応じて駆動電圧Ｖｏｕｔの電圧レベルを調節することができる。

昇圧回路１２０の出力端子は、多数の光源ストリングＳ１〜Ｓｎの入力端に共通に接続される。従って、多数の光源ストリングＳ１〜Ｓｎはそれぞれ駆動電圧Ｖｏｕｔを受けることができる。

駆動回路１３０は１つのチップ形態からなり、多数の光源ストリングＳ１〜Ｓｎの出力端に共通に接続される１つのチャネルＣＨを含む。従って、駆動回路１３０は、チャネルＣＨを通じて光源ユニット１１０からフィードバック電圧Ｖｆを受ける。チャネルＣＨと接地端との間には抵抗Ｒｃが配置される。

駆動回路１３０は、フィードバック電圧Ｖｆの大きさによってスイッチング信号ＳＷ１をコントロールする。具体的には、フィードバック電圧Ｖｆが予め設定された基準電圧より大きい場合には、駆動回路１３０はスイッチング信号ＳＷ１のデューティ比を減少させ、フィードバック電圧Ｖｆが基準電圧より小さい場合には、駆動回路１３０はスイッチング信号ＳＷ１のデューティ比を増加させる。このように、スイッチング信号ＳＷ１のデューティ比が調節されるので、フィードバック電圧Ｖｆの大きさによって昇圧回路１２０から出力される駆動電圧Ｖｏｕｔの電圧レベルを調節することができる。その結果、光源ユニット１１０は所定輝度の光を出力することができる。

図面には示していないが、駆動回路１３０はパルス幅変調（Ｐｕｌｓｗ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ： ＰＷＭ）ディミング信号を受信する。ＰＷＭディミング信号は、光源ストリングＳ１〜Ｓｎのデューティ比をそれぞれ調節するための信号である。従って、駆動回路１３０はＰＷＭディミング信号により光源ユニット１１０の輝度を制御することができる。

電流感知回路１４０は、スイッチング回路１４１及び多数の抵抗Ｒ１〜Ｒｎを含む。スイッチング回路１４１は多数の光源ストリングＳ１〜Ｓｎの出力端に接続され、この出力端を通じて電流が印加される。また、スイッチング回路１４１は駆動回路１３０のイネーブル端子ＥＮに接続される。従って、スイッチング回路１４１は出力端を通じて印加された電流の中で少なくとも１つが予め設定された基準電流より大きければ、駆動回路１３０をディセーブルに設定する。

図２に図示されたように、スイッチング回路１４１は多数のスイッチング素子Ｔ１〜Ｔｎからなる。多数のスイッチング素子Ｔ１〜Ｔｎは、それぞれ対応する光源ストリングの出力端に接続された第１電極、接地端に接続された第２電極及び駆動回路１３０のイネーブル端子ＥＮに接続された第３電極を備える。本発明の一例として、各スイッチング素子Ｔ１〜Ｔｎは電界効果トランジスタ（ＦＥＴ）からなる。

多数のスイッチング素子等Ｔ１〜Ｔｎの第３電極は、駆動回路１３０のイネーブル端子ＥＮに共通に接続される。イネーブル端子ＥＮはイネーブル電圧ＶＥＮが供給される端子である。

従って、多数のスイッチング素子Ｔ１〜Ｔｎの中で少なくとも１つがターン−オンすると、駆動回路１３０のイネーブル端子ＥＮにはイネーブル電圧Ｖ_ＥＮのかわりに接地電圧が印加されて、駆動回路１３０がディセーブルに設定される。

一方、多数の抵抗Ｒ１〜Ｒｎはそれぞれ多数のスイッチング素子Ｔ１〜Ｔｎに接続される。具体的には、多数の抵抗Ｒ１〜Ｒｎはそれぞれ対応するスイッチング素子の第１電極と駆動回路１３０のチャネルＣＨとの間に接続される。

各抵抗Ｒ１〜Ｒｎの大きさは、スイッチング素子Ｔ１〜Ｔｎのしきい値電圧によって設定される。即ち、各抵抗Ｒ１〜Ｒｎは対応する光源ストリングが正常状態である場合、対応するスイッチング素子をターン−オフ状態に維持するだけの大きさを有する。

このように、多数の光源ストリングＳ１〜Ｓｎの出力端に多数の抵抗Ｒ１〜Ｒｎが接続されると、多数の光源ストリングＳ１〜Ｓｎ間の電圧偏差が減少する。電圧偏差は各抵抗Ｒ１〜Ｒｎの大きさが増加するほど減少するが、各抵抗Ｒ１〜Ｒｎの大きさは対応するスイッチング素子のしきい値電圧によって設定されるので、各抵抗Ｒ１〜Ｒｎの大きさはしきい値電圧と電圧偏差を考慮して調整しなければならない。

図３は図２に図示された電流感知回路の入／出力電圧を示すタイミング図である。
図２及び図３に示すように、多数の光源ストリングＳ１〜Ｓｎの出力端の電位を第１乃至第ｎ電圧Ｖ１〜Ｖｎと定義することができる。多数の光源ストリングＳ１〜Ｓｎの全てが正常である場合、第１乃至第ｎ電圧Ｖ１〜Ｖｎは正常レベルＶｎｏｒｍａｌになる。

例えば、多数の光源ストリングＳ１〜Ｓｎの中で、二番目の光源ストリングＳ２に含まれたＬＥＤの少なくとも１つのＬＥＤが短絡すると、二番目の光源ストリングＳ２の駆動電流が上昇する。この場合、上昇した駆動電流と二番目の光源ストリングＳ２の出力端に接続された第２抵抗Ｒ２によって、第２電圧Ｖ２が正常レベルＶｎｏｒｍａｌより高い電圧レベルＶｓｈｏｒｔまで上昇する。特に、短絡発生の際に第２電圧Ｖ２はスイッチング素子Ｔ１〜Ｔｎのしきい値電圧以上に上昇する。

従って、上昇した第２電圧Ｖ２によって多数のスイッチング素子Ｔ１〜Ｔｎの中で第２スイッチング素子Ｔ２がターン−オンする。ターン−オンした第２スイッチング素子Ｔ２を通じてイネーブル電圧Ｖ_ＥＮが放電し、駆動回路１３０のイネーブル端子ＥＮには接地電圧Ｖ_ＧＮＤが印加される。これによって、短絡発生の際に駆動回路１３０はディセーブル状態に切り替わる。

図面には示していないが、多数の光源ストリングＳ１〜Ｓｎの中で何れか１つがオープンすると、オープンされていない残りの光源ストリングの駆動電流が上昇する。従って、上昇した駆動電流によって残りの光源ストリングの出力端と抵抗Ｒ１〜Ｒｎとの間のノード電位が上昇し、ノードに接続されたスイッチング素子がターン−オンし、その結果、駆動回路１３０がディセーブルに設定される。

結果的に、電流感知回路１４０は多数の光源ストリングＳ１〜Ｓｎの中で何れか１つに短絡及びオープンが発生すると、それを感知して駆動回路１３０をディセーブルに設定する。

図４は本発明の他の実施形態によるバックライトアセンブリの回路図である。但し、図４に図示された構成要素の中で図２に図示された構成要素と同じ構成要素に対しては同じ参照符号を付しており、対応する詳細説明は省略する。

図４に示すように、本発明の他の実施形態によるバックライトアセンブリ１６０は光源ユニット１１０、昇圧回路１２０、駆動回路１３０、電流感知回路１４５及びオーバー電圧感知回路１５０を含む。

オーバー電圧感知回路１５０は、昇圧回路１２０の出力端子と接地端子との間に直列接続された第１抵抗Ｒａ及び第２抵抗Ｒｂからなり、第１及び第２抵抗Ｒａ、Ｒｂの結合ノードＮａの電位を駆動回路１３０に印加する。駆動回路１３０は結合ノードＮａに接続されており、電位が予め設定された基準電位以上であるとき、駆動回路１３０が保護動作を実行するための保護端子ＯＶＰを備える。

電流感知回路１４５は多数の光源ストリングＳ１〜Ｓｎの出力端に各々接続された多数のダイオードＤ１〜Ｄｎからなるスイッチング回路１４２を含む。具体的には、多数のダイオードＤ１〜Ｄｎはそれぞれの対応する光源ストリングの出力端に接続されたアノード及び結合ノードＮａに接続されたカソードを備える。ここで、多数のダイオードＤ１〜Ｄｎのカソード電極は、保護端子ＯＶＰに共通に接続される。従って、多数のダイオードＤ１〜Ｄｎの中で少なくとも１つがターン−オンすると、駆動回路１３０が保護動作を実行する。

電流感知回路１４５は多数のダイオードＤ１〜Ｄｎに各々接続された多数の抵抗Ｒ１〜Ｒｎをさらに含む。多数の抵抗Ｒ１〜Ｒｎはそれぞれ対応するダイオードのアノードと駆動回路１３０のチャネルＣＨとの間に接続される。

本発明の一実施形態において、多数の光源ストリングＳ１〜Ｓｎの結合抵抗と多数の光源ストリングにそれぞれ対応する多数の抵抗Ｒ１〜Ｒｎは第１及び第２抵抗Ｒａ、Ｒｂより小さい。従って、多数の光源ストリングＳ１〜Ｓｎの正常動作の際に多数の光源ストリングＳ１〜Ｓｎの駆動電流が保護端子ＯＶＰの方に流入しない。

しかし、オーバー電圧感知回路１５０の電流が多数の光源ストリングＳ１〜Ｓｎの方に流入しても、多数のダイオードＤ１〜Ｄｎは斯かる電流の流入を防止する役割をする。

多数の光源ストリングＳ１〜Ｓｎの中で何れか１つが短絡すると、短絡した光源ストリングの駆動電流が上昇する。従って、短絡した光源ストリングの出力端に接続されたダイオードがターン−オンし、その結果、駆動回路１３０の保護端子ＯＶＰに印加される電圧が上昇する。従って、駆動回路１３０は印加された電圧が基準電圧より大きいとき、保護動作を実行する。

一方、多数の光源ストリングＳ１〜Ｓｎの中で何れか１つがオープンすると、オープンしていない残りの光源ストリングの駆動電流が上昇する。従って、この場合、残りの光源ストリングの出力端に接続されたダイオードがターン−オンし、その結果、駆動回路１３０が保護動作を実行する。

結果的に、電流感知回路１４５は多数の光源ストリングＳ１〜Ｓｎの中で少なくとも１つに短絡及びオープンが発生すると、それを感知して駆動回路１３０をオフさせる。

図５は図１に図示されたバックライトアセンブリを備える液晶表示装置のブロック図である。但し、図５に図示された構成要素の中で図１に図示された構成要素と同じ構成要素に対しては同じ参照符号を付して、それに対応する詳細説明は省略する。

図５に示すように、液晶表示装置２００は液晶表示パネル２１０、タイミングコントローラ２２０、ゲートドライバ２３０、データドライバ２４０、光源ユニット１１０、昇圧回路１２０、駆動回路１３０及び電流感知回路１４０を含む。

液晶表示パネル２１０は複数のゲートラインＧＬ１〜ＧＬｎ、ゲートラインＧＬ１〜ＧＬｎに交差する複数のデータラインＤＬ１〜ＤＬｍ、ゲートラインＧＬ１〜ＧＬｎ及びデータラインＤＬ１〜ＤＬｍにより定義される領域にそれぞれ配列される画素を含む。図５には説明の便宜のために１つの画素を図示した。各画素は対応するゲートラインと対応するデータラインにそれぞれゲート電極及びソース電極が接続される薄膜トランジスタＴｒ、薄膜トランジスタＴｒのドレイン電極に接続される液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴを含む。

タイミングコントローラ２２０には、外部装置から映像データ信号ＲＧＢ、水平同期信号Ｈ＿ＳＹＮＣ、垂直同期信号Ｖ＿ＳＹＮＣ、クロック信号ＭＣＬＫ及びデータイネーブル信号ＤＥが入力される。タイミングコントローラ２２０は、映像データ信号ＲＧＢのデータフォーマットをデータドライバ２４０とのインタフェース仕様に合うように変換し、変換された映像データ信号Ｒ’Ｇ’Ｂ’をデータドライバ２４０に出力する。また、タイミングコントローラ２２０は、データ制御信号（例えば、出力開始信号ＴＰ、水平開始信号ＳＴＨ及びデータクロック信号ＨＣＬＫ）をデータ駆動部２４０に出力し、ゲート制御信号（例えば、垂直開始信号ＳＴＶ、ゲートクロック信号ＣＰＶ及び出力イネーブル信号ＯＥ）をゲートドライバ２３０に出力する。

ゲートドライバ２３０は、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆが入力され、タイミングコントローラ２２０から提供されるゲート制御信号ＳＴＶ、ＣＰＶ、ＯＥに応じて順にゲートオン電圧Ｖｏｎを有するゲート信号Ｇ１〜Ｇｎを出力する。ゲート信号Ｇ１〜Ｇｎは液晶表示パネル２１０のゲートラインＧＬ１〜ＧＬｎに順に印加されてゲートラインＧＬ１〜ＧＬｎを順にスキャニングする。図面には示していないが、液晶表示装置２００には入力電圧をゲートオン電圧Ｖｏｎ及びゲートオフ電圧Ｖｏｆｆに切り替えて出力するレギュレータがさらに備えられる。ここで、レギュレータは昇圧回路１２０に供給される入力電圧Ｖｉｎと異なる電圧が印加される。

データドライバ２４０はアナログ駆動電圧ＡＶＤＤが印加されて動作し、ガンマ電圧発生部（図示せず）から供給されたガンマ電圧を利用して多数の階調電圧を生成する。データドライバ２４０はタイミングコントローラ２２０から提供されるデータ制御信号ＴＰ、ＳＴＨ、ＨＣＬＫに応じて生成された階調電圧の中で映像データ信号Ｒ’Ｇ’Ｂ’に対応する階調電圧等を選択し、選択された階調電圧をデータ信号Ｄ１〜Ｄｎとして液晶表示パネル２１０のデータラインＤＬ１〜ＤＬｍに印加する。

ゲートラインＧＬ１〜ＧＬｎの中で選択されたゲートラインに該当ゲート信号が印加されると、選択されたゲートラインに接続された薄膜トランジスタＴｒは該当ゲート信号に応じてターン−オンする。ターン−オンした薄膜トランジスタＴｒが接続されたデータラインにデータ信号が印加されると、印加されたデータ信号はターン−オンした薄膜トランジスタＴｒを経て液晶キャパシタＣＬＣとストレージキャパシタＣＳＴに充電される。

液晶キャパシタＣＬＣは充電された電圧によって液晶の光透過率を調節する。ストレージキャパシタＣＳＴは薄膜トランジスタＴｒのターン−オンの際にデータ信号を蓄積し、薄膜トランジスタＴｒのターン−オフの際に蓄積されたデータ信号を液晶キャパシタＣＬＣに伝送して液晶キャパシタＣＬＣの充電を維持させる。斯かる方式を通じて液晶表示パネル２１０は映像を表示することができる。

一方、光源ユニット１１０は液晶表示パネル２１０の後面に配置され、昇圧回路１２０の駆動電圧Ｖｏｕｔに応じて液晶表示パネル２１０に光を供給する。図面には示していないが、光源ユニット１１０は液晶表示パネル２１０の直ぐ下部に配置しても良いし、液晶表示パネル２１０のエッジ側の下部に配置しても良い。

光源ユニット１１０は多数の光源ストリングＳ１〜Ｓｎを含み、多数の光源ストリングは１つのチャネルを通じて駆動回路１３０に接続される。光源ユニット１１０と駆動回路１３０との間には電流感知回路１４０がさらに設けられる。電流感知回路１４０は多数の光源ストリングＳ１〜Ｓｎの中で何れか１つが短絡又はオープンすると、多数の光源ストリングＳ１〜Ｓｎ間の電流偏差を感知し、その感知結果によって駆動回路１３０の動作を制御する。従って、単チャネル駆動回路１３０からオープン／短絡を効果的に検出することができる。

以上、実施形態を参照して本発明を説明したが、該当技術分野の当業者は明細書の特許請求の範囲に記載されている発明の思想及び領域から外れない範囲内で本発明を様々に修正及び変形できるだろう。

１１０ 光源ユニット
１２０ 昇圧回路
１３０ 駆動回路
１４０ 電流感知回路
１４１ スイッチング回路
２２０ タイミングコントローラ
２３０ ゲートドライバ
２４０ データドライバ

Claims (20)

1. 駆動電圧が供給されて光を発生する多数の光源ストリングと、
   前記多数の光源ストリングの出力端に共通に接続される１つのチャネルを含み、前記チャネルを通じて受けるフィードバック電圧によって前記駆動電圧をコントロールする駆動回路と、
   前記多数の光源ストリングの出力端にそれぞれ接続されており、前記多数の光源ストリングから供給される電流の中で少なくとも１つの電流が予め設定された基準電流より大きければ前記駆動回路をオフさせる電流感知回路と、
   を含むことを特徴とするバックライトアセンブリ。
2. 前記電流感知回路は、前記多数の光源ストリングに各々接続された多数のスイッチング素子を含み、各スイッチング素子は対応する光源ストリングの電流の大きさによって動作することを特徴とする請求項１に記載のバックライトアセンブリ。
3. 前記各スイッチング素子は、対応する光源ストリングの出力端に接触された第１電極と、接地電圧が印加される第２電極及び前記駆動回路にイネーブル信号を供給するイネーブル端子に接続された第３電極を含むことを特徴とする請求項２に記載のバックライトアセンブリ。
4. 前記多数のスイッチング素子の第３電極は、それぞれ前記イネーブル端子に共通に接続されて、前記多数のスイッチング素子等の中で何れか１つがターン−オンすると前記駆動回路がオフすることを特徴とする請求項３に記載のバックライトアセンブリ。
5. 前記電流感知回路は、前記多数のスイッチング素子に各々接続された多数の抵抗をさらに含み、
   各抵抗は対応するスイッチング素子の第１電極と前記駆動回路のチャネルとの間に接続されることを特徴とする請求項３に記載のバックライトアセンブリ。
6. 前記各抵抗は、対応する光源ストリングの正常駆動の際に、対応するスイッチング素子をターン−オフさせるだけの大きさの抵抗値を有することを特徴とする請求項５に記載のバックライトアセンブリ。
7. 前記駆動電圧が供給される前記多数の光源ストリングの入力端と接地端子との間に直列接続された第１抵抗及び第２抵抗を含み、前記第１及び第２抵抗の結合ノード電位を前記駆動回路に供給するオーバー電圧感知回路をさらに含むことを特徴とする請求項２に記載のバックライトアセンブリ。
8. 前記電流感知回路の前記各スイッチング素子は、対応する光源ストリングの出力端に接続されたアノード及び前記結合ノードに接続されたカソードを含むダイオードであることを特徴とする請求項７に記載のバックライトアセンブリ。
9. 前記駆動回路は、前記結合ノードに接続されており、前記結合ノードの電位が予め設定された基準電位以上であるとき、前記駆動回路をオフさせる保護端子を含み、前記多数のスイッチング素子のカソード電極は前記保護端子に共通で接続され、前記多数のスイッチング素子の中で少なくとも１つがターン−オンすると前記駆動回路はオフすることを特徴とする請求項８に記載のバックライトアセンブリ。
10. 前記電流感知回路は前記多数のスイッチング素子に各々接続された多数の抵抗をさらに含み、
    前記スイッチング素子に接続された各抵抗は対応するスイッチング素子のアノードと前記駆動回路のチャネルとの間に接続されることを特徴とする請求項８に記載のバックライトアセンブリ。
11. 前記スイッチング素子に接続された各抵抗は前記第１及び第２抵抗より小さい抵抗値を有することを特徴とする請求項１０に記載のバックライトアセンブリ。
12. 入力電圧を昇圧して前記駆動電圧を出力する昇圧回路をさらに含み、
    前記駆動回路は、前記フィードバック電圧によって前記昇圧回路をコントロールして前記駆動電圧の電圧レベルを可変することを特徴とする請求項１に記載のバックライトアセンブリ。
13. 前記駆動電圧を出力する前記昇圧回路の出力端子は、前記多数の光源ストリングの入力端に共通で接続されることを特徴とする請求項１２に記載のバックライトアセンブリ。
14. 光を発生するバックライトアセンブリと、
    前記光を供給されて映像を表示する表示パネルと、
    を含み、前記バックライトアセンブリは、
    入力電圧を駆動電圧に昇圧する昇圧回路と、
    前記昇圧回路の出力端子に共通に接続され、前記駆動電圧が供給されて光を発生する前記多数の光源ストリングを含む光源ユニットと、
    前記多数の光源ストリングに共通で接続される１つのチャネルを含み、前記チャネルを通じて受けるフィードバック電圧によって前記昇圧回路をコントロールする駆動回路と、
    前記多数の光源ストリングの出力端に接続されており、前記多数の光源ストリングから供給される電流をの中で少なくとも１つの電流が予め設定された基準電流より大きければ、前記駆動回路をオフさせる電流感知回路と、
    を含むことを特徴とする表示装置。
15. 前記電流感知回路は、前記多数の光源ストリングに接続された多数のスイッチング素子を含み、各スイッチング素子は対応する光源ストリングの電流の大きさによって動作することを特徴とする請求項１４に記載の表示装置。
16. 前記各スイッチング素子は、対応する光源ストリングの出力端に接触された第１電極と、接地電圧が印加される第２電極及び前記駆動回路にイネーブル信号を供給するイネーブル端子に接続された第３電極を含み、
    前記多数のスイッチング素子の第３電極は前記イネーブル端子に共通に接続されて、前記多数のスイッチング素子の中で何れか１つがターン−オンすると前記駆動回路がオフすることを特徴とする請求項１５に記載の表示装置。
17. 前記電流感知回路は、前記多数のスイッチング素子に各々接続された多数の抵抗をさらに含み、
    前記スイッチング素子に接続された各抵抗は、対応するスイッチング素子の第１電極と前記駆動回路のチャネルとの間に接続され、対応する光源ストリングの正常駆動の際に対応するスイッチング素子をターン−オフさせるだけの大きさの抵抗値を有することを特徴とする請求項１６に記載の表示装置。
18. 前記昇圧回路の前記出力端子と接地端子との間に直列接続された第１抵抗及び第２抵抗を含み、前記第１及び第２抵抗の結合ノード電位を前記駆動回路に供給するオーバー電圧感知回路をさらに含むことを特徴とする請求項１５に記載の表示装置。
19. 前記電流感知回路の前記各スイッチング素子は、対応する光源ストリングの出力端に接触されたアノード及び前記結合ノードに接続されたカソードを含むダイオードであることを特徴とする請求項１８に記載の表示装置。
20. 前記駆動回路は前記結合ノードに接続されており、前記結合ノードの電位が予め設定された基準電位以上であるとき、前記駆動回路をオフさせる保護端子を含み、
    前記多数のスイッチング素子のカソード電極は、前記保護端子に共通で接続され、前記多数のスイッチング素子の中で少なくとも１つがターン−オンすると前記駆動回路がオフすることを特徴とする請求項１９に記載の表示装置。

Images