JP2011152714A - 発光装置、プリントヘッド及び画像形成装置 - Google Patents

Abstract

【課題】光量ばらつきに起因する画層品質低下を抑制する発光装置、プリントヘッド及び画像形成装置を提供する。
【解決手段】複数の発光素子（発光サイリスタ）Ｌを複数の組（ブロック）＃I、＃II・・に分割し、組毎に一括して点灯制御する。組を構成する全ての素子を同時点灯すると、電流密度の高低により光量ばらつきが生じる。組の中央の発光サイリスタと端部の発光サイリスタを異なる給電線２１６ａ、２１６ｂで給電することで、光量ばらつきを低減する。
【選択図】図９

Description

本発明は、発光装置、プリントヘッド及び画像形成装置に関する。

電子写真方式を採用したプリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に静電潜像を形成し、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着させる。静電潜像を形成するための記録手段として、最近では、発光素子としての発光ダイオード（ＬＥＤ）を主走査方向に複数配置してなる、ＬＥＤプリントヘッドが採用される場合が多い。

下記の特許文献１には、シフト部サイリスタに、接続すべき対応する発光部サイリスタを設けないことで、複数点灯可能で、途中でデータの書き込みを中断し得る構造の自己走査型発光素子アレイチップが開示されている。また、データラッチ部を設けることで、複数ビットのラッチ部書き込み完了後に一括発光することも開示されている。

また、特許文献２には、自己走査型発光素子アレイの各チップ内の光量ばらつきについて、電流−光量特性（Ｉ−Ｌ特性）から同一光量となるように電流を調整することが開示されている。

以下、自己走査型発光素子アレイを、ＳＬＥＤ（Self scanning Light Emitting Device）と称するものとする。

特開２００４−１８１７４１号公報 特開２００１−３１０４９９号公報

ＳＬＥＤでは、光量のばらつきを抑制するために全ての発光サイリスタの電流−光量特性（Ｉ−Ｌ特性）を同一とするのが基本である。ＳＬＥＤを１ビットずつ隣接する複数ビットを発光（点灯）させる場合にはビット間に特異的な光量ばらつきはない。

一方、高速に走査するためには発光素子の発光時間を短くする必要があるが、そうすると発光素子に注入する電流量が少なくなるため、書き込みに必要な光量が得られなくなる。すなわち、高速化と光量の間にトレードオフの関係がある。これを解決するための一つの方法として、複数の発光素子をブロック単位とし、ブロック内の発光素子を一括して発光させる駆動方法がある。

ところが、ブロック内の全ての発光素子（全てのビット）を発光させる場合に、当該ブロック内でＵ字型、つまりブロックの中央部分で光量が相対的に小さく、ブロックの端部部分で光量が相対的に大きくなるような光量ばらつき（光量分布）が生じてしまう場合があることが見出された。

本発明は、複数の発光素子を組（ブロック）単位とし、組（ブロック）毎に一括発光させるように駆動されるＳＬＥＤにおいて、組（ブロック）内の発光（点灯）パターンによらずに発光素子間の光量ばらつきを低減する発光装置、プリントヘッド及び画像形成装置を提供することを目的とする。

請求項１記載の発明は、複数の発光素子からなる発光素子列と、前記発光素子列のうち隣接する所定の複数の発光素子を組とし、前記組を単位として前記組を構成する複数の発光素子を一括して点灯制御する制御回路と、前記組を構成する発光素子に発光用の電力を供給する、互いに異なる電源に接続されたＭ個（Ｍは２以上の自然数）の給電線とを備えることを特徴とする発光装置である。

請求項２記載の発明は、前記組を構成する発光素子の数をｎ（ｎは２以上の自然数かつｎ＞Ｍ）とすると、１個の給電線で駆動される発光素子の数が（ｎ／Ｍ）＋１以下であることを特徴とする請求項１記載の発光装置である。

請求項３記載の発明は、前記組を構成する発光素子のうち、中央の発光素子に発光用の電力を供給する第１給電線と、前記組を構成する発光素子のうち、端部の発光素子に発光用の電力を供給する、前記第１給電線と異なる第２給電線とを備えることを特徴とする請求項１記載の発光装置である。

請求項４記載の発明は、前記組を構成する発光素子のうち、中央の発光素子に発光用の電力を供給する第１給電線と、前記組を構成する発光素子のうち、一方の端部の発光素子に発光用の電力を供給する、前記第１給電線と異なる第２給電線と、前駆組を構成する発光素子のうち、他方の端部の発光素子に発光用の電力を供給する、前記第１及び第２給電線と異なる第３給電線とを備えることを特徴とする請求項１記載の発光装置である。

請求項５記載の発明は、互いに異なる前記Ｍ個の給電線のうち、少なくともいずれかはトーナメント配線パターンである請求項１記載の発光装置である。

請求項６記載の発明は、複数の発光素子からなる発光素子列と、前記発光素子列のうち隣接する所定の複数の発光素子を組とし、前記組を単位として前記組を構成する複数の発光素子を一括して点灯制御する制御回路と、前記組を構成する発光素子に発光用の電力を供給する、互いに異なる電源に接続されたＭ個（Ｍは２以上の自然数）の給電線とを備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。

請求項７記載の発明は、像保持体を帯電する帯電手段と、複数の発光素子からなる発光素子列と、前記発光素子列のうち隣接する所定の複数の発光素子を組とし、前記組を単位として前記組を構成する複数の発光素子を一括して点灯制御する制御回路と、前記組を構成する発光素子に発光用の電力を供給する、互いに異なる電源に接続されたＭ個（Ｍは２以上の自然数）の給電線とを備え、前記像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。

請求項１記載の発明によれば、一括して点灯制御される組（ブロック）内の発光素子間の光量ばらつきが低減される。

請求項２記載の発明によれば、無駄なく給電線を配置して一括して点灯制御される組（ブロック）内の発光素子間の光量ばらつきが低減される。

請求項３記載の発明によれば、特に一括して点灯制御される組（ブロック）内の中央の光量が増大し、組全体の光量ばらつきが低減される。

請求項４記載の発明によれば、特に一括して点灯制御される組（ブロック）内の中央の光量が増大し、組全体の光量ばらつきが低減される。

請求項５記載の発明によれば、配線長が平準化され一括して点灯制御される組（ブロック）内の光量ばらつきが低減される。

請求項６記載の発明によれば、露光時の光量ばらつきが低減され、プリント品質が向上する。

請求項７記載の発明によれば、露光時の光量ばらつきが低減され、画像品質が向上する。

実施形態における発光チップの平面図である。 実施形態における発光チップの回路構成図である。 実施形態における発光チップの配置図である。 実施形態における発光素子列の回路図である。 全ビット同時点灯時の電流密度を示す説明図である。 配線パターン説明図である。 全ビット同時点灯時の光量ばらつきを示すグラフ図である。 １ビット点灯時と全ビット同時点灯時の光量ばらつきを示すグラフ図である。 第１実施形態の構成図である。 第１実施形態の回路構成図である。 第１実施形態の光量ばらつきを示すグラフ図である。 第２実施形態の構成図である。 第２実施形態の回路構成図である。 第２実施形態の光量ばらつきを示すグラフ図である。 第３実施形態の構成図である。 第３実施形態の光量ばらつきを示すグラフ図である。 実施形態におけるプリントヘッドの構成図である。 実施形態における画像形成装置の構成図である。 さらに他の実施形態の構成図である。

以下、図面に基づき本発明の実施形態について説明する。

１．ＳＬＥＤの基本構成
図１に、画像形成装置のプリントヘッドに搭載される回路基板６２及び発光部６３の平面図を示す。発光部６３は、回路基板６２上に、発光チップＣ１〜Ｃ６０を主走査方向に二列に対向させて千鳥状に配置される。信号発生回路１００は、回路基板上６２の所定位置に設けられ、発光部６３に対して各種駆動信号を供給する。

図２に、図１における信号発生回路１００と発光部６３との配線構造を示す。信号発生回路１００には、画像処理された画像データ及び各種制御信号が供給される。信号発生回路１００は、画像データ及び各種制御信号に基づいて、画像データの並び替え等を行う。信号発生回路１００は、各発光チップＣ１〜Ｃ６０に対して点灯信号φｌ１〜φｌ３０を出力する点灯信号発生部１１０を備える。また、信号発生回路１００は、画像データに基づいて、各発光チップＣ１〜Ｃ６０において点灯させるべき発光素子を指定し、記憶するための記憶信号φｍ１Ａ〜φｍ６０Ａ、φｍ１Ｂ〜φｍ６０Ｂを出力する記憶信号発生部１２０を備える。さらに、信号発生回路１００は、各種制御信号に基づいて、各発光チップＣ１〜Ｃ６０に対して第１転送信号φ１と第２転送信号φ２を出力する転送信号発生部１３０を備える。

回路基板６２には、各発光チップＣ１〜Ｃ６０のＶｓｕｂ端子に接続され、基準電位Ｖｓｕｂ（例えば０Ｖ）を与える電源ライン１０４が設けられる。また、各発光チップＣ１〜Ｃ６０のＶｇａ端子に接続され、電力供給のための電源電位Ｖｇａ（例えば−３．３Ｖ）を与える電源ライン１０５が設けられる。また、回路基板６２には、信号発生回路１００の転送信号発生部１３０からの第１転送信号φ１と第２転送信号φ２を送信する第１転送信号ライン１０６及び第２転送信号ライン１０７が設けられる。第１転送信号ライン１０６及び第２転送信号ライン１０７は、それぞれ各発光チップＣ１〜Ｃ６０のφ１端子、φ２端子に並列に接続される。また、回路基板６２には、信号発生回路１００の点灯信号発生部１１０からの点灯信号φｌを送信する点灯信号ライン１０９が設けられる。点灯信号φｌは、２個の発光チップを組にして、組毎に１つ設けられる。また、回路基板６２には、信号発生回路１００の記憶信号発生部１２０からの記憶信号φｍを送信する記憶信号ライン１０８が設けられる。要するに、全ての発光チップＣ１〜Ｃ６０には基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給され、第１転送信号φ１及び第２転送信号φ２が共通に送信される。また、組にした発光チップに対して点灯信号φｌが共通に送信され、発光チップ毎に記憶信号φｍが個別に送信される。

図３に、発光チップＣ１の平面図を示す。他の発光チップＣ２〜Ｃ６０も同様の構成である。発光チップＣ１は、複数の発光素子（発光サイリスタ）を組（ブロック）にし、組（ブロック）を単位として点灯／消灯を制御する。図では、８個の発光素子で１つの組を構成する。発光チップＣ１は、ＳＬＥＤ＿Ａ及びＳＬＥＤ＿Ｂで示す２個のＳＬＥＤを備える。ＳＬＥＤ＿Ａ及びＳＬＥＤ＿Ｂは、それぞれ１２８個の発光サイリスタＬ１〜Ｌ１２８を備える。また、発光チップＣ１は、φ１端子、φ２端子、２つのφｍ端子（φｍＡ及びφｍＢ）及びφｌ端子を備える。また、発光チップＣ１は、表面にＶｇａ端子を備え、裏面にＶｓｕｂ端子を備える。これらの端子から、ＳＬＥＤ＿ＡとＳＬＥＤ＿Ｂに基準電位Ｖｓｕｂ、電源電位Ｖｇａ、第１転送信号φ１、第２転送信号φ２、転送信号φｌが共通に送信される。また、ＳＬＥＤ＿Ａには記憶信号φｍＡが送信され、ＳＬＥＤ＿Ｂには記憶信号φｍＢが送信される。

ＳＬＥＤ＿Ａの発光サイリスタＬ１〜Ｌ１２８は、図中左から順に番号が設定される。図中左から＃Iの８個の発光サイリスタＬ１〜Ｌ８、＃IIの８個の発光サイリスタＬ９〜Ｌ１６、・・・・の順に、８個ずつの組（ブロック）に分けられる。＃I、＃II、・・・の組を単位として、それぞれの組に属する８個の発光サイリスタの点灯／消灯が制御される。ここで、例えば＃Iの組の場合、＃Iの発光サイリスタＬ１〜Ｌ８が常に同時に点灯または消灯されるのではなく、発光サイリスタＬ１〜Ｌ８は、それぞれの点灯／消灯が個別に制御される。＃Iの発光サイリスタＬ１〜Ｌ８は一括して制御され、全て点灯の場合もあれば、いずれかのみが点灯する場合もある。

図４に、図３におけるＳＬＥＤ＿Ａにおける＃Iの概略構成を示す。＃IIその他も同様の構成である。発光素子Ｌ１〜Ｌ８（これらを適宜、発光素子Ｌと総称する）は面発光サイリスタで構成され、全発光サイリスタのアノードは基板裏面のＶｓｕｂ端子に接続され、基準電位Ｖｓｕｂに設定される。各発光サイリスタＬのアノードと基板裏面のＶｓｕｂ端子との間には基板内抵抗２１４が存在する。各発光サイリスタＬのカソードにはデータ保持部２１０及び選択部２１２が設けられる。主走査方向に配置された発光サイリスタＬの中から共有のビット選択信号であるφ１、φ２を用いて特定の発光サイリスタを選択し、選択されたデータ保持部２１０に共有のデータ信号であるφｍＡで点灯の有無の情報を記憶させる。＃Iの組（ブロック）に属する発光サイリスタＬの全てに対して情報が記憶された後、共有発光信号であるφＩを駆動すると、点灯有りの情報が保持された発光サイリスタのみが点灯する。また、当該組を点灯させている間に、＃IIに対して点灯有無情報を記憶させる。

２．光量ばらつきの発生
ところで、密度高く集積された複数の発光サイリスタを同時に駆動すると、発光サイリスタＬの組（ブロック）内に電流密度の分布が生じることとなる。その理由は、半導体基板表面を共通電位Ｖｓｕｂとしているが、実際には図４に示すように半導体基板裏面から半導体基板内に微小抵抗２１４分がネットワークとして接続されており、例えば両端が点灯している素子と点灯していない素子とでは、隣接素子からの電流集中の度合いが異なり、各素子のアノード電位に差が生じて発光サイリスタＬに流れる実効的な電流に差が生じるからである。

図５に、同時発光する発光サイリスタＬの組の一例として＃IIの全発光サイリスタＬを点灯させる場合の電位分布及び光量ばらつきの変化を示す。図５（ａ）は＃IIにおける発光サイリスタＬの電流集中の変化であり、図５（ｂ）はアノード電位の分布とこれに伴う光量ばらつきである。上記のように、両端が点灯している素子と点灯していない素子では、隣接素子からの電流集中の度合いが異なり、中央の素子では密度が相対的に高く、端部の素子では密度が相対的に低くなる。したがって、密度が相対的に高い中央では、密度が相対的に低い端部よりも電圧降下分が大きくなり、発光サイリスタに流れる実効的な電流が減少して光量が減少する。このような光量ばらつきは、同時点灯する発光サイリスタの組み合わせによって種々変化し、全ての発光サイリスタＬが点灯する場合に最も光量ばらつきの変動幅が最大となる。そして、このような光量ばらつきは、プリンタの出力画像の面内の濃度ばらつきを生じ、画像品質の低下を引き起こす。

以下、光量ばらつきについて、より詳細に説明する。

既述したように、電流集中の度合い（電流密度の分布）によって光量ばらつきが生じることとなるが、電流集中の度合いは、配線抵抗の影響も同時に受ける。図６に、代表的な配線パターンを示す。図６（ａ）は、メイン配線２１６から各発光サイリスタＬの電極に対して分岐配線２１８を接続する配線パターン（これを通常配線パターンと称する）であり、図６（ｂ）は、メイン配線２１６からサブ配線２１７を分岐させ、サブ配線２１７から所定の複数の電極に対して分岐配線を接続し、サブ配線２１７を所定の複数の電極に配置させる配線パターン（これをトーナメント方式に因んでトーナメント配線パターンと称する）である。トーナメント配線パターンは、メイン配線とこのメイン配線から分岐した複数のサブ配線が存在し、複数のサブ配線の中央においてメイン配線と接続される配線パターンと定義できる。図６（ａ）の場合には電源からの距離に応じて配線抵抗が増大するが、図６（ｂ）の場合には配線長、すなわち配線抵抗が平準化され得る。

図７に、通常配線パターンの場合と、トーナメント配線パターンの場合における、＃IIの全ての素子を点灯させた場合の光量ばらつきを示す。図において、横軸は＃IIの発光サイリスタを左から順に１ビット、２ビット、・・・、８ビットとした場合のビット位置を示し、縦軸はビット位置１における光量を基準値１とした場合の相対的な光量（規格光量）を示す。図中、符号Ａは通常配線パターンの光量ばらつきを示し、符号Ｂはトーナメント配線パターンの光量ばらつきを示す。通常配線パターンの場合、光量ばらつきは配線抵抗分の寄与により右下がりの下に凸の形状となる。つまり、＃IIの発光サイリスタＬのうち中央が両端よりも光量が小さく、かつ、１ビット位置よりも８ビット位置の光量が小さくなる。一方、トーナメント配線パターンの場合、光量ばらつきは左右対称の下に凸の形状となる。つまり、＃IIの発光サイリスタＬのうち中央が両端よりも光量が小さく、かつ、１ビット位置と８ビット位置の光量はほぼ等しい（各発光サイリスタＬのＩ−Ｌ特性は互いに等しいものとする）。

このように、通常配線パターン、トーナメント配線パターンのいずれの場合にも、発光サイリスタＬの組（ブロック）の中央において両端に比べて相対的に光量が低下してしまう。そして、当該組（ブロック）において、いずれかの発光サイリスタＬのみを点灯させる場合（１ビット点灯の場合）には、各発光サイリスタＬのＩ−Ｌ特性が互いに等しいものであれば光量ばらつきはほとんど生じないから、同時点灯する発光サイリスタの組み合わせに応じて光量ばらつき無しから最大の変動幅の光量ばらつきに至るまで種々の光量ばらつきが生じることになる。

図８に、トーナメント配線パターンにおいて１ビット毎に点灯（１個の発光サイリスタのみ点灯）する場合と、全ビットを同時点灯（８個の発光サイリスタを全て点灯）する場合の光量ばらつきを示す。図中、横軸はビット位置を示し、縦軸は１ビットのみを点灯させたときの光量を基準値１とした場合の相対的な光量（規格光量）を示す。図中、符号Ｃは１ビット毎に点灯する場合の光量ばらつきを示し、符号Ｄは全ビット同時点灯した場合の光量ばらつきを示す。１ビット毎に点灯する場合には光量ばらつきはほとんどなく（光量ばらつきの変動幅を０％とする）、全ビットを同時点灯する場合には光量ばらつきの変動幅は７．３％程度生じる。したがって、このような光量のばらつきを低減する必要がある。

そこで、本実施形態では、単一の配線（給電線）から各発光サイリスタＬに電力を供給するのではなく、複数の給電線から各発光サイリスタＬに電力を供給することで光量ばらつきを低減する。

３．光量ばらつきの低減方法
光量ばらつきは、同時駆動される組（ブロック）内の発光サイリスタＬにおいて基板の抵抗ネットワークによる電位分布が生じることに起因しているから、組（ブロック）内の発光サイリスタＬに電力を供給する給電線を単一ではなく、互いに異なる電源に接続される複数の給電線に分割してしまえば電位分布が低減される。ある組（ブロック）内の各発光サイリスタＬに電力を供給する給電線の数は、複数Ｍ個（Ｍ≧２）と任意であるが、発光サイリスタＬの数に応じて適応的に設定し得る。例えば、組（ブロック）内の発光サイリスタＬの数が８個（８ビット）である場合には、給電線の数Ｍ＝２とし、発光サイリスタＬｎｏ数が１６個（１６ビット）である場合には、給電線の数Ｍ＝２あるいは３とする等である。以下、組の発光サイリスタＬが８個であってＭ＝２とする場合を第１実施形態、組の発光サイリスタＬが１６個であってＭ＝２とする場合を第２実施形態、組の発光サイリスタＬが１６個であってＭ＝３とする場合を第３実施形態として、それぞれの実施形態について説明する。

３．１ 第１実施形態
図９に、第１実施形態の構成を示す。ＳＬＥＤの組（ブロック）内に８個の発光サイリスタＬ１〜Ｌ８があり、組の中央の発光サイリスタＬ３、Ｌ４、Ｌ５、Ｌ６に電力を供給する給電線と、端部の発光サイリスタＬ１、Ｌ２、Ｌ７、Ｌ８に電力を供給する給電線とを分けて２本の給電線とする。すなわち、互いに異なる電源に接続された給電線として給電線２１６ａと給電線２１６ｂが存在し、給電線２１６ａはそれぞれサブ配線２１８を介して端部の発光サイリスタＬ１、Ｌ２、Ｌ７、Ｌ８に接続される。また、給電線２１６ｂはそれぞれサブ配線２１８を介して中央の発光サイリスタＬ３、Ｌ４、Ｌ５、Ｌ６に接続される。給電線２１６ａ、２１６ｂは、具体的には図２あるいは図３における転送信号φｌを供給するラインである。

図１０に、第１実施形態の回路構成を示す。第１実施形態のＳＬＥＤは、選択部２１０、保持部２１２、及び発光サイリスタＬからなる発光部を備える。以下、これらの機能部について順次説明する。

選択部２１０は、各発光サイリスタＬ１〜Ｌ８に対応して設けられる転送サイリスタＴ１〜Ｔ８を備える。転送サイリスタＴ１〜Ｔ８は、それぞれアノード端子、カソード端子、ゲート端子を有する。転送サイリスタＴ１に着目すると、転送サイリスタＴ１のアノード端子は、発光チップの基板に接続される（アノードコモン）。アノード端子は、基板に設けられたＶｓｕｂ端子を介して電源ラインに接続される。電源ラインには基準電位Ｖｓｕｂが供給される。転送サイリスタＴ１のゲート端子は、抵抗を介してＶＧＡ端子に接続される。ＶＧＡ端子には電源電位Ｖｇａが供給される。また、転送サイリスタＴ１のゲート端子は、接続ダイオードを介して保持部２１２の対応する記憶サイリスタＭ１のゲート端子に接続される。転送サイリスタＴ１のカソード端子は、抵抗を介してφ１端子に接続される。また、転送サイリスタＴ２に着目すると、転送サイリスタＴ２のアノード端子は、発光チップの基板に接続される（アノードコモン）。転送サイリスタＴ２のゲート端子は、抵抗を介してＶＧＡ端子に接続される。また、転送サイリスタＴ２のゲート端子は、接続ダイオードを介して保持部２１２の対応する記憶サイリスタＭ２のゲート端子に接続される。転送サイリスタＴ２のカソード端子は、抵抗を介してφ２端子に接続される。以下、同様にして転送サイリスタＴｎ（ｎ＝１〜８）のアノード端子は全てＶｓｕｂ端子に接続され、ゲート端子はＶＧＡ端子に接続されるとともにそれぞれ対応する記憶サイリスタＭｎ（ｎ＝１〜８）のゲート端子に接続され、奇数番目（ｎ＝１，３，５、・・・）のカソード端子はφ１端子に接続され、偶数番目（ｎ＝２，４，６，・・・）のカソード端子はφ２端子に接続される。

保持部２１２は、各発光サイリスタＬ１〜Ｌ８に対応して設けられる記憶サイリスタＭ１〜Ｍ８を備える。記憶サイリスタＭｎ（ｎ＝１〜８）は、アノード端子、ゲート端子及びカソード端子を有する。記憶サイリスタＭｎ（ｎ＝１〜８）のアノード端子はＶｓｕｂ端子に接続され、ゲート端子は接続ダイオードを介して対応する転送サイリスタＴｎのゲート端子に接続されるとともに、対応する発光サイリスタＬｎのゲート端子に接続される。カソード端子はφｍ１端子に接続される。

発光部は、発光サイリスタＬ１〜Ｌ８を備える。発光サイリスタＬｎ（ｎ＝１〜８）のアノード端子はＶｓｕｂに接続され、ゲート端子は対応する記憶サイリスタＭｎのゲート端子に接続され、カソード端子はφｌ１端子あるいはφｌ２端子に接続される。すなわち、組（ブロック）の中央の発光サイリスタＬ３、Ｌ４、Ｌ５、Ｌ６のカソード端子はφｌ２端子に接続される。一方、組（ブロック）の端部の発光サイリスタＬ１、Ｌ２、Ｌ７、Ｌ８のカソード端子はφｌ１端子に接続される。

このような構成で、半導体基板をＧＮＤに接続し、ＶＧＡ端子に一定の電圧、例えば−３Ｖを印加する。選択部２１０の転送サイリスタＴｎをφ１、あるいはφ２で順次Ｌｏｗ電圧（すなわち−３Ｖ）に下げることで、特定のビットが選択される。次に、φｍ１をＬｏｗ電圧に下げることで、選択されているビットのみ、保持部２１２の記憶サイリスタＭｎがオンする。そして、点灯させる場合にはφｍ１をＬｏｗ電圧とすることで、点灯情報を保持部２１２に記憶させる。この状態でφｌ１及びφｌ２をＬｏｗ電圧に下げると、保持部２１２をＬｏｗに設定したビットに対応した発光部の発光サイリスタＬｎがオンして電流が流れる。

図１１に、第１実施形態の配線パターンで８ビット同時点灯した場合の光量ばらつきを示す。図１１において、横軸は組（ブロック）のビット位置、縦軸は発光強度（規格化）を示す。図中、符号Ａは図６（ａ）に示す通常配線の場合の光量ばらつきであり、図７に符号Ａで示す光量ばらつきと同じである（発光強度の尺度が図７と図１１では異なる点に留意されたい）。また、図１１において、符号Ｃは第１実施形態の光量ばらつきである。第１実施形態では、端部の発光サイリスタＬ１，Ｌ２、つまりビット位置では１ビット目、２ビット目においてφｌ１端子から（給電線２１６ａを介して）電力供給を受けており、一方、中央の発光サイリスタＬ３、Ｌ４、Ｌ５、Ｌ６、つまりビット位置では３ビット目、４ビット目、５ビット目、６ビット目において端子φｌ１と異なる端子φｌ２から（給電線２１６ｂを介して）電力供給を受けており、３ビット目に着目すると、１ビット目及び２ビット目とは異なる電力ラインから電力供給を受けることから、１ビット目及び２ビット目の抵抗ネットワークの影響を受けず、発光量は１ビット目と同程度となる。図では、３ビット目の発光量が増大していることを矢印で示している。また、６ビット目も隣接する７ビット目が異なる電力ラインから電力供給を受けることの影響を受けて発光量が増大する。図では、６ビット目の発光量も増大していることを矢印で示している。

このように、第１実施形態では、組の中央と端部とで異なる給電線を用いて発光サイリスタＬに電力を供給し、特に中央の発光サイリスタＬの発光量を増大させて光量ばらつきが低減する。

３．２ 第２実施形態
図１２に、第２実施形態の構成を示す。組（ブロック）内の発光サイリスタＬが１６個（１６ビット）の場合である。発光サイリスタＬ１〜Ｌ１６が存在し、端部の発光サイリスタＬ１〜Ｌ４、Ｌ１３〜Ｌ１６には給電線２１６ａから電力が供給される。また、中央の発光サイリスタＬ５〜Ｌ１２には給電線２１６ｂから電力が供給される。第１実施形態では、図９に示すように、２本の給電線２１６ａ、２１６ｂはともに通常の配線パターンであるが、第２実施形態では互いに異なる電源に接続される給電線２１６ａ、２１６ｂはトーナメント配線パターンである。トーナメント配線パターンでは、既述したように各発光サイリスタＬまでの配線長が通常配線パターンに比べて平準化される。したがって、２本の給電線２１６ａ、２１６ｂで発光サイリスタＬに電力を供給するとともに、給電線２１６ａ、２１６ｂをトーナメント配線とすることで、発光サイリスタＬの光量ばらつきが低減する。

図１３に、第２実施形態の回路構成を示す。第２実施形態のＳＬＥＤも、第１実施形態のＳＬＥＤと同様に、選択部２１０、保持部２１２、及び発光サイリスタＬからなる発光部を備える。

選択部２１０は、各発光サイリスタＬ１〜Ｌ１６に対応して設けられる転送サイリスタＴ１〜Ｔ１６を備える。転送サイリスタＴ１〜Ｔ１６は、それぞれアノード端子、カソード端子、ゲート端子を有する。転送サイリスタＴ１に着目すると、転送サイリスタＴ１のアノード端子は、発光チップの基板に接続される（アノードコモン）。アノード端子は、基板に設けられたＶｓｕｂ端子を介して電源ラインに接続される。電源ラインには基準電位Ｖｓｕｂが供給される。転送サイリスタＴ１のゲート端子は、抵抗を介してＶＧＡ端子に接続される。ＶＧＡ端子には電源電位Ｖｇａが供給される。また、転送サイリスタＴ１のゲート端子は、接続ダイオードを介して保持部２１２の対応する記憶サイリスタＭ１のゲート端子に接続される。転送サイリスタＴ１のカソード端子は、抵抗を介してφ１端子に接続される。また、転送サイリスタＴ２に着目すると、転送サイリスタＴ２のアノード端子は、発光チップの基板に接続される（アノードコモン）。転送サイリスタＴ２のゲート端子は、抵抗を介してＶＧＡ端子に接続される。また、転送サイリスタＴ２のゲート端子は、接続ダイオードを介して保持部２１２の対応する記憶サイリスタＭ２のゲート端子に接続される。転送サイリスタＴ２のカソード端子は、抵抗を介してφ２端子に接続される。以下、同様にして転送サイリスタＴｎ（ｎ＝１〜１６）のアノード端子は全てＶｓｕｂ端子に接続され、ゲート端子はＶＧＡ端子に接続されるとともにそれぞれ対応する記憶サイリスタＭｎ（ｎ＝１〜１６）のゲート端子に接続され、奇数番目（ｎ＝１，３，５、・・・）のカソード端子はφ１端子に接続され、偶数番目（ｎ＝２，４，６，・・・）のカソード端子はφ２端子に接続される。

保持部２１２は、各発光サイリスタＬ１〜Ｌ１６に対応して設けられる記憶サイリスタＭ１〜Ｍ１６を備える。記憶サイリスタＭｎ（ｎ＝１〜１６）は、アノード端子、ゲート端子及びカソード端子を有する。記憶サイリスタＭｎ（ｎ＝１〜１６）のアノード端子はＶｓｕｂ端子に接続され、ゲート端子は接続ダイオードを介して対応する転送サイリスタＴｎのゲート端子に接続されるとともに、対応する発光サイリスタＬｎのゲート端子に接続される。カソード端子はφｍ１端子に接続される。

発光部は、発光サイリスタＬ１〜Ｌ１６を備える。発光サイリスタＬｎ（ｎ＝１〜１６）のアノード端子はＶｓｕｂに接続され、ゲート端子は対応する記憶サイリスタＭｎのゲート端子に接続され、カソード端子はφｌ１端子あるいはφｌ２端子に接続される。すなわち、組（ブロック）の中央の発光サイリスタＬ５〜Ｌ１２のカソード端子はφｌ２端子にトーナメント配線パターンで接続される。一方、組（ブロック）の端部の発光サイリスタＬ１〜Ｌ４、及びＬ１３〜Ｌ１６のカソード端子はφｌ１端子にトーナメント配線パターンで接続される。

このような構成で、半導体基板をＧＮＤに接続し、ＶＧＡ端子に一定の電圧、例えば−３Ｖを印加する。選択部２１０の転送サイリスタＴｎをφ１、あるいはφ２で順次Ｌｏｗ電圧（すなわち−３Ｖ）に下げることで、特定のビットが選択される。次に、φｍ１をＬｏｗ電圧に下げることで、選択されているビットのみ、保持部２１２の記憶サイリスタＭｎがオンする。そして、点灯させる場合にはφｍ１をＬｏｗ電圧とすることで、点灯情報を保持部２１２に記憶させる。この状態でφｌ１及びφｌ２をＬｏｗ電圧に下げると、保持部２１２をＬｏｗに設定したビットに対応した発光部の発光サイリスタＬｎがオンして電流が流れる。

図１４に、第２実施形態の配線パターンで１６ビット同時点灯した場合の、中央の発光サイリスタＬ５〜Ｌ１２部分（５ビット目〜１２ビット目）の光量ばらつきを示す。図１４において、横軸は組（ブロック）のビット位置、縦軸は発光強度（規格化）を示す。図中、符号Ａは、図７に符号Ａで示す光量ばらつきと同じである。また、図１４において、符号Ｄは第２実施形態の光量ばらつきである。第２実施形態では、中央の発光サイリスタＬ５〜Ｌ１２は端部とは別の端子φｌ２から（給電線２１６ｂを介して）電力供給を受けており、しかも給電線２１６ｂはトーナメント配線パターンであることから、光量ばらつきは左右対称のＵ字型形状となるとともに、特に８ビット目、９ビット目といった中央部分のビットにおける光量が増大する。図において、これらのビットの発光量が増大していることを矢印で示している。

３．３ 第３実施形態
図１５に、第３実施形態の構成を示す。組（ブロック）内の発光サイリスタＬが１６個（１６ビット）の場合であって、給電線数Ｍ＝３の場合である。発光サイリスタＬ１〜Ｌ１６が存在し、一方の端部の発光サイリスタＬ１〜Ｌ６には給電線２１６ａから電力が供給される。また、中央の発光サイリスタＬ７〜Ｌ１１には給電線２１６ｂから電力が供給される。さらに、他方の端部の発光サイリスタＬ１２〜Ｌ１６には給電線２１６ｃから電力が供給される。互いに異なる電源に接続される各給電線２１６ａ、２１６ｂ、２１６ｃの配線パターンは通常配線パターンであるが、これらのいずれか、あるいは全てを第２実施形態で示したトーナメント配線パターンとしてもよい。

図１６に、第３実施形態の配線パターンで１６ビット同時点灯した場合の光量ばらつきを示す。図１６において、横軸は組（ブロック）のビット位置、縦軸は発光強度（規格化）を示す。符号Ｅは第３実施形態の光量ばらつきである。１ビット目〜６ビット目は通常の配線パターンであり、抵抗ネットワークの影響で右下がりのＵ字型の光量ばらつきを示す。しかしながら、７ビット目〜１１ビット目は別の給電線２１６ｂから電力供給を受けるため、１ビット目〜６ビット目の抵抗ネットワークの影響を受けず、光量が増大する。同様に、１２ビット目〜１６ビット目は別の給電線２１６ｃから電力供給を受けるため、１２ビット目で光量が増大する。すなわち、１ビット目、７ビット目、１２ビット目において光量が増大する光量ばらつきをなす。したがって、１６ビット全体の光量ばらつきは低減する。

４．プリントヘッドの基本構成
図１７に、本実施形態のＳＬＥＤ、つまり光量ばらつきが補正されたＳＬＥＤを有する回路基板６２を備えるプリントヘッド１４の構成例を示す。プリントヘッド１４は、ハウジング６１、発光部６３を有する回路基板６２、発光部６３から射出された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４を備える。ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面が一致するように設定される。ロッドレンズアレイ６４は、感光体ドラム１２の軸方向である主走査方向に沿って配置される。

５．画像形成装置の基本構成
図１８に、本実施形態のプリントヘッド１４を備える画像形成装置１の構成例を示す。画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、パーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信した画像データに対して予め定められた画像処理を施す画像処理部４０を備える。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備える。画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ静電潜像を形成してトナー像を保持する感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電器１３、帯電器１３により帯電された感光体ドラム１２を露光する、図１７に示すプリントヘッド１４、プリントヘッド１４により得られた静電潜像を現像する現像器１５を備える。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれイエロー、マゼンタ、シアン、黒のトナー像を形成する。

また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録用紙に多重転写するために、記録用紙を搬送する用紙搬送ベルト２１、用紙搬送ベルトを駆動する駆動ロール２２、感光体ドラム１２のトナー像を記録用紙に転写する転写ロール２３、記録用紙にトナー像を定着する定着器２４を備える。

画像形成プロセス部１０は、画像出力制御部３０から供給される各種制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ２や画像読取装置３から受信した画像データは、画像処理部４０により画像処理が施され、画像形成ユニット１１に供給される。例えば、画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて点灯するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒色画像に関する静電潜像が形成される。感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒色のトナー像が形成される。他の画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃについても同様である。

画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。

合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４により熱及び圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。

以上、実施形態について説明したが、上記の実施期待は例示であって、他の態様も可能である。

例えば、図３に示すように、発光チップに２個のＳＬＥＤ（ＳＬＥＤ＿Ａ及びＳＬＥＤ＿Ｂ）が搭載されているが、ＳＬＥＤの搭載数も任意に変更し得る。また、１個のＳＬＥＤに搭載される発光サイリスタＬの数も任意の数とし得る。

また、第１実施形態及び第２実施形態では給電線の本数Ｍを２本、第３実施形態では給電線の本数Ｍを３本としているが、組を構成する発光サイリスタＬの数に応じてＭ＝４、あるいはＭ＝５等としてもよい。一般的に、組を構成する発光サイリスタＬの数をｎ（ｎは２以上の自然数）とすると、ある給電線により同時に駆動される発光サイリスタの数が（ｎ／Ｍ）＋１以下となるように組の中で給電線を分割すればよい。例えば、第１実施形態では、ｎ＝８であり、Ｍ＝２であるから、（ｎ／Ｍ）＋１＝５となり、同時駆動される発光サイリスタの数が５個以下となるように分割すればよく、第１実施形態では給電線２１６ａにより４個の発光サイリスタを駆動し、給電線２１６ｂにより４個の発光サイリスタを駆動しているからこの条件を満たす。また、第２実施形態では、ｎ＝１６、Ｍ＝２であるから、（ｎ／Ｍ）＋１＝９となり、同時駆動される発光サイリスタの数が９個以下となるように分割すればよく、第２実施形態では給電線２１６ａにより８個の発光サイリスタを駆動し、給電線２１６ｂでも８個の発光サイリスタを駆動しているからこの条件を満たす。

さらに、第３実施形態では、ｎ＝１６、Ｍ＝３であるから、（ｎ／Ｍ）＋１＝６．３３となり、同時駆動される発光サイリスタの数が６個以下となるように分割すればよく、第３実施形態では給電線２１６ａにより６個の発光サイリスタを駆動し、給電線２１６ｂ、２１６ｃでそれぞれ５個の発光サイリスタを駆動しているからこの条件を満たす。

さらに、Ｍを固定とするのではなく、スイッチ機構を設けてＭを可変としてもよい。例えば、Ｍ＝１本の配線パターンとＭ＝２本の配線パターンとを基板に形成し、スイッチを介してＭ＝１本の配線パターンとＭ＝２本の配線パターンのいずれかを適宜選択できるように構成してもよい。

図１９に、給電線の本数Ｍを適応的に切り替える場合の構成例を示す。組の発光サイリスタＬ１〜Ｌ８が存在し、給電線２１６ｈには全ての発光サイリスタＬ１〜Ｌ８がスイッチＳＷ１を介して接続される。また、給電線２１６ｉには中央の発光サイリスタＬ３〜Ｌ６がスイッチＳＷ２を介して接続される。また、給電線２１６ｊには端部の発光サイリスタＬ１、Ｌ２、Ｌ７、Ｌ８がスイッチＳＷ３を介して接続される。スイッチＳＷ２とスイッチＳＷ３は互いに連動し、スイッチＳＷ２及びスイッチＳＷ３は同時にＯＮし、また同時にＯＦＦする。単一の給電線で発光サイリスタＬを駆動する場合には、スイッチＳＷ１をＯＮし、スイッチＳＷ２とスイッチＳＷ３をＯＦＦにする。また、２本の互いに異なる給電線で発光サイリスタＬを駆動する場合には、スイッチＳＷ１をＯＦＦし、スイッチＳＷ２とスイッチＳＷ３をＯＮする。スイッチＳＷ１〜ＳＷ３を切り替えることで、単一の給電線で給電する場合と、２本の給電線で給電する場合が適応的に切り替わる。組の発光サイリスタの点灯パターンに応じてスイッチＳＷ１〜ＳＷ３に切替制御信号を供給すれば、点灯パターンに応じて給電線の本数が適応的に切り替わる。

１ 画像形成装置、１０ 画像形成プロセス部、１１ 画像形成ユニット、１２ 感光体ドラム、１４ プリントヘッド、３０ 画像出力制御部、４０ 画像処理部、６２ 回路基板、６３ 発光部、６４ ロッドレンズアレイ、Ｌ１〜Ｌ１６，Ｌ 発光素子（発光サイリスタ）。

Claims (7)

1. 複数の発光素子からなる発光素子列と、
   前記発光素子列のうち隣接する所定の複数の発光素子を組とし、前記組を単位として前記組を構成する複数の発光素子を一括して点灯制御する制御回路と、
   前記組を構成する発光素子に発光用の電力を供給する、互いに異なる電源に接続されたＭ個（Ｍは２以上の自然数）の給電線と、
   を備えることを特徴とする発光装置。
2. 前記組を構成する発光素子の数をｎ（ｎは２以上の自然数かつｎ＞Ｍ）とすると、１個の給電線で駆動される発光素子の数が（ｎ／Ｍ）＋１以下であることを特徴とする請求項１記載の発光装置。
3. 前記組を構成する発光素子のうち、中央の発光素子に発光用の電力を供給する第１給電線と、
   前記組を構成する発光素子のうち、端部の発光素子に発光用の電力を供給する、前記第１給電線と異なる第２給電線と、
   を備えることを特徴とする請求項１記載の発光装置。
4. 前記組を構成する発光素子のうち、中央の発光素子に発光用の電力を供給する第１給電線と、
   前記組を構成する発光素子のうち、一方の端部の発光素子に発光用の電力を供給する、前記第１給電線と異なる第２給電線と、
   前駆組を構成する発光素子のうち、他方の端部の発光素子に発光用の電力を供給する、前記第１及び第２給電線と異なる第３給電線と、
   を備えることを特徴とする請求項１記載の発光装置。
5. 互いに異なる前記Ｍ個の給電線のうち、少なくともいずれかはトーナメント配線パターンである請求項１記載の発光装置。
6. 複数の発光素子からなる発光素子列と、前記発光素子列のうち隣接する所定の複数の発光素子を組とし、前記組を単位として前記組を構成する複数の発光素子を一括して点灯制御する制御回路と、前記組を構成する発光素子に発光用の電力を供給する、互いに異なる電源に接続されたＭ個（Ｍは２以上の自然数）の給電線とを備え、像保持体を露光する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   を備えることを特徴とするプリントヘッド。
7. 像保持体を帯電する帯電手段と、
   複数の発光素子からなる発光素子列と、前記発光素子列のうち隣接する所定の複数の発光素子を組とし、前記組を単位として前記組を構成する複数の発光素子を一括して点灯制御する制御回路と、前記組を構成する発光素子に発光用の電力を供給する、互いに異なる電源に接続されたＭ個（Ｍは２以上の自然数）の給電線とを備え、前記像保持体を露光する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   前記像保持体に形成された静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と、
   を備えることを特徴とする画像形成装置。

Images