JP2011151051A - Ｌｓｉパッケージ及びその製造方法 - Google Patents

Ｌｓｉパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2011151051A
JP2011151051A JP2010008643A JP2010008643A JP2011151051A JP 2011151051 A JP2011151051 A JP 2011151051A JP 2010008643 A JP2010008643 A JP 2010008643A JP 2010008643 A JP2010008643 A JP 2010008643A JP 2011151051 A JP2011151051 A JP 2011151051A
Authority
JP
Japan
Prior art keywords
lsi
shield case
resin
hole
internal space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010008643A
Other languages
English (en)
Inventor
Kumiko Takatsuka
久美子 高塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010008643A priority Critical patent/JP2011151051A/ja
Publication of JP2011151051A publication Critical patent/JP2011151051A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】ＬＳＩの上面への樹脂の充填を防ぎ、下面に形成されたはんだ端子への樹脂の充填を容易にする、シールドケース収容ＬＳＩパッケージを提供する。
【解決手段】ＬＳＩパッケージ１０は、表面に電極パッド１８を有する基板１７と、電極パッド１８に接続される接続端子２０を下面に有するＬＳＩ１４と、ＬＳＩ１４を囲んで基板１７上に搭載され、天板に穴１２を有するシールドケース１１と、シールドケース１１の天板の穴１２の縁部近傍からＬＳＩ１４の側面に沿って延在する隔壁１３とを有する。隔壁１３の下端が、ＬＳＩ１４の下面と上面との間に位置している。
【選択図】図３

Description

本発明は、ＬＳＩパッケージ及びその製造方法に関し、更に詳しくは、ノイズシールドケースを有するＬＳＩパッケージ及びその製造方法に関する。
ＬＳＩパッケージを搭載した電子機器の使用環境は様々であり、多くの場合厳しい温度環境下にさらされている。電子機器が熱ストレスを受ける際、構造材の熱膨張係数の差に起因し、力学的に最も弱いはんだ接合部に歪が発生し破壊に至る場合がある。また携帯機器においては、落下時の衝撃により、はんだ接続部が剥離するといった破壊が生じることがある。このような破壊は、電子機器の致命的な欠陥となるため、ＬＳＩパッケージでは、補強用のアンダーフィル樹脂をパッケージ下面に充填し、実装信頼性を確保している。
また、電子機器のプリント配線基板上には、相互に隣接して複数の電子部品が搭載されているため、電子部品同士の電気ノイズの影響を抑制する必要がある。このため、ＬＳＩパッケージでは、個別にシールドケースが装着されることがある。特許文献１及び２は、シールドケースを装着したＬＳＩパッケージを記載している。このようなＬＳＩパッケージでは、シールドケースの天板に補強樹脂充填用の穴を設け、電子部品を搭載した後にその穴から補強樹脂の充填を行っている。
特開２００８−２７０５１８号公報 特開平５−２９７８４号公報
シールドケースを装着したＬＳＩパッケージの製造にあたり、シールドケース天板の穴から補強樹脂の充填を行うと、シールドケースの内壁や、電子部品の上面とシールドケース天板との間の隙間に樹脂が濡れ拡がりやすく、且つ、パッケージ下面のはんだ端子への樹脂充填が不十分になることがある。また、パッケージ下面に樹脂を確実に充填させるためには、樹脂充填装置のノズルをはんだ端子に接近させる必要があり、ノズルをシールドケース内に深く挿入することとなる。従って、シールドケースの設計では、樹脂充填装置及びノズルの形状や挿入位置を考慮しなければならない。ここで、確実な充填を重視してシールドケースの外形を大きくすると、ＬＳＩパッケージの占有面積が増大し、電子機器において高密度実装を実現させる上で問題となる。
本発明は、上記に鑑み、シールドケースを装着したＬＳＩパッケージの構造を改良し、補強樹脂の確実な充填を容易にするＬＳＩパッケージ、及び、その製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、表面に電極パッドを有する基板と、前記電極パッドに接続される接続端子を下面に有するＬＳＩと、前記ＬＳＩを囲んで前記基板上に搭載され、天板に穴を有するシールドケースと、前記シールドケースの天板の穴の縁部から前記ＬＳＩの側面に沿って延在する隔壁とを有し、前記隔壁の下端が、前記ＬＳＩの下面と上面との間に位置して成るＬＳＩパッケージを提供する。
本発明は、また、基板上にＬＳＩを搭載するステップと、天板に穴が形成され、該穴に隣接して隔壁が形成されたシールドケースを前記基板上に搭載して前記ＬＳＩを該シールドケース内に収容するステップであって、前記シールドケースは、前記隔壁によって、前記穴を含む天板部分に区画された第１の内部空間と、別の天板部分に区画された第２の内部空間とに区分されており、前記第１の内部空間と前記第２の内部空間とが前記基板に隣接する連通部分で互いに連通しており、前記ＬＳＩが前記第２の内部空間内に収容されるステップと、前記穴から樹脂を前記第１の内部空間に供給すると共に、前記樹脂を前記第１の内部空間から前記連通部分を経由して前記第２の内部空間に供給するステップと、を有するＬＳＩパッケージの製造方法を提供する。
本発明のＬＳＩパッケージ及び本発明方法で製造されるＬＳＩパッケージでは、ＬＳＩの上面に樹脂が供給されることを防止し、且つ、ＬＳＩの下面への樹脂の供給を容易にする。
本発明の第１の実施形態に係るＬＳＩパッケージの斜視図。 図１のＬＳＩパッケージをプリント配線基板上に搭載した状態で示す斜視図。 図２のＬＳＩパッケージのＡ−Ｂ線に沿う断面図。 比較例のＬＳＩパッケージの図３と同様な断面図。 （ａ）〜（ｃ）はそれぞれ、図２のＬＳＩパッケージをプリント配線基板に搭載する、ＬＳＩの製造工程を順次に示す断面図。 本発明の第２の実施形態に係るＬＳＩパッケージの斜視図。
本発明の実施形態を説明する前に、本発明の概要を説明する。本発明のＬＳＩパッケージは、その最小構成において、表面に電極パッドを有する基板と、前記電極パッドに接続される接続端子を下面に有するＬＳＩと、前記ＬＳＩを囲んで前記基板上に搭載され、天板に穴を有するシールドケースと、前記シールドケースの天板の穴の縁部から前記ＬＳＩの側面に沿って延在する隔壁とを有し、前記隔壁の下端が、前記ＬＳＩの下面と上面との間に位置して構成される。
本発明のＬＳＩパッケージの製造方法は、その最小構成において、基板上にＬＳＩを搭載するステップと、天板に穴が形成され、該穴に隣接して隔壁が形成されたシールドケースを前記基板上に搭載して前記ＬＳＩを該シールドケース内に収容するステップであって、前記シールドケースは、前記隔壁によって、前記穴を含む天板部分に区画された第１の内部空間と、別の天板部分に区画された第２の内部空間とに区分されており、前記第１の内部空間と前記第２の内部空間とが前記基板に隣接する連通部分で互いに連通しており、前記ＬＳＩが前記第２の内部空間内に収容されるステップと、前記穴から樹脂を前記第１の内部空間に供給すると共に、前記樹脂を前記第１の内部空間から前記連通部分を経由して前記第２の内部空間に供給するステップとを有する。
本発明のＬＳＩパッケージ、及び、本発明方法で製造されるＬＳＩパッケージでは、隔壁がＬＳＩを収容する第１の内部空間への樹脂の供給を規制するので、ＬＳＩの上面に樹脂が供給されることを防止し、また、樹脂が連通部分を介して第１の内部空間から第２の内部空間に供給されるので、ＬＳＩの下面への樹脂の供給が確保できる。
以下、図面を参照して本発明の実施形態について詳細に説明する。図面では、全図を通して、同様な要素には同様な符号を付して示した。図１は、本発明の第１の実施形態に係るＬＳＩパッケージの全体を示す斜視図である。ＬＳＩパッケージ１０は、その底面を除いて全体がシールドケース１１に囲まれており、シールドケース１１の天板には補強樹脂を供給するための穴１２が形成されている。穴１２は、穴を形成する位置の矩形部分の３つの辺で、シールドケース１１の天板に切れ目を入れ、その切れ目を入れた天板の部分を残りの辺の位置で内側に直角に折り曲げることによって形成される。この折曲げ部分１３は、電子部品の本体の底面よりも少し高い位置にその先端のエッジがある。折曲げ部分１３は、この構成により、補強樹脂の充填時に、シールドケース１１の内部に配置される電子部品の上面とシールドケース１１との間の隙間に補強樹脂が流れ込むのを防止し、また、電子部品の下面のはんだ端子の近傍へ補強樹脂が濡れ拡がることを促す。従って、補強樹脂の充填に際して、補強樹脂充填用のノズルをシールドケース１１の内部に深く挿入する必要がなくなり、シールドケース１１の設計に際して、樹脂充填のためのスペースを反映させる必要がなくなるため、実装面積の縮小が可能となる。
図２は、図１のＬＳＩパッケージ１０をプリント基板上に実装して示す斜視図である。また、図３は、図２におけるＡ−Ｂ線に沿う断面図である。プリント配線基板１７上には、電極パッド１８が形成されており、その電極パッド１８の上にＰＧＡタイプの電子部品１４が搭載されている。シールドケース１１は電子部品１４を覆うように配置される。シールドケース１１は、底面がない直方体形状を有し、プリント配線基板１７上に別に形成されたパッド１９の上に搭載され、はんだ付けされている。シールドケース１１の穴１２は、平面視で電子部品１４の搭載位置から少し外れた位置にあり、折曲げ部分１３が、電子部品の側面に沿うようにシールドケース１１の天板から垂れ下がっている。折曲げ部分１３の先端エッジは、電子部品１４の上面よりも低く、電子部品１４のはんだ端子２０の上部よりも高い位置にある。
図３には、補強樹脂の充填後の状態が示されている。同図に示すように、樹脂充填装置のノズル１６の先端を天板の高さに留めつつ、天板の穴１２から補強樹脂１５を充填する。この補強樹脂１５は、シールドケース１１の内部に濡れ拡がるものの、折曲げ部分１３が電子部品１４の上面とシールドケース１１との間の隙間への樹脂充填を防ぎ、また、はんだ端子２０の近傍への樹脂充填を容易にする。
図４は、本発明の比較例のＬＳＩパッケージを図３と同様に示している。比較例のＬＳＩパッケージでは、穴１２に折曲げ部分がないので、補強樹脂をはんだ端子２０の近傍に届かせるには、ノズル１６の先端をシールドケース１１の内部に深く挿入する必要がある。このため、シールドケース１１内にノズル１６を挿入するスペースが必要になる。また、場合によって、補強樹脂１５が、はんだ端子２０の近傍に十分にいきわたる前に、電子部品１４の上面にまで達することとなる。従って、シールドケース１１の設計に際して、樹脂充填装置のノズル１６の大きさや配置までを考慮した設計が必要である。上記実施形態の構成によると、ノズル１６は、シールドケース１１の内部にまで挿入する必要がなく、比較例に比して、ＬＳＩの占有面積の縮小が可能になる。
次に、図５（ａ）〜（ｃ）を参照して上記第１の実施形態に係るＬＳＩパッケージ１０の製造方法について説明する。まず、プリント配線基板１７の電極パッド１８の上にＢＧＡタイプの電子部品１４を搭載し、次いで、パッド１９にシールドケース１１を搭載する。引き続き、全体に熱処理を施すことにより、電子部品１５及びシールドケース１１を基板１７に固定する（図５（ａ））。更に、穴１２の上部から樹脂充填装置のノズル１６をシールドケース１１に接近させ、ノズル１６から補強樹脂１５をシールドケース１１の内部に供給する（図５（ｂ））。供給された補強樹脂１５は、シールドケース１１の折曲げ部分１３を伝って下に流れ、次いで電子部品１４のはんだ端子２０の方向に濡れ拡がる。また、電子部品１４上面への補強樹脂１５の濡れ拡がりは、シールドケース１１の折曲げ部分１３が浸入口を塞ぐため、抑制される。最後に、熱処理を施すことにより、補強樹脂１５が硬化し、高い接続信頼性が得られる（図５（ｃ））。
上記実施形態では、シールドケース１１の折曲げ部分１３が補強樹脂１５を電子部品１４の下面に誘導する経路となること、及び、電子部品１４の上面とシールドケース１１の天板との隙間への侵入口を塞ぐことによって、電子部品１４下面のはんだ端子２０の位置に補強樹脂１５を確実に充填することが可能になる。さらに、樹脂充填装置のノズル１６を電子部品１４のはんだ端子２０に接近させる必要がなくなる。このため、樹脂充填装置のノズル１６の大きさや挿入位置を穴１２のサイズ及びその下の内部空間の広さに反映させる必要がなくなり、シールドケース１１の外形サイズを小さくすることができる。
図６は、本発明の第２の実施形態に係るＬＳＩパッケージの全体を示す斜視図である。本実施形態のＬＳＩパッケージ１０Ａでは、シールドケース１１の折曲げ部分１３の先端に、一定の間隔で切欠き２１を設け、折曲げ部分１３をくし歯形状にしている。その他の構成は、第１の実施形態と同様である。本実施形態においても、第１の実施形態と同様に、樹脂を充填する際に高い接続信頼性が確保でき、また、ＬＳＩパッケージの占有領域の縮小を可能にする。切欠き２１の長さは、シールドケース１１と電子部品１４とを基板１７上に実装した際に、切欠き２１の上端が基板１７の表面から電子部品１４の上面までの範囲に収まるように設定する。折曲げ部分１３に切欠き２１を形成したことにより、樹脂の充填に際して毛細管現象が起こり、第１の実施形態に比して電子部品１４の下面への補強樹脂１５の濡れ拡がりが容易になる。
上記実施形態では、基板がプリント配線基板である例を示した。しかし、基板は、必ずしもプリント配線基板である必要はなく、種々の基板が使用可能である。また、シールドケースは、電磁遮蔽の機能があれば、その材質は問わない。また、実施形態の製造方法では、示さなかったものの、シールドケース天板に穴を形成する工程は、シールドケースを基板上に搭載する前であっても、搭載した後であってもよい。
以上、本発明を特別に示し且つ例示的な実施形態を参照して説明したが、本発明は、その実施形態及びその変形に限定されるものではない。当業者に明らかなように、本発明は、添付の特許請求の範囲に規定される本発明の精神及び範囲を逸脱することなく、種々の変更が可能である。
１０、１０Ａ：ＬＳＩパッケージ
１１：シールドケース
１２：穴
１３：折曲げ部分
１４：ＬＳＩ
１５：補強樹脂
１６：ノズル
１７：基板（プリント配線基板）
１８：電極パッド
１９：パッド
２０：はんだ端子
２１：切欠き

Claims (7)

  1. 表面に電極パッドを有する基板と、
    前記電極パッドに接続される接続端子を下面に有するＬＳＩと、
    前記ＬＳＩを囲んで前記基板上に搭載され、天板に穴を有するシールドケースと、
    前記シールドケースの天板の穴の縁部近傍から前記ＬＳＩの側面に沿って延在する隔壁とを有し、
    前記隔壁の下端が、前記ＬＳＩの下面と上面との間に位置して成るＬＳＩパッケージ。
  2. 前記穴の下方の基板部分、及び、前記電極パッドを含む基板部分の表面に樹脂が塗布されており、該樹脂の上面は、前記ＬＳＩパッケージの上面よりも低い位置にある、請求項１に記載のＬＳＩパッケージ。
  3. 前記シールドケースは、前記基板上に形成された別のパッド上に固定される、請求項１又は２に記載のＬＳＩパッケージ。
  4. 前記隔壁が、前記シールドケースの天板の一部を折り曲げて形成されている、請求項１〜３の何れか一に記載のＬＳＩパッケージ。
  5. 基板上にＬＳＩを搭載するステップと、
    天板に穴が形成され、該穴に隣接して隔壁が形成されたシールドケースを前記基板上に搭載して前記ＬＳＩを該シールドケース内に収容するステップであって、前記シールドケースは、前記隔壁によって、前記穴を含む天板部分に区画された第１の内部空間と、別の天板部分に区画された第２の内部空間とに区分されており、前記第１の内部空間と前記第２の内部空間とが前記基板に隣接する連通部分で互いに連通しており、前記ＬＳＩが前記第２の内部空間内に収容されるステップと、
    前記穴から樹脂を前記第１の内部空間に供給すると共に、前記樹脂を前記第１の内部空間から前記連通部分を経由して前記第２の内部空間に供給するステップと、を有するＬＳＩパッケージの製造方法。
  6. 前記シールドケースに前記穴を形成するステップであって、前記天板の矩形部分の３辺を切断するステップと、前記矩形部分の残りの１辺に沿って前記天板の部分を折り曲げて前記隔壁を形成するステップとを含むステップを更に有する、請求項５に記載のＬＳＩパッケージの製造方法。
  7. 前記樹脂を供給するステップは、前記樹脂を供給するノズルを、前記シールドケースの外側に位置させた状態で前記樹脂を供給する、請求項５又は６に記載のＬＳＩパッケージの製造方法。
JP2010008643A 2010-01-19 2010-01-19 Ｌｓｉパッケージ及びその製造方法 Pending JP2011151051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010008643A JP2011151051A (ja) 2010-01-19 2010-01-19 Ｌｓｉパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010008643A JP2011151051A (ja) 2010-01-19 2010-01-19 Ｌｓｉパッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011151051A true JP2011151051A (ja) 2011-08-04

Family

ID=44537811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010008643A Pending JP2011151051A (ja) 2010-01-19 2010-01-19 Ｌｓｉパッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011151051A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055235A (ja) * 2011-09-05 2013-03-21 Sumitomo Electric Printed Circuit Inc シールドケース付きプリント配線板及びシールドケース付きプリント配線板の製造方法
JP2014175908A (ja) * 2013-03-11 2014-09-22 Fujitsu General Ltd 車載用カメラ装置及びその製造方法
EP3090810A4 (en) * 2014-03-04 2017-03-08 Huawei Device Co., Ltd. Auxiliary adhesive dispensing device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055235A (ja) * 2011-09-05 2013-03-21 Sumitomo Electric Printed Circuit Inc シールドケース付きプリント配線板及びシールドケース付きプリント配線板の製造方法
CN103068211A (zh) * 2011-09-05 2013-04-24 住友电工印刷电路株式会社 带屏蔽外壳的印刷配线板及其制造方法
JP2014175908A (ja) * 2013-03-11 2014-09-22 Fujitsu General Ltd 車載用カメラ装置及びその製造方法
EP3090810A4 (en) * 2014-03-04 2017-03-08 Huawei Device Co., Ltd. Auxiliary adhesive dispensing device
US9961819B2 (en) 2014-03-04 2018-05-01 Huawei Device (Dongguan) Co., Ltd. Auxiliary adhesive dispensing apparatus

Similar Documents

Publication Publication Date Title
US8633598B1 (en) Underfill contacting stacking balls package fabrication method and structure
US7314378B2 (en) Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus
US9698132B1 (en) Chip package stack up for heat dissipation
US8102669B2 (en) Chip package structure with shielding cover
US11096290B2 (en) Printed circuit board with edge soldering for high-density packages and assemblies
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP4433058B2 (ja) 電子装置及びその製造方法
JP2009283828A (ja) 半導体装置および半導体装置の製造方法
JP2008171879A (ja) プリント基板およびパッケージ実装構造
KR102228461B1 (ko) 반도체 패키지 장치
JPWO2016189609A1 (ja) 立体配線板および立体配線板の製造方法
US20110174526A1 (en) Circuit module
JP2011151051A (ja) Ｌｓｉパッケージ及びその製造方法
JP2007165832A (ja) 電子部品の実装構造、及びその実装方法
JP5466218B2 (ja) 半導体パッケージ
JP2009239240A5 (ja)
JP2009239240A (ja) プリント基板および表面実装デバイスの実装構造体
US20160254241A1 (en) Printed circuit board and soldering method
JP2022542308A (ja) パッケージデバイス及びその製造方法、並びに電子デバイス
US9374897B2 (en) Printed wiring board
JP2008218935A (ja) 半導体集積回路パッケージが装着された回路基板および半導体集積回路パッケージ
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
JP7542183B2 (ja) 電子装置
JP2013219284A (ja) 電子部品実装基板の製造方法
JP2011103368A (ja) 実装基板、電子機器および実装基板の製造方法