JP2011145389A - 電気光学装置、電気光学装置の製造方法、電気光学装置用基板、電子機器 - Google Patents

Abstract

【課題】静電気によるＴＦＴ回路の動作不具合を回避するとともに歩留まりの向上を図ることのできる電気光学装置、電気光学装置の駆動方法、電気光学装置用基板、電子機器を提供する。
【解決手段】本発明の電気泳動表示装置１００は、可撓性を有する素子基板３０と対向基板３１との間に電気泳動素子３２を挟持してなり、表示部５に画素回路、非表示部６に周辺回路が形成され、素子基板３０上に、表示部５に配置された画素回路と、非表示部６に配置された周辺回路と、画素回路の一部を構成するボトムゲート構造の選択トランジスタ上に層間絶縁層を介して形成される第１導電層７７Ａと、周辺回路の一部を構成するボトムゲート構造の第１トランジスタ上に層間絶縁層を介して形成される第２導電層７７Ｂと、を含む回路層３４を備え、第２導電層７７Ｂが接地されている。
【選択図】図３

Description

本発明は、電気光学装置、電気光学装置の製造方法、電気光学装置用基板、電子機器に関するものである。

ガラス基板のような絶縁基板を有する電気光学装置では、静電気等による帯電の問題が顕在化しやすい。特に、ＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）と呼ばれる転写プロセスに用いるフレキシブルパネルの形成においては、デバイス形成工程時や転写工程時にデバイス形成層（回路層）に接する面に発生する静電気によってＴＦＴ特性がシフトし、ＴＦＴ回路の動作に不具合が発生することがある。
具体的には、デバイス形成工程終了後に行われるドライバ回路の動作テストで上記したような静電気の問題が発生すると、後の工程に進めるための良品選別ができなくなってしまう。また、転写工程時にこのような問題が生じると完成後のパネルに不具合が発生することがあり、全体として製品製造の歩留まりが低下してしまうという問題がある。
例えば、特許文献１には、剥離層に導電性を付与して転写工程中に発生する静電気を除電する方法が提案されている。

特開２００６−１３５０５１号公報

しかしながら、上記特許文献１の構成の場合、転写のために剥離層を除去すると除電作用がなくなってしまうため、デバイス形成工程での不具合は解消できるものの、転写工程以降に発生する不具合には対応することができない。また、デバイス形成工程時や転写工程時にデバイス形成層に接する面に発生する静電気は除電処理によって速やかに消失するが、剥離層が高抵抗なため、ＴＦＴ素子のチャネルに蓄積された静電気は容易に抜き出すことができない。これは歩留まりの低下に繋がる。

本発明は、上記従来技術の問題点に鑑み成されたものであって、静電気によるＴＦＴ回路の動作不具合を回避するとともに歩留まりの向上を図ることのできる電気光学装置、電気光学装置の製造方法、電気光学装置用基板、電子機器を提供することを目的の一つとしている。

本発明の電気光学装置は、上記課題を解決するために、可撓性を有する素子基板と対向基板との間に電気光学層を挟持してなり、表示部に画素回路、非表示部に周辺回路が形成された電気光学装置であって、前記素子基板上に、表示部に配置された前記画素回路と、非表示部に配置された前記周辺回路と、前記画素回路の一部を構成するボトムゲート構造の選択トランジスタ上に層間絶縁層を介して形成される第１導電層と、前記周辺回路の一部を構成するボトムゲート構造の第１トランジスタ上に前記層間絶縁層を介して形成される第２導電層と、を含む回路層を備え、前記第２導電層が接地されていることを特徴とする。

このような構成によれば、画素回路の一部を構成する選択トランジスタ上に第１導電層を形成し、周辺回路の一部を構成する第１トランジスタ上に第２導電層を形成することによって、選択トランジスタ及び第１トランジスタの半導体層が第１及び第２導電層と各々のゲート電極とによって挟まれた構成とすることができるので、静電気が半導体層に達するのを防ぐことができる。これによって、各トランジスタの半導体層が帯電してしまうのを防止することができる。また、第２導電層が接地されていることから、転写工程後や装置完成後に発生した静電気を随時除去することができるので、静電気によってトランジスタの特性がシフトするのを抑えることができる。
これにより、画素回路及び周辺回路に対する静電気の影響をなくして回路動作に不具合が発生するのを回避することができる。

また、前記素子基板上に前記回路層が直接形成されていることが好ましい。
このような構成によれば、素子基板上に回路層が直接形成されていることから、電気光学装置の薄型化を図ることができる。

また、前記素子基板と前記回路層との間に接着層が形成されていることが好ましい。
このような構成によれば、素子基板と回路層との間に接着層が形成されていることから、回路層の保護機能が向上する。

また、前記第１導電層及び前記第２導電層が、前記画素電極と同じ材料から形成されていることが好ましい。
このような構成によれば、画素電極と同じ材料で導電層を形成することができるので、製造が容易になるとともに他の材料を別途用意する必要がないためコスト面でも優位である。

また、前記第１導電層及び前記第２導電層が、前記選択トランジスタ及び前記第１トランジスタ上に存在する複数の前記層間絶縁層の間に存在することが好ましい。
このような構成によっても、静電気による選択トランジスタ及び第１トランジスタの特性劣化を効果的に抑えることができる。

本発明の電気光学装置の製造方法は、上記課題を解決するために、第１基板上に、アモルファスシリコンからなる剥離層を形成する工程と、前記剥離層上に前記画素回路と前記周辺回路とを含む回路層を形成する工程と、前記第１基板上に前記回路層を介して第２基板を接合させる工程と、前記第１基板を剥離して前記回路層を素子基板へ転写させる工程と、前記第２基板を剥離して前記素子基板上に電気光学層を介して対向基板を接合させる工程と、を有し、前記回路層を形成する工程では、前記画素回路の一部を構成する選択トランジスタ及び前記周辺回路の一部を構成する第１トランジスタをボトムゲート構造とし、前記選択トランジスタ上に第１導電層を形成し、前記第１選択トランジスタ上の第２導電層を接地させることを特徴とする。

本発明によれば、画素回路の一部を構成する選択トランジスタ上に第１導電層を形成し、周辺回路の一部を構成する第１トランジスタ上に第２導電層を形成することによって、選択トランジスタ及び第１トランジスタの半導体層が第１及び第２導電層と各々のゲート電極とによって挟まれた構成とすることができるので、静電気が半導体層に達するのを防止することができる。これによって、各トランジスタの半導体層が帯電してしまうのを防止することができる。また、第２導電層が接地されていることから、転写工程後や装置完成後に発生した静電気を随時除去することができるので、静電気によってトランジスタの特性がシフトしてしまうのを抑えることができる。
これにより、画素回路及び周辺回路に対する静電気の影響をなくして回路動作に不具合が発生するのを回避することができる。

また、前記第１基板を剥離した後、前記回路層を素子基板上に接着層を介して転写する工程を有することが好ましい。
このような構成によれば、回路層の裏面側を素子基板によって保護することができるので、耐久性が高まる。

また、前記回路層を形成する工程において、前記導電層を前記画素電極と同時にパターン形成することが好ましい。
このような構成によれば、導電層と画素電極とを同一材料を用いて同時に形成することができるので、製造が容易であるとともに別途材料を用意する必要がないのでコストを削減することができる。

また、本発明の電気光学装置用基板は、上記課題を解決するために、対向基板との間に電気光学層を挟持して電気光学装置を構成する電気光学装置用基板であって、可撓性を有する基板本体上に、表示部に配置された画素回路と、非表示部に配置された周辺回路と、前記画素回路の一部を構成するボトムゲート構造の選択トランジスタ上に層間絶縁層を介して形成される第１導電層と、前記周辺回路の一部を構成するボトムゲート構造の第１トランジスタ上に前記層間絶縁層を介して形成される第２導電層と、を含む回路層を備え、前記第２導電層が接地されていることを特徴とする。

このような構成によれば、第１導電層及び第２導電層と、選択トランジスタ及び第１トランジスタの各ゲート電極とによって、選択トランジスタ及び第１トランジスタの各半導体層を挟み込む構成とすることができるので、静電気が半導体層に達するのを防ぐことができる。これにより、各トランジスタの半導体層が帯電してしまうのを防止することができる。また、第２導電層が接地されていることから、発生した静電気を効果的に放出させることが可能となり、静電気によって薄膜トランジスタの特性がシフトしてしまうのを抑えることができる。
これにより、画素回路及び周辺回路に対する静電気の影響をなくして回路動作に不具合が発生するのを回避することができる。

また、前記基板本体と前記回路層との間に接着層が形成されていることが好ましい。
このような構成によれば、回路層の保護機能が向上する。

また、前記基板本体上に前記回路層が直接形成されていることが好ましい。
このような構成によれば、基板の薄型化が図れる。

本発明の電子機器は、本発明の電気光学装置を備えたことを特徴とする。
このような構成によれば、静電気による特性劣化が抑えられた薄膜トランジスタを備える電気光学装置を備えたことから、信頼性の高い電子機器が得られる。

第１実施形態に係る電気泳動表示装置の全体構成を示す図。 画素の回路構成図。 （ａ）は、表示部における電気泳動表示装置の部分断面図、（ｂ）は、マイクロカプセルの模式断面図。 （ａ）は、１つの画素における素子基板の平面図であり、（ｂ）は、素子基板全体を示す平面図。 図４（ａ）のＡ−Ａ’線に沿う位置における画素回路の一部を示す断面図と、周辺回路の一部を示す断面図。 電気泳動素子の動作説明図。 第１実施形態の製造方法における製造工程のフローチャート。 第１実施形態の製造方法における電気泳動表示装置の部分断面図。 第１実施形態の製造方法における電気泳動表示装置の部分断面図。 第１実施形態の製造方法における電気泳動表示装置の部分断面図。 第２実施形態の電気泳動表示装置の部分断面図。 第１及び第２導電層の変形例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。

以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。

［第１実施形態］
図１は、本発明の電気光学装置の一実施形態である電気泳動表示装置の概略構成を示す回路図である。
電気泳動表示装置（電気光学装置）１００は、図１に示すように、複数の画素４０が配列された表示部５を有している。表示部５の周辺には、走査線駆動回路６１（周辺回路）及びデータ線駆動回路６２（周辺回路）が配置されている。走査線駆動回路６１及びデータ線駆動回路６２は、それぞれ不図示のコントローラと接続されている。

表示部５には走査線駆動回路６１から延びるｍ本の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これら交差位置に対応して画素４０が設けられている。

走査線駆動回路６１は、行方向に延びるｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、不図示のコントローラの制御のもと、１行目からｍ行目までの走査線を順次選択し、画素４０に設けられた選択トランジスタＴＲｓ（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して画素４０に供給する。

データ線駆動回路６２は、列方向に延びるｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラ３の制御のもと、画素４０の各々に対応する１ビットの画像データを規定する画像信号を画素４０に供給する。
なお、本実施形態では、画像データ（画素データ）「０」（白）を規定する場合にはローレベル（Ｌ）の画像信号を画素４０に供給し、画像データ（画素データ）「１」（黒）を規定する場合はハイレベル（Ｈ）の画像信号を画素４０に供給する。また、中間階調の画素データを規定する場合にはＬからＨの中間のレベルの画像信号を画素４０に供給する。

図２は、画素４０の回路構成図である。
表示部５の各画素４０には、選択トランジスタＴＲｓ、画素電極３５、電気泳動素子３２（電気光学層）、共通電極３７及び保持容量Ｃ１が設けられている。
保持容量Ｃ１の一方の電極は選択トランジスタＴＲｓのドレインに接続され、他方の電極は容量線６９に接続されている。保持容量Ｃ１は、選択トランジスタＴＲｓを介して書き込まれた画像信号を所定期間保持する。
この画素回路においては、走査線６６が選択されると選択トランジスタＴＲｓがオン状態となり、データ線６８から選択トランジスタＴＲｓを介して画素電極３５に画像信号が入力されるとともに、保持容量Ｃ１が充電される。走査線６６が非選択となると選択トランジスタＴＲｓはオフ状態となるが、その後も保持容量Ｃ１に蓄えられたエネルギーで電気泳動素子３２の荷電粒子を移動させる。

図３（ａ）は、表示部５における電気泳動表示装置１００の部分断面図である。
電気泳動表示装置１００は、素子基板３０（電気光学装置用基板）と対向基板３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。表示部５において、素子基板３０の電気泳動素子３２側には、複数の画素電極３５と第１導電層７７Ａとが互いに一体となって各画素４０に対応して配列形成されている。電気泳動素子３２は、接着剤層３３を介して画素電極３５及び第１導電層７７Ａと接着されている。画素電極３５及び第１導電層７７Ａは、Ｃｕ箔上にニッケルめっきと金めっきとをこの順で積層したものや、Ａｌ、ＩＴＯ（インジウム錫酸化物）などにより形成された電極である。また、非表示部６には、上記した走査線駆動回路６１及びデータ線駆動回路６２にそれぞれ対応する第２導電層７７Ｂが形成されている。この第２導電層７７Ｂは、先に述べた画素電極３５及び第１導電層７７Ａと同一工程にて同一材料を用いて形成されたものである。

素子基板３０は、プラスチックなどからなる可撓性基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。素子基板３０上には、接着層３６及び下地層１０３を介して回路層３４が形成されている。この回路層３４には、省略しているが、図１及び図２に示した走査線６６、データ線６８、選択トランジスタＴＲｓ及び第１トランジスタＴＲ１などが形成されており、回路層３４の最表面には複数の画素電極３５（第１導電層７７）が形成されている。

一方、対向基板３１は、プラスチックなどからなる可撓性基板であり、画像表示側に配置されるため透明基板とされる。対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極（対向電極）３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。共通電極３７は、ＭｇＡｇ、ＩＴＯ、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。

なお、電気泳動素子３２は、予め対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の剥離シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、剥離シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。

対向基板３１の外面側には表面保護基板３９が貼り合わされている。表面保護基板３９の構成材料としては、光透過性が高く、平坦度が優れ、キズつきにくい材料、例えばアクリル樹脂などが挙げられる。アクリル樹脂の他には、例えばガラスなどが適している。具体的には、無機ガラスや、クリスタルガラス、サファイヤガラスや、アクリルガラスなどを用いることができる。表面保護基板３９は素子基板３０及び対向基板３１と共に電気泳動素子３２を覆う構成になっている。

そして、さらに電気泳動素子３２の周囲は封止部３８によって封止されている。この封止部３８は、電気泳動表示装置１００の素子基板３０の周縁部上に配置され、電気泳動素子３２の周方向を囲うように描画形成されている。封止部３８は、対向基板３１および表面保護基板３９にかけてこれらの側壁を覆うように設けられていることから、電気泳動素子３２に対する防湿性が確保されたものとなっている。
封止部３８の材料としては、エポキシ樹脂よりも弾性率（熱応力）の小さい材料が好ましく、例えば、ＡＢＳ、ポリプロピレン（ＰＰ）、ポリアセタール（ＰＯＭ）、ポリカーボネイド（ＰＣ）、ポリアミド（ＰＡ）６ナイロン、ポリエステルテレフタレート（ＰＥＴ）、ポリプチレンテレフタレート（ＰＢＴ）、変性ポリフェニレンエーテル（ＭＰＰＥ）、変性ポリフェニレンオキサイド（ＰＰＯ）、ポリサルホン（ＰＳＦ）、ポリエーテルサルホン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリアリレート（液晶ポリマー）、ポリイミド（ＰＩ）等が挙げられる。

図３（ｂ）は、マイクロカプセル２０の模式断面図である。
マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３（ａ）に示すように共通電極３７と画素電極３５とで挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。

マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。

白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。

ここで、図４（ａ）は、１つの画素４０における素子基板３０の平面図であり、図４（ｂ）は、素子基板３０全体を示す平面図である。図５は、図４（ａ）のＡ−Ａ’線に沿う位置における画素回路の一部を示す断面図と、周辺回路の一部を示す断面図である。
図４（ａ）に示すように、選択トランジスタＴＲｓは、平面視略矩形状の半導体層４１ａと、データ線６８から延出されたソース電極４１ｃと、半導体層４１ａと画素電極３５とを接続するドレイン電極４１ｄと、走査線６６から延出されたゲート電極４１ｅとを有する。画素電極３５と容量線６９とが重なる領域には保持容量Ｃ１が形成されている。

また、本実施形態においては、図４（ａ）に示すように、表示部５の各画素４０内に、画素電極３５と一体とされた第１導電層７７Ａが形成されている。この第１導電層７７Ａは、画素電極３５と同一材料を用いて、選択トランジスタＴＲｓ上に該選択トランジスタＴＲｓの形成領域を覆うようにして形成されている。よって、実質的には画素電極３５を選択トランジスタＴＲｓ上まで延長させた構成となっている。

また、図４（ｂ）に示すように、非表示部６に配置された走査線駆動回路６１及びデータ線駆動回路６２の形成領域と重なるそれぞれの領域には、第２導電層７７Ｂが形成されている。これら第２導電層７７Ｂ，７７Ｂは、第１導電層７７Ａと同様に画素電極３５と同一の材料で形成されたものである。

図５に示す断面構造を見ると、素子基板３０上には接着層３６および下地層１０３が基板面からこの順で形成されている。下地層１０３の表面には、表示部５側及び非表示部６側のそれぞれに、ＡｌやＡｌ合金からなるゲート電極４１ｅ，４１ｅが形成されている。そして、ゲート電極４１ｅ，４１ｅを覆ってシリコン酸化物やシリコン窒化物からなるゲート絶縁膜４１ｂ，４１ｂが形成されている。ゲート絶縁膜４１ｂ，４１ｂを介してゲート電極４１ｅ，４１ｅと対向する領域にアモルファスシリコンやポリシリコンからなる半導体層４１ａ，４１ａが形成されている。半導体層４１ａ，４１ａに一部乗り上げるようにして、ＡｌやＡｌ合金からなるソース電極４１ｃ，４１ｃとドレイン電極４１ｄ，４１ｄとが形成され、このようにして表示部５側に複数の選択トランジスタＴＲｓおよび非表示部６側に複数の第１トランジスタＴＲ１がそれぞれ形成されている。

また、非表示部６側のゲート絶縁膜４１ｂ上には第１トランジスタＴＲ１のソース電極４１ｃやドレイン電極４１ｄと同時にパターン形成された接地電極７８が形成されている。この接地電極７８は、第１トランジスタＴＲ１毎に設けるのではなく、走査線駆動回路６１及びデータ線駆動回路６２に対応するそれぞれの第２導電層７８Ｂ毎に１つずつ設けておけばよい。

そして、接地電極７８、第１トランジスタＴＲ１のソース電極４１ｃ、ドレイン電極４１ｄ及び半導体層４１ａや、選択トランジスタＴＲｓのソース電極４１ｃ（データ線６８）、ドレイン電極４１ｄ及び半導体層４１ａやゲート絶縁膜４１ｂを覆って、シリコン酸化物やシリコン窒化物からなる第１層間絶縁層３４ａ及び第２層間絶縁層３４ｂが基板側からこの順に積層して形成されている。そして、この第２層間絶縁層３４ｂ上に、画素電極３５、第１導電層７７Ａ及び第２導電層７７Ｂがそれぞれ形成されている。

画素電極３５は画素４０の開口領域の略全体に形成され、第１導電層７７Ａは選択トランジスタＴＲｓの形成領域と同じかこれよりも大きい領域で形成されている。第２導電層７７Ｂは、上述したように走査線駆動回路６１あるいはデータ線駆動回路６２の形成領域と同じかこれよりも大きい領域で形成されており、各駆動回路を構成する多数の第１トランジスタＴＲ１の全てに対応してこれらを覆う大きさで形成されている。

各画素４０内に形成された画素電極３５及び第１導電層７７Ａは、第１層間絶縁層３４ａ及び第２層間絶縁層３４ｂを貫通しドレイン電極４１ｄに達するコンタクトホールＨ１を介してドレイン電極４１ｄと接続されている。一方、第２導電層７７Ｂは、第１層間絶縁層３４ａ及び第２層間絶縁層３４ｂを貫通して接地電極７８に達するコンタクトホールＨ２を介して接地電極７８と接続されている。

図６は、電気泳動素子の動作説明図である。図６（ａ）は、画素４０を白表示する場合、図６（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
図６（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
図６（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。

なお、図６は、黒粒子が正に、白粒子が負に帯電している場合の動作説明図であるが、必要に応じて、黒粒子を負に、白粒子を正に帯電させてもよい。この場合、上記と同様に電位を供給すると、白表示と黒表示とを反転した表示が得られる。

本実施形態の電気泳動表示装置１００は、画素４０毎に画素回路の一部を構成する選択トランジスタＴＲｓ上を覆う第１導電層７７Ａが設けられており、この第１導電層７７Ａは画素電極３５と一体形成されている。また、非表示部６に配置された走査線駆動回路６１の一部を構成する複数の第１トランジスタＴＲ１上にはこれらを一括して覆う第２導電層７７Ｂが形成され、データ線駆動回路６２の一部を構成する複数の第１トランジスタＴＲ１上にもこれらを一括して覆う第２導電層７７Ｂが形成されている。

このように、各トランジスタＴＲｓ,ＴＲ１のチャネル部分（半導体層４１ａ）がそれぞれゲート電極４１ｅと第１導電層７７Ａあるいは第２導電層７７Ｂとによって挟まれた構成とされていることにより、静電気が遮蔽され、静電気が半導体層４１ａに達するのを防ぐことができる。よって、電気泳動表示装置１００の利用時にトランジスタの半導体層４１ａに静電気が蓄積するのを回避することができる。これにより、トランジスタの特性がシフトしてしまうのを防止でき、ＴＦＴ回路が静電気の影響を受けずに安定して動作をすることができる。

また、電気泳動表示装置１００内の静電気は、非表示部６側の第２導電層７７Ｂ及び接地電極７８を介して随時放出することができる。このため、電気泳動表示装置１００内の静電気を容易に除去することが可能となり、トランジスタに影響を与える前に効果的に静電気を除去することができる。
これにより、画素回路及び周辺回路（走査線駆動回路６１及びデータ線駆動回路６２）に対する静電気の影響をなくして回路動作に不具合が発生するのを回避することができる。よって、信頼性の高い電気泳動表示装置１００が得られる。

［電気泳動表示装置の製造方法］
次に、本発明に係る電気泳動表示装置１００の製造方法について説明する。図７は製造工程のフローチャートである。図８〜図１０は、製造工程断面図の模式図である。本実施形態の製造工程としては以下の各工程を備える。

本実施形態の電気泳動表示装置１００の製造方法は、図７に示すように、第１剥離層形成工程Ｓ１、被転写層形成工程Ｓ２、転写基板接合工程Ｓ３、転写元基板剥離工程Ｓ４、素子基板への接着工程Ｓ５、転写基板分離工程Ｓ６及び対向基板の接着工程Ｓ７を有する。

まず、図８（ａ）に示すように、転写元基板１０１（第１基板）上に、所定のエネルギー付与によって剥離する第１剥離層１０２を形成する（Ｓ１）。
転写元基板１０１としては、薄膜トランジスタを製造するための高温プロセスに十分耐えられる基板、例えば、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が利用可能である。転写元基板１０１には、石英ガラスの他、ソーダガラス等の耐熱性ガラス等を使用可能である。転写元基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると、転写元基板の透過率が低い場合に照射光の減衰を招く。ただし、転写元基板１０１の照射光の透過率が高い場合には、上記上限値を越えてその厚みを厚くすることができる。

第１剥離層１０２は、所定のエネルギー付与によって剥離するものであって、層内や界面において層内剥離または界面剥離を生ずる特性を備える。第１剥離層１０２に一定の強度の光を照射することにより、アブレーション等が生じて剥離が起きることとなる。このような特性を備える第１剥離層１０２に適する組成として、本実施形態ではアモルファスシリコン（ａ−Ｓｉ）を使用する。第１剥離層１０２は、塗布法やスピンコートなどにより均一な膜厚で形成される。

次に、転写元基板１０１上に第１剥離層１０２を介して下地層１０３を形成する。
この下地層１０３は、被転写層１１０の最下層となる層であり、例えば、製造時又は使用時において被転写層１１０を物理的又は化学的に保護する保護層として機能する。下地層１０３の材料としては、例えばポリイミドが挙げられる。

次に、図８（ｂ）に示すように、転写元基板１０１上に複数の薄膜トランジスタを形成する。ここでは、表示領域５Ａに複数の選択トランジスタＴＲｓを形成し、非表示領域６Ａに複数の第１トランジスタＴＲ１を形成するとともに接地電極７８を同時にパターン形成する。表示領域５Ａに形成された選択トランジスタＴＲｓは画素回路の一部を構成し、非表示領域６Ａに形成された第１トランジスタＴＲ１は走査線駆動回路６１及びデータ線駆動回路６２の一部をそれぞれ構成する。選択トランジスタＴＲｓ及び第１トランジスタＴＲ１は、ソース、ドレイン、チャネルからなる半導体層、ゲート絶縁膜、ゲート電極、層間絶縁層、ドレイン電極、ソース電極を備えて形成されている。これら選択トランジスタＴＲｓ及び第１トランジスタＴＲ１は、通常の薄膜トランジスタ製造技術を適用して製造される。

次に、図８（ｃ）に示すように、選択トランジスタＴＲｓ及び第１トランジスタＴＲ１上に第１層間絶縁層３４ａ及び第２層間絶縁層３４ｂを順番に積層して形成した後、第２層間絶縁層３４ｂ上に画素電極３５、第１導電層７７Ａ及び第２導電層７７Ｂをそれぞれ同時にパターン形成する。また、これと同時に、画素電極３５及び第１導電層７７ＡはコンタクトホールＨ１を介して選択トランジスタＴＲｓのソース電極４１ｃと接続され、第２導電層７７ＢはコンタクトホールＨ２を介して接地電極７８と接続される。このようにして回路層３４を構成し、被転写層１１０を完成させる（Ｓ２）。

次に、図８（ｄ）に示すように、転写元基板１０１上に被転写層１１０（回路層３４）及び接着層１１２を介して転写基板１０６を接合する（Ｓ３）。
まず、転写基板１０６を用意する。転写基板１０６は、最終基板として製品に搭載されるものではないため、転写元基板１０１と同様の材料を利用可能である。そして、この転写基板１０６と被転写層１１０とが接着層１１２を介して接合される。接着層１１２は、被転写層１１０上にスピンコートなどによって接着剤を塗布することにより形成される。接着層１１２に利用される接着剤としては、例えば、紫外線の照射によって接着力が弱まる接着剤や溶剤によって溶解する接着剤などが適宜選択される。

次に、図９（ｅ）に示すように、転写元基板１０１側から、第１剥離層１０２に例えばエキシマレーザーなどのレーザー光Ｌを照射してエネルギーを付与し、第１剥離層１０２に界面剥離あるいは層内剥離を生じさせることにより転写元基板１０１を被転写層１１０から剥離させる（Ｓ４）。レーザー光の照射は、その強度が剥離層全体で均一となるように照射するのが好ましい。

次に、図９（ｆ）に示すように、剥離された転写元基板１０１に代えて素子基板３０が接着層３６を介して接合される（Ｓ５）。
素子基板３０は最終製品に搭載されるものであり、転写元基板１０１に比べ、耐熱性や耐蝕性が比較的劣るものであっても利用可能である。また、この素子基板３０は、剛性が低く、可撓性、弾性を有するものであって、このような材料として、各種合成樹脂が挙げられる。合成樹脂としては、熱可塑性樹脂、熱効果性樹脂のいずれでもよく、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体等、その他のものが適用可能である。

接着層３６としては、例えば、エポキシ系、アクリレート系等が利用可能である。この接着層３６は、できるだけ薄い方が好ましく、被転写層１１０や素子基板３０との親和性が良いものを選択する。

次に、図９（ｇ）に示すように被転写層１１０から転写基板１０６を分離する（Ｓ６）。具体的には、接着層１１２にレーザー光Ｌを照射してエネルギーを付与し、接着層１１２（図９（ｇ））の接着力を弱めることにより、転写基板１０６と接着層１１２とを被転写層１１０から分離する。

なお、図１０（ｈ）に示すように素子基板３０上の接着層１１２を除去するには、接着剤の性質に応じた溶剤等を用いて除去して画素電極３５、第１導電層７７Ａ及び第２導電層７７Ｂを露出させるようにしてもよい。

図１０（ｉ）に示すように、素子基板３０上に電気泳動素子３２を介して対向基板３１を貼り合わせる（Ｓ７）。まず、対向基板３１の表面に共通電極３７をパターン形成し、この共通電極３７上に予め用意しておいた電気泳動シート３２Ａを不図示の接着剤を介して貼り付ける。電気泳動シート３２Ａは、接着剤層３３までを含めたシートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の剥離シート（不図示）が貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０に対して剥離シートを剥がした電気泳動シート３２Ａを貼り付けることによって表示部５を形成する。

このとき、素子基板３０上の複数の画素電極３５の上方側からこれら画素電極３５に電気泳動シート３２Ａ側を接触させるようにして、素子基板３０上に電気泳動シート３２Ａを貼り合わせる。電気泳動シート３２Ａを貼り付けた後、プレス加工によって各部材同士を加圧接着させる。

次に、図１０（ｊ）に示すように、電気泳動シート３２Ａを素子基板３０上の表示領域５Ａに貼り合わせた後、対向基板３１の外面に表面保護基板３９を貼り合わせる。

その後、電気泳動素子３２の周囲を封止部３８によって封止する。封止部３８は、紫外線硬化樹脂や熱効果樹脂からなり、非表示領域６Ａにおいて電気泳動素子３２を区画する位置に枠状に描画形成される。
このようにして、本実施形態の電気泳動表示装置１００を得る。

本実施形態の製造方法によれば、選択トランジスタＴＲｓ及び第１トランジスタＴＲ１のそれぞれの半導体層４１ａ上にそれぞれ第１導電層７７Ａ及び第２導電層７７Ｂを形成しておくことにより、トランジスタの半導体層４１ａに静電気が帯電するのを防ぐことができる。これにより、トランジスタの特性がシフトしてしまうのを防止することができる。また、発生した静電気を第２導電層７７Ｂ及び接地電極７８を介して随時放出させることができるため、転写工程後に発生した静電気も効果的に放出することができる。このように、製造過程だけでなく装置利用時においても静電気からトランジスタを保護することができ、安定した駆動が続くようになる。

画素回路においては、選択トランジスタＴＲｓ上の近傍に画素電極３５が存在していたため、周辺回路に比べると比較的静電気の影響は受けにくい構成ではあったが、各画素４０に第１導電層７７Ａを設けてこの第１導電層７７Ａとゲート電極４１ｅとで選択トランジスタＴＲｓの半導体層４１ａを確実に挟み込む構成にすることで、静電気によるトランジスタへの悪影響をさらに受けにくくすることが可能となる。

したがって本実施形態では、第１導電層７７Ａ及び第２導電層７７Ｂによって、各トランジスタＴＲｓ、ＴＲ１の半導体層４１ａが帯電するのを防止するとともに発生した静電気を効果的に放出することができるので、歩留まりが向上するとともに、特性劣化が抑えられた薄膜トランジスタを備える電気泳動表示装置１００を提供可能である。

（第２実施形態）
次に、第２実施形態の電気泳動表示装置について述べる。図１１は、第２実施形態の電気泳動表示装置２００の部分断面図である。
本実施形態の電気泳動表示装置２００（電気光学装置）は、例えばポリイミドからなる素子基板５０（電気光学装置用基板）を備えている。素子基板５０上には回路層３４が直接形成されており、接着層などが省かれているため先の実施形態の表示装置に比べて薄型となっている。先の実施形態では、回路層３４の電気泳動素子３２側とは反対側の面に下地層及び接着層を介してプラスチック等からなる基板が貼り合わされていたが、本実施形態では回路層３４の表面に素子基板５０が直接貼り合わされている。素子基板５０の厚みは回路層３４を化学的にも物理的にも十分に保護することのできる厚さで形成されている。また、素子基板５０はポリイミドから形成されているため極めて柔軟に変形容易な可撓性基板となる。ここで、本実施形態では、素子基板５０と対向する対向基板３１としてプラスチック等からなる基板を用いたが、素子基板５０と同じくポリイミドからなる基板を採用しても良い。

このような構成によれば、転写元基板１０１を剥離した後、被転写層１１０上に接着層３６を介してプラスチック等の基板を貼り合わせる必要がないので、製造工程数が削減され製造時間を短縮できるとともにコスト面でも優位である。また、装置全体の薄型化を図ることができる。

本実施形態の電気泳動表示装置２００を得る場合には、転写元基板１０１を被転写層１１０から剥離したままにし、被転写層１１０（回路層３４）を素子基板３０上に接着層３６を介して転写する工程を省略する。

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、先の実施形態では第２導電層７７Ｂが画素電極３５と同じ層に形成された構成となっているが、第２導電層７７Ｂが画素電極３５と異なる層に形成されていてもよい。
例えば、図１２に示すように、第１導電層７７Ａ及び第２導電層７７Ｂが選択トランジスタＴＲｓ及び第１トランジスタＴＲ１上に存在する複数の層間絶縁層の間に配置されていても良い。ここでは、第１層間絶縁層３４ａと第２層間絶縁層３４ｂとの間に第１導電層７７Ａ及び第２導電層７７Ｂが配置されている。このような構成によっても、選択トランジスタＴＲｓのチャネル部分をゲート電極４１ｅと第１導電層７７Ａとで挟み込む構成とすることができるので、選択トランジスタＴＲｓに対する静電気の影響をなくすことができる。つまり、第２導電層７７Ｂが選択トランジスタＴＲｓおよび第１トランジスタＴＲ１上に存在すれば画素電極３５と同層でなくても良い。
なお、この場合、第１導電層７７Ａ及び第２導電層７７Ｂを画素電極３５と同じ材料を用いて形成してもいいが、異なる材料を用いて形成してもよい。

また、上記した第１導電層７７Ａ及び第２導電層７７Ｂは、少なくとも各選択トランジスタＴＲｓ及び第１トランジスタＴＲ１のチャネル部分を覆う大きさを有するものとする。

また、素子基板３０上に、画素電極３５や第１及び第２導電層７７Ａ，７７Ｂを含む回路層３４を形成した状態のものを電気泳動装置用基板として予め用意しておいてもよい。これにより、製造時間を短縮することができて生産効率を向上させることができる。この場合にも、素子基板３０上に接着層３６を介して回路層３４が形成されていてもいいし、素子基板３０上に回路層３４が直接形成されていてもよい。

（電子機器）
次に、上記実施形態の電気光学装置（電気泳動表示装置１００，２００）を、電子機器に適用した場合について説明する。
図１３は、腕時計１０００（電子機器）の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、上記各実施形態の電気光学装置からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられている。時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。

図１４は電子ペーパー１１００（電子機器）の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気光学装置を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。

図１５は、電子ノート１２００（電子機器）の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、本発明に係る電気光学装置が採用されているので、動作信頼性に優れ、表示品質の高い表示部を備えた電子機器となる。

なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気光学装置は好適に用いることができる。また、スマートペーパーやＩＣタグなどにも好適に用いることができる。

５ 表示部、５Ａ 表示領域、６ 非表示部、６Ａ 非表示領域、３０,５０ 素子基板（電気光学装置用基板）、３１ 対向基板、３２ 電気泳動素子、３２Ａ 電気泳動シート、３４ 回路層、３４ａ 第１層間絶縁層、３４ｂ 第２層間絶縁層、３５ 画素電極、３６ 接着層、４０ 画素、４１ｅ ゲート電極、６１ 走査線駆動回路、６２ データ線駆動回路、７７Ａ 第１導電層、７７Ｂ 第２導電層、Ｃ１ 保持容量、Ｓ１ 第１剥離層形成工程、Ｓ２ 被転写層形成工程、Ｓ３ 転写基板接合工程、Ｓ４ 転写元基板剥離工程、Ｓ５ 接着工程、Ｓ６ 転写基板分離工程、Ｓ７ 接着工程、１００,２００ 電気泳動表示装置（電気光学装置）、１０１ 転写元基板、１０２ 第１剥離層、１０３ 下地層、１０６ 転写基板、１１０ 被転写層、１１２ 接着層、ＴＲ１ 第１トランジスタ、ＴＲｓ 選択トランジスタ、１０００ 腕時計（電子機器）、１１００ 電子ペーパー（電子機器）、１２００ 電子ノート（電子機器）

Claims (12)

1. 可撓性を有する素子基板と対向基板との間に電気光学層を挟持してなり、表示部に画素回路、非表示部に周辺回路が形成された電気光学装置であって、
   前記素子基板上に、
   表示部に配置された前記画素回路と、
   非表示部に配置された前記周辺回路と、
   前記画素回路の一部を構成するボトムゲート構造の選択トランジスタ上に層間絶縁層を介して形成される第１導電層と、
   前記周辺回路の一部を構成するボトムゲート構造の第１トランジスタ上に前記層間絶縁層を介して形成される第２導電層と、を含む回路層を備え、
   前記第２導電層が接地されていることを特徴とする電気光学装置。
2. 前記素子基板と前記回路層との間に接着層が形成されていることを特徴とする請求項１記載の電気光学装置。
3. 前記素子基板上に前記回路層が直接形成されていることを特徴とする請求項１記載の電気光学装置。
4. 前記第１導電層及び前記第２導電層が、前記画素電極と同じ材料から形成されていることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
5. 前記第１導電層及び前記第２導電層が、前記選択トランジスタ及び前記第１トランジスタ上に存在する複数の前記層間絶縁層の間に存在することを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
6. 第１基板上に、アモルファスシリコンからなる剥離層を形成する工程と、
   前記剥離層上に前記画素回路と前記周辺回路とを含む回路層を形成する工程と、
   前記第１基板上に前記回路層を介して第２基板を接合させる工程と、
   前記第１基板を剥離して前記回路層を素子基板へ転写させる工程と、
   前記第２基板を剥離して前記素子基板上に電気光学層を介して対向基板を接合させる工程と、を有し、
   前記回路層を形成する工程では、前記画素回路の一部を構成する選択トランジスタ及び前記周辺回路の一部を構成する第１トランジスタをボトムゲート構造とし、前記選択トランジスタ上に第１導電層を形成し、前記第１選択トランジスタ上の第２導電層を接地させることを特徴とする電気光学装置の製造方法。
7. 前記第１基板を剥離した後、前記回路層を素子基板上に接着層を介して転写する工程を有することを特徴とする請求項６記載の電気光学装置の製造方法。
8. 前記回路層を形成する工程において、
   前記導電層を前記画素電極と同時にパターン形成することを特徴とする請求項６又は７記載の電気光学装置の製造方法。
9. 対向基板との間に電気光学層を挟持して電気光学装置を構成する電気光学装置用基板であって、
   可撓性を有する基板本体上に、
   表示部に配置された画素回路と、
   非表示部に配置された周辺回路と、
   前記画素回路の一部を構成するボトムゲート構造の選択トランジスタ上に層間絶縁層を介して形成される第１導電層と、
   前記周辺回路の一部を構成するボトムゲート構造の第１トランジスタ上に前記層間絶縁層を介して形成される第２導電層と、を含む回路層を備え、
   前記第２導電層が接地されていることを特徴とする電気光学装置用基板。
10. 前記基板本体と前記回路層との間に接着層が形成されていることを特徴とする請求項９記載の電気光学装置用基板。
11. 前記基板本体上に前記回路層が直接形成されていることを特徴とする請求項９記載の電気光学装置用基板。
12. 請求項１から５のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images