JP2011130558A - Electrical junction box - Google Patents

Electrical junction box Download PDF

Info

Publication number
JP2011130558A
JP2011130558A JP2009285299A JP2009285299A JP2011130558A JP 2011130558 A JP2011130558 A JP 2011130558A JP 2009285299 A JP2009285299 A JP 2009285299A JP 2009285299 A JP2009285299 A JP 2009285299A JP 2011130558 A JP2011130558 A JP 2011130558A
Authority
JP
Japan
Prior art keywords
circuit board
case
sheet
junction box
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009285299A
Other languages
Japanese (ja)
Other versions
JP5500346B2 (en
Inventor
Taketo Kobayashi
健人 小林
Chikasuke Okumi
慎祐 奥見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2009285299A priority Critical patent/JP5500346B2/en
Publication of JP2011130558A publication Critical patent/JP2011130558A/en
Application granted granted Critical
Publication of JP5500346B2 publication Critical patent/JP5500346B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Connection Or Junction Boxes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To miniaturize an electrical junction box by eliminating a trouble in miniaturization of the electrical junction box. <P>SOLUTION: The electrical junction box 10 includes a circuit board 20 in which an installation recess 20D is created in an opening 20C by arranging an outermost layer sheet 20A with the opening 20C created therein in the outermost layer and stacking another inner layer sheet 20B, a case 30 which houses this circuit board 20, a ceramic capacitor 23 which is mounted in the installation recess 20D, and a heat radiative sheet 24 which is provided between the circuit board 20 and the case 30 and radiates heat from the circuit board 20 to the case 30. The heat radiative sheet 24 is arranged in a position different from the installation recess 20D on the outermost layer sheet 20A. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電気接続箱に関する。   The present invention relates to an electrical junction box.

従来、共通の電源から種々の電装品に電力を分配する機能を有するモジュールとして電気接続箱が用いられており、例えば下記特許文献1に記載の電気接続箱が知られている。この電気接続箱は、回路基板、この回路基板に実装された半導体スイッチング素子などから構成された回路構成体を有し、この回路構成体が放熱シートを介してケースに貼着されている。このような電気接続箱によると、各電装品に許容される電流量を超えた場合に、半導体スイッチング素子によって各電装品への通電が遮断されるようになっている。   Conventionally, an electrical junction box has been used as a module having a function of distributing power from a common power source to various electrical components. For example, an electrical junction box described in Patent Document 1 is known. The electrical junction box has a circuit board composed of a circuit board, a semiconductor switching element mounted on the circuit board, and the like, and the circuit board is attached to the case via a heat dissipation sheet. According to such an electrical junction box, when the amount of current allowed for each electrical component is exceeded, energization to each electrical component is interrupted by the semiconductor switching element.

特開2003−164039号公報JP 2003-164039 A

しかしながら、半導体スイッチング素子とは反対側の実装面にはセラミックコンデンサなどの電子部品が実装される場合がある。この場合、回路基板とケースとの間には、最低限、セラミックコンデンサを配置できるだけのスペースを確保する必要があり、電気接続箱を小型化する上での障害となっている。   However, electronic components such as ceramic capacitors may be mounted on the mounting surface opposite to the semiconductor switching element. In this case, it is necessary to secure at least a space enough to dispose the ceramic capacitor between the circuit board and the case, which is an obstacle to downsizing the electric junction box.

本発明は上記のような事情に基づいて完成されたものであって、電気接続箱を小型化することを目的とする。   The present invention has been completed based on the above circumstances, and an object thereof is to reduce the size of an electric junction box.

本発明の電気接続箱は、開口部が形成された最外層シートを最外層に配置して他のシートを積層することにより開口部に装着凹部が形成されてなる回路基板と、この回路基板を内部に収容するケースと、装着凹部に実装される電子部品と、回路基板とケースとの間に設けられ、回路基板からの熱をケースに放熱する放熱シートとを備え、放熱シートは、最外層シートにおいて装着凹部とは異なる位置に配設されている構成としたところに特徴を有する。   The electrical junction box of the present invention includes a circuit board in which a mounting recess is formed in the opening by placing the outermost layer sheet in which the opening is formed in the outermost layer and laminating other sheets, and the circuit board. A case housed inside, an electronic component mounted in the mounting recess, and a heat dissipating sheet provided between the circuit board and the case and dissipating heat from the circuit board to the case. The seat is characterized in that it is arranged at a position different from the mounting recess.

このような構成によると、電子部品を装着凹部に実装することができるため、少なくとも装着凹部の深さ分だけ最外層シートとケースとを近づけて配置することができる。つまり、最外層シートとケースとの間に確保すべきスペースを電子部品の高さよりも小さくすることができる。これにより、電気接続箱を小型化することができる。   According to such a configuration, since the electronic component can be mounted in the mounting recess, the outermost layer sheet and the case can be disposed close to each other at least by the depth of the mounting recess. That is, the space to be secured between the outermost layer sheet and the case can be made smaller than the height of the electronic component. Thereby, an electrical junction box can be reduced in size.

本発明の実施の態様として、以下の構成が好ましい。
回路基板における装着凹部とは反対側の実装面に、通電により発熱する発熱部品が実装されており、この発熱部品と放熱シートは、シートの積層方向に並んで配置されている構成としてもよい。
The following configuration is preferable as an embodiment of the present invention.
A heat-generating component that generates heat when energized is mounted on the mounting surface of the circuit board opposite to the mounting recess, and the heat-generating component and the heat-dissipating sheet may be arranged side by side in the sheet stacking direction.

このような場合、発熱部品からの熱は、回路基板、放熱シートを通ってケースに放熱される。ここで、前記したように、最外層シートとケースとの間に形成されるスペースが小さくなっているため、これに伴って放熱シートが従来よりも薄型化されている。そして、放熱シートが薄型化されると、その分だけ熱伝導性が高くなり、放熱効果を高めることができる。したがって、電気接続箱の小型化に加えて放熱性の向上という相乗効果を発揮することができる。   In such a case, heat from the heat generating component is radiated to the case through the circuit board and the heat radiating sheet. Here, since the space formed between the outermost layer sheet and the case is small as described above, the heat dissipation sheet is made thinner than the conventional one. And if a thermal radiation sheet is made thin, thermal conductivity will become high by that much and a thermal radiation effect can be heightened. Therefore, in addition to downsizing of the electrical junction box, a synergistic effect of improving heat dissipation can be exhibited.

回路基板における放熱経路上に、印刷抵抗が配設されており、電子部品は印刷抵抗よりもシートの積層方向に大きいセラミックコンデンサである構成としてもよい。   A printed resistor may be disposed on the heat dissipation path in the circuit board, and the electronic component may be a ceramic capacitor that is larger in the sheet stacking direction than the printed resistor.

印刷抵抗は、一般にセラミックコンデンサよりも耐熱性が高いため、放熱経路上に印刷抵抗を配置した場合でも問題となることはない。また、印刷抵抗は、セラミックコンデンサよりもシートの積層方向に小さいため、電気接続箱を小型化する上で問題となることはない。   Since the printing resistance is generally higher in heat resistance than the ceramic capacitor, there is no problem even when the printing resistance is arranged on the heat dissipation path. Further, since the printing resistance is smaller in the sheet stacking direction than the ceramic capacitor, there is no problem in miniaturizing the electric junction box.

本発明によれば、電気接続箱を小型化することができる。   According to the present invention, the electrical junction box can be reduced in size.

実施形態の電気接続箱を鉛直方向上方から見た断面図Sectional view of the electrical junction box of the embodiment as viewed from above in the vertical direction 電気接続箱を水平方向手前側から見た断面図Sectional view of the electrical junction box viewed from the front side in the horizontal direction 展開状態における電気接続箱を鉛直方向上方から見た断面図Sectional view of the electrical junction box in the unfolded state as seen from above in the vertical direction 回路基板の実装面にバスバーを実装し、バスバーの実装面にトランジスタを実装した状態(実装工程)を水平方向手前側から見た断面図Sectional view of the busbar mounted on the circuit board mounting surface and the transistor mounted on the busbar mounting surface (mounting process) as seen from the front side in the horizontal direction 第1ワイヤおよび第2ワイヤを用いてワイヤボンディングした状態(ワイヤボンディング工程)を水平方向手前側から見た断面図Sectional drawing which looked at the state (wire bonding process) wire-bonded using the 1st wire and the 2nd wire from the horizontal front side ワイヤボンディングによる接合部を封止材料で封止した状態(封止工程)を水平方向手前側から見た断面図Sectional view of the state (sealing process) where the bonding part by wire bonding is sealed with a sealing material as seen from the front side in the horizontal direction 回路基板をケースの内部に収容し、コネクタハウジングをケースの側方に配置した状態(ケース取付工程)を水平方向手前側から見た断面図Sectional view when the circuit board is housed inside the case and the connector housing is placed on the side of the case (case attachment process) as seen from the front side in the horizontal direction 第1ワイヤを折り返すことにより、コネクタハウジングをケースの上面に載置した状態(折り返し工程)を水平方向手前側から見た断面図Sectional drawing which looked at the state (folding process) which placed the connector housing on the upper surface of the case by folding back the first wire from the front side in the horizontal direction

<実施形態>
本発明の実施形態を図1ないし図8の図面を参照しながら説明する。本実施形態における電気接続箱10は、図2に示すように、回路基板20、この回路基板20を内部に収容するケース30、このケース30に取り付けられたコネクタ40などを備えて構成されている。電気接続箱10は、ケース30の上面にコネクタ40が搭載された、いわゆる二階建て構造とされており、回路基板20とコネクタ40が第1ワイヤW1によって導通可能に接続されている。
<Embodiment>
An embodiment of the present invention will be described with reference to the drawings of FIGS. As shown in FIG. 2, the electrical connection box 10 in the present embodiment includes a circuit board 20, a case 30 that accommodates the circuit board 20 therein, a connector 40 attached to the case 30, and the like. . The electrical junction box 10 has a so-called two-story structure in which the connector 40 is mounted on the upper surface of the case 30, and the circuit board 20 and the connector 40 are connected to each other by the first wire W <b> 1.

ケース30は、ロアケース31、ケースカバー32などを備えて構成されている。図示はしないものの、ケースカバー32は、ロアケース31に対してねじ止めや接着剤などの固定手段によって固定されている。ケースカバー32の端部には、第1ワイヤW1を通過させる通し孔33が形成されている。さらに、通し孔33の開口縁部には、折り返し状に曲げられた第1ワイヤW1を嵌め込むガイド凹部34が凹設されている。このガイド凹部34に第1ワイヤW1が嵌ると、第1ワイヤW1の横方向(図2における紙面と直交する方向)への振動が規制される。   The case 30 includes a lower case 31, a case cover 32, and the like. Although not shown, the case cover 32 is fixed to the lower case 31 by fixing means such as screws or an adhesive. A through hole 33 through which the first wire W1 passes is formed at the end of the case cover 32. Further, a guide recess 34 into which the first wire W1 bent in a folded shape is fitted is provided at the opening edge of the through hole 33. When the first wire W1 is fitted into the guide recess 34, the vibration of the first wire W1 in the lateral direction (direction perpendicular to the paper surface in FIG. 2) is restricted.

一方、ロアケース31は上面開口の箱形をなしており、ロアケース31の底面に回路基板20が載置されている。ロアケース31の側壁は、回路基板20よりも一回り大きい形状とされている。また、ロアケース31の側壁のうちガイド凹部34と対応する右側壁35は、やや低めに形成されている。この右側壁35の上端は、回路基板20の上面に搭載されたバスバー21の上面よりも低めとされている。これにより、図6に示すように、回路基板20をロアケース31の内部に収容するとともにバスバー21と後述するコネクタ端子42を並べて配置した際に、コネクタ端子42と右側壁35との干渉が回避されるようになっている。   On the other hand, the lower case 31 has a box shape with an upper opening, and the circuit board 20 is placed on the bottom surface of the lower case 31. The side wall of the lower case 31 has a shape that is slightly larger than the circuit board 20. Also, the right side wall 35 corresponding to the guide recess 34 in the side wall of the lower case 31 is formed slightly lower. The upper end of the right side wall 35 is set lower than the upper surface of the bus bar 21 mounted on the upper surface of the circuit board 20. Thereby, as shown in FIG. 6, when the circuit board 20 is accommodated in the lower case 31 and the bus bar 21 and the connector terminal 42 described later are arranged side by side, interference between the connector terminal 42 and the right side wall 35 is avoided. It has become so.

ケース30の側方には、側面ケース36が装着されている。この側面ケース36は、ケース30およびコネクタ40を上下方向から挟む形態とされている。側面ケース36の内面は、コネクタ40の上面とロアケース31の下面と右側壁35の右側面とに密着している。このため、側面ケース36の内部は、外部から防水された状態となり、通し孔33を通ってケース30の内部に水が浸入することはない。また、側面ケース36は、第1ワイヤW1を覆う形態とされているので、第1ワイヤW1を外部の衝撃から保護することができる。   A side case 36 is attached to the side of the case 30. The side case 36 is configured to sandwich the case 30 and the connector 40 from above and below. The inner surface of the side case 36 is in close contact with the upper surface of the connector 40, the lower surface of the lower case 31, and the right side surface of the right side wall 35. For this reason, the inside of the side case 36 is waterproofed from the outside, and water does not enter the inside of the case 30 through the through hole 33. Moreover, since the side case 36 is configured to cover the first wire W1, the first wire W1 can be protected from an external impact.

コネクタ40は合成樹脂からなるコネクタハウジング41を有し、このコネクタハウジング41の内部には、相手側コネクタを内部に嵌合可能な嵌合凹部43が形成されている。嵌合凹部43はフード状をなし、嵌合凹部43の奥壁44には、金属製のコネクタ端子42が圧入もしくはインサート成形により保持されている。コネクタ端子42は平板状をなしており、本実施形態では、例えば0.64mmの板厚を有している。なお、後述するバスバー21は、例えば1.3mmの板厚を有しており、コネクタ端子42の約2倍の板厚を有している。   The connector 40 has a connector housing 41 made of a synthetic resin, and a fitting recess 43 into which the mating connector can be fitted is formed inside the connector housing 41. The fitting recess 43 has a hood shape, and a metal connector terminal 42 is held on the back wall 44 of the fitting recess 43 by press-fitting or insert molding. The connector terminal 42 has a flat plate shape, and has a plate thickness of, for example, 0.64 mm in this embodiment. The bus bar 21 described later has a plate thickness of, for example, 1.3 mm, and has a plate thickness that is approximately twice that of the connector terminal 42.

コネクタ端子42の一端は、嵌合凹部43の内部に収容されており、嵌合凹部43の内部には、外部機器に設けられた相手側コネクタが嵌合可能とされている。相手側コネクタには、コネクタ端子42と接続可能な相手側端子が設けられており、相手側コネクタが嵌合凹部43の内部に嵌合すると、相手側端子がコネクタ端子42と導通可能に接続される。コネクタ端子42の他端は、嵌合凹部43の奥壁44を貫通して外部に突出しており、ワイヤボンディングによって第1ワイヤW1と接合されている。コネクタ端子42と第1ワイヤW1との接合部は、封止材料50によって埋設されている。   One end of the connector terminal 42 is accommodated in the fitting recess 43, and a mating connector provided in an external device can be fitted in the fitting recess 43. The mating connector is provided with a mating terminal that can be connected to the connector terminal 42. When the mating connector is fitted into the fitting recess 43, the mating terminal is connected to the connector terminal 42 so as to be conductive. The The other end of the connector terminal 42 protrudes outside through the inner wall 44 of the fitting recess 43, and is joined to the first wire W1 by wire bonding. The joint between the connector terminal 42 and the first wire W <b> 1 is embedded with a sealing material 50.

回路基板20は、複数の内層シート20Bからなる内層基板と、この内層基板の上下両側に配置された一対の最外層シート20Aからなる外層基板とによって構成されている。この回路基板20は、これらのシート20A、20Bを積層し、焼成することによって形成されたセラミック基板とされている。このようなセラミック基板の形成方法は、一般にグリーンシート積層法などの名称で呼ばれる場合がある。回路基板20の上側実装面には、マイコンやディスクリート型のトランジスタなどの電子部品25、金属製の平板材からなるバスバー21などが実装されている。一方、下側の最外層シート20Aの下面には、複数の印刷抵抗22がスクリーン印刷により形成されている。   The circuit board 20 is composed of an inner layer board made up of a plurality of inner layer sheets 20B and an outer layer board made up of a pair of outermost layer sheets 20A arranged on both upper and lower sides of the inner layer board. The circuit board 20 is a ceramic substrate formed by laminating and firing these sheets 20A and 20B. Such a method for forming a ceramic substrate may be generally referred to by a name such as a green sheet lamination method. On the upper mounting surface of the circuit board 20, an electronic component 25 such as a microcomputer or a discrete transistor, a bus bar 21 made of a metal flat plate, and the like are mounted. On the other hand, a plurality of printing resistors 22 are formed on the lower surface of the lower outermost layer sheet 20A by screen printing.

図3は、ケース30の内部構造を示した図であって、電気接続箱10の製造途中の状態を示した図7と対応している。すなわち、図3は、展開状態(コネクタ40をケース30の上面に搭載する前の状態であって、コネクタ40がケース30の右側方に配置された状態)における電気接続箱10を示した断面図である。バスバー21は、回路基板20の右側縁に沿って延びる長方形状をなしている。バスバー21の実装面には、複数のベアチップ状態のトランジスタ27がバスバー21の長手方向に沿って実装されている。回路基板20の上面においてバスバー21の左側には、複数の接続ランド26がバスバー21の長手方向に沿って間欠的に設けられている。接続ランド26と、これに対応するトランジスタ27とは、左右方向に並んで配置されている。   FIG. 3 is a diagram illustrating the internal structure of the case 30 and corresponds to FIG. 7 illustrating a state in the middle of manufacturing the electrical junction box 10. That is, FIG. 3 is a cross-sectional view showing the electrical junction box 10 in the unfolded state (the state before the connector 40 is mounted on the upper surface of the case 30 and the connector 40 is disposed on the right side of the case 30). It is. The bus bar 21 has a rectangular shape extending along the right edge of the circuit board 20. A plurality of bare-chip transistors 27 are mounted on the mounting surface of the bus bar 21 along the longitudinal direction of the bus bar 21. A plurality of connection lands 26 are provided intermittently along the longitudinal direction of the bus bar 21 on the left side of the bus bar 21 on the upper surface of the circuit board 20. The connection land 26 and the transistor 27 corresponding thereto are arranged side by side in the left-right direction.

各トランジスタ27の上面には、ソースパッド(図示せず)と、ゲートパッド(図示せず)とが形成されており、各トランジスタ27の下面には、ドレインパッド(図示せず)が形成されている。各トランジスタ27は、ドレインパッドがバスバー21の実装面に直接接合された状態で実装されている。また、ソースパッドとコネクタ端子42は、第1ワイヤW1で接続されており、ゲートパッドと接続ランド26は、第2ワイヤW2で接続されている。   A source pad (not shown) and a gate pad (not shown) are formed on the upper surface of each transistor 27, and a drain pad (not shown) is formed on the lower surface of each transistor 27. Yes. Each transistor 27 is mounted in a state where the drain pad is directly bonded to the mounting surface of the bus bar 21. The source pad and the connector terminal 42 are connected by the first wire W1, and the gate pad and the connection land 26 are connected by the second wire W2.

第1ワイヤW1は通電用のボンディングワイヤであって、アルミニウムなどの金属線で構成されている。一方、第2ワイヤW2は信号用のボンディングワイヤであって、アルミニウムなどの金属線で構成されている。第1ワイヤW1の線径は例えば約400μmとされており、第2ワイヤW2の線径は例えば約125μmとされている。第2ワイヤW2よりも太い第1ワイヤW1を使用することで、通電用に対応可能とされている。また、一本の第1ワイヤW1で足りない場合には、複数本の第1ワイヤW1を接合することで大電流用途に対応可能である。   The first wire W1 is a bonding wire for energization, and is composed of a metal wire such as aluminum. On the other hand, the second wire W2 is a signal bonding wire and is made of a metal wire such as aluminum. The wire diameter of the first wire W1 is about 400 μm, for example, and the wire diameter of the second wire W2 is about 125 μm, for example. By using the first wire W1 that is thicker than the second wire W2, it is possible to cope with energization. In addition, when one single wire W1 is insufficient, it is possible to deal with a large current application by joining a plurality of first wires W1.

コネクタ40は、各電装品に接続される一対の出力コネクタ40Aと、電源に接続される入力コネクタ40Bとから構成されており、全部で3つのコネクタ40A,40Bがバスバー21の長手方向に沿って並んで配設されている。入力コネクタ40Bのコネクタ端子42は、出力コネクタ40Aのコネクタ端子42よりも幅広に形成された電源端子とされており、この電源端子とバスバー21は例えば三本の第1ワイヤW1で接続されている。一方、出力コネクタ40Aのコネクタ端子42は、トランジスタ27に対して例えば二本の第1ワイヤW1で接続されている。なお、トランジスタ27は、接続ランド26に対して一本の第2ワイヤW2で接続されている。   The connector 40 includes a pair of output connectors 40 </ b> A connected to each electrical component and an input connector 40 </ b> B connected to a power source, and a total of three connectors 40 </ b> A and 40 </ b> B extend along the longitudinal direction of the bus bar 21. They are arranged side by side. The connector terminal 42 of the input connector 40B is a power supply terminal formed wider than the connector terminal 42 of the output connector 40A. The power supply terminal and the bus bar 21 are connected by, for example, three first wires W1. . On the other hand, the connector terminal 42 of the output connector 40A is connected to the transistor 27 by, for example, two first wires W1. The transistor 27 is connected to the connection land 26 by a single second wire W2.

図2に示すように、トランジスタ27と第1ワイヤW1との接合部、トランジスタ27と第2ワイヤW2との接合部、および第2ワイヤW2と接続ランド26との接合部は、共通の封止材料50によって埋設されている。本来、封止材料50は、ベアチップ状態のトランジスタ27の表面を保護する保護材料であるものの、本実施形態では各ワイヤW1,W2の接合部を補強するワイヤ保持材として利用している。このように封止材料50をワイヤ保持材に兼用することにより、封止材料50の使用量を減らすとともに、封止作業を一度に行うことができる。そして、各ワイヤW1,W2の接合部を補強した結果、第1ワイヤW1を折り返すことによって接合部に亀裂が入るなどして接続信頼性が低下することを未然に回避可能である。   As shown in FIG. 2, the junction between the transistor 27 and the first wire W1, the junction between the transistor 27 and the second wire W2, and the junction between the second wire W2 and the connection land 26 are commonly sealed. Embedded with material 50. Originally, the sealing material 50 is a protective material that protects the surface of the transistor 27 in a bare chip state, but in this embodiment, it is used as a wire holding material that reinforces the joint between the wires W1 and W2. Thus, by using the sealing material 50 also as a wire holding material, the amount of the sealing material 50 used can be reduced and the sealing operation can be performed at a time. As a result of reinforcing the joints of the wires W1 and W2, it is possible to prevent the connection reliability from being lowered by folding the first wire W1 and causing cracks in the joints.

図1は、コネクタ端子42を回路基板20の上側実装面に対してその実装面と直交する方向(上下方向)に投影させたときに、回路基板20の上側実装面に投影されたコネクタ端子42の投影面Pを表した図である。コネクタ端子42の投影面Pは、図1に示すように、回路基板20の上側実装面内に収まるように設定されている。   FIG. 1 shows the connector terminal 42 projected on the upper mounting surface of the circuit board 20 when the connector terminal 42 is projected in a direction (vertical direction) perpendicular to the mounting surface with respect to the upper mounting surface of the circuit board 20. FIG. As shown in FIG. 1, the projection surface P of the connector terminal 42 is set so as to be within the upper mounting surface of the circuit board 20.

また、一対の出力コネクタ40Aは、いずれも回路基板20の上側実装面内に収まる配置とされており、入力コネクタ40Bについても、その大部分が回路基板20の上側実装面内に収まる配置とされている。このため、回路基板20の上側実装面と平行な面をXY平面(図示せず)としたときに、電気接続箱10をXY平面に投影した投影面積が両コネクタ40A,40Bによって大型化することを回避できる。なお、コネクタ端子42の投影面Pは、バスバー21の実装面と上下方向に重複していることから、コネクタ端子42からバスバー21の実装面までの距離を短くすることができる。   Further, the pair of output connectors 40A are both arranged to fit within the upper mounting surface of the circuit board 20, and the input connector 40B is also arranged to fit most of the input connector 40B within the upper mounting surface of the circuit board 20. ing. For this reason, when the plane parallel to the upper mounting surface of the circuit board 20 is an XY plane (not shown), the projected area of the electrical connection box 10 projected on the XY plane is increased by both the connectors 40A and 40B. Can be avoided. Since the projection surface P of the connector terminal 42 overlaps the mounting surface of the bus bar 21 in the vertical direction, the distance from the connector terminal 42 to the mounting surface of the bus bar 21 can be shortened.

さて、図2に示すように、回路基板20の下側実装面の中央部には、装着凹部20Dが設けられている。下側の最外層シート20Aには、開口部20Cが形成されており、この開口部20Cを内層シート20Bに積層することによって装着凹部20Dが形成されている。この装着凹部20Dには、複数のセラミックコンデンサ23が半田付けにより実装されている。このように装着凹部20Dにおいては、最も下側となる内層シート20Bの下面によって下側実装面が構成されており、装着凹部20D以外の部分においては、下側の最外層シート20Aの下面によって下側実装面が構成されている。   Now, as shown in FIG. 2, a mounting recess 20 </ b> D is provided at the center of the lower mounting surface of the circuit board 20. An opening 20C is formed in the lowermost outer layer sheet 20A, and a mounting recess 20D is formed by laminating the opening 20C on the inner layer sheet 20B. A plurality of ceramic capacitors 23 are mounted on the mounting recess 20D by soldering. As described above, in the mounting recess 20D, the lower mounting surface is constituted by the lower surface of the innermost layer sheet 20B which is the lowermost side, and in the portion other than the mounting recess 20D, the lower surface is lowered by the lower surface of the lower outermost layer sheet 20A. The side mounting surface is configured.

セラミックコンデンサ23は、印刷抵抗22よりも上下方向に大きいものの、装着凹部20Dに実装されることで、下側の最外層シート20Aの下面から下方に突出する量が小さめに抑えられている。このため、セラミックコンデンサ23を下側の最外層シート20Aの下面に実装した場合よりも電気接続箱10を上下方向に小型化することができる。何故ならば、セラミックコンデンサ23の下方への突出量が小さくなると、回路基板20とロアケース31をより近づけて配置することができるからである。   Although the ceramic capacitor 23 is larger in the vertical direction than the printing resistor 22, the ceramic capacitor 23 is mounted in the mounting recess 20 </ b> D, so that the amount protruding downward from the lower surface of the lower outermost layer sheet 20 </ b> A is suppressed to be small. For this reason, the electrical junction box 10 can be made smaller in the vertical direction than when the ceramic capacitor 23 is mounted on the lower surface of the lower outermost layer sheet 20A. This is because the circuit board 20 and the lower case 31 can be arranged closer to each other when the downward protrusion amount of the ceramic capacitor 23 is reduced.

また、回路基板20とロアケース31との間に形成されるスペースが小さくなると、印刷抵抗22の下側に貼着された放熱シート24をより薄くすることができるため、放熱シート24の熱伝導性をより高めることができる。ここで、放熱シート24は、回路基板20をロアケース31の底面に固定するための固定部材としても機能しているため、回路基板20の固定に必要な最低限の厚さが確保されている。したがって、装着凹部20Dを設けると、電気接続箱10の小型化に加えて放熱特性の向上という相乗効果を発揮することができる。   Further, if the space formed between the circuit board 20 and the lower case 31 is reduced, the heat radiation sheet 24 attached to the lower side of the printed resistor 22 can be made thinner, so that the heat conductivity of the heat radiation sheet 24 is reduced. Can be further enhanced. Here, since the heat dissipation sheet 24 also functions as a fixing member for fixing the circuit board 20 to the bottom surface of the lower case 31, a minimum thickness necessary for fixing the circuit board 20 is secured. Therefore, when the mounting recess 20D is provided, a synergistic effect of improving the heat dissipation characteristics in addition to downsizing of the electrical junction box 10 can be exhibited.

セラミック基板は、一般に樹脂基板よりも熱膨張係数が小さく、高い熱伝導率を有することから、電気接続箱10などのパワー素子実装の技術分野で使用されることが多い。特に本実施形態では、回路基板20の上側実装面にバスバー21が搭載され、バスバー21の上面にベアチップ状態のトランジスタ27が実装されている。このトランジスタ27は、通電により発熱する発熱部品である。このため、トランジスタ27で発生した熱は、バスバー21、回路基板20、印刷抵抗22、および放熱シート24からなる放熱経路を通ってロアケース31に放熱される。この放熱経路では、回路基板20としてセラミック基板を使用し、薄型の放熱シート24を使用しているため、高い放熱特性が実現可能とされている。   Since the ceramic substrate generally has a smaller thermal expansion coefficient than that of the resin substrate and has a high thermal conductivity, the ceramic substrate is often used in the technical field of mounting power elements such as the electrical junction box 10. In particular, in this embodiment, the bus bar 21 is mounted on the upper mounting surface of the circuit board 20, and the bare-chip transistor 27 is mounted on the upper surface of the bus bar 21. The transistor 27 is a heat generating component that generates heat when energized. For this reason, the heat generated in the transistor 27 is radiated to the lower case 31 through a heat radiation path including the bus bar 21, the circuit board 20, the printing resistor 22, and the heat radiation sheet 24. In this heat dissipation path, a ceramic substrate is used as the circuit board 20 and a thin heat dissipation sheet 24 is used, so that high heat dissipation characteristics can be realized.

本実施形態は以上のような構成であって、続いて電気接続箱10の製造方法を説明する。まず、図4に示すように、複数の内層シート20Bを積層し、これらの内層シート20Bの上下両側に一対の最外層シート20Aを積層する。ここで、下側の最外層シート20Aに予め開口部20Cを設けておくことにより、前記の積層に伴って開口部20Cと内層シート20Bの下面とからなる装着凹部20Dが形成される。次に、積層状態となったシート20A,20Bを焼成することにより、これらのシート20A,20Bが互いに密着し、一体化されたセラミック基板として回路基板20が形成される。   The present embodiment is configured as described above. Next, a method for manufacturing the electrical junction box 10 will be described. First, as shown in FIG. 4, a plurality of inner layer sheets 20B are laminated, and a pair of outermost layer sheets 20A are laminated on both upper and lower sides of these inner layer sheets 20B. Here, by providing an opening 20C in advance in the lower outermost layer sheet 20A, a mounting recess 20D composed of the opening 20C and the lower surface of the inner layer sheet 20B is formed along with the lamination. Next, by firing the laminated sheets 20A and 20B, the sheets 20A and 20B are in close contact with each other, and the circuit board 20 is formed as an integrated ceramic substrate.

次に、回路基板20の上側実装面にバスバー21を実装し、バスバー21の実装面にベアチップ状態のトランジスタ27を実装する。この後、回路基板20の上側実装面にクリーム半田を印刷し、このクリーム半田上に電子部品25を載置する。そして、回路基板20をリフロー炉に通し、回路基板20を高温で加熱することにより上側実装面の部品実装を完了させる。   Next, the bus bar 21 is mounted on the upper mounting surface of the circuit board 20, and the bare-chip transistor 27 is mounted on the mounting surface of the bus bar 21. Thereafter, cream solder is printed on the upper mounting surface of the circuit board 20, and the electronic component 25 is placed on the cream solder. Then, the circuit board 20 is passed through a reflow furnace, and the circuit board 20 is heated at a high temperature to complete the component mounting on the upper mounting surface.

一方、回路基板20の下側実装面については、まず、回路基板20を上下逆にして、下側実装面を上側に向ける。次に、回路基板20の下側実装面に印刷抵抗22およびクリーム半田を印刷し、装着凹部20Dに複数のセラミックコンデンサ23を載置する。この状態から、回路基板20を再びリフロー炉に通し、回路基板20を高温で加熱することにより下側実装面の部品実装を完了させ、全ての部品実装が完了する(実装工程)。   On the other hand, for the lower mounting surface of the circuit board 20, first, the circuit board 20 is turned upside down and the lower mounting surface is directed upward. Next, the printing resistor 22 and cream solder are printed on the lower mounting surface of the circuit board 20, and the plurality of ceramic capacitors 23 are placed in the mounting recess 20D. From this state, the circuit board 20 is again passed through the reflow furnace, and the circuit board 20 is heated at a high temperature to complete the component mounting on the lower mounting surface, and all the component mounting is completed (mounting process).

次に、図5に示すように、コネクタ40を回路基板20の右側に配置し、トランジスタ27の上面とコネクタ端子42の上面が、ほぼ同一平面内に並ぶように配置する。コネクタ端子42の上面とトランジスタ27の上面をワイヤボンディングによって接続し、接続ランド26とトランジスタ27の上面をワイヤボンディングによって接続する。コネクタ端子42とトランジスタ27は第1ワイヤW1の両端部に接合され、接続ランド26とトランジスタ27は第2ワイヤW2の両端部に接合される(ワイヤボンディング工程)。   Next, as shown in FIG. 5, the connector 40 is arranged on the right side of the circuit board 20, and the upper surface of the transistor 27 and the upper surface of the connector terminal 42 are arranged in substantially the same plane. The upper surface of the connector terminal 42 and the upper surface of the transistor 27 are connected by wire bonding, and the connection land 26 and the upper surface of the transistor 27 are connected by wire bonding. The connector terminal 42 and the transistor 27 are bonded to both ends of the first wire W1, and the connection land 26 and the transistor 27 are bonded to both ends of the second wire W2 (wire bonding process).

次に、図6に示すように、トランジスタ27全体を封止材料50によって封止する。これにより、第1ワイヤW1とトランジスタ27との接合部、第2ワイヤW2とトランジスタ27との接合部、および第2ワイヤW2と接続ランド26との接合部は、共通の封止材料50によって封止される。このように表面保護用の封止材料50を接合部の補強材として兼用したから、封止材料50の使用量を少なくでき、封止作業を一回で行うことができる。一方、第1ワイヤW1とコネクタ端子42との接合部についても、封止材料50によって封止する。この結果、各接合部は封止材料50によって強化され、第1ワイヤW1を折り返した際に亀裂が入るなどして接続信頼性が低下することを回避できる(封止工程)。   Next, as shown in FIG. 6, the entire transistor 27 is sealed with a sealing material 50. As a result, the joint between the first wire W1 and the transistor 27, the joint between the second wire W2 and the transistor 27, and the joint between the second wire W2 and the connection land 26 are sealed with the common sealing material 50. Stopped. Thus, since the sealing material 50 for surface protection is also used as a reinforcing material for the joint portion, the amount of the sealing material 50 used can be reduced, and the sealing operation can be performed at a time. On the other hand, the joint portion between the first wire W <b> 1 and the connector terminal 42 is also sealed with the sealing material 50. As a result, each joint is strengthened by the sealing material 50, and it is possible to avoid a decrease in connection reliability due to a crack or the like when the first wire W1 is folded back (sealing step).

次に、回路基板20をケース30の内部に収容する。収容作業に際しては、印刷抵抗22の下側に放熱シート24を配置し、回路基板20とロアケース31の底面とを複数の放熱シート24によって固定する。ここで、セラミックコンデンサ23は装着凹部20Dに実装されており、セラミックコンデンサ23の下面が下側の最外層シート20Aの下面より下方に突出する量が小さめに抑えられていることから、回路基板20とロアケース31をより近づけて配置することができる。したがって、セラミックコンデンサ23を下側の最外層シート20Aの下面に実装した場合よりも電気接続箱10を低背化できる。   Next, the circuit board 20 is accommodated in the case 30. In the housing operation, the heat dissipation sheet 24 is disposed below the printing resistor 22, and the circuit board 20 and the bottom surface of the lower case 31 are fixed by the plurality of heat dissipation sheets 24. Here, the ceramic capacitor 23 is mounted in the mounting recess 20D, and the amount by which the lower surface of the ceramic capacitor 23 projects downward from the lower surface of the lower outermost layer sheet 20A is suppressed to be small. And the lower case 31 can be arranged closer to each other. Therefore, the electrical junction box 10 can be made shorter than the case where the ceramic capacitor 23 is mounted on the lower surface of the lower outermost layer sheet 20A.

放熱シート24の一つは、バスバー21の下側に配置されており、バスバー21からの熱をロアケース31側に逃しやすくなっている。また、印刷抵抗22よりも背の高いセラミックコンデンサ23の下側には放熱シート24が配置されていないため、ここでも電気接続箱10の低背化が図られている。そして、ケースカバー32によってロアケース31の上面開口を塞ぐことにより回路基板20を保護するとともに、通し孔33から第1ワイヤW1をケース30の外部に引き出す。第1ワイヤW1は、ガイド凹部34に嵌り込むため、振動などによって第1ワイヤW1が横方向に揺れることが規制される(ケース組付工程)。   One of the heat dissipating sheets 24 is disposed below the bus bar 21 so that heat from the bus bar 21 is easily released to the lower case 31 side. Moreover, since the heat radiating sheet 24 is not disposed below the ceramic capacitor 23 which is taller than the printing resistor 22, the electrical junction box 10 is also reduced in height here. Then, the circuit board 20 is protected by closing the upper surface opening of the lower case 31 by the case cover 32, and the first wire W <b> 1 is pulled out of the case 30 from the through hole 33. Since the first wire W1 is fitted into the guide recess 34, the first wire W1 is restricted from shaking in the lateral direction due to vibration or the like (case assembling step).

次に、コネクタ40を図7の矢線で示す反時計回り方向に回転させながら、第1ワイヤW1を上側に折り返すことにより、図8に示すように、コネクタ40をケースカバー32の上面に載置する。コネクタハウジング41の下面とケースカバー32の上面とを、ねじ止めや接着剤などの固定手段によって固定する。コネクタ40は、図7の状態から上下左右が反転した姿勢となっており、コネクタハウジング41の嵌合凹部43が左側に開口した状態となる。この状態においても第1ワイヤW1は、ガイド凹部34に嵌り込んでおり、その遊動が規制されている(折り返し工程)。   Next, the connector 40 is mounted on the upper surface of the case cover 32 as shown in FIG. 8 by turning the first wire W1 upward while rotating the connector 40 in the counterclockwise direction indicated by the arrow in FIG. Put. The lower surface of the connector housing 41 and the upper surface of the case cover 32 are fixed by fixing means such as screwing or adhesive. The connector 40 is in an upside down orientation from the state of FIG. 7, and the fitting recess 43 of the connector housing 41 is opened to the left. Even in this state, the first wire W1 is fitted in the guide recess 34, and its play is restricted (folding step).

この後、図2に示すように、側面ケース36を右側から取り付けることにより、コネクタ40とケース30が側面ケース36によって上下方向から挟まれた状態となる。これにより、コネクタ40とケース30が固定されるとともに、ケース30の内部が防水され、第1ワイヤW1が外部の衝撃から保護される。こうして、電気接続箱10が完成する。   After that, as shown in FIG. 2, the side case 36 is attached from the right side, so that the connector 40 and the case 30 are sandwiched by the side case 36 from above and below. Accordingly, the connector 40 and the case 30 are fixed, the inside of the case 30 is waterproofed, and the first wire W1 is protected from external impact. Thus, the electrical connection box 10 is completed.

続いて、本実施形態の効果について説明する。まず、電気接続箱10の上下方向における小型化という面から説明すると、装着凹部20Dにセラミックコンデンサ23を実装するようにしたから、セラミックコンデンサ23が下側の最外層シート20Aの下面から下方に突出する量を小さめに抑えることができる。これにより、回路基板20とロアケース31を上下方向により近づけて配置することができ、電気接続箱10を上下方向に小型化することができる。また、セラミックコンデンサ23を避けて印刷抵抗22の下側に放熱シート24を配置したから、回路基板20を上下方向にさらに小型化することができる。   Then, the effect of this embodiment is demonstrated. First, in terms of downsizing in the vertical direction of the electrical junction box 10, since the ceramic capacitor 23 is mounted in the mounting recess 20D, the ceramic capacitor 23 protrudes downward from the lower surface of the lower outermost layer sheet 20A. The amount to be done can be kept small. Thereby, the circuit board 20 and the lower case 31 can be arranged closer to each other in the vertical direction, and the electrical connection box 10 can be downsized in the vertical direction. Further, since the heat radiation sheet 24 is disposed below the printing resistor 22 while avoiding the ceramic capacitor 23, the circuit board 20 can be further downsized in the vertical direction.

次に、電気接続箱10の横方向(XY平面に沿う方向)における小型化という面から説明すると、コネクタ端子42をバスバー21と別体に形成したから、バスバー21の板厚をコネクタ端子42の板厚よりも大きくすることが可能となり、バスバー21の回路幅を小さくすることができる。このため、バスバー21をXY平面に投影させた投影面積を小さくすることができ、回路基板20をXY平面に投影した投影面積を小さくすることができる。これに加えてコネクタ端子42の投影面Pが回路基板20の上側実装面内に収まるようにコネクタ端子42を配設したから、電気接続箱10を横方向に小型化することができる。   Next, in terms of miniaturization in the lateral direction (direction along the XY plane) of the electrical connection box 10, the connector terminal 42 is formed separately from the bus bar 21. It becomes possible to make it larger than the plate thickness, and the circuit width of the bus bar 21 can be reduced. For this reason, the projected area where the bus bar 21 is projected onto the XY plane can be reduced, and the projected area where the circuit board 20 is projected onto the XY plane can be reduced. In addition, since the connector terminal 42 is disposed so that the projection surface P of the connector terminal 42 is within the upper mounting surface of the circuit board 20, the electrical connection box 10 can be downsized in the lateral direction.

次に、電気接続箱10の放熱性という面から説明すると、回路基板20をセラミック基板によって構成したから、バスバー21からの熱を回路基板20に効率良く放熱することができる。さらに、回路基板20をロアケース31に近づけて配置したことにより、放熱シート24の薄型化が可能となり、放熱シート24の熱伝導性を高めることができる。これらに加えて、バスバー21の下側に放熱シート24を配置したから、回路基板20からの熱を放熱シート24を介してロアケース31に効率良く放熱することができる。したがって、電気接続箱10全体として高い放熱特性を発揮することができる。   Next, from the aspect of heat dissipation of the electrical junction box 10, since the circuit board 20 is made of a ceramic substrate, the heat from the bus bar 21 can be efficiently radiated to the circuit board 20. Furthermore, by arranging the circuit board 20 close to the lower case 31, the heat dissipation sheet 24 can be thinned, and the thermal conductivity of the heat dissipation sheet 24 can be increased. In addition to these, since the heat radiation sheet 24 is disposed below the bus bar 21, heat from the circuit board 20 can be efficiently radiated to the lower case 31 via the heat radiation sheet 24. Therefore, high heat dissipation characteristics can be exhibited as the electrical junction box 10 as a whole.

<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態ではいわゆるグリーンシート積層法によって回路基板20を形成しているものの、本発明によると、グリーンシート積層法に限定されることはなく、複数のシートを積層することで形成される回路基板であれば、他の製造方法であってもよい。
(2)上記実施形態ではセラミック基板からなる回路基板20を例示しているものの、本発明によると、複数の樹脂基板をプリプレグなどの接着シートを用いて積層してなる多層基板を回路基板としてもよい。
<Other embodiments>
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.
(1) Although the circuit board 20 is formed by the so-called green sheet laminating method in the above embodiment, the present invention is not limited to the green sheet laminating method and is formed by laminating a plurality of sheets. Other manufacturing methods may be used as long as they are circuit boards.
(2) Although the circuit board 20 made of a ceramic substrate is exemplified in the above embodiment, according to the present invention, a multilayer board formed by laminating a plurality of resin boards using an adhesive sheet such as a prepreg can be used as a circuit board. Good.

(3)上記実施形態では印刷抵抗22の下側に放熱シート24を配置しているものの、本発明によると、下側の最外層シート20Aの下面に放熱シート24を直接配置してもよい。
(4)上記実施形態では発熱部品としてベアチップ状態のトランジスタ27をバスバー21の実装面に実装しているものの、本発明によると、ディスクリート型のトランジスタをバスバー21の実装面に実装してもよい。また、発熱部品以外の電子部品を実装してもよい。
(3) Although the heat dissipation sheet 24 is disposed below the printing resistor 22 in the above embodiment, according to the present invention, the heat dissipation sheet 24 may be directly disposed on the lower surface of the lower outermost layer sheet 20A.
(4) Although the bare chip transistor 27 is mounted on the mounting surface of the bus bar 21 as a heat-generating component in the above embodiment, a discrete transistor may be mounted on the mounting surface of the bus bar 21 according to the present invention. Moreover, you may mount electronic components other than a heat-emitting component.

(5)上記実施形態では回路基板20の下側実装面に印刷抵抗22を配設しているものの、本発明によると、回路基板20の上側実装面に印刷抵抗を配設してもよいし、内層基板に印刷抵抗を配設してもよい。
(6)上記実施形態では装着凹部20Dにセラミックコンデンサ23を実装しているものの、本発明によると、マイコンやディスクリート型のトランジスタなどの電子部品25を装着凹部20Dに実装してもよい。
(5) Although the printing resistor 22 is disposed on the lower mounting surface of the circuit board 20 in the above embodiment, the printing resistor may be disposed on the upper mounting surface of the circuit board 20 according to the present invention. A printing resistor may be disposed on the inner layer substrate.
(6) Although the ceramic capacitor 23 is mounted in the mounting recess 20D in the above embodiment, according to the present invention, an electronic component 25 such as a microcomputer or a discrete transistor may be mounted in the mounting recess 20D.

10…電気接続箱
20…回路基板
20A…最外層シート
20B…内層シート(他のシート)
20C…開口部
20D…装着凹部
22…印刷抵抗
23…セラミックコンデンサ(電子部品)
24…放熱シート
25…電子部品
30…ケース
DESCRIPTION OF SYMBOLS 10 ... Electrical junction box 20 ... Circuit board 20A ... Outermost layer sheet 20B ... Inner layer sheet (other sheets)
20C: Opening 20D: Mounting recess 22 ... Printing resistance 23 ... Ceramic capacitor (electronic component)
24 ... Heat dissipation sheet 25 ... Electronic component 30 ... Case

Claims (3)

開口部が形成された最外層シートを最外層に配置して他のシートを積層することにより前記開口部に装着凹部が形成されてなる回路基板と、
この回路基板を内部に収容するケースと、
前記装着凹部に実装される電子部品と、
前記回路基板と前記ケースとの間に設けられ、前記回路基板からの熱を前記ケースに放熱する放熱シートとを備え、
前記放熱シートは、前記最外層シートにおいて前記装着凹部とは異なる位置に配設されていることを特徴とする電気接続箱。
A circuit board in which a mounting recess is formed in the opening by placing the outermost layer sheet in which the opening is formed in the outermost layer and stacking other sheets;
A case for accommodating this circuit board inside,
An electronic component mounted in the mounting recess;
A heat dissipating sheet provided between the circuit board and the case and dissipating heat from the circuit board to the case;
The said heat dissipation sheet is arrange | positioned in the position different from the said mounting | wearing recessed part in the said outermost layer sheet | seat, The electrical junction box characterized by the above-mentioned.
前記回路基板における前記装着凹部とは反対側の実装面に、通電により発熱する発熱部品が実装されており、この発熱部品と前記放熱シートは、前記シートの積層方向に並んで配置されていることを特徴とする請求項1に記載の電気接続箱。   A heating component that generates heat when energized is mounted on the mounting surface of the circuit board opposite to the mounting recess, and the heating component and the heat dissipation sheet are arranged side by side in the stacking direction of the sheets. The electrical junction box according to claim 1. 前記回路基板における放熱経路上に、印刷抵抗が配設されており、前記電子部品は前記印刷抵抗よりも前記シートの積層方向に大きいセラミックコンデンサであることを特徴とする請求項1または請求項2に記載の電気接続箱。   3. A printed resistor is disposed on a heat dissipation path in the circuit board, and the electronic component is a ceramic capacitor that is larger in the stacking direction of the sheet than the printed resistor. Electrical connection box as described in.
JP2009285299A 2009-12-16 2009-12-16 Electrical junction box Expired - Fee Related JP5500346B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009285299A JP5500346B2 (en) 2009-12-16 2009-12-16 Electrical junction box

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009285299A JP5500346B2 (en) 2009-12-16 2009-12-16 Electrical junction box

Publications (2)

Publication Number Publication Date
JP2011130558A true JP2011130558A (en) 2011-06-30
JP5500346B2 JP5500346B2 (en) 2014-05-21

Family

ID=44292508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009285299A Expired - Fee Related JP5500346B2 (en) 2009-12-16 2009-12-16 Electrical junction box

Country Status (1)

Country Link
JP (1) JP5500346B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018143011A (en) * 2017-02-26 2018-09-13 ダイハツ工業株式会社 Housing of electronic component module
EP3605761A4 (en) * 2017-03-24 2020-04-08 Yazaki Corporation Electrical junction box and wiring harness
CN111180401A (en) * 2018-11-09 2020-05-19 住友电装株式会社 Heat dissipation component and electric connection box

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7182278B2 (en) 2019-03-18 2022-12-02 大地 宇田 Surfboards and blank materials for their processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299867A (en) * 2001-04-04 2002-10-11 Denso Corp Electronic control apparatus
JP2006190725A (en) * 2005-01-04 2006-07-20 Hitachi Ltd Resin-sealing engine controller and its manufacturing method
JP2007166899A (en) * 2007-02-09 2007-06-28 Hitachi Ltd Automobile controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299867A (en) * 2001-04-04 2002-10-11 Denso Corp Electronic control apparatus
JP2006190725A (en) * 2005-01-04 2006-07-20 Hitachi Ltd Resin-sealing engine controller and its manufacturing method
JP2007166899A (en) * 2007-02-09 2007-06-28 Hitachi Ltd Automobile controller

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018143011A (en) * 2017-02-26 2018-09-13 ダイハツ工業株式会社 Housing of electronic component module
EP3605761A4 (en) * 2017-03-24 2020-04-08 Yazaki Corporation Electrical junction box and wiring harness
US11304301B2 (en) 2017-03-24 2022-04-12 Yazaki Corporation Electrical junction box and wire harness
CN111180401A (en) * 2018-11-09 2020-05-19 住友电装株式会社 Heat dissipation component and electric connection box
JP2020077820A (en) * 2018-11-09 2020-05-21 住友電装株式会社 Heat dissipation member and electric connection box
JP7127498B2 (en) 2018-11-09 2022-08-30 住友電装株式会社 Heat dissipation material and electric connection box

Also Published As

Publication number Publication date
JP5500346B2 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
JP3910497B2 (en) Power circuit waterproofing method and power module having power circuit
CN106233552B (en) circuit structure and electric connection box
JP2000323848A (en) Combination structure of electronic apparatus
JP2012195525A (en) Electronic controller
WO2017038419A1 (en) Circuit structure and electrical junction box
JP5500346B2 (en) Electrical junction box
JP2022035806A (en) Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus
JP2007201283A (en) Electronic control device and casing therefor
JP2010147382A (en) Electronic device
JP2004063604A (en) Power module and refrigerator employing the power module
JP2005012127A (en) Electronic control apparatus
JP4409738B2 (en) Heat dissipation structure of electronic equipment
JP2012199354A (en) Electronic control device
JP2006158062A (en) Body of circuitry
JP4871676B2 (en) Electronic circuit equipment
JP2019169638A (en) Heating component mounting structure
JP2007134572A (en) Power module
JPH11266090A (en) Semiconductor device
JP5471270B2 (en) Circuit structure, electrical junction box, and method of manufacturing electrical junction box
JP2005228799A (en) Circuit structure and its manufacturing method
JP2013219227A (en) Electronic device
JP2005354118A (en) Hybrid ic device
JP3663868B2 (en) Semiconductor device and manufacturing method thereof
JP4513560B2 (en) Power module and air conditioner
JP2006041199A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140226

R150 Certificate of patent or registration of utility model

Ref document number: 5500346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees