JP2011124509A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2011124509A JP2011124509A JP2009283187A JP2009283187A JP2011124509A JP 2011124509 A JP2011124509 A JP 2011124509A JP 2009283187 A JP2009283187 A JP 2009283187A JP 2009283187 A JP2009283187 A JP 2009283187A JP 2011124509 A JP2011124509 A JP 2011124509A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- algan layer
- semiconductor device
- interface
- electron gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
この発明は、例えば、ノーマリオフ型の電界効果トランジスタ等の半導体装置に関する。 The present invention relates to a semiconductor device such as a normally-off type field effect transistor.
窒化物半導体であるGaNをベースとした電界効果トランジスタは、高いバンドギャップを有し、かつ、厚いGaNと薄いAlGaNとの積層構造により、AlGaN/GaN界面に発生する2次元電子ガスを電子チャネルとして用いることができる。このため、従来のSiを用いた電界効果トランジスタに比べ、高い耐圧特性、かつ、低いオン抵抗特性を実現できる。なかでも、ノーマリオフ型の電界効果トランジスタは、故障時の安全性の観点から、特に大電流を扱うパワーデバイス分野にて高い需要がある。ノーマリオフ型のトランジスタとは、通常時(ゲートに電圧印加を行っていない時)においてトランジスタはオフされる一方、ゲートに電圧印加を行うことでトランジスタはオンされる。 A field effect transistor based on GaN, which is a nitride semiconductor, has a high band gap, and a two-dimensional electron gas generated at the AlGaN / GaN interface as an electron channel due to the laminated structure of thick GaN and thin AlGaN. Can be used. Therefore, it is possible to realize a high breakdown voltage characteristic and a low on-resistance characteristic as compared with a field effect transistor using conventional Si. Among these, normally-off type field effect transistors are in high demand especially in the field of power devices that handle large currents from the viewpoint of safety at the time of failure. A normally-off transistor is normally turned off (when no voltage is applied to the gate), while the transistor is turned on by applying a voltage to the gate.
従来のノーマリオフ型トランジスタとしては、例えば、特開2008−210836号公報(特許文献1)に示されるように、ゲート部分に凹溝状の段差部を設け、ソースとドレインとの間に存在する2次元電子ガスを遮断するものがある。また、オン時には、ゲート電圧を印加することで、段差部の側壁部に2次元電子ガスを発生させ、それによりソースとドレインとの間が通電する。 As a conventional normally-off transistor, for example, as disclosed in Japanese Patent Application Laid-Open No. 2008-21083 (Patent Document 1), a step portion having a groove shape is provided in a gate portion, and 2 exists between a source and a drain. Some block the dimensional electron gas. At the time of turning on, a gate voltage is applied to generate a two-dimensional electron gas on the side wall of the stepped portion, thereby energizing between the source and the drain.
このトランジスタをオンするには、ゲート電極にプラス電位を印加する必要がある。そのため、図6Aに示すように、ゲート電極108に絶縁層107を設けることが必須である。このとき、段差部の側壁部における積層構造は、凹溝内面側から順に、ゲート電極108、絶縁層107、AlGaN層105およびGaN層103となる。
In order to turn on this transistor, it is necessary to apply a positive potential to the gate electrode. Therefore, as illustrated in FIG. 6A, it is essential to provide the
そして、オン動作時には、ゲート電界印加により、AlGaN層105とGaN層103との間の界面に、2次元電子ガスが発生するのである。
During the ON operation, a two-dimensional electron gas is generated at the interface between the
しかしながら、本発明者が行ったシミュレーション結果では、AlGaN層105とGaN層103との間の第1の界面S10だけでなく、絶縁層107とAlGaN層105との間の第2の界面S20においても2次元電子ガスが発生する。具体的には、後で詳述するが、図6Cの点線L1に示すように、第1の界面S10に2次元電子ガスが発生すると共に、図6Cの点線L2に示すように、第2の界面S20に2次元電子ガスが発生する。
However, according to the simulation results performed by the present inventors, not only the first interface S10 between the AlGaN
この原因としては、ソースとゲートとの間およびゲートとドレインとの間に発生する2次元電子ガス濃度を最適とするAlGaNのAl組成比(Al0.2Ga0.8N)では、上記段差部の側壁部において使用するには、Al組成比が低いことであることが判明した。 This is because the Al composition ratio (Al 0.2 Ga 0.8 N) of AlGaN that optimizes the two-dimensional electron gas concentration generated between the source and the gate and between the gate and the drain is the side wall portion of the step portion It was found that the Al composition ratio was low for use in
このように、2次元電子ガスが2重に発生すると、電流チャネルも2重となる。そして、絶縁層107とAlGaN層105との間の第2の界面S20の移動度は、AlGaN層105とGaN層103との間の第1の界面S10の移動度に比べ低いため、2次元電子ガスが第1の界面S10のみに存在する場合に比べ、全体としての移動度は低下する。そのため、オン抵抗が高く、消費電力が高くなるといった問題がある。
In this way, when the two-dimensional electron gas is generated twice, the current channel is also doubled. Since the mobility of the second interface S20 between the
そこで、この発明の課題は、ソース・ゲート間およびドレイン・ゲート間に発生する2次元電子ガスの濃度を最適にしたまま、オン抵抗を低くして、消費電力の低い半導体装置を提供することにある。 Accordingly, an object of the present invention is to provide a semiconductor device with low power consumption by reducing the on-resistance while optimizing the concentration of the two-dimensional electron gas generated between the source and gate and between the drain and gate. is there.
上記課題を解決するため、この発明の半導体装置は、
基板と、
この基板に積層されると共に凹溝を有するGaN層と、
このGaN層における凹溝を挟んだ両側部分に積層される第1のAlGaN層と、
上記凹溝を挟んだ両側のうちの一方側の上記第1のAlGaN層の上に設けられるソース電極と、
上記凹溝を挟んだ両側のうちの他方側の上記第1のAlGaN層の上に設けられるドレイン電極と、
上記GaN層の凹溝の内面を覆うようにこの凹溝の内面に沿って設けられる第2のAlGaN層と、
この第2のAlGaN層に積層される絶縁層と、
この絶縁層の上に設けられるゲート電極と
を備え、
上記第2のAlGaN層のAlの組成比は、上記第1のAlGaN層のAlの組成比よりも大きいことを特徴としている。
In order to solve the above problems, a semiconductor device of the present invention is
A substrate,
A GaN layer laminated on the substrate and having a groove,
A first AlGaN layer stacked on both sides of the GaN layer across the groove,
A source electrode provided on the first AlGaN layer on one side of both sides of the concave groove;
A drain electrode provided on the first AlGaN layer on the other side of both sides of the concave groove;
A second AlGaN layer provided along the inner surface of the groove to cover the inner surface of the groove of the GaN layer;
An insulating layer stacked on the second AlGaN layer;
A gate electrode provided on the insulating layer,
The Al composition ratio of the second AlGaN layer is larger than the Al composition ratio of the first AlGaN layer.
この発明の半導体装置によれば、上記第2のAlGaN層のAlの組成比は、上記第1のAlGaN層のAlの組成比よりも大きいので、ゲート電極に電圧を印加したとき、GaN層の凹溝の内面の側面と第2のAlGaN層との第1の界面に2次元電子ガスを発生させつつ、第2のAlGaN層における凹溝の内面の側面に平行な部分と絶縁層との第2の界面に2次元電子ガスを発生させることを抑制できる。つまり、第1の界面の移動度は、第2の界面の移動度よりも高く、移動度の高い第1の界面での2次元電子ガスを発生させ、移動度の低い第2の界面での2次元電子ガスの発生を抑制できる。この結果、全体としての移動度を高くでき、オン抵抗を低くできる。 According to the semiconductor device of the present invention, since the Al composition ratio of the second AlGaN layer is larger than the Al composition ratio of the first AlGaN layer, when a voltage is applied to the gate electrode, The two-dimensional electron gas is generated at the first interface between the side surface of the inner surface of the groove and the second AlGaN layer, and the portion of the second AlGaN layer parallel to the side surface of the inner surface of the groove and the insulating layer Generation of a two-dimensional electron gas at the interface between the two can be suppressed. That is, the mobility of the first interface is higher than the mobility of the second interface, and a two-dimensional electron gas is generated at the first interface with a high mobility, and the mobility at the second interface with a low mobility is generated. Generation of two-dimensional electron gas can be suppressed. As a result, the mobility as a whole can be increased and the on-resistance can be decreased.
また、上記第1のAlGaN層のAlの組成比は、上記第2のAlGaN層のAlの組成比よりも小さいので、第1のAlGaN層とGaN層との第3の界面に発生する2次元電子ガスの濃度を最適にできる。つまり、ソース電極の直下とゲート電極との間の第3の界面、および、ドレイン電極の直下とゲート電極との間の第3の界面に発生する2次元電子ガスの濃度を最適にできる。 In addition, since the Al composition ratio of the first AlGaN layer is smaller than the Al composition ratio of the second AlGaN layer, two-dimensionality is generated at the third interface between the first AlGaN layer and the GaN layer. The concentration of electron gas can be optimized. That is, it is possible to optimize the concentration of the two-dimensional electron gas generated at the third interface between the source electrode and the gate electrode and at the third interface between the drain electrode and the gate electrode.
したがって、ソース・ゲート間およびドレイン・ゲート間に発生する2次元電子ガスの濃度を最適にしたまま、オン抵抗を低くできるので、消費電力の低い半導体装置を実現できる。 Therefore, since the on-resistance can be lowered while the concentration of the two-dimensional electron gas generated between the source and gate and between the drain and gate is optimized, a semiconductor device with low power consumption can be realized.
また、一実施形態の半導体装置では、上記第2のAlGaN層の組成式を、AlxGa1-xNとしたとき、0.25≦x<1を満たす。 In the semiconductor device of one embodiment, 0.25 ≦ x <1 is satisfied when the composition formula of the second AlGaN layer is Al x Ga 1-x N.
この実施形態の半導体装置によれば、上記第2のAlGaN層の組成式を、AlxGa1-xNとしたとき、0.25≦x<1を満たすので、移動度の低い上記第2の界面に2次元電子ガスを発生させることなく、移動度の高い上記第1の界面のみに2次元電子ガスを発生させることができる。このため、移動度を一層高くでき、オン抵抗を一層低くできる。 According to the semiconductor device of this embodiment, when the composition formula of the second AlGaN layer is Al x Ga 1-x N, 0.25 ≦ x <1 is satisfied, so the second mobility is low. The two-dimensional electron gas can be generated only at the first interface having a high mobility without generating the two-dimensional electron gas at the interface. For this reason, mobility can be further increased and on-resistance can be further decreased.
また、一実施形態の半導体装置では、上記絶縁層および上記ゲート電極は、上記GaN層の凹溝の内面に沿っている。 In one embodiment, the insulating layer and the gate electrode are along the inner surface of the groove of the GaN layer.
この実施形態の半導体装置によれば、上記絶縁層および上記ゲート電極は、上記GaN層の凹溝の内面に沿っているので、ゲート電極は、上記第1の界面に対向する部分を有するので、ゲート電極に電圧を印加したとき、第1の界面に2次元電子ガスを確実に発生させることができる。また、絶縁層およびゲート電極の材料のコストを低減できる。 According to the semiconductor device of this embodiment, since the insulating layer and the gate electrode are along the inner surface of the groove of the GaN layer, the gate electrode has a portion facing the first interface. When a voltage is applied to the gate electrode, a two-dimensional electron gas can be reliably generated at the first interface. Moreover, the cost of the material of the insulating layer and the gate electrode can be reduced.
この発明の半導体装置によれば、上記第2のAlGaN層のAlの組成比は、上記第1のAlGaN層のAlの組成比よりも大きいので、ソース・ゲート間およびドレイン・ゲート間に発生する2次元電子ガスの濃度を最適にしたまま、オン抵抗を低くできるので、消費電力の低い半導体装置を実現できる。 According to the semiconductor device of the present invention, since the Al composition ratio of the second AlGaN layer is larger than the Al composition ratio of the first AlGaN layer, it occurs between the source and gate and between the drain and gate. Since the on-resistance can be lowered while the concentration of the two-dimensional electron gas is optimized, a semiconductor device with low power consumption can be realized.
以下、この発明を図示の実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
図1は、この発明の半導体装置の一実施形態である断面図を示している。図1に示すように、この半導体装置1は、ノーマリオフ型のトランジスタであり、基板2、GaN層3、AlN層4、第1のAlGaN層5、第2のAlGaN層6、絶縁層7、ゲート電極8、ソース電極9およびドレイン電極10を有する。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device according to the present invention. As shown in FIG. 1, this
上記GaN層3は、上記基板2に積層される。GaN層3は、凹溝30を有する。上記第1のAlGaN層5は、GaN層3における凹溝30を挟んだ両側部分に積層される。上記AlN層4は、GaN層3と第1のAlGaN層5との間に、介在する。
The
上記第1のAlGaN層5の側面と、上記AlN層4の側面と、上記GaN層3の凹溝30の内面とは、リセス構造としての段差部11を構成する。この段差部11は、例えば、ドライエッチングにより形成される。
The side surface of the
上記第2のAlGaN層6は、上記GaN層3の凹溝30の内面を覆うようにこの凹溝30の内面に沿って平行に設けられる。第2のAlGaN層6は、第1のAlGaN層5の上面と上記段差部11の内面とを覆う。
The
上記絶縁層7は、上記第2のAlGaN層6に積層される。絶縁層7は、上記GaN層3の凹溝30の内面に沿って平行となっている。絶縁層7は、第2のAlGaN層6における段差部11に存在する部分の全てと、第2のAlGaN層6における第1のAlGaN層5の上面に存在する部分の一部とを、覆う。
The insulating
上記ゲート電極8は、上記絶縁層7の上に設けられる。ゲート電極8は、上記GaN層3の凹溝30の内面に沿って平行となっている。
The
上記ソース電極9は、上記凹溝30を挟んだ両側のうちの一方側の上記第1のAlGaN層5上の第2のAlGaN層6上面に、設けられる。上記ドレイン電極10は、上記凹溝30を挟んだ両側のうちの他方側の上記第1のAlGaN層5上の第2のAlGaN層6上面に、設けられる。
The
上記GaN層3の極性面と上記第1のAlGaN層5(上記AlN層4)との間の界面には、通常時(ゲート電界オフ時でありゲート電極8に電圧印加を行っていない間)においても、2次元電子ガスが発生しており、同域(GaN層3と第1のAlGaN層5(AlN層4)との界面の面内方向X)は移動度が高く、抵抗の低い電流チャネルとなる。
At the interface between the polar face of the
上記GaN層3の凹溝30の内面の側面31と第2のAlGaN層6との間の第1の界面S1において、GaN層3は、面直方向であって極性面でないため、通常時において2次元電子ガスは発生しない。このため、通常時は、この第1の界面S1は、電流チャネルとならず、この半導体装置1はオフされる。一方、ゲート電界オン時には、上記第1の界面S1に、2次元電子ガスが発生するため、半導体装置1はオンされる。
In the first interface S1 between the
ここで、上記第2のAlGaN層6のAlの組成比は、上記第1のAlGaN層5のAlの組成比よりも大きい。上記第2のAlGaN層6の組成式を、AlxGa1-xNとしたとき、0.25≦x<1を満たす。このため、ゲート電界オン時に、第2のAlGaN層6における凹溝30の内面の側面31に平行な部分と絶縁層7との第2の界面S2に2次元電子ガスを発生させることを抑制しつつ、2次元電子ガスをより移動度の高い上記第1の界面S1のみに発生させることができる。
Here, the Al composition ratio of the
次に、上記構成の半導体装置1の製造方法を説明する。
Next, a method for manufacturing the
まず、図2Aに示すように、基板2上に、エピタキシャル成長により、GaN層3、AlN層4および第1のAlGaN層5を形成する。基板2としては、例えば、Si(111)基板や、サファイア(0001)基板や、GaN(0001)基板を用いる。
First, as shown in FIG. 2A, a
上記GaN層3は、例えば、MOCVD装置により、1000℃程度の基板温度にて、1〜5μm程度積層することで形成する。GaN層3は、上記基板2にGaN(0001)基板を用いる場合、極性面が成長面となる。上記基板2にGaN(0001)基板以外の基板を用いる場合は、GaN層3の結晶性を改善するために、GaN層3の積層前に、基板2にバッファ層を形成してもよい。
The
上記第1のAlGaN層5は、GaN層3との界面に2次元電子ガスを生成するために用いられる。第1のAlGaN層5の組成としては、Al0.2Ga0.8Nであり、第1のAlGaN層5の膜厚は、20nmとするとよい。この場合、ソース・ドレイン間に最適な2次元電子ガス濃度を生成できる。
The
上記AlN層4は、上記第1のAlGaN層5のみの場合に比べ、移動度を更に向上させるために用いられる。AlN層4の膜厚は、1nm程度がよい。
The
その後、上記基板2の温度を室温まで低下させ、図2Bに示すように、リセスエッチングを行い、凹溝状の段差部11を形成する。このエッチングは、リソグラフィーによりレジストパターンを形成した後、例えばICP(Inductive Coupled Plasma)エッチング法にて行う。エッチングの深さDとしては、浅すぎると凹溝30の側面31の長さが短くなり、オフ時の耐圧特性が低下するため、50〜500nm程度、好ましくは、100〜500nmがよい。また、エッチングの幅Hは、リソグラフィー装置の分解能限界から、0.1〜1μm程度、好ましくは0.1〜0.3μmが好ましい。
Thereafter, the temperature of the
そして、上記基板2の温度を約1000℃まで上げ、図2Cに示すように、MOCVD装置により、第2のAlGaN層6の再成長を行う。第2のAlGaN層6の組成比としては、例えばAl0.25Ga0.75Nのように、Al組成が25%以上と高いものを用いる。また、第2のAlGaN層6の厚みとしては、薄すぎるとゲート電界印加時に生成される2次元電子ガス濃度が低すぎるため、2〜10nmが好ましい。これにより、2次元電子ガスを、上記第2の界面S2に発生させることを抑制しつつ、上記第1の界面S1のみに発生させることができる。このため、最適な移動度を得ることができる。このように、リセスエッチング後に、新たに第2のAlGaN層6を再成長する製造方法を用いることで、段差部11の第2のAlGaN層6の組成を、第1のAlGaN層5とは、独立に設計することができる。
Then, the temperature of the
その後、図2Dに示すように、例えばスパッタリング装置にて、絶縁層7を形成する。絶縁層7の材料としては、例えば、酸化シリコン、酸化ハフニウム、酸化アルミニウムおよびこれらの混晶および積層膜を用い、絶縁層7の厚みを、10〜50nmとする。
Thereafter, as shown in FIG. 2D, the insulating
最後に、図2Eに示すように、ゲート電極8、ソース電極9およびドレイン電極10を形成する。これら電極材としては、例えば、Al、Ti、Au、Hu、W等の金属およびこれらの合金、積層膜を用いる。なお、ソース電極9およびドレイン電極10を、図2Aに示す窒化物半導体のエピタキシャル層(GaN層3、AlN層4および第1のAlGaN層5)の形成直後に、形成してもよい。
Finally, as shown in FIG. 2E, the
次に、上記構成の半導体装置1の動作特性をシミュレーションにより検証した。シミュレーションの結果を、図3A、3B、3C〜図5A、5Bに示す。この半導体装置1では、AlN層4の厚みを1nmとし、第1のAlGaN層5の組成をAl0.2Ga0.8Nとし、第1のAlGaN層5の厚みを20nmとし、第2のAlGaN層6の組成をAl0.25Ga0.75Nとし、第2のAlGaN層6の厚みを5nmとし、絶縁層7の厚みを40nmとする。
Next, the operating characteristics of the
第1に、図3Aに示すように、半導体装置1の凹溝30の側面31の近傍部分における、この側面31に直交する方向(面内方向)のA−A断面部分での、動作特性を検証した。
First, as shown in FIG. 3A, the operating characteristics at the AA cross section in the direction (in-plane direction) orthogonal to the
この結果、図3Bに示すように、ゲート電界を印加していない場合(Vgs=0)、半導体装置1のA−A断面部分では、2次元電子ガスが発生しないことが分かる。よって、ノーマリオフ特性が実現できている。なお、図3Bにおいて、実線B1,B2は半導体装置1のエネルギーバンドを示し、ハッチングGはゲート電極8のエネルギーバンドを示す。また、左側の縦軸は電子エネルギーを示し、右側の縦軸は電子濃度を示し、横軸はゲート電極からの距離を示す。
As a result, as shown in FIG. 3B, it can be seen that when the gate electric field is not applied (Vgs = 0), the two-dimensional electron gas is not generated in the AA cross section of the
一方、図3Cに示すように、ゲート電界を印加した場合(Vgs=4.6V)、半導体装置1のA−A断面部分では、2次元電子ガスが発生する様子が示されている。つまり、点線L1に示すように、第1の界面S1にて2次元電子ガスが発生している。また、第2の界面S2では2次元電子ガスは発生していない。なお、図3Cにおいて、点線L1は半導体装置1の電子濃度を示す。
On the other hand, as shown in FIG. 3C, when a gate electric field is applied (Vgs = 4.6 V), a state where a two-dimensional electron gas is generated is shown in the AA cross section of the
したがって、ゲート電界印加時には、高い移動度を有する電流チャネルが形成され、トランジスタはオンされる。以上のように、第1の界面S1のみに2次元電子ガスを発生させるためには、第2のAlGaN層6のAl組成としては、25〜100%が必要であることが分かった。
Therefore, when a gate electric field is applied, a current channel having high mobility is formed and the transistor is turned on. As described above, it was found that the Al composition of the
第2に、図4Aに示すように、半導体装置1の凹溝30の底面の近傍部分における、この底面に直交する方向のB−B断面部分での、動作特性を検証した。
Secondly, as shown in FIG. 4A, the operation characteristics in the BB cross section in the direction orthogonal to the bottom surface in the vicinity of the bottom surface of the
この結果、図4Bに示すように、ゲート電界を印加していない場合(Vgs=0)、半導体装置1のB−B断面部分では、2次元電子ガスが発生していることが分かる。つまり、点線L1に示すように、GaN層3と第2のAlGaN層6との間の界面にて2次元電子ガスが発生している。このように、GaN層3と第2のAlGaN層6との間の界面の面内方向には、ゲート電界のオンオフに関わらず、2次元電子ガスが発生しており、常に高い移動度を有する電流チャネルとなる。
As a result, as shown in FIG. 4B, it can be seen that when the gate electric field is not applied (Vgs = 0), a two-dimensional electron gas is generated in the BB cross section of the
第3に、図5Aに示すように、半導体装置1のソース電極9とゲート電極8との間の部分における、第2のAlGaN層6の上面に直交する方向のC−C断面部分での、動作特性を検証した。
Third, as shown in FIG. 5A, in a portion between the
この結果、図5Bに示すように、ゲート電界を印加していない場合(Vgs=0)においても、半導体装置1のC−C断面部分では、2次元電子ガスが発生しており、常に高い移動度を有する電流チャネルとなっている。
As a result, as shown in FIG. 5B, even when the gate electric field is not applied (Vgs = 0), the two-dimensional electron gas is generated in the CC cross section of the
上記第1〜上記第3のシミュレーションの結果、本発明の半導体装置1は、通常時は、段差部11の側壁部に電流チャネルがなく、また、ゲート電界印加時には、新たに段差部11の側壁部の第1の界面S1のみに2次元電子ガスが生成するため、高い移動度を有するノーマリオフ型トランジスタの特性を有するといえる。
As a result of the first to third simulations, the
次に、比較例として、従来の半導体装置101の動作特性をシミュレーションにより検証した。シミュレーションの結果を、図6A〜図6Cに示す。この半導体装置101では、凹溝130を有するGaN層103に、AlGaN層105、絶縁層107およびゲート電極108を積層している。つまり、図1の半導体装置1の第2のAlGaN層6を設けていない。AlGaN層105の組成をAl0.2Ga0.8Nとし、第1のAlGaN層5の厚みを25nmとし、絶縁層107の厚みを40nmとする。
Next, as a comparative example, the operation characteristics of the
図6Aに示すように、半導体装置101の凹溝130の側面131の近傍部分における、この側面131に直交する方向(面内方向)のD−D断面部分での、動作特性を検証した。
As shown in FIG. 6A, the operating characteristics in the DD cross-section portion in the direction (in-plane direction) perpendicular to the
この結果、図6Bに示すように、ゲート電界を印加していない場合(Vgs=0)、半導体装置101のD−D断面部分では、2次元電子ガスが発生しないことが分かる。
As a result, as shown in FIG. 6B, it can be seen that when the gate electric field is not applied (Vgs = 0), the two-dimensional electron gas is not generated in the DD cross section of the
一方、図6Cに示すように、ゲート電界を印加した場合(Vgs=4.6V)、半導体装置101のD−D断面部分では、2次元電子ガスが発生する様子が示されている。つまり、点線L1に示すように、AlGaN層105とGaN層103との間の第1の界面S10にて2次元電子ガスが発生すると共に、点線L2に示すように、絶縁層107とAlGaN層105との間の第2の界面S20にて2次元電子ガスが発生している。
On the other hand, as shown in FIG. 6C, when a gate electric field is applied (Vgs = 4.6 V), a state where a two-dimensional electron gas is generated is shown in the DD cross section of the
そして、第2の界面S20の移動度は、第1の界面S10の移動度に比べ低いため、2次元電子ガスが第1の界面S10のみに存在する場合に比べ、全体としての移動度は低下する。そのため、従来の半導体装置101では、オン抵抗が高く、消費電力が高くなる。
Since the mobility of the second interface S20 is lower than the mobility of the first interface S10, the mobility as a whole is lower than when the two-dimensional electron gas exists only in the first interface S10. To do. Therefore, the
上記構成の半導体装置1によれば、上記第2のAlGaN層6のAlの組成比は、上記第1のAlGaN層5のAlの組成比よりも大きいので、ゲート電極8に電圧を印加したとき、GaN層3の凹溝30の内面の側面31と第2のAlGaN層6との第1の界面S1に2次元電子ガスを発生させつつ、第2のAlGaN層6における凹溝30の内面の側面31に平行な部分と絶縁層7との第2の界面S2に2次元電子ガスを発生させることを抑制できる。つまり、第1の界面S1の移動度は、第2の界面S2の移動度よりも高く、移動度の高い第1の界面S1での2次元電子ガスを発生させ、移動度の低い第2の界面S2での2次元電子ガスの発生を抑制できる。この結果、全体としての移動度を高くでき、オン抵抗を低くできる。
According to the
また、上記第1のAlGaN層5のAlの組成比は、上記第2のAlGaN層6のAlの組成比よりも小さいので、第1のAlGaN層5(AlN層4)とGaN層3との第3の界面に発生する2次元電子ガスの濃度を最適にできる。つまり、ソース電極9の直下とゲート電極8との間の第3の界面、および、ドレイン電極10の直下とゲート電極8との間の第3の界面に発生する2次元電子ガスの濃度を最適にできる。
Further, since the Al composition ratio of the
したがって、ソース・ゲート間およびドレイン・ゲート間に発生する2次元電子ガスの濃度を最適にしたまま、オン抵抗を低くできるので、消費電力の低い半導体装置1を実現できる。
Therefore, since the on-resistance can be lowered while the concentration of the two-dimensional electron gas generated between the source and gate and between the drain and gate is optimized, the
また、上記第2のAlGaN層6の組成式を、AlxGa1-xNとしたとき、0.25≦x<1を満たすので、移動度の低い上記第2の界面S2に2次元電子ガスを発生させることなく、移動度の高い上記第1の界面S1のみに2次元電子ガスを発生させることができる。このため、移動度を一層高くでき、オン抵抗を一層低くできる。
Further, when the composition formula of the
また、上記絶縁層7および上記ゲート電極8は、上記GaN層3の凹溝30の内面に沿っているので、ゲート電極8は、上記第1の界面S1に対向する部分を有するので、ゲート電極8に電圧を印加したとき、第1の界面S1に2次元電子ガスを確実に発生させることができる。また、絶縁層7およびゲート電極8の材料のコストを低減できる。
In addition, since the insulating
なお、この発明は上述の実施形態に限定されない。例えば、第2のAlGaN層6を、GaN層3の凹溝30の内面のみを覆うように、設けてもよい。また、AlN層4を省いて、GaN層3に第1のAlGaN層5を直接接触させてもよい。また、絶縁層7およびゲート電極8を、段差部11を埋めるように設けてもよい。
In addition, this invention is not limited to the above-mentioned embodiment. For example, the
1 半導体装置
2 基板
3 GaN層
30 凹溝
31 側面
4 AlN層
5 第1のAlGaN層
6 第2のAlGaN層
7 絶縁層
8 ゲート電極
9 ソース電極
10 ドレイン電極
11 段差部
S1 第1の界面
S2 第2の界面
DESCRIPTION OF
Claims (3)
この基板に積層されると共に凹溝を有するGaN層と、
このGaN層における凹溝を挟んだ両側部分に積層される第1のAlGaN層と、
上記凹溝を挟んだ両側のうちの一方側の上記第1のAlGaN層の上に設けられるソース電極と、
上記凹溝を挟んだ両側のうちの他方側の上記第1のAlGaN層の上に設けられるドレイン電極と、
上記GaN層の凹溝の内面を覆うようにこの凹溝の内面に沿って設けられる第2のAlGaN層と、
この第2のAlGaN層に積層される絶縁層と、
この絶縁層の上に設けられるゲート電極と
を備え、
上記第2のAlGaN層のAlの組成比は、上記第1のAlGaN層のAlの組成比よりも大きいことを特徴とする半導体装置。 A substrate,
A GaN layer laminated on the substrate and having a groove,
A first AlGaN layer stacked on both sides of the GaN layer across the groove,
A source electrode provided on the first AlGaN layer on one side of both sides of the concave groove;
A drain electrode provided on the first AlGaN layer on the other side of both sides of the concave groove;
A second AlGaN layer provided along the inner surface of the groove to cover the inner surface of the groove of the GaN layer;
An insulating layer stacked on the second AlGaN layer;
A gate electrode provided on the insulating layer,
2. The semiconductor device according to claim 1, wherein an Al composition ratio of the second AlGaN layer is larger than an Al composition ratio of the first AlGaN layer.
上記第2のAlGaN層の組成式を、AlxGa1-xNとしたとき、0.25≦x<1を満たすことを特徴とする半導体装置。 The semiconductor device according to claim 1,
A semiconductor device characterized by satisfying 0.25 ≦ x <1 when the composition formula of the second AlGaN layer is Al x Ga 1-x N.
上記絶縁層および上記ゲート電極は、上記GaN層の凹溝の内面に沿っていることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The semiconductor device according to claim 1, wherein the insulating layer and the gate electrode are along an inner surface of the groove of the GaN layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009283187A JP2011124509A (en) | 2009-12-14 | 2009-12-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009283187A JP2011124509A (en) | 2009-12-14 | 2009-12-14 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011124509A true JP2011124509A (en) | 2011-06-23 |
Family
ID=44288077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009283187A Withdrawn JP2011124509A (en) | 2009-12-14 | 2009-12-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011124509A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013008422A1 (en) * | 2011-07-12 | 2013-01-17 | パナソニック株式会社 | Nitride semiconductor device and method for manufacturing same |
JP2015176991A (en) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | semiconductor device |
CN105609551A (en) * | 2015-12-28 | 2016-05-25 | 电子科技大学 | Three-dimensional multi-trench gate enhanced HEMT device and preparation method thereof |
JP2017073525A (en) * | 2015-10-09 | 2017-04-13 | 株式会社デンソー | Nitride semiconductor device |
WO2019163075A1 (en) * | 2018-02-23 | 2019-08-29 | 三菱電機株式会社 | Semiconductor device |
CN110875382A (en) * | 2018-08-29 | 2020-03-10 | 苏州捷芯威半导体有限公司 | Semiconductor device and method for manufacturing the same |
US10629724B2 (en) | 2017-06-09 | 2020-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP2021012913A (en) * | 2019-07-04 | 2021-02-04 | 株式会社東芝 | Semiconductor device |
JP2021040121A (en) * | 2019-09-02 | 2021-03-11 | 株式会社東芝 | Semiconductor device |
US20220085200A1 (en) * | 2020-09-16 | 2022-03-17 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
-
2009
- 2009-12-14 JP JP2009283187A patent/JP2011124509A/en not_active Withdrawn
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103620751A (en) * | 2011-07-12 | 2014-03-05 | 松下电器产业株式会社 | Nitride semiconductor device and method for manufacturing same |
JPWO2013008422A1 (en) * | 2011-07-12 | 2015-02-23 | パナソニック株式会社 | Nitride semiconductor device and manufacturing method thereof |
WO2013008422A1 (en) * | 2011-07-12 | 2013-01-17 | パナソニック株式会社 | Nitride semiconductor device and method for manufacturing same |
US9685549B2 (en) | 2011-07-12 | 2017-06-20 | Panasonic Intellectual Property Management Co., Ltd. | Nitride semiconductor device and method for manufacturing same |
US9837488B2 (en) | 2014-03-14 | 2017-12-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2015176991A (en) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | semiconductor device |
JP2017073525A (en) * | 2015-10-09 | 2017-04-13 | 株式会社デンソー | Nitride semiconductor device |
CN105609551B (en) * | 2015-12-28 | 2019-01-29 | 电子科技大学 | Three-dimensional enhanced HEMT device of multiple-grooved grid and preparation method thereof |
CN105609551A (en) * | 2015-12-28 | 2016-05-25 | 电子科技大学 | Three-dimensional multi-trench gate enhanced HEMT device and preparation method thereof |
US10629724B2 (en) | 2017-06-09 | 2020-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
WO2019163075A1 (en) * | 2018-02-23 | 2019-08-29 | 三菱電機株式会社 | Semiconductor device |
JPWO2019163075A1 (en) * | 2018-02-23 | 2020-08-27 | 三菱電機株式会社 | Semiconductor device |
CN110875382A (en) * | 2018-08-29 | 2020-03-10 | 苏州捷芯威半导体有限公司 | Semiconductor device and method for manufacturing the same |
JP2021012913A (en) * | 2019-07-04 | 2021-02-04 | 株式会社東芝 | Semiconductor device |
US11715778B2 (en) | 2019-07-04 | 2023-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP7446727B2 (en) | 2019-07-04 | 2024-03-11 | 株式会社東芝 | semiconductor equipment |
JP2021040121A (en) * | 2019-09-02 | 2021-03-11 | 株式会社東芝 | Semiconductor device |
JP7458199B2 (en) | 2019-09-02 | 2024-03-29 | 株式会社東芝 | semiconductor equipment |
US20220085200A1 (en) * | 2020-09-16 | 2022-03-17 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011124509A (en) | Semiconductor device | |
JP5749580B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5697456B2 (en) | Field effect transistor and power control device | |
WO2011039800A1 (en) | Semiconductor device | |
JP2014183080A (en) | Semiconductor device and method of manufacturing the same, power-supply device, and high-frequency amplifier | |
JP2013235873A (en) | Semiconductor device and method of manufacturing the same | |
JP2006222191A (en) | Semiconductor device | |
JP2008004720A (en) | Hetero-structure field effect transistor using nitride semiconductor | |
TWI661554B (en) | Enhancement mode hemt device and mehtod of forming the same | |
JP2011114269A (en) | Semiconductor device | |
JP2012114320A (en) | Nitride semiconductor field effect transistor | |
JP2014078537A (en) | Lateral semiconductor device | |
JP2007173426A (en) | Semiconductor device | |
WO2010016564A1 (en) | Semiconductor device | |
JP2015111633A (en) | Semiconductor device and method of manufacturing the same | |
JP2011176195A (en) | Nitride semiconductor device | |
JP2007250950A (en) | Heterostructure field effect transistor using nitride semiconductor | |
JP2005086102A (en) | Field effect transistor and method of manufacturing field effect transistor | |
JP2007281453A (en) | Semiconductor field effect transistor, and method for manufacturing same | |
JP2009231458A (en) | Field-effect transistor | |
JP2018157100A (en) | Nitride semiconductor device | |
JP2011171440A (en) | Group iii nitride-based hetero field-effect transistor | |
JP2008218846A (en) | Nitride semiconductor element and manufacturing method of nitride semiconductor element | |
JP2016058721A (en) | Semiconductor device | |
JP2008198783A (en) | Field-effect transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130621 |