JP2011124506A - 電子素子デバイスの製造方法 - Google Patents
電子素子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2011124506A JP2011124506A JP2009283128A JP2009283128A JP2011124506A JP 2011124506 A JP2011124506 A JP 2011124506A JP 2009283128 A JP2009283128 A JP 2009283128A JP 2009283128 A JP2009283128 A JP 2009283128A JP 2011124506 A JP2011124506 A JP 2011124506A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- etching
- substrate
- electronic element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Weting (AREA)
Abstract
【課題】基板表面からのエッチングと同等の高い開口率の電子素子デバイスを製造する方法であって、高価な製造装置や追加の工程を要することなくしかもスティッキングを生じることもない方法を提供する。
【解決手段】基板1の第一の主面に電子素子2を搭載するとともに、電子素子2が覆われるように部分的にマスク材で保護する工程と、基板1の第二の主面全体を露出させた状態で基板1の第一の主面と第二の主面とを同時に結晶異方性エッチングし、第一の主面からエッチングされた領域と第二の主面からエッチングされた領域とが重なることにより貫通孔が形成された後、エッチングを終了する工程とを備えることを特徴とする。
【選択図】図1
【解決手段】基板1の第一の主面に電子素子2を搭載するとともに、電子素子2が覆われるように部分的にマスク材で保護する工程と、基板1の第二の主面全体を露出させた状態で基板1の第一の主面と第二の主面とを同時に結晶異方性エッチングし、第一の主面からエッチングされた領域と第二の主面からエッチングされた領域とが重なることにより貫通孔が形成された後、エッチングを終了する工程とを備えることを特徴とする。
【選択図】図1
Description
この発明は、電子素子デバイスの製造方法に関し、特に熱型の赤外線センサの製造方法に好適に利用されうる。
赤外線センサ、圧力センサ、加速度センサ、ジャイロスコープなどのある種の電子部品は、シリコン基板などの基板にキャビティを形成し、そのキャビティ内に電子素子を支持脚で保持した構造を有する。微細な構造であるから、通常キャビティは機械加工困難であって、フォトリソグラフィーとエッチングを含むMEMS技術にて形成される。キャビティは、素子の確実な熱絶縁、物理的あるいは機械的な変化量の確保などのため、必要とされる。
エッチング技術には、溶液中の化学反応を利用したウエット式と反応性イオンエッチングなどのドライ式とがある。ドライ式は、コストが高いなどの欠点を有する。ウエット式はこれと対照をなすうえ、被エッチング材がシリコン基板である場合、キャビティを形成する工程でウェットエッチングとドライエッチングの両方ともを選択できるものについては、結晶異方性エッチングによりエッチング方向を制御できるという利点を有することから、ドライ式よりも多用されている。
エッチング技術には、溶液中の化学反応を利用したウエット式と反応性イオンエッチングなどのドライ式とがある。ドライ式は、コストが高いなどの欠点を有する。ウエット式はこれと対照をなすうえ、被エッチング材がシリコン基板である場合、キャビティを形成する工程でウェットエッチングとドライエッチングの両方ともを選択できるものについては、結晶異方性エッチングによりエッチング方向を制御できるという利点を有することから、ドライ式よりも多用されている。
ところで、結晶異方性エッチングを素子が搭載されていない基板裏面から行うと、エッチングの性質上、キャビティは、エッチングが進行するにつれて狭まる形状をなすために、図5(a)に示すように裏面の開口部の面積(図中の両端矢印範囲)が大きくなる。従って、特に複数の素子からなるアレイセンサの場合、小型化できなかった。そこで、図5(b)に示すように基板表面からエッチングする方法、図5(c)又は(d)に示すように基板裏面の全体からエッチングする方法、図5(e)に示すように両面からエッチングする方法(特許文献1)が知られている。
富士通マイクロエレクトロニクス、"Tech−On!"、[online]、[平成21年9月16日検索]、インターネット<http://techon.nikkeibp.co.jp/article/WORD/20090421/169073>
しかし、基板表面からエッチングするとキャビティ内にエッチング液やリンス液などの液体が溜まりやすい。そして、その残液の乾燥に伴う表面張力によって、本来は微小な間隔が維持されるべき要素同士がくっつき合うスティッキングという不可逆的現象が生じ、製品歩留まりを低下させることがある。従って、これを防止するため、通常はイソプロピルアルコール(IPA)蒸気などを利用して乾燥させたり、凍結乾燥させたり(非特許文献1)する必要があり、コストが高くなる。
一方、基板裏面からエッチングする場合、アレイセンサにおいては図5(c)に示すようにヒートシンクHを金属膜などで別途形成したり、高濃度の不純物注入あるいは電気化学的エッチングにより図5(d)に示すようにシリコンの一部を残してヒートシンクHを形成する必要があり、コストが高くなる。
また、両面からエッチングする場合、電子素子を保護するために電子素子が覆われるように部分的にエッチングマスクを成膜したうえ、裏面にも所定のパターンでエッチングマスクを成膜しなければならず、裏面にエッチングマスク成膜及びエッチングパターンの形成という追加の工程を要する。
それ故、この発明の課題は、基板表面からのエッチングと同等の高い開口率の電子素子デバイスを製造する方法であって、高価な製造装置や追加の工程を要することなくしかもスティッキングを生じることもない方法を提供することにある。
また、両面からエッチングする場合、電子素子を保護するために電子素子が覆われるように部分的にエッチングマスクを成膜したうえ、裏面にも所定のパターンでエッチングマスクを成膜しなければならず、裏面にエッチングマスク成膜及びエッチングパターンの形成という追加の工程を要する。
それ故、この発明の課題は、基板表面からのエッチングと同等の高い開口率の電子素子デバイスを製造する方法であって、高価な製造装置や追加の工程を要することなくしかもスティッキングを生じることもない方法を提供することにある。
その課題を解決するために、この発明の電子素子デバイスの製造方法は、
基板の第一の主面に電子素子を搭載するとともに、電子素子が覆われるように部分的にマスク材で保護する工程と、
前記基板の第二の主面全体を露出させた状態で基板の第一の主面と第二の主面とを同時に結晶異方性エッチングし、第一の主面からエッチングされた領域と第二の主面からエッチングされた領域とが重なることにより貫通孔が形成された後、エッチングを終了する工程と
を備えることを特徴とする。
基板の第一の主面に電子素子を搭載するとともに、電子素子が覆われるように部分的にマスク材で保護する工程と、
前記基板の第二の主面全体を露出させた状態で基板の第一の主面と第二の主面とを同時に結晶異方性エッチングし、第一の主面からエッチングされた領域と第二の主面からエッチングされた領域とが重なることにより貫通孔が形成された後、エッチングを終了する工程と
を備えることを特徴とする。
この方法によれば、第一の主面が部分的にマスク材で保護されているので、第一の主面からエッチングされる領域は、保護された部分を残して第二の主面に近づくにつれて狭まる形状をなす。一方、第二の主面は露出しているので、第二の主面全体が均等にエッチングされ、エッチング時間の経過とともに基板全体が薄くなり、第一の主面からエッチングされる領域と重なると同時にキャビティとなるべき貫通孔が形成される。貫通孔の内周面は結晶面の配向に従う一様な勾配の斜面をなし、しかも貫通しているので、液体が溜まりにくい。従って、スティッキングが生じない。貫通孔の深さはエッチング時間によって制御可能である。
前記電子素子デバイスとしては、単一の電子素子が搭載されているものに限らず、単一の基板に電子素子を前記基板の面方向に複数周期的に搭載した素子アレイであってもよい。
前記電子素子は、例えば赤外線センサにおける受光部などの受光素子である。
前記電子素子は、例えば赤外線センサにおける受光部などの受光素子である。
高価な装置や追加の工程を要することなくスティッキングを防止することができるので、開口率の高い電子素子デバイスを高い歩留まりで安価に製造することができる。
−実施形態1−
図1は第一の実施形態に係る製造方法の各工程を基板の厚み方向断面で示した図である。先ず、図1(a)に示すように、(100)面方位の単結晶シリコン基板1の第一の主面にフォトリソ技術にて赤外線受光部2、サーモパイル3及び配線4を形成するとともにこれらを絶縁膜からなるエッチング保護マスク8で覆う。マスク8としては酸化ケイ素膜、窒化ケイ素膜が好ましい。サーモパイル3は、赤外線受光部2と配線4とを連結し、エッチング後に赤外線受光部2を機械的に支持する脚を兼ねている。第一の主面は、結晶異方性エッチングのエッチングレートを考慮して赤外線受光部2、サーモパイル3及び配線4の周辺以外の部分ではマスク8で覆われることなく露出している。赤外線受光部2と配線4との間の露出部分は、赤外線受光部2を囲む枠状、例えば方形枠状をなしている。基板1を適当な厚さにするために必要に応じて第二の主面を研磨する。
図1は第一の実施形態に係る製造方法の各工程を基板の厚み方向断面で示した図である。先ず、図1(a)に示すように、(100)面方位の単結晶シリコン基板1の第一の主面にフォトリソ技術にて赤外線受光部2、サーモパイル3及び配線4を形成するとともにこれらを絶縁膜からなるエッチング保護マスク8で覆う。マスク8としては酸化ケイ素膜、窒化ケイ素膜が好ましい。サーモパイル3は、赤外線受光部2と配線4とを連結し、エッチング後に赤外線受光部2を機械的に支持する脚を兼ねている。第一の主面は、結晶異方性エッチングのエッチングレートを考慮して赤外線受光部2、サーモパイル3及び配線4の周辺以外の部分ではマスク8で覆われることなく露出している。赤外線受光部2と配線4との間の露出部分は、赤外線受光部2を囲む枠状、例えば方形枠状をなしている。基板1を適当な厚さにするために必要に応じて第二の主面を研磨する。
次に、全体をエッチング液に浸ける。エッチング液としては、公知のものであってよく、例えば水酸化カリウム、水酸化テトラメチルアンモニウム、エチレンジアミンピロカテコール及び水和ヒドラジンの混合物が挙げられる。図1(b)に示すように、エッチング初期は、第一の主面からはシリコン結晶の面方位に従って、第二の主面に近づくにつれてエッチングされる領域が狭まる。即ち,(111)面の方が(100)面よりエッチング速度が遅いので、内周面がテーパをなす。一方、第二の主面は全体が均等にエッチングされ、基板1全体が薄くなる。
第一の主面からエッチングされる領域と第二の主面からエッチングされる領域とが重なると同時にキャビティとなるべき貫通孔5が形成される(図1(c))。この段階では貫通孔5は、基板1の厚み方向断面視で逆台形をなしている。通常は、貫通時期を正確に制御することが困難であることから、エッチング時間を若干長く設定する。この場合、結晶面によるエッチングレートの違い、即ち図1(e)に示すp方向とq方向とではq方向の方が速くエッチングされることから、図1(d)に示すように貫通孔5は第二の主面の直前で僅かに広がる形状をなす。
エッチング後は洗浄、乾燥工程を経ることにより、赤外線センサ10となる。貫通孔5の内周面は(111)結晶面が露出した一様な勾配の斜面をなし、しかも貫通しているので、エッチング液や洗浄液などの液体が溜まらない。従って、スティッキングがほとんど生じることなく、乾燥工程の制御が容易になる。また、第二の主面にエッチング用のパターンを形成しないので、製造工程が単純である。更に、図1(f)に示すように、第二の主面に貫通孔5と同心の貫通孔6を有する板7を増設することにより、擬似的に貫通孔5の深さを増してセンサ10の感度を向上させることもできる。貫通孔6は、後述のアレイセンサの場合はアレイ全体に跨る大きさのものでもよいし、センサ10がマザーボードに実装される場合はマザーボードに設けたものでもよい。
−実施形態2−
図2は第二の実施形態に係る製造方法で製造されるアレイセンサを示し、(a)、(b)及び(c)は各々その斜視図、平面図、及び厚み方向断面図である。この実施形態では、一つの基板11から複数(図示は3つ)のセンサ画素20が製造される。尚、図2(a)では支持脚の図示が省略されている。また、図示は一次元のアレイであるが、この実施形態は二次元のアレイにも同様に適用可能である。
図2は第二の実施形態に係る製造方法で製造されるアレイセンサを示し、(a)、(b)及び(c)は各々その斜視図、平面図、及び厚み方向断面図である。この実施形態では、一つの基板11から複数(図示は3つ)のセンサ画素20が製造される。尚、図2(a)では支持脚の図示が省略されている。また、図示は一次元のアレイであるが、この実施形態は二次元のアレイにも同様に適用可能である。
実施形態1と同様に単結晶シリコン基板11の第一の主面にフォトリソ技術にて複数の赤外線受光部12、1つの赤外線受光部12当たり4本のサーモパイル13及び配線(図示省略)をエッチング保護マスク28とともに形成する。実施形態1と同様に必要に応じて研磨の後、エッチングする。
一方、図3は従来の両面エッチングによるアレイセンサ製造方法の各工程を示す断面図である。図3(a)に示すように、基板21の第一の主面は赤外線受光部22が覆われるようにマスク28が形成され、第二の主面は隣り合うセンサ画素同士の境界部分のみにマスク29が形成される。
エッチング液に浸けると、図3(b)に示すように両面からエッチングが進行するが、終了時には図3(c)に示すように貫通孔25の内周面は第二の主面に近づくにつれて広がる形状をなす。
そこで、図2の手順で得られるアレイセンサと図3の手順で得られるアレイセンサを比較すると、同じサイズの赤外線受光部に対して図4(a)に示す前者の方が図4(b)に示す後者よりも各センサ画素の画素サイズが小さくなるため、開口率の高いセンサを作製することができることが明らかである。
そこで、図2の手順で得られるアレイセンサと図3の手順で得られるアレイセンサを比較すると、同じサイズの赤外線受光部に対して図4(a)に示す前者の方が図4(b)に示す後者よりも各センサ画素の画素サイズが小さくなるため、開口率の高いセンサを作製することができることが明らかである。
以上のように、赤外線センサを例にして説明したが、この発明は結晶異方性エッチングを利用して開口率の高い電子素子デバイスを製造する種々の場合に適用可能である。
1、11、21 基板
2、12、22 赤外線受光部
3、13、23 サーモパイル
5、15、25 貫通孔
10 赤外線センサ
20、30 センサ画素
2、12、22 赤外線受光部
3、13、23 サーモパイル
5、15、25 貫通孔
10 赤外線センサ
20、30 センサ画素
Claims (6)
- 基板の第一の主面に電子素子を搭載するとともに、電子素子が覆われるように部分的にマスク材で保護する工程と、
前記基板の第二の主面全体を露出させた状態で基板の第一の主面と第二の主面とを同時に結晶異方性エッチングし、第一の主面からエッチングされた領域と第二の主面からエッチングされた領域とが重なることにより貫通孔が形成された後、エッチングを終了する工程と
を備えることを特徴とする電子素子デバイスの製造方法。 - 前記電子素子を前記基板の面方向に複数周期的に搭載する請求項1に記載の製造方法。
- 前記電子素子を前記貫通孔の内周面と間隔を開けて支持する脚を、前記エッチングの前に第一の主面上に形成する請求項1または2に記載の製造方法。
- 前記電子素子が受光素子である請求項3に記載の製造方法。
- 前記貫通孔が基板の厚み方向断面視で第二の主面に近づくにつれて狭まる形状をなしている請求項1〜4のいずれかに記載の製造方法。
- 前記貫通孔が基板の厚み方向断面視で第二の主面に近づくにつれて狭まり、第二の主面の直前で僅かに広がる形状をなしている請求項1〜4のいずれかに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009283128A JP2011124506A (ja) | 2009-12-14 | 2009-12-14 | 電子素子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009283128A JP2011124506A (ja) | 2009-12-14 | 2009-12-14 | 電子素子デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011124506A true JP2011124506A (ja) | 2011-06-23 |
Family
ID=44288074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009283128A Pending JP2011124506A (ja) | 2009-12-14 | 2009-12-14 | 電子素子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011124506A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014199254A (ja) * | 2013-03-12 | 2014-10-23 | 株式会社リコー | 裏面照射型赤外線センサー、裏面照射型赤外線センサーの製造方法。 |
JP2018179860A (ja) * | 2017-04-18 | 2018-11-15 | セイコーNpc株式会社 | 赤外線検出装置の製造方法 |
-
2009
- 2009-12-14 JP JP2009283128A patent/JP2011124506A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014199254A (ja) * | 2013-03-12 | 2014-10-23 | 株式会社リコー | 裏面照射型赤外線センサー、裏面照射型赤外線センサーの製造方法。 |
EP2778636A3 (en) * | 2013-03-12 | 2017-12-27 | Ricoh Company, Ltd. | Infrared sensor of rear surface irradiation type |
JP2018179860A (ja) * | 2017-04-18 | 2018-11-15 | セイコーNpc株式会社 | 赤外線検出装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI650853B (zh) | 嵌入式影像感測器封裝 | |
TWI225303B (en) | Sensor for a contact-free temperature measurement | |
US6458494B2 (en) | Etching method | |
WO2015078227A1 (zh) | 电容式硅麦克风及其制备方法 | |
US7563720B2 (en) | Boron doped shell for MEMS device | |
JP2015138971A (ja) | 埋め込み絶縁領域を備えた半導体基板上のサーモパイル・ピクセルの形成のためのcmos集積方法 | |
US9214579B2 (en) | Electrical contact structure with a redistribution layer connected to a stud | |
US6576556B2 (en) | Method of manufacturing semiconductor device and method of manufacturing infrared image sensor | |
US20150179831A1 (en) | Semiconductor structure and manufacturing method thereof | |
JP2011124506A (ja) | 電子素子デバイスの製造方法 | |
KR20170002947A (ko) | 압력 센서 소자 및 그 제조 방법 | |
US20160118506A1 (en) | Semiconductor package and manufacturing method thereof | |
JP6500331B2 (ja) | 赤外線センサー、赤外線センサーの製造方法。 | |
US7533564B2 (en) | Micro sample heating apparatus and method of making the same | |
JP2021518277A (ja) | Memsおよびnems構造 | |
US20090121300A1 (en) | Microelectronic imager packages and associated methods of packaging | |
EP3397585B1 (en) | System and method for maintaining a smoothed and anti-stiction surface on a mems device | |
JPH11211558A (ja) | センサ及びセンサアレイ | |
JP2007180273A (ja) | 半導体装置の製造方法 | |
JPS62283678A (ja) | 半導体装置の製造方法 | |
US9573805B2 (en) | MEMS pressure sensor and method of manufacturing the same | |
JP4224949B2 (ja) | 半導体装置の製造方法および赤外線イメージセンサの製造方法 | |
US8377632B2 (en) | Method of reducing microloading effect | |
US7395706B2 (en) | Micro sample heating apparatus and method of making the same | |
US9711469B2 (en) | Semiconductor structure having recess and manufacturing method thereof |