JP2011124368A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2011124368A
JP2011124368A JP2009280379A JP2009280379A JP2011124368A JP 2011124368 A JP2011124368 A JP 2011124368A JP 2009280379 A JP2009280379 A JP 2009280379A JP 2009280379 A JP2009280379 A JP 2009280379A JP 2011124368 A JP2011124368 A JP 2011124368A
Authority
JP
Japan
Prior art keywords
hole
electrodes
circuit board
semiconductor package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009280379A
Other languages
Japanese (ja)
Inventor
Takayuki Fujii
隆之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009280379A priority Critical patent/JP2011124368A/en
Publication of JP2011124368A publication Critical patent/JP2011124368A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To facilitate repair or replacement of a semiconductor package, to lower the accuracy required for adjustment of the solder amount of a solder bump, and to improve the mounting reliability of a semiconductor device. <P>SOLUTION: The semiconductor device includes solder bumps 30 for electrically connecting the electrodes 11 of a semiconductor package 10 and the substrate electrodes 21 of a circuit board 20 with one another, and includes an insulating sheet 40 arranged between the semiconductor package 10 and the circuit board 20. On the insulating sheet 40, a plurality of through-holes 41, respectively corresponding to the plurality of electrodes 11 are formed through from the side of the semiconductor package 10 to the side of the circuit board 20. Each of the plurality of solder bumps 30 connects one corresponding electrode 11 and one corresponding substrate electrode 21 via one corresponding through-hole 41 and is also separated from the inner periphery of the one through-hole 41. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

BGA(Ball Grid Array)等の半導体パッケージをプリント基板等の回路基板に搭載する際には、プリント基板の各電極(パッド)と回路基板の各電極(パッド)とを電気的及び機械的に接続する。この接続は、リフロー装置の炉内で加熱することによって、半導体パッケージの電極上に予めはんだにより形成されたバンプを溶融させた後で、冷却固化させることにより行う。この後で、半導体パッケージと回路基板との間にアンダーフィル樹脂を注入し、このアンダーフィル樹脂を硬化させることにより、回路基板への半導体パッケージの実装が完了する。   When mounting a semiconductor package such as BGA (Ball Grid Array) on a circuit board such as a printed circuit board, each electrode (pad) of the printed circuit board and each electrode (pad) of the circuit board are electrically and mechanically connected. To do. This connection is performed by heating in a furnace of a reflow apparatus to melt a bump previously formed by solder on the electrode of the semiconductor package and then cooling and solidifying the bump. Thereafter, an underfill resin is injected between the semiconductor package and the circuit board, and the underfill resin is cured to complete the mounting of the semiconductor package on the circuit board.

このような実装後に、半導体パッケージを修理或いは交換するために、該半導体パッケージを回路基板から取り外す必要が発生した場合、はんだバンプを再溶融させて半導体パッケージを回路基板から引き剥がず必要がある。しかし、アンダーフィル樹脂は密着性が強く取り外しが困難である。   When it is necessary to remove the semiconductor package from the circuit board in order to repair or replace the semiconductor package after such mounting, it is necessary to remelt the solder bumps and not peel the semiconductor package from the circuit board. However, the underfill resin has high adhesion and is difficult to remove.

特許文献1には、アンダーフィル樹脂の代わりに絶縁シートを介してBGAとプリント基板とを接合する技術が記載されている。BGAの片面には複数のパッドがマトリクス状の配置で形成され、これらパッド上にははんだバンプが設けられている。また、プリント基板の片面には複数のパッドがBGAのパッドと対応する配置で形成され、絶縁シートには、円柱状又は樽状の複数の貫通穴が、BGAのパッドと対応する配置で形成されている。
特許文献1の技術において、BGAをプリント基板に接続させるためには、まず、フラックスをプリント基板の各パッドに塗布した後で、絶縁シートの貫通穴がBGAのはんだバンプ及びプリント基板の各パッドと同位置に重なるように、BGAとプリント基板とにより絶縁シートを挟み込む。次に、リフロー装置でBGAとプリント基板とを加熱する。この加熱により、各はんだバンプが溶融し、各々が貫通穴の形状のとおりに収まるとともに、プリント基板のパッドに濡れ広がり、BGAの各パッドとプリント基板の各パッドとがはんだを介して電気的及び機械的に接続される。なお、各はんだは、隣りに位置するはんだとは絶縁シートにより相互に絶縁されている。
Patent Document 1 describes a technique for joining a BGA and a printed board via an insulating sheet instead of an underfill resin. A plurality of pads are formed in a matrix arrangement on one side of the BGA, and solder bumps are provided on these pads. Also, a plurality of pads are formed on one side of the printed circuit board in an arrangement corresponding to the BGA pads, and a plurality of cylindrical or barrel-shaped through holes are formed in the insulating sheet in an arrangement corresponding to the BGA pads. ing.
In the technique of Patent Document 1, in order to connect the BGA to the printed circuit board, first, flux is applied to each pad of the printed circuit board, and then the through holes of the insulating sheet are connected to the BGA solder bumps and the printed circuit board pads. An insulating sheet is sandwiched between the BGA and the printed circuit board so as to overlap at the same position. Next, the BGA and the printed circuit board are heated with a reflow apparatus. By this heating, each solder bump is melted and each fits in the shape of the through hole, and wet spreads on the pad of the printed circuit board.Each pad of the BGA and each pad of the printed circuit board are electrically and via the solder. Mechanically connected. In addition, each solder is mutually insulated by the insulating sheet with the solder located adjacent.

特開2001−223463号公報JP 2001-223463 A

特許文献1の構造では、はんだが絶縁シートの貫通穴の内周の全面に密着する構造になっているため、絶縁シートとはんだとの接着が強固である。このため、絶縁シートをBGAから取り外すこと、並びに、絶縁シートの貫通穴からはんだを取り外すことが困難である。BGAの修理或いは交換の際には、絶縁シートをBGAから取り外すことと、又は、絶縁シートの貫通穴からはんだを取り外すことが必要であるため、特許文献1の構造では、BGAの修理或いは交換が困難である。
また、特許文献1のようにはんだを貫通穴の形状のとおりに該貫通穴内に収めるためには、はんだバンプのはんだ量を高精度に調節する必要がある。このため、はんだ量が不足する場合にははんだバンプが回路基板の電極に達せずに、BGAの電極と回路基板の電極との電気的接続が不良となる可能性がある。また、はんだ量が多すぎる場合には、貫通穴からはみ出したはんだによって、例えば回路基板の隣り合う電極同士が短絡する可能性がある。よって、半導体装置の実装信頼性が十分でない。
In the structure of Patent Document 1, since the solder is in close contact with the entire inner periphery of the through hole of the insulating sheet, the adhesion between the insulating sheet and the solder is strong. For this reason, it is difficult to remove the insulating sheet from the BGA and to remove the solder from the through hole of the insulating sheet. When repairing or exchanging the BGA, it is necessary to remove the insulating sheet from the BGA or to remove the solder from the through hole of the insulating sheet. Have difficulty.
In addition, as in Patent Document 1, in order to fit the solder into the through hole according to the shape of the through hole, it is necessary to adjust the solder amount of the solder bump with high accuracy. For this reason, when the amount of solder is insufficient, the solder bumps do not reach the electrode of the circuit board, and the electrical connection between the BGA electrode and the circuit board electrode may be poor. Moreover, when there is too much solder amount, the electrodes which adjoin the circuit board may short-circuit, for example with the solder which protruded from the through hole. Therefore, the mounting reliability of the semiconductor device is not sufficient.

このように、BGA等の半導体パッケージの修理或いは交換を容易にするとともに、はんだバンプのはんだ量の調節に要求される精度を低くし半導体装置の実装信頼性を高めることは困難だった。   As described above, it has been difficult to easily repair or replace a semiconductor package such as a BGA, and to reduce the accuracy required for adjusting the solder amount of the solder bumps and increase the mounting reliability of the semiconductor device.

本発明は、一方の面に複数の電極を有する半導体パッケージと、
前記複数の電極夫々に対応して配置された複数の基板電極を一方の面に有する回路基板と、
前記複数の電極夫々に対応する複数のはんだバンプと、
前記半導体パッケージと前記回路基板との間に配置され、前記複数の電極夫々に対応して配置された複数の貫通穴が前記半導体パッケージ側から前記回路基板側へ貫通して形成されている絶縁シートと、
を有し、
前記複数のはんだバンプ夫々は、対応する一の前記電極と、対応する一の前記基板電極と、を対応する一の前記貫通穴を介して接続しているとともに、当該一の前記貫通穴の内周から離間していることを特徴とする半導体装置を提供する。
The present invention provides a semiconductor package having a plurality of electrodes on one side;
A circuit board having a plurality of substrate electrodes disposed on one surface corresponding to each of the plurality of electrodes;
A plurality of solder bumps corresponding to each of the plurality of electrodes;
An insulating sheet disposed between the semiconductor package and the circuit board, wherein a plurality of through holes disposed corresponding to the plurality of electrodes are formed so as to penetrate from the semiconductor package side to the circuit board side When,
Have
Each of the plurality of solder bumps connects the corresponding one electrode and the corresponding one substrate electrode through the corresponding one through hole, and the inside of the one through hole. Provided is a semiconductor device which is separated from the periphery.

この半導体装置によれば、複数のはんだバンプは、夫々対応する貫通穴の内周から離間しているので、半導体パッケージの修理或いは交換の際に、絶縁シートを半導体パッケージから容易に取り外すことできるとともに、絶縁シートの貫通穴からはんだを容易に取り外すことができる。よって、半導体パッケージの修理或いは交換が容易となる。
また、はんだ量の調節精度が低くても良いので、はんだ量の不足が生じにくく、その結果、半導体パッケージの電極と回路基板の基板電極との電気的接続が不良となる可能性を低減することができる。また、はんだ量の調節精度が低くても良いので、はんだ量が過多となることも起こりにくく、その結果、隣り合う基板電極或いは隣り合う電極同士が短絡する可能性も低減することができる。よって、半導体装置の実装信頼性を向上することができる。
このように、半導体パッケージの修理或いは交換を容易にするとともに、はんだバンプのはんだ量の調節に要求される精度を低くし半導体装置の実装信頼性を高めることができる。
According to this semiconductor device, since the plurality of solder bumps are separated from the inner periphery of the corresponding through holes, the insulating sheet can be easily removed from the semiconductor package when the semiconductor package is repaired or replaced. The solder can be easily removed from the through hole of the insulating sheet. Therefore, repair or replacement of the semiconductor package becomes easy.
Moreover, since the adjustment accuracy of the solder amount may be low, it is difficult for the solder amount to be insufficient, and as a result, the possibility that the electrical connection between the electrode of the semiconductor package and the substrate electrode of the circuit board becomes poor is reduced. Can do. Moreover, since the adjustment accuracy of the solder amount may be low, it is difficult for the solder amount to be excessive, and as a result, the possibility that the adjacent substrate electrodes or adjacent electrodes are short-circuited can be reduced. Therefore, the mounting reliability of the semiconductor device can be improved.
As described above, the repair or replacement of the semiconductor package can be facilitated, and the accuracy required for adjusting the solder amount of the solder bumps can be lowered to increase the mounting reliability of the semiconductor device.

また、本発明は、半導体パッケージの一方の面に設けられた複数の電極と、前記複数の電極夫々に対応して配置され回路基板の一方の面に設けられた複数の基板電極と、のうちの何れかに夫々はんだバンプを形成する工程と、
前記複数の電極夫々に対応して配置された複数の貫通穴が、前記半導体パッケージ側から前記回路基板側へ貫通して形成されている絶縁シートを、前記半導体パッケージと前記回路基板とにより挟み込むとともに、前記形成された複数のはんだバンプ夫々を対応する一の貫通穴内に入り込ませる工程と、
前記複数のはんだバンプを加熱溶融させて、前記複数のはんだバンプ夫々が対応する前記貫通穴の内周から離間するように、前記複数の電極夫々と、前記複数の電極夫々に対応する前記基板電極とを、前記複数のはんだバンプのうち対応する一のはんだバンプを介して接続させる工程と、
を有することを特徴とする半導体装置の製造方法を提供する。
The present invention also includes a plurality of electrodes provided on one surface of the semiconductor package, and a plurality of substrate electrodes disposed on one surface of the circuit board corresponding to each of the plurality of electrodes. Forming a solder bump on each of the above,
An insulating sheet in which a plurality of through holes arranged corresponding to each of the plurality of electrodes penetrates from the semiconductor package side to the circuit board side is sandwiched between the semiconductor package and the circuit board. A step of allowing each of the formed plurality of solder bumps to enter a corresponding one through hole;
The plurality of electrodes and the substrate electrodes corresponding to the plurality of electrodes, respectively, so that the plurality of solder bumps are heated and melted so that each of the plurality of solder bumps is separated from the inner periphery of the corresponding through hole. And connecting the corresponding solder bumps among the plurality of solder bumps,
A method for manufacturing a semiconductor device is provided.

本発明によれば、半導体パッケージの修理或いは交換を容易にするとともに、はんだバンプのはんだ量の調節に要求される精度を低くし半導体装置の実装信頼性を高めることができる。   According to the present invention, it is possible to easily repair or replace a semiconductor package, and to reduce the accuracy required for adjusting the solder amount of the solder bumps and to increase the mounting reliability of the semiconductor device.

実施形態に係る半導体装置の構成を示す模式的な断面図である。It is a typical sectional view showing the composition of the semiconductor device concerning an embodiment. 実施形態に係る半導体装置が有する絶縁シートの構成を示す図である。It is a figure which shows the structure of the insulating sheet which the semiconductor device which concerns on embodiment has. 絶縁シートの貫通穴の形状に応じた利点を説明するための図である。It is a figure for demonstrating the advantage according to the shape of the through-hole of an insulating sheet. 実施形態に係る半導体装置の製造方法を説明するための一連の工程図である。It is a series of process diagrams for explaining a manufacturing method of a semiconductor device according to an embodiment.

以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and the description thereof is omitted as appropriate.

図1は実施形態に係る半導体装置100の構成を示す模式的な断面図である。図2は半導体装置100が有する絶縁シート40の構成を示す図であり、このうち(a)は平面図、(b)は(a)のA−A線に沿った矢視断面図である。   FIG. 1 is a schematic cross-sectional view showing a configuration of a semiconductor device 100 according to the embodiment. 2A and 2B are diagrams illustrating the configuration of the insulating sheet 40 included in the semiconductor device 100, in which FIG. 2A is a plan view, and FIG. 2B is a cross-sectional view taken along line AA in FIG.

本実施形態に係る半導体装置100は、一方の面に複数の電極を有する半導体パッケージ10と、複数の電極11夫々に対応して配置された複数の基板電極21を一方の面に有する回路基板20と、複数の電極11夫々に対応する複数のはんだバンプ30と、を有している。更に、半導体パッケージ10と回路基板20との間に配置され、複数の電極11夫々に対応して配置された複数の貫通穴41が半導体パッケージ10側から回路基板20側へ貫通して形成されている絶縁シート40を有している。複数のはんだバンプ30夫々は、対応する一の電極11と、対応する一の基板電極21と、を対応する一の貫通穴41を介して接続しているとともに、当該一の貫通穴41の内周から離間している。
以下、詳細に説明する。
The semiconductor device 100 according to the present embodiment includes a semiconductor package 10 having a plurality of electrodes on one surface, and a circuit board 20 having a plurality of substrate electrodes 21 arranged corresponding to each of the plurality of electrodes 11 on one surface. And a plurality of solder bumps 30 corresponding to each of the plurality of electrodes 11. Further, a plurality of through holes 41 disposed between the semiconductor package 10 and the circuit board 20 and corresponding to the plurality of electrodes 11 are formed to penetrate from the semiconductor package 10 side to the circuit board 20 side. The insulating sheet 40 is provided. Each of the plurality of solder bumps 30 connects the corresponding one electrode 11 and the corresponding one substrate electrode 21 via the corresponding one through hole 41, and the inside of the one through hole 41 Separated from the circumference.
This will be described in detail below.

半導体パッケージ10は、例えば、BGA(Ball Grid Array)型パッケージ、或いは、フリップチップ型パッケージ等である。この半導体パッケージ10の一方の面には、複数の電極11が、例えばマトリクス状の配置で設けられている。これら電極11は、例えば、電極パッドであり、それぞれ下層配線に接続されている。
同様に、回路基板20の一方の面には、複数の基板電極21が、例えばマトリクス状の配置で設けられている。基板電極21は、例えば、ランドであり、それぞれ下層配線に接続されている。
電極11と基板電極21とは、1対1で対応しており、各電極11と、それぞれ対応する基板電極21とは、互いに対向している。
各電極11は、それぞれ対応するはんだバンプ30を介して、対応する基板電極21と電気的に接続されている。
The semiconductor package 10 is, for example, a BGA (Ball Grid Array) type package or a flip chip type package. A plurality of electrodes 11 are provided on one surface of the semiconductor package 10 in, for example, a matrix arrangement. These electrodes 11 are, for example, electrode pads, and are connected to lower layer wirings.
Similarly, a plurality of substrate electrodes 21 are provided on one surface of the circuit board 20 in, for example, a matrix arrangement. The substrate electrode 21 is, for example, a land, and is connected to the lower layer wiring.
The electrodes 11 and the substrate electrodes 21 correspond one-to-one, and each electrode 11 and the corresponding substrate electrode 21 face each other.
Each electrode 11 is electrically connected to a corresponding substrate electrode 21 via a corresponding solder bump 30.

絶縁シート40は、半導体パッケージ10と回路基板20との間に介在している。絶縁シート40は、例えば、透明又は半透明の熱硬化性エポキシ樹脂などの絶縁性高分子材料により構成された、シート状又はフィルム状のものである。絶縁シート40の外形寸法は半導体パッケージ10の外形寸法とほぼ同等である。絶縁シート40の厚さははんだバンプ30の高さと同等か、或いは、はんだバンプ30の高さよりも若干薄い。   The insulating sheet 40 is interposed between the semiconductor package 10 and the circuit board 20. The insulating sheet 40 is in the form of a sheet or film made of an insulating polymer material such as a transparent or translucent thermosetting epoxy resin. The outer dimension of the insulating sheet 40 is substantially equal to the outer dimension of the semiconductor package 10. The thickness of the insulating sheet 40 is equal to the height of the solder bump 30 or slightly thinner than the height of the solder bump 30.

絶縁シート40には、複数の貫通穴41が、例えばマトリクス状の配置で設けられ、これら貫通穴41は、電極11と1対1で対応している。従って、貫通穴41は、基板電極21とも1対1で対応している。
各貫通穴41内には、対応するはんだバンプ30が配置されている。
The insulating sheet 40 is provided with a plurality of through holes 41 in a matrix arrangement, for example, and the through holes 41 correspond to the electrodes 11 on a one-to-one basis. Therefore, the through hole 41 corresponds to the substrate electrode 21 on a one-to-one basis.
A corresponding solder bump 30 is disposed in each through hole 41.

ここで、図1に示すように、各はんだバンプ30の外径(外寸)は、貫通穴41の内径(内寸)よりも小さく設定され、各はんだバンプ30は、対応する貫通穴41の内周から離間している(該内周に接触していない)。換言すれば、各はんだバンプ30と、対応する貫通穴41の内周との間にクリアランスが存在する。具体的には、例えば、はんだバンプ30の外径aと貫通穴41の内径bとの比a/bが0.9以下であることが好ましい。この比a/bは、必要に応じて、0.7以下とすることも好ましい。
このように、はんだバンプ30が貫通穴41の内周から離間していることにより、半導体パッケージ10と回路基板20との取り外しが容易となり、半導体パッケージ10の修理或いは交換等が容易になる。
Here, as shown in FIG. 1, the outer diameter (outer dimension) of each solder bump 30 is set to be smaller than the inner diameter (inner dimension) of the through hole 41, and each solder bump 30 corresponds to the corresponding through hole 41. It is separated from the inner periphery (not in contact with the inner periphery). In other words, a clearance exists between each solder bump 30 and the inner periphery of the corresponding through hole 41. Specifically, for example, the ratio a / b between the outer diameter a of the solder bump 30 and the inner diameter b of the through hole 41 is preferably 0.9 or less. This ratio a / b is preferably 0.7 or less as required.
As described above, since the solder bump 30 is separated from the inner periphery of the through hole 41, the semiconductor package 10 and the circuit board 20 can be easily detached, and the semiconductor package 10 can be easily repaired or replaced.

本実施形態の場合、貫通穴41は、例えば、図2に示すように四角筒状とすることができ、この場合、貫通穴41の平面形状は四角形(具体的には、例えば、正方形)である。
なお、貫通穴41は、円筒状等、その他の形状にしても良い。
In the case of the present embodiment, the through hole 41 can be, for example, a rectangular tube shape as shown in FIG. 2, and in this case, the planar shape of the through hole 41 is a quadrangle (specifically, for example, a square). is there.
The through hole 41 may have other shapes such as a cylindrical shape.

貫通穴41を四角筒状にする場合と円筒状にする場合とでは、それぞれの利点がある。
図3は絶縁シート40の貫通穴41の形状に応じた利点を説明するための図である。このうち図3(a)は、貫通穴41が四角筒状である場合において、貫通穴41とはんだバンプ30との位置関係を示す平断面図である。同様に、図3(b)は、貫通穴41が円筒状である場合において、貫通穴41とはんだバンプ30との位置関係を示す平断面図である。
図3(a)及び(b)に示すように、貫通穴41が四角筒状である場合と円筒状である場合とで、隣り合う貫通穴41の間隔cが互いに等しければ、はんだバンプ30と貫通穴41の内周との最大距離dは、貫通穴41が四角筒状である場合の方が大きくなる。このため、貫通穴41が四角筒状である場合の方が、はんだバンプ30と貫通穴41の内周とのクリアランスを確保しやすくなる。更に、貫通穴41が四角筒状である場合の方が、絶縁シート40と半導体パッケージ10との接着面積を小さくできるので、絶縁シート40から半導体パッケージ10を取り外し易くなる。また、貫通穴41が四角筒状である場合の方が、絶縁シート40の材料が少なくて済むことから、絶縁シート40が低コストとなる。
一方、絶縁シート40における貫通穴41以外の部分の面積は、貫通穴41が四角筒状である場合と円筒状である場合とで、隣り合う貫通穴41同士の間隔cが互いに等しければ、貫通穴41が円筒状である場合の方が大きくなる。このため、貫通穴41が円筒状である場合の方が、絶縁シート40の強度を大きく確保できる。
There are advantages in the case where the through-hole 41 is formed in a rectangular tube shape and in the case where the through hole 41 is formed in a cylindrical shape.
FIG. 3 is a diagram for explaining advantages according to the shape of the through hole 41 of the insulating sheet 40. 3A is a plan sectional view showing the positional relationship between the through hole 41 and the solder bump 30 when the through hole 41 has a rectangular tube shape. Similarly, FIG. 3B is a plan sectional view showing the positional relationship between the through hole 41 and the solder bump 30 when the through hole 41 is cylindrical.
As shown in FIGS. 3 (a) and 3 (b), if the through hole 41 has a rectangular tube shape and a cylindrical shape, and the interval c between the adjacent through holes 41 is equal to each other, the solder bump 30 and The maximum distance d with respect to the inner periphery of the through hole 41 is larger when the through hole 41 has a rectangular tube shape. For this reason, when the through hole 41 has a rectangular tube shape, it becomes easier to ensure the clearance between the solder bump 30 and the inner periphery of the through hole 41. Furthermore, when the through hole 41 is a square cylinder, the bonding area between the insulating sheet 40 and the semiconductor package 10 can be reduced, so that the semiconductor package 10 can be easily detached from the insulating sheet 40. In addition, when the through hole 41 is a square cylinder, the insulating sheet 40 requires less material, so the cost of the insulating sheet 40 is reduced.
On the other hand, the area of the insulating sheet 40 other than the through-hole 41 has a through-hole if the through-hole 41 has a rectangular tube shape and a cylindrical shape, and the interval c between the adjacent through-holes 41 is equal to each other. The case where the hole 41 is cylindrical is larger. For this reason, the direction where the through-hole 41 is cylindrical can ensure the intensity | strength of the insulating sheet 40 large.

また、図1に示すように、各電極11は、例えば、対応する貫通穴41内に入り込んでいる。このため、各電極11の外周は、平面視において、対応する貫通穴41の内側に位置している。しかも、各電極11は、例えば、対応する貫通穴41の内周から離間している。
電極11の寸法は、例えば、はんだバンプ30の外径と略等しくすることができる。
Further, as shown in FIG. 1, each electrode 11 enters, for example, a corresponding through hole 41. For this reason, the outer periphery of each electrode 11 is located inside the corresponding through hole 41 in plan view. Moreover, each electrode 11 is separated from the inner periphery of the corresponding through hole 41, for example.
The dimension of the electrode 11 can be made substantially equal to the outer diameter of the solder bump 30, for example.

同様に、各基板電極21は、例えば、対応する貫通穴41内に入り込んでいる。このため、各基板電極21の外周は、平面視において、対応する貫通穴41の内側に位置している。しかも、各基板電極21は、例えば、対応する貫通穴41の内周から離間している。
基板電極21の寸法は、例えば、はんだバンプ30の外径と略等しくすることができる。
Similarly, each substrate electrode 21 enters, for example, the corresponding through hole 41. For this reason, the outer periphery of each substrate electrode 21 is located inside the corresponding through hole 41 in plan view. Moreover, each substrate electrode 21 is separated from the inner periphery of the corresponding through hole 41, for example.
The dimension of the substrate electrode 21 can be made substantially equal to the outer diameter of the solder bump 30, for example.

なお、半導体パッケージ10において、電極11に接続される配線(図示略)は、例えば、下層配線であり、半導体パッケージ10の表面上において、隣り合う貫通穴41の境界部を跨ぐことがないようになっている。同様に、回路基板20において、基板電極21に接続される配線(図示略)は、例えば、下層配線であり、半導体パッケージ10の表面上において、隣り合う貫通穴41の境界部を跨ぐことがないようになっている。   In the semiconductor package 10, the wiring (not shown) connected to the electrode 11 is, for example, a lower layer wiring so as not to straddle the boundary portion between the adjacent through holes 41 on the surface of the semiconductor package 10. It has become. Similarly, in the circuit board 20, the wiring (not shown) connected to the substrate electrode 21 is, for example, a lower layer wiring and does not straddle the boundary portion between the adjacent through holes 41 on the surface of the semiconductor package 10. It is like that.

次に、本実施形態に係る半導体装置の製造方法を説明する。図4はこの製造方法を説明するための一連の工程図である。   Next, a method for manufacturing the semiconductor device according to the present embodiment will be described. FIG. 4 is a series of process diagrams for explaining the manufacturing method.

本実施形態に係る半導体装置の製造方法は、半導体パッケージ10の一方の面に設けられた複数の電極11と、複数の電極11夫々に対応して配置され回路基板20の一方の面に設けられた複数の基板電極21と、のうちの何れかに夫々はんだバンプ30を形成する工程を有する。更に、複数の電極11夫々に対応して配置された複数の貫通穴41が、半導体パッケージ10側から回路基板20側へ貫通して形成されている絶縁シート40を、半導体パッケージ10と回路基板20とにより挟み込むとともに、複数のはんだバンプ30夫々を対応する一の貫通穴41内に入り込ませる工程を有する。更に、複数のはんだバンプ30を加熱溶融させて、複数のはんだバンプ30夫々が対応する貫通穴41の内周から離間するように、複数の電極11夫々と、複数の電極11夫々に対応する基板電極21とを、複数のはんだバンプ30のうち対応する一のはんだバンプ30を介して接続させる工程を有する。
以下、詳細に説明する。
The method for manufacturing a semiconductor device according to the present embodiment includes a plurality of electrodes 11 provided on one surface of the semiconductor package 10 and a corresponding one of the plurality of electrodes 11 provided on one surface of the circuit board 20. And forming a solder bump 30 on each of the plurality of substrate electrodes 21. Further, an insulating sheet 40 in which a plurality of through holes 41 arranged corresponding to each of the plurality of electrodes 11 is formed so as to penetrate from the semiconductor package 10 side to the circuit board 20 side is replaced with the semiconductor package 10 and the circuit board 20. And a step of inserting each of the plurality of solder bumps 30 into the corresponding one through hole 41. Further, the plurality of solder bumps 30 are heated and melted so that the plurality of solder bumps 30 are separated from the inner periphery of the corresponding through holes 41, respectively, and the plurality of electrodes 11 and the substrate corresponding to each of the plurality of electrodes 11. There is a step of connecting the electrode 21 via a corresponding one solder bump 30 among the plurality of solder bumps 30.
This will be described in detail below.

図4(a)に示すように、はんだバンプ30は、例えば、各電極11上に予め設けておく。
次に、フラックス(図示略)を、例えば、各基板電極21に塗布する。
次に、半導体パッケージ10において電極11が設けられている面と、回路基板20において基板電極21が設けられている面とを絶縁シート40を挟んで対向させる。そして、各電極11が、それぞれ対応する貫通穴41を挟んで基板電極21と対向するように、半導体パッケージ10、絶縁シート40及び回路基板20を位置合わせする。
As shown in FIG. 4A, the solder bump 30 is provided in advance on each electrode 11, for example.
Next, flux (not shown) is applied to each substrate electrode 21, for example.
Next, the surface of the semiconductor package 10 on which the electrode 11 is provided and the surface of the circuit board 20 on which the substrate electrode 21 is provided are opposed to each other with the insulating sheet 40 interposed therebetween. Then, the semiconductor package 10, the insulating sheet 40, and the circuit board 20 are aligned so that each electrode 11 faces the substrate electrode 21 with the corresponding through hole 41 interposed therebetween.

次に、図4(b)に示すように、半導体パッケージ10と回路基板20とにより絶縁シート40を挟み込む。この際、各はんだバンプ30及び各電極11をそれぞれ対応する貫通穴41内に入り込ませる一方で、各基板電極21をそれぞれ対応する貫通穴41内に入り込ませる。
ここで、例えば、絶縁シート40の表裏の面には、予め、接着剤(図示略)を塗布しておくか、或いは、粘着シート(図示略)を貼り付けておくことにより、絶縁シート40を半導体パッケージ10及び回路基板20に対して接着しても良い。
Next, as illustrated in FIG. 4B, the insulating sheet 40 is sandwiched between the semiconductor package 10 and the circuit board 20. At this time, the solder bumps 30 and the electrodes 11 are inserted into the corresponding through holes 41, while the substrate electrodes 21 are inserted into the corresponding through holes 41.
Here, for example, an adhesive (not shown) is applied to the front and back surfaces of the insulating sheet 40 in advance, or an adhesive sheet (not shown) is pasted, whereby the insulating sheet 40 is attached. The semiconductor package 10 and the circuit board 20 may be bonded.

なお、図4(a)〜図4(b)の工程では、絶縁シート40を回路基板20において基板電極21が設けられている面上に位置合わせして装着した後で、半導体パッケージ10を回路基板20及び絶縁シート40に対して位置合わせしても良い。或いは、絶縁シート40を半導体パッケージ10において電極11及びはんだバンプ30が設けられている面上に位置合わせして装着した後で、半導体パッケージ10及び絶縁シート40を回路基板20に対して位置合わせしても良い。これらにより、位置合わせを容易に行うことができる。   4A to 4B, after the insulating sheet 40 is positioned and mounted on the surface of the circuit board 20 on which the substrate electrode 21 is provided, the semiconductor package 10 is mounted on the circuit. You may align with respect to the board | substrate 20 and the insulating sheet 40. FIG. Alternatively, after the insulating sheet 40 is positioned and mounted on the surface of the semiconductor package 10 on which the electrodes 11 and the solder bumps 30 are provided, the semiconductor package 10 and the insulating sheet 40 are aligned with the circuit board 20. May be. By these, alignment can be performed easily.

次に、図4(c)に示すように、加熱を行うことによりはんだバンプ30を溶融させ、各電極11を、それぞれはんだバンプ30を介して対応する基板電極21と接続させる。なお、加熱は、IR(Infrared Radiation:赤外線)或いはヒータ加熱された熱風を用いたリフロー装置などを用いて行う。なお、この際に、絶縁シート40の表裏の面を僅かに溶融させ、絶縁シート40を半導体パッケージ10及び回路基板20にそれぞれ接着させても良い。
これにより、半導体パッケージ10と回路基板20との実装が完了し、半導体装置100が製造される。
Next, as shown in FIG. 4C, the solder bump 30 is melted by heating, and each electrode 11 is connected to the corresponding substrate electrode 21 via the solder bump 30. The heating is performed using IR (Infrared Radiation) or a reflow apparatus using hot air heated by a heater. At this time, the front and back surfaces of the insulating sheet 40 may be slightly melted, and the insulating sheet 40 may be bonded to the semiconductor package 10 and the circuit board 20 respectively.
Thereby, the mounting of the semiconductor package 10 and the circuit board 20 is completed, and the semiconductor device 100 is manufactured.

ここで、溶融したはんだバンプ30は、半導体パッケージ10及び回路基板20には接着しているが、絶縁シート40には接着していない。このため、半導体パッケージ10を修理又は交換する際には、半導体装置100の全体を加熱する必要がない。例えば、半導体パッケージ10又は回路基板20の何れか一方だけを加熱し、はんだバンプ30と絶縁シート40とを溶融させるだけで、或いは、はんだバンプ30と接着剤(図示略)或いは粘着シート(図示略)とを溶融させるだけで、半導体パッケージ10と回路基板20とを容易に分離することができる。よって、半導体パッケージ10の修理或いは交換が容易となる。   Here, the molten solder bumps 30 are bonded to the semiconductor package 10 and the circuit board 20, but are not bonded to the insulating sheet 40. For this reason, when the semiconductor package 10 is repaired or replaced, it is not necessary to heat the entire semiconductor device 100. For example, only one of the semiconductor package 10 and the circuit board 20 is heated to melt the solder bump 30 and the insulating sheet 40, or the solder bump 30 and an adhesive (not shown) or an adhesive sheet (not shown). ) Can be easily separated from the semiconductor package 10 and the circuit board 20. Therefore, repair or replacement of the semiconductor package 10 is facilitated.

更に、はんだバンプ30のはんだ量の調節精度が低くても良いので、はんだ量の不足が生じにくく、その結果、電極11と基板電極21との電気的接続が不良となる可能性を低減することができる。また、はんだバンプ30のはんだ量の調節精度が低くても良いので、はんだバンプ30のはんだ量が過多となることも起こりにくく、その結果、隣り合う基板電極21同士が短絡する可能性、並びに、隣り合う電極11同士が短絡する可能性も低減することができる。よって、半導体装置100の実装信頼性が向上する。   Furthermore, since the adjustment accuracy of the solder amount of the solder bump 30 may be low, the solder amount is hardly insufficient, and as a result, the possibility that the electrical connection between the electrode 11 and the substrate electrode 21 becomes poor is reduced. Can do. Further, since the adjustment accuracy of the solder amount of the solder bump 30 may be low, it is difficult for the solder amount of the solder bump 30 to be excessive, and as a result, the possibility that the adjacent substrate electrodes 21 are short-circuited, and The possibility that the adjacent electrodes 11 are short-circuited can also be reduced. Therefore, the mounting reliability of the semiconductor device 100 is improved.

以上のような実施形態によれば、各はんだバンプ30は、対応する貫通穴41の内周から離間しているので、半導体パッケージ10の修理或いは交換を容易にすることができるとともに、はんだバンプ30のはんだ量の調節に要求される精度を低くし半導体装置100の実装信頼性を高めることができる。   According to the embodiment as described above, each solder bump 30 is separated from the inner periphery of the corresponding through hole 41, so that repair or replacement of the semiconductor package 10 can be facilitated, and the solder bump 30. Therefore, the accuracy required for adjusting the amount of solder can be reduced, and the mounting reliability of the semiconductor device 100 can be increased.

また、各電極11が、対応する貫通穴41内に入り込み、且つ、対応する貫通穴41の内周から離間しているので、電極11の全面にはんだバンプ30を接合させても、はんだバンプ30と貫通穴41の内周とのクリアランスを確保することができる。
同様に、各基板電極21が、対応する貫通穴41内に入り込み、且つ、対応する貫通穴41の内周から離間しているので、基板電極21の全面にはんだバンプ30を接合させても、はんだバンプ30と貫通穴41の内周とのクリアランスを確保することができる。
Further, since each electrode 11 enters the corresponding through hole 41 and is separated from the inner periphery of the corresponding through hole 41, the solder bump 30 can be bonded even if the solder bump 30 is joined to the entire surface of the electrode 11. And a clearance between the inner periphery of the through hole 41 can be secured.
Similarly, since each substrate electrode 21 enters the corresponding through hole 41 and is separated from the inner periphery of the corresponding through hole 41, even if the solder bump 30 is bonded to the entire surface of the substrate electrode 21, A clearance between the solder bump 30 and the inner periphery of the through hole 41 can be ensured.

また、はんだバンプ30の外径aと貫通穴41の内径bとの比a/bが0.9以下であるので、はんだバンプ30のはんだ量の調節精度が低くても、はんだバンプ30と貫通穴41の内周とのクリアランスを確保することができる。   Further, since the ratio a / b between the outer diameter a of the solder bump 30 and the inner diameter b of the through hole 41 is 0.9 or less, the solder bump 30 and the through hole can be penetrated even if the solder bump 30 has a low amount of adjustment accuracy. A clearance with the inner periphery of the hole 41 can be ensured.

また、貫通穴41は四角筒状であるので、例えば貫通穴41が円筒状の場合と比べて、はんだバンプ30と貫通穴41の内周との最大距離dを大きく確保することができる。   In addition, since the through hole 41 has a rectangular cylindrical shape, for example, the maximum distance d between the solder bump 30 and the inner periphery of the through hole 41 can be secured larger than in the case where the through hole 41 is cylindrical.

10 半導体パッケージ
11 電極
20 回路基板
21 基板電極
30 バンプ
40 絶縁シート
41 貫通穴
100 半導体装置
a はんだバンプの外径
b 貫通穴の内径
c 間隔
d 最大距離
DESCRIPTION OF SYMBOLS 10 Semiconductor package 11 Electrode 20 Circuit board 21 Board electrode 30 Bump 40 Insulation sheet 41 Through hole 100 Semiconductor device a Solder bump outer diameter b Through hole inner diameter c Interval d Maximum distance

Claims (6)

一方の面に複数の電極を有する半導体パッケージと、
前記複数の電極夫々に対応して配置された複数の基板電極を一方の面に有する回路基板と、
前記複数の電極夫々に対応する複数のはんだバンプと、
前記半導体パッケージと前記回路基板との間に配置され、前記複数の電極夫々に対応して配置された複数の貫通穴が前記半導体パッケージ側から前記回路基板側へ貫通して形成されている絶縁シートと、
を有し、
前記複数のはんだバンプ夫々は、対応する一の前記電極と、対応する一の前記基板電極と、を対応する一の前記貫通穴を介して接続しているとともに、当該一の前記貫通穴の内周から離間していることを特徴とする半導体装置。
A semiconductor package having a plurality of electrodes on one side;
A circuit board having a plurality of substrate electrodes disposed on one surface corresponding to each of the plurality of electrodes;
A plurality of solder bumps corresponding to each of the plurality of electrodes;
An insulating sheet disposed between the semiconductor package and the circuit board, wherein a plurality of through holes disposed corresponding to the plurality of electrodes are formed so as to penetrate from the semiconductor package side to the circuit board side When,
Have
Each of the plurality of solder bumps connects the corresponding one electrode and the corresponding one substrate electrode through the corresponding one through hole, and the inside of the one through hole. A semiconductor device characterized in that the semiconductor device is separated from the circumference.
前記電極夫々の外周が、平面視において、対応する前記貫通穴の内側に位置し、且つ、対応する前記貫通穴の内周から離間していることを特徴とする請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein an outer periphery of each of the electrodes is located inside the corresponding through hole in a plan view and is separated from an inner periphery of the corresponding through hole. . 前記基板電極夫々の外周が、平面視において、対応する前記貫通穴の内側に位置し、且つ、対応する前記貫通穴の内周から離間していることを特徴とする請求項1又は2に記載の半導体装置。   The outer periphery of each said board | substrate electrode is located inside the said corresponding through hole in planar view, and is spaced apart from the inner periphery of the corresponding said through hole. Semiconductor device. 前記はんだバンプの外径aと前記貫通穴の内径bとの比a/bが0.9以下であることを特徴とする請求項1乃至3の何れか一項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein a ratio a / b between an outer diameter “a” of the solder bump and an inner diameter “b” of the through hole is 0.9 or less. 5. 前記貫通穴は四角筒状であることを特徴とする請求項1乃至4の何れか一項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the through hole has a rectangular cylindrical shape. 半導体パッケージの一方の面に設けられた複数の電極と、前記複数の電極夫々に対応して配置され回路基板の一方の面に設けられた複数の基板電極と、のうちの何れかに夫々はんだバンプを形成する工程と、
前記複数の電極夫々に対応して配置された複数の貫通穴が、前記半導体パッケージ側から前記回路基板側へ貫通して形成されている絶縁シートを、前記半導体パッケージと前記回路基板とにより挟み込むとともに、前記形成された複数のはんだバンプ夫々を対応する一の貫通穴内に入り込ませる工程と、
前記複数のはんだバンプを加熱溶融させて、前記複数のはんだバンプ夫々が対応する前記貫通穴の内周から離間するように、前記複数の電極夫々と、前記複数の電極夫々に対応する前記基板電極とを、前記複数のはんだバンプのうち対応する一のはんだバンプを介して接続させる工程と、
を有することを特徴とする半導体装置の製造方法。
A plurality of electrodes provided on one surface of the semiconductor package and a plurality of substrate electrodes disposed on one surface of the circuit board corresponding to the plurality of electrodes, respectively, and solder Forming a bump;
An insulating sheet in which a plurality of through holes arranged corresponding to each of the plurality of electrodes penetrates from the semiconductor package side to the circuit board side is sandwiched between the semiconductor package and the circuit board. A step of allowing each of the formed plurality of solder bumps to enter a corresponding one through hole;
The plurality of electrodes and the substrate electrodes corresponding to the plurality of electrodes, respectively, so that the plurality of solder bumps are heated and melted so that each of the plurality of solder bumps is separated from the inner periphery of the corresponding through hole. And connecting the corresponding solder bumps among the plurality of solder bumps,
A method for manufacturing a semiconductor device, comprising:
JP2009280379A 2009-12-10 2009-12-10 Semiconductor device and method of manufacturing the same Pending JP2011124368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009280379A JP2011124368A (en) 2009-12-10 2009-12-10 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009280379A JP2011124368A (en) 2009-12-10 2009-12-10 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011124368A true JP2011124368A (en) 2011-06-23

Family

ID=44287975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009280379A Pending JP2011124368A (en) 2009-12-10 2009-12-10 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011124368A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033803A (en) * 2011-08-01 2013-02-14 Ngk Spark Plug Co Ltd Circuit board, semiconductor power module and manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033803A (en) * 2011-08-01 2013-02-14 Ngk Spark Plug Co Ltd Circuit board, semiconductor power module and manufacturing method

Similar Documents

Publication Publication Date Title
JP6197319B2 (en) Mounting method of semiconductor element
TWI393504B (en) Breach-orientating soldering structure and method of preventing shift of pin
JP3748779B2 (en) Semiconductor element mounting method and thermoplastic or thermosetting sheet
JP3552422B2 (en) Ball grid array semiconductor device and its mounting method
CN101951725A (en) Printed board unit and electronic installation
JP5691573B2 (en) Manufacturing method of module parts
WO2016033162A1 (en) Coupling of an interposer to a package substrate
JP4888085B2 (en) Manufacturing method of semiconductor device
CN102822965A (en) Thermal vias in an integrated circuit package with an embedded die
JP2007243106A (en) Semiconductor package structure
JP2011124368A (en) Semiconductor device and method of manufacturing the same
JP5018399B2 (en) Circuit board manufacturing method
JP2016039181A (en) Method of manufacturing module
JP2008034484A (en) Connection method and connection structure for inter-substrate-wiring pattern
JP2006245104A (en) Component built-in module and manufacturing method thereof
JP2008218552A (en) Mounting substrate and mounting method for electronic part
JP2007115789A (en) Laminated semiconductor device and its manufacturing method
JP2006245435A (en) Assembly component, mother board therefor, module substrate therefor, module substrate manufacturing method therefor, electronic circuit device and electronic equipment
JP4016557B2 (en) Electronic component mounting structure and mounting method
JP3707516B2 (en) Semiconductor element mounting method and element mounting sheet used therefor
JP2012204717A (en) Electronic apparatus and method of reworking electronic component
US20240136322A1 (en) Semiconductor package and manufacturing method therefor
JP2009253175A (en) Semiconductor device, and its manufacturing method
JP2010027920A (en) Method for manufacturing semiconductor device and assembly of semiconductor constitutional body
JP6019983B2 (en) Semiconductor package inspection method and mounting method and mounting structure using the same