JP2011109034A - 半導体光センサデバイス - Google Patents
半導体光センサデバイス Download PDFInfo
- Publication number
- JP2011109034A JP2011109034A JP2009265422A JP2009265422A JP2011109034A JP 2011109034 A JP2011109034 A JP 2011109034A JP 2009265422 A JP2009265422 A JP 2009265422A JP 2009265422 A JP2009265422 A JP 2009265422A JP 2011109034 A JP2011109034 A JP 2011109034A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- semiconductor
- region
- semiconductor region
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
【課題】半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分に抑圧する。
【解決手段】半導体基板は、p型のボディ領域10と半導体層12とを有する。第2のフォトダイオードPD2が半導体層12に形成されている。第1のフォトダイオードPD1が、半導体層12内でPD2の基板深部側に形成されている。電位障壁層(PBL11)は、第1のフォトダイオードPD1とボディ領域10との間に形成された、より高濃度なp型半導体領域であり、ボディ領域10に対し電位障壁を形成する。
【選択図】図3
【解決手段】半導体基板は、p型のボディ領域10と半導体層12とを有する。第2のフォトダイオードPD2が半導体層12に形成されている。第1のフォトダイオードPD1が、半導体層12内でPD2の基板深部側に形成されている。電位障壁層(PBL11)は、第1のフォトダイオードPD1とボディ領域10との間に形成された、より高濃度なp型半導体領域であり、ボディ領域10に対し電位障壁を形成する。
【選択図】図3
Description
本発明は、複数のフォトダイオードが半導体基板の表面側領域から深部側にバーティカルに形成されている半導体光センサデバイスに関する。
半導体光センサデバイスとしては、最も一般的なフォトダイオード(単体)以外にも、フォトダイオードを基本的な受光素子とする撮像デバイス、さらにはフォトダイオードを複数組み合わせたセンサデバイスが知られている。
このうち、半導体基板の表面から深部にかけて、複数のフォトダイオードをバーティカルに形成したデバイスとして、代表的なものでは照度センサとカラーセンサ(撮像デバイスとしても利用可能)が存在する。
このようなデバイスは、主な半導体材料であるシリコンの光吸収係数が波長依存性をもち、半導体内の光透過距離に応じてブロードな波長選択が可能なことを利用している。フォトダイオードを半導体基板内部の表面付近に形成した場合、長波長光に対して短波長光の吸収係数が高く、短波長光の方が表面付近でキャリアに変換される割合が高いため、短波長光に対する感度が相対的に高くなる。
このようなデバイスは、主な半導体材料であるシリコンの光吸収係数が波長依存性をもち、半導体内の光透過距離に応じてブロードな波長選択が可能なことを利用している。フォトダイオードを半導体基板内部の表面付近に形成した場合、長波長光に対して短波長光の吸収係数が高く、短波長光の方が表面付近でキャリアに変換される割合が高いため、短波長光に対する感度が相対的に高くなる。
一般に、照度センサは可視光の照度を計測するために用いられるが、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっている。このため、フォトダイオードの構造によらず、赤外光により光量に応じた電流(光電流)が発生し、これが出力されてしまう。すなわち、赤外光領域における感度をゼロにすることはできない。そこで、フォトダイオードにより視感度特性を出力するデバイスを実現するためには、例えばフォトダイオードの光入射側に赤外光成分を吸収して可視光成分を透過させる光学フィルタを形成する手法が存在する。
但し、光学フィルタの形成はそれ自体でコスト増になるため、光学フィルタを用いることなく、所望の分光感度特性を実現することが望ましい。前述したように、シリコンは長波長光に比べて短波長光の吸収係数が高いため、シリコン基板の表面近傍で短波長光成分が多く吸収され、表面から深い部分では、長波長光成分が多く吸収される。
このようなシリコンの光吸収特性を利用して、一つのシリコン基板内で縦に(バーティカルに)形成した2つのフォトダイオードの出力電流を演算することにより、所望の分光感度特性を得られることは知られている(例えば、特許文献1,2参照)。また一つの半導体基板の横方向に、深さの異なる複数のフォトダイオードを形成する技術も提案されている(例えば、特許文献3参照)。
一つの半導体基板の異なる深さ位置に、互いに異なる分光感度特性をもつフォトダイオードを形成する場合に、基板への迷光の侵入による影響を抑制する必要がある。迷光は、フォトダイオード受光領域以外の基板の主面領域や側面から半導体基板内に入射し、フォトダイオードの基板深部側で余分なキャリアを生成する。この余分なキャリアは、フォトダイオードの受光面積等で決まる規定の信号成分に対しノイズ成分となる。特に、複数のフォトダイオード光電流の出力(以下、単に“出力電流”という)を演算する場合に、迷光による余分なキャリアの生成量が多いと、上記演算による所望の分光感度特性を得ることを困難にする。
迷光対策としては、通常、フォトダイオードが形成された領域のみに光が入射するように、メタル配線などを利用した遮光マスクで、フォトダイオード以外の領域を覆う。
しかし、チップの最外周部やチップの側面を遮光マスクで覆うことは難しく、これらの部分からのシリコン基板への光侵入は避けられない。また、メタル配線間から斜めに入射しフォトダイオード領域に基板深部側から入る光も、迷光としてフォトダイオード出力に作用する。
しかし、チップの最外周部やチップの側面を遮光マスクで覆うことは難しく、これらの部分からのシリコン基板への光侵入は避けられない。また、メタル配線間から斜めに入射しフォトダイオード領域に基板深部側から入る光も、迷光としてフォトダイオード出力に作用する。
チップの側面や遮光マスクの隙間から斜めに入射する迷光成分のうち、短波長成分はシリコンにおける吸収係数が高く、フォトダイオード領域まで光が到達しないため、フォトダイオード出力へ影響を及ぼすおそれはあまりない。
しかし、赤外光などの長波長成分は吸収係数が小さく、例えば基板側面より、フォトダイオード領域まで光が到達するため、フォトダイオード出力へ影響を及ぼしてしまう。
しかし、赤外光などの長波長成分は吸収係数が小さく、例えば基板側面より、フォトダイオード領域まで光が到達するため、フォトダイオード出力へ影響を及ぼしてしまう。
特許文献1に記載の光センサでは、半導体基板のボディ領域とフォトダイオード領域間を酸化膜で上下に分離している。この構造では、ボディ領域は酸化膜によりフォトダイオード領域と電気的に絶縁されているため、赤外光によりボディ領域に発生したキャリアはフォトダイオードに到達しない。
特許文献2に記載の光センサでは、p型半導体基板のボディ領域と、n型の埋め込み層でpn接合を、縦積みの2つのフォトダイオードのpn接合とは別に基板深部や側面部に形成している。この付加されたpn接合は、正極(アノード)となるn型の埋め込み層と、負極(カソード)となるp型基板のボディ領域とを短絡して用いる。これにより、ボディ領域深部や側方で発生した迷光によるキャリアが、フォトダイオードに達しないようにしている。
特許文献1に記載された基板構造は、赤外光の影響軽減には有効であるが、高価なSOI(Silicon On Insulator )基板が必要となるため、安価な照度センサを実現するのは困難である。
また、特許文献2に記載された基板構造では、迷光対策として付加されたpn接合のカソードとなるn型の埋め込み層は、長波長側検出のため深部側に位置するフォトダイオードのカソードとしても共用される。つまり、長波長側検出のためフォトダイオードの共用カソードは基板ボディ領域と短絡されることになる。特許文献2に記載された基板構造では、このn型の埋め込み層は、n+型のカソードコンタクト領域、n型のエピタキシャル層(共通カソード領域)を介してカソード電極と電気的に接続されている。このカソード構造に起因して、基板深部側の第2フォトダイオードのアノードとなるp+型の埋め込み層とp型の基板ボディ領域間のパンチスルーを防ぐために、n型の埋め込み層を、エネルギーが高く、ドーズ量を大きくする必要がある。その結果、カソード電極に接続された負荷が大きく、駆動するには相応の駆動力が必要となる。
本発明は、半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分に抑圧した半導体光センサデバイスを提供するものである。
本発明の関わる半導体光センサデバイスは、半導体基板と、第1および第2のフォトダイオードと、電位障壁層とを有する。
前記半導体基板は、第1導電型のボディ領域と、基板表面側の素子形成領域とを有する。
前記第2のフォトダイオードは、前記素子形成領域に形成されている。
前記第1のフォトダイオードは、素子形成領域内で前記第2のフォトダイオードの基板深部側に形成されている。
前記電位障壁層は、前記第1のフォトダイオードと前記ボディ領域との間に形成されたボディ領域より高濃度な第1導電型半導体領域であり、ボディ領域に対し電位障壁を形成するものである。
前記半導体基板は、第1導電型のボディ領域と、基板表面側の素子形成領域とを有する。
前記第2のフォトダイオードは、前記素子形成領域に形成されている。
前記第1のフォトダイオードは、素子形成領域内で前記第2のフォトダイオードの基板深部側に形成されている。
前記電位障壁層は、前記第1のフォトダイオードと前記ボディ領域との間に形成されたボディ領域より高濃度な第1導電型半導体領域であり、ボディ領域に対し電位障壁を形成するものである。
上記構成によれば、電位障壁層を、半導体基板のボディ領域と同じ導電型で、十分に高い高濃度領域とすることができる。この場合、ボディ領域と電位障壁層との間にpn接合が形成されない。電位障壁層に直接、迷光が入射した場合、迷光により発した正と負のキャリアのうち、電位障壁層の多数キャリアと同じ極性の迷光キャリアは、電位障壁層の不純物濃度が十分に高い場合、吸収されて外に出ることはない。一方、ボディ領域に入る迷光によって発生した迷光キャリアは、電位障壁層が形成するボディ領域との電位障壁(および電界)によって押し戻される。仮に電位障壁層に入っても、上記したように吸収または消滅するため、フォトダイオードに影響を及ぼすことにならない。
本発明によれば、半導体基板のボディ領域側で発生した、迷光等による余分なキャリアのフォトダイオードへの影響を排除または十分抑圧した半導体光センサデバイスが提供可能となる。
本発明の実施形態を、次の順で図面を参照して説明する。
以下、次の順で説明を行う。
1.第1の実施の形態:照度センサに本発明を適用した例を示す。第1変形例を含む。
2.第2の実施の形態:カラーセンサに本発明を適用した例を示す。
3.第3の実施の形態:第2の実施形態で不純物の導電型を逆にした場合の例を示す。
4.第4の実施の形態:第3の実施形態において電位障壁層を省略した例を示す。
5.第5の実施の形態:本発明が適用可能なフォトトランジスタの構造と動作を示す。なお、この後に続く第2変形例は、第2〜第5の実施形態に適用可能な変形例である。
以下、次の順で説明を行う。
1.第1の実施の形態:照度センサに本発明を適用した例を示す。第1変形例を含む。
2.第2の実施の形態:カラーセンサに本発明を適用した例を示す。
3.第3の実施の形態:第2の実施形態で不純物の導電型を逆にした場合の例を示す。
4.第4の実施の形態:第3の実施形態において電位障壁層を省略した例を示す。
5.第5の実施の形態:本発明が適用可能なフォトトランジスタの構造と動作を示す。なお、この後に続く第2変形例は、第2〜第5の実施形態に適用可能な変形例である。
<1.第1の実施の形態>
本実施形態は、半導体光センサデバイスの一種である照度センサに関する。
照度センサとは、視感度特性と同等または可能な限り近似する分光感度特性を有する光センサである。
本実施形態は、半導体光センサデバイスの一種である照度センサに関する。
照度センサとは、視感度特性と同等または可能な限り近似する分光感度特性を有する光センサである。
図1に、人の目における視感度の分光感度特性(視感度特性)を示す。図2に、シリコンフォトダイオードの受光信号の分光感度特性を示す。
人の視感度は、図1に示すように、波長550[nm]またはその付近にピークをもち、例えば、400[nm]以下、700[nm]以上で感度が非常に小さくなっている。
一方、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。
人の視感度は、図1に示すように、波長550[nm]またはその付近にピークをもち、例えば、400[nm]以下、700[nm]以上で感度が非常に小さくなっている。
一方、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。
図2は、異なる深さに形成された2つの(シリコン)フォトダイオードPD1とPD2について、その受光信号の波長依存性を示すものである。フォトダイオードPD2は、フォトダイオードPD1より基板深部側に形成されている。
シリコン内部の不純物プロファイルや、シリコン表面の反射防止膜の厚さを変えることで、図2の分光感度特性のピークや形状を変えることはできる。
しかし、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図2のフォトダイオードPD1のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。
しかし、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図2のフォトダイオードPD1のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。
照度センサは、例えば図2に示す相対分光感度をもつ2つのフォトダイオードの出力から、図1に示す理想の視感度特性を得るためのデバイスである。このフォトダイオードの出力に対する処理は、照度センサ自身がチップ内に内蔵することが望ましい。
この処理の詳細は後述するが、各出力にノイズ成分が多いと演算で増幅されてしまうことがあるため、可能な限り、ノイズ成分が少ないフォトダイオードの出力とする必要がある。
本実施形態では、特に迷光と呼ばれるフォトダイオードの受光面に直接入る光以外の光によるノイズ発生を有効に抑制する。具体的には、フォトダイオードの受光面以外の部分は通常、遮光されるが、遮光膜は他の配線を邪魔しないようにパターンが一部途切れることがあり、そのことは配線を利用した遮光を行う場合に顕著である。
そのような不都合を回避するには、最上層付近に遮光膜を配置するとよいが、その場合、開口部の側面から斜めに入る迷光となる光の侵入を抑止ができない。また、遮光膜を設けてもチップの側面からの迷光となる光の抑止ができない。半導体基板内部に反射率の違う部材が多重に配置されるため、迷光成分は容易に横方向に伝達されてフォトダイオード部に到達する。特に、面積的には裏面側(具体的には、半導体基板のボディ領域)で迷光によって発生したキャリアの進入を抑止する必要性が高い。
そのような不都合を回避するには、最上層付近に遮光膜を配置するとよいが、その場合、開口部の側面から斜めに入る迷光となる光の侵入を抑止ができない。また、遮光膜を設けてもチップの側面からの迷光となる光の抑止ができない。半導体基板内部に反射率の違う部材が多重に配置されるため、迷光成分は容易に横方向に伝達されてフォトダイオード部に到達する。特に、面積的には裏面側(具体的には、半導体基板のボディ領域)で迷光によって発生したキャリアの進入を抑止する必要性が高い。
本実施形態では、そのような迷光等による基板深部側からのキャリア進入を防止または抑止が可能なデバイス構造を提案する。
[断面構造例]
以下、照度センサの具体的な断面構造例を、図面を参照して説明する。
図3および図4は、本実施形態に関わる照度センサの断面構造図である。図3は、照度センサのフォトダイオード部の構成を示し、図4は、図3のフォトダイオード部と同一の半導体基板に、望ましくは隣接して形成されている半導体回路の基本トランジスタ構成を示す。なお、図4は半導体回路を構成する回路素子の異なる導電型の2つのバイポーラトランジスタを、説明のため横並びに示す。但し、回路構成によっては、半導体回路内で異なる導電型の2つのバイポーラトランジスタが横並びに配置されるとは限らない。ここで、図4の半導体回路は、一例として、フォトダイオード電流出力の演算回路(電流減算回路)を想定する。この場合、電流減算回路がフォトトランジスタ部と同一の半導体基板の同一の半導体領域を用いて形成されていることを、図3と図4によって示す。図3と図4において、半導体基板内の同一の領域は、同一符号を用いて示す。
以下、照度センサの具体的な断面構造例を、図面を参照して説明する。
図3および図4は、本実施形態に関わる照度センサの断面構造図である。図3は、照度センサのフォトダイオード部の構成を示し、図4は、図3のフォトダイオード部と同一の半導体基板に、望ましくは隣接して形成されている半導体回路の基本トランジスタ構成を示す。なお、図4は半導体回路を構成する回路素子の異なる導電型の2つのバイポーラトランジスタを、説明のため横並びに示す。但し、回路構成によっては、半導体回路内で異なる導電型の2つのバイポーラトランジスタが横並びに配置されるとは限らない。ここで、図4の半導体回路は、一例として、フォトダイオード電流出力の演算回路(電流減算回路)を想定する。この場合、電流減算回路がフォトトランジスタ部と同一の半導体基板の同一の半導体領域を用いて形成されていることを、図3と図4によって示す。図3と図4において、半導体基板内の同一の領域は、同一符号を用いて示す。
ここで半導体基板は、例えばシリコン基板である。半導体基板は、図3および図4に示すように、ボディ領域10と、ボディ領域10に接する高濃度の電位障壁層としてのp型埋め込み層(PBL)11と、PBL11に接しデバイス(フォトダイオードやトランジスタ)が形成される半導体層12とを有する。半導体層12は、“素子形成領域”の一例に該当する。
ボディ領域10とPBL11は、共に第1導電型(本例ではp型)の半導体領域である。PBL11は、ボディ領域10より第1導電型の不純物濃度が高い。どの程度高いことが望ましいかについては、迷光により発生するキャリアが半導体層12側に行かないことが、その不純物濃度を決める要件となる。
以下、最初に図3を用いた説明を行い、その後、図4を説明する。
図3に示す半導体層12は、PBL11上に位置する第1導電型(p型)の第1半導体領域の一例として、p型エピタキシャル層13を含む。また、半導体層12は、第1半導体領域上に位置する第2半導体領域の一例として、n型エピタキシャル層14を含む。
p型エピタキシャル層13とn型エピタキシャル層14は、図3のフォトダイオード部1と、図4のnpnトランジスタ3およびpnpトランジスタ4が形成される共通の半導体領域である。
図3に示す半導体層12は、PBL11上に位置する第1導電型(p型)の第1半導体領域の一例として、p型エピタキシャル層13を含む。また、半導体層12は、第1半導体領域上に位置する第2半導体領域の一例として、n型エピタキシャル層14を含む。
p型エピタキシャル層13とn型エピタキシャル層14は、図3のフォトダイオード部1と、図4のnpnトランジスタ3およびpnpトランジスタ4が形成される共通の半導体領域である。
フォトダイオード部1において、n型エピタキシャル層14の基板表面側部分に、第2半導体領域の一例として、p型半導体領域15が形成されている。第1のフォトダイオードPD1は、このp型半導体領域15をアノード領域とし、n型エピタキシャル層14をカソード領域として、そのpn接合(受光接合)を含んで構成されている。
一方、第2のフォトダイオードPD2は、p型エピタキシャル層13をアノード領域とし、n型エピタキシャル層14を第2のフォトダイオードPD2と共通のカソード領域として、そのpn接合(受光接合)を含んで構成されている。
このとき2つのフォトダイオードPD1,PD2が、それぞれ基板表面側と、それより基板深部側に上面視で重なる位置に形成されている。
このとき2つのフォトダイオードPD1,PD2が、それぞれ基板表面側と、それより基板深部側に上面視で重なる位置に形成されている。
一般に、p型領域とn型領域とをpn接合とするフォトダイオードは、そのpn接合を逆バイアスした状態で入射光を受光する。このときp型領域、n型領域、その間の空乏層のいずれにおいても入射光量に応じた電子−正孔対が発生する。但し、p型領域とn型領域で発生したキャリアの殆どは再結合により消滅するか、p型領域とn型領域(多数キャリアの海)内に消散する。
一方、空乏層内で発生し、あるいはドリフトにより空乏層内に入るキャリア(電子−正孔対)は、空乏層内の電界で分離され、電子がカソード側に正孔がアノード側に収集される。この収集されたキャリアの量が受光光量に依存しているため、これにより受光信号が発生する。
一方、空乏層内で発生し、あるいはドリフトにより空乏層内に入るキャリア(電子−正孔対)は、空乏層内の電界で分離され、電子がカソード側に正孔がアノード側に収集される。この収集されたキャリアの量が受光光量に依存しているため、これにより受光信号が発生する。
p型エピタキシャル層13とn型エピタキシャル層14の不純物濃度と厚さは、フォトダイオードPD1,PD2が逆バイアスされたときに、これら2つのエピタキシャル層、特にn型エピタキシャル層14が、その厚さ方向全域で完全に空乏化しないように規定されている。n型エピタキシャル層14の空乏化には、さらにp型半導体領域15の不純物濃度と厚さ(深さ)も関係しており、この観点でp型半導体領域15の構造パラメータが規定されている。
n型エピタキシャル層14とp型半導体領域15の不純物濃度と厚さは、第1のフォトダイオードPD1の感度ピークの波長が550[nm]程度となるように選択されている。
一方、第2のフォトダイオードPD2の感度は、これが基板深部側配置なので550[nm]より長い長波長側にピークをもつ。第2のフォトダイオードPD2の感度をどこにするかは、p型エピタキシャル層13とn型エピタキシャル層14の不純物濃度と厚さ等により制御される。また、この長波長側の感度は、第1のフォトダイオードPD1の感度(分光)特性に応じて、後述する減算で赤外光成分が十分抑圧しやすいように、その観点から規定される。
一方、第2のフォトダイオードPD2の感度は、これが基板深部側配置なので550[nm]より長い長波長側にピークをもつ。第2のフォトダイオードPD2の感度をどこにするかは、p型エピタキシャル層13とn型エピタキシャル層14の不純物濃度と厚さ等により制御される。また、この長波長側の感度は、第1のフォトダイオードPD1の感度(分光)特性に応じて、後述する減算で赤外光成分が十分抑圧しやすいように、その観点から規定される。
p型半導体領域15が形成されていないn型エピタキシャル層14の表面部分に、より高濃度なn型半導体領域でコンタクト領域17が形成されている。
コンタクト領域17およびp型半導体領域15の周囲を囲むように(但し、非接触で)高濃度のp型(以下、p+型と表記)のコンタクト領域16が形成されている。p+型のコンタクト領域16は、素子分離のため、あるいは、p型エピタキシャル層13のコンタクト領域として用いられる。したがって、p+型のコンタクト領域16は、基板表面からn型エピタキシャル層14を厚さ方向に貫いてp型エピタキシャル層13に達するように深くまで形成されている。
コンタクト領域17およびp型半導体領域15の周囲を囲むように(但し、非接触で)高濃度のp型(以下、p+型と表記)のコンタクト領域16が形成されている。p+型のコンタクト領域16は、素子分離のため、あるいは、p型エピタキシャル層13のコンタクト領域として用いられる。したがって、p+型のコンタクト領域16は、基板表面からn型エピタキシャル層14を厚さ方向に貫いてp型エピタキシャル層13に達するように深くまで形成されている。
図4に示す半導体回路2には、図3と共通なp型エピタキシャル層13とn型エピタキシャル層14に、そのトランジスタ部が形成されている。図4は、前述したように、信号処理回路のなかでも特に、2つのフォトダイオードPD1,PD2(図3)の出力電流の演算を行う電流減算回路を想定する。
図4には、電流減算回路(半導体回路2)においてnpnトランジスタ3と、pnpトランジスタ4とが示されている。
npnトランジスタ3は、n型エピタキシャル層14をコレクタとし、その中にp型ベース領域22が形成されている。また、p型ベース領域22の中に、高濃度なn型(以下、n+型と表記)エミッタ領域23を形成して構成される。n型エピタキシャル層14とp型エピタキシャル層13の境界付近に、n+型コレクタ埋め込み層21が形成されている。
npnトランジスタ3は、n型エピタキシャル層14をコレクタとし、その中にp型ベース領域22が形成されている。また、p型ベース領域22の中に、高濃度なn型(以下、n+型と表記)エミッタ領域23を形成して構成される。n型エピタキシャル層14とp型エピタキシャル層13の境界付近に、n+型コレクタ埋め込み層21が形成されている。
なお、n型エピタキシャル層14を形成する代わりにn型不純物のイオン注入を行うことでn型層を形成することができる(後述の変形例参照)。この場合、コレクタ埋め込み層21は形成されない。また、このn型層形成工程とコレクタ領域形成工程とを兼用してもよい。
pnpトランジスタ4は、符号“32”により示すp型領域をp型コレクタ領域とし、その中にn型ベース領域33が形成されている。また、n型ベース領域33の中にp+型エミッタ領域34が形成されている。p型コレクタ領域32の下面に接して、図3で第2のフォトダイオードPD2のアノードとして用いられるp型エピタキシャル層13から、p型コレクタ領域32を電気的に分離するためにn型分離領域31が形成されている。
図3に戻ると、フォトダイオード部1のシリコン基板表面には、反射防止膜41が成膜されている。反射防止膜41は、外部からフォトダイオード部に入射する光に対して、光に対する反射率を低減させるものである。
反射防止膜41は、本例では第1絶縁膜42および第2絶縁膜43を、半導体表面に順次積層した2層膜で形成される。第1絶縁膜42としては、例えばシリコン酸化(SiO2)膜が用いられ、第2絶縁膜43としては、第1絶縁膜42とは異なる絶縁材料膜、例えばシリコン窒化(Si3N4)膜が好適に用いられる。
反射防止膜41は、本例では第1絶縁膜42および第2絶縁膜43を、半導体表面に順次積層した2層膜で形成される。第1絶縁膜42としては、例えばシリコン酸化(SiO2)膜が用いられ、第2絶縁膜43としては、第1絶縁膜42とは異なる絶縁材料膜、例えばシリコン窒化(Si3N4)膜が好適に用いられる。
反射防止膜41の上に層間絶縁膜として、例えばシリコン酸化膜44が比較的厚く堆積されている。シリコン酸化膜44にコンタクト孔を開け、このコンタクト孔によって導通が確保される各種端子電極がシリコン酸化膜44の上に形成されている。
フォトダイオードPD1,PD2の共通カソード電極45は、n型エピタキシャル層14に形成されたn+型のコンタクト領域17の上面に、反射防止膜41およびシリコン酸化膜44内に埋め込まれたプラグを介して接触している。
フォトダイオードPD1のアノード電極46は、p型半導体領域15の端部上面にコンタクト孔(およびプラグ)を介して接触している。同様に、第2のフォトダイオードPD2のアノード電極47は、p型エピタキシャル層13と電気的に接続されているp+型のコンタクト領域16の上面にコンタクト孔(およびプラグ)を介して接触している。
フォトダイオードPD1のアノード電極46は、p型半導体領域15の端部上面にコンタクト孔(およびプラグ)を介して接触している。同様に、第2のフォトダイオードPD2のアノード電極47は、p型エピタキシャル層13と電気的に接続されているp+型のコンタクト領域16の上面にコンタクト孔(およびプラグ)を介して接触している。
図4の半導体回路2においても、反射防止膜41および層間絶縁膜54が形成され、層間絶縁膜54の上に各種端子電極が形成されている。
npnトランジスタ3のコレクタ電極48、ベース電極49およびエミッタ電極50が層間絶縁膜54上に形成され、それぞれ対応する、下方のnpnトランジスタ3の半導体領域と電気的に接続されている。また、pnpトランジスタ4のコレクタ電極51、ベース電極52およびエミッタ電極53が層間絶縁膜54上に形成され、それぞれ対応する、下方のpnpトランジスタ4の半導体領域と電気的に接続されている。
npnトランジスタ3のコレクタ電極48、ベース電極49およびエミッタ電極50が層間絶縁膜54上に形成され、それぞれ対応する、下方のnpnトランジスタ3の半導体領域と電気的に接続されている。また、pnpトランジスタ4のコレクタ電極51、ベース電極52およびエミッタ電極53が層間絶縁膜54上に形成され、それぞれ対応する、下方のpnpトランジスタ4の半導体領域と電気的に接続されている。
図3および図4の層間絶縁膜54には、遮光マスク55が埋め込まれている。層間絶縁膜54は、例えばシリコン酸化(SiO2)膜で形成され、遮光マスク55の材料は光を有効に遮断するものであれば任意である。遮光マスク55は層間絶縁膜54内に埋め込む必要もなく、例えば、層間絶縁膜を介してさらに幾層か積層された配線層全体で遮光マスク55の機能を果たさせてもよい。
遮光マスク55は、図4の半導体回路2を可能なかぎり覆うこと、また図3の少なくともp型半導体領域15の上方で可能な限り大きく開口する必要がある。遮光マスク55を幾層かの配線層とする場合、p型半導体領域15の上方には配線を通さないことで、この開口構造が実現可能である。
遮光マスク55は、図4の半導体回路2を可能なかぎり覆うこと、また図3の少なくともp型半導体領域15の上方で可能な限り大きく開口する必要がある。遮光マスク55を幾層かの配線層とする場合、p型半導体領域15の上方には配線を通さないことで、この開口構造が実現可能である。
以上の構成を有する半導体光センサデバイスでは、入射光が上方から反射防止膜41を透過して、シリコン表面に入射される。このとき遮光マスク55が開口しているフォトダイオード部1に対し、入射光がシリコン表面まで達する。
フォトダイオード部1において、浅い受光接合をもつフォトダイオードPD1は、主に短波長成分を吸収し、深い受光接合をもつフォトダイオードPD2はより長波長成分を主に吸収する。即ち、これらのフォトダイオードPD1,PD2は、図2に示すような分光感度特性をもつ。
フォトダイオード部1において、浅い受光接合をもつフォトダイオードPD1は、主に短波長成分を吸収し、深い受光接合をもつフォトダイオードPD2はより長波長成分を主に吸収する。即ち、これらのフォトダイオードPD1,PD2は、図2に示すような分光感度特性をもつ。
本実施形態では、フォトダイオードPD1,PD2の出力電流の演算を行うことにより、所望の分光感度をもつセンサ出力を得る。具体的に可視光成分のみを検出するためには、フォトダイオードPD1の出力電流から、フォトダイオードPD2の出力電流のk倍(kは1以上の実数)を減算すればよい。なお、第1のフォトダイオードPD1の出力電流をk倍して、これから第2のフォトダイオードPD2の出力電流を減算してもよい。この場合、この演算がセンサ出力の増幅の機能を兼ねる。以下、前者の減算の仕方を前提として説明をさらに進める。
[電流減算回路]
図5は、半導体回路2に含まれる電流減算回路の等価回路図である。
電流減算回路は、2つのpnpトランジスタP1,P2と、2つのnpnトランジスタN1,N2とを、処理対象である2つのフォトダイオードPD1,PD2の出力に対して、図5のように接続している。
図5は、半導体回路2に含まれる電流減算回路の等価回路図である。
電流減算回路は、2つのpnpトランジスタP1,P2と、2つのnpnトランジスタN1,N2とを、処理対象である2つのフォトダイオードPD1,PD2の出力に対して、図5のように接続している。
pnpトランジスタP1,P2は、2つのフォトダイオードPD1,PD2の合計出力電流を検出するためのカレントミラーを構成しており、図4に断面構造が示されている。pnpトランジスタP1は、ベースとコレクタが2つのフォトダイオードPD1,PD2の共通カソード電極45(図3参照)に接続され、エミッタが電源端子Vccに接続されている。出力用のpnpトランジスタP2は、ベースがpnpトランジスタP1のベースに、エミッタが電源端子Vccに、コレクタが出力端子OUTに接続されている。
npnトランジスタN1,N2は、フォトダイオードPD1の出力電流を検出するためのカレントミラーを構成しており、図4に断面構造が示されている。npnトランジスタN1は、ベースとコレクタがフォトダイオードPD1のアノード電極46(図3参照)に接続され、エミッタが接地端子GNDに接続されている。出力用のnpnトランジスタN2は、ベースがnpnトランジスタN1のベースに、エミッタが接地端子GNDに、コレクタが出力端子OUTに接続されている。フォトダイオードPD2のアノード電極47(図3参照)は接地されている。
pnpトランジスタP1,P2のエミッタ面積比、および、npnトランジスタN1,N2のエミッタ面積比は、2つのフォトダイオードPD1,PD2の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。
例えば、pnpトランジスタP2のエミッタ面積を、pnpトランジスタP1のそれのn倍(nは任意の正の実数)に設定し、トランジスタN2のエミッタ面積を、npnトランジスタN1のそれのm倍(mは任意の正の実数)に設定したとする。
例えば、pnpトランジスタP2のエミッタ面積を、pnpトランジスタP1のそれのn倍(nは任意の正の実数)に設定し、トランジスタN2のエミッタ面積を、npnトランジスタN1のそれのm倍(mは任意の正の実数)に設定したとする。
フォトダイオード部1の受光部(遮光マスク55の開口部)に光が入射したとき、出力電流Ioutは、pnpトランジスタP2のコレクタ電流をI1、トランジスタN2のコレクタ電流をI2として、Iout=I2−I1となる。pnpトランジスタP2のコレクタ電流I1は、2つのフォトダイオードPD1,PD2の出力電流Ip1,Ip2に対して、I1=n(Ip1+Ip2)である。トランジスタN2のコレクタ電流I2は、I2=m*Ip1である。従って出力電流Ioutは、下記式(1)のようになる。
[数1]
Iout=m*Ip1−n*(Ip1+Ip2)
=(m−n)*(Ip1−(n/(m−n))*Ip2)…(1)
Iout=m*Ip1−n*(Ip1+Ip2)
=(m−n)*(Ip1−(n/(m−n))*Ip2)…(1)
式(1)から、出力電流Ioutは、短波長感度の大きいフォトダイオードPD1の出力電流から、長波長感度の大きいフォトダイオードPD2の出力電流のn/(m−n)倍を引いた値になる。具体的に例えば、フォトダイオードPD1,PD2の分光感度特性が図2に示すようなものであるとする。また、pnpトランジスタP1,P2のカレントミラーの倍率(エミッタ面積比)をn=1とし、npnトランジスタN1,N2のカレントミラーの倍率(エミッタ面積比)をm=5とする。このとき出力電流Ioutは、下記式(2)となる。
[数2]
Iout=Ip1−0.25×Ip2…(2)
Iout=Ip1−0.25×Ip2…(2)
この条件では、フォトダイオードPD1の長波長成分の出力は、フォトダイオードPD2の出力により相殺される。従って、700[nm]以上の波長域における感度が非常に小さい、図1に示す視感度特性と対応する分光感度特性が得られることになる。
本実施の形態では、上述したように、フォトダイオードPD1,PD2とシリコン基板のボディ領域10の間に、電位障壁層としてのPBL11が形成されているため、シリコン基板とPBL11との間には電界が発生する。ボディ領域10で発生した電子−ホール対のうち、電子は少数キャリアであるため、その多くがボディ領域10内のホールと再結合して消滅する。但し、PBL11がない場合を仮定すると、ボディ領域10の濃度が薄いため全ての発生電子が再結合するのではなく、一の電子がフォトダイオード部へ進入して受光特性に悪影響を及ぼすことが懸念される。
しかし、本実施形態ではPBL11を有するため、前記電界の影響を受けた電子がシリコン基板裏面方向へ押し出される方向へ力を受ける。また、ホールはPBL11に入ることもあるが、PBL11の不純物濃度が高いため、ここで吸収されて外に出て行かない。
しかし、本実施形態ではPBL11を有するため、前記電界の影響を受けた電子がシリコン基板裏面方向へ押し出される方向へ力を受ける。また、ホールはPBL11に入ることもあるが、PBL11の不純物濃度が高いため、ここで吸収されて外に出て行かない。
一方、PBL11に光が直接入ると、そこで発生した電子−ホール対のうち、電子は、高いp型不純物濃度ゆえに直ぐに再結合して消滅する。また、ホールはPBL11内の多数キャリアに吸収され外に出ていくことがない。
以上より、シリコン基板のボディ領域10に入射した迷光により基板10内で発生したキャリアは、PBL11によりp型エピタキシャル層13への移動が遮られ、PBL11内で発生したキャリアがその内部に閉じ込められる。従って、フォトダイオードPD1,PD2の出力電流には、半導体基板のボディ領域10で生成したキャリアによるノイズ成分が重畳されることはなく、所望の分光感度特性を得ることが可能になる。
以上より、シリコン基板のボディ領域10に入射した迷光により基板10内で発生したキャリアは、PBL11によりp型エピタキシャル層13への移動が遮られ、PBL11内で発生したキャリアがその内部に閉じ込められる。従って、フォトダイオードPD1,PD2の出力電流には、半導体基板のボディ領域10で生成したキャリアによるノイズ成分が重畳されることはなく、所望の分光感度特性を得ることが可能になる。
また、本実施の形態では、PBL11によってボディ領域10とのキャリアの移動が防止された半導体層12に、異なる深さの受光接合をもつ2つのフォトダイオードPD1,PD2が基板深さ方向に重ねて形成されている。従って、2つのフォトダイオードPD1,PD2は、これらを基板面内の異なる位置に形成する場合と異なり、共通の小さな受光面をもって形成される。しかも、2つのフォトダイオードを基板の異なる位置に異なる厚みの光吸収層をもって形成する場合に比べて、面積効率をより高くすることが可能となる。
図6に、他の構成を有する電流減算回路の等価回路図を示す。
図6に示す電流減算回路は、素子の種類と数は図5と共通するが、それらの接続の仕方が図5と異なる。
第1のフォトダイオードPD1とnpnトランジスタN1とを電源端子Vccと接地端子GNDとの間に直列接続している。同様に、第2のフォトダイオードPD2とnpnトランジスタN2とを電源端子Vccと接地端子GNDとの間に直列接続している。ここでnpnトランジスタN1のコレクタとベースが、npnトランジスタN2のベースに接続されて、ミラー電流回路となっている。
図6に示す電流減算回路は、素子の種類と数は図5と共通するが、それらの接続の仕方が図5と異なる。
第1のフォトダイオードPD1とnpnトランジスタN1とを電源端子Vccと接地端子GNDとの間に直列接続している。同様に、第2のフォトダイオードPD2とnpnトランジスタN2とを電源端子Vccと接地端子GNDとの間に直列接続している。ここでnpnトランジスタN1のコレクタとベースが、npnトランジスタN2のベースに接続されて、ミラー電流回路となっている。
第2のフォトダイオードPD2と並列に他のミラー電流回路が、pnpトランジスタP1,P2によって図示のように構成され、接続されている。ここでpnpトランジスタP1のコレクタとベースが、pnpトランジスタP2のベースに接続されて、ミラー電流回路となっている。pnpトランジスタP2のコレクタから出力電流が取り出される。
pnpトランジスタP1,P2のエミッタ面積比、および、npnトランジスタN1,N2のエミッタ面積比は、2つのフォトダイオードPD1,PD2の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。
例えば、pnpトランジスタP2のエミッタ面積を、pnpトランジスタP1のそれのn倍(nは任意の正の実数)に設定し、トランジスタN2のエミッタ面積を、npnトランジスタN1のそれのm倍(mは任意の正の実数)に設定したとする。
例えば、pnpトランジスタP2のエミッタ面積を、pnpトランジスタP1のそれのn倍(nは任意の正の実数)に設定し、トランジスタN2のエミッタ面積を、npnトランジスタN1のそれのm倍(mは任意の正の実数)に設定したとする。
このとき、第2のフォトダイオードPD2から流れ出す電流成分をid2とすると、出力電流が(Ipd1*m−id2)*nとの式で得られる。このため、センサ出力に含まれる第1および第2のフォトダイオードPD1,PD2の出力電流Ipd1,id2の割合を、任意の倍率mとnを適宜変えることが可能となる。これにより、図6の回路を用いた場合でも、倍率mとnを最適な範囲に設定すれば、700[nm]以上の波長域における感度が非常に小さい、図1に示す視感度特性と対応する分光感度特性が得られることが可能である。
[第1変形例]
図3と図4は、電流減算回路と照度センサのフォトダイオードが同一半導体基板に形成されているとした。これは、フォトダイオードの出力電流から電流減算回路を経た処理を行い、照度センサの出力の分光感度特性を視感度特性(図1参照)にできるだけ近づけるためである。
図3と図4は、電流減算回路と照度センサのフォトダイオードが同一半導体基板に形成されているとした。これは、フォトダイオードの出力電流から電流減算回路を経た処理を行い、照度センサの出力の分光感度特性を視感度特性(図1参照)にできるだけ近づけるためである。
一方で、そのような必要がない場合もある。例えば可視光から赤外光まで広い範囲で感度をもつ照度センサを実現したい場合も想定できる。そのような場合は、電流減算回路は不要である。また、電流減算回路をフォトダイオードが形成されたチップ外部で他のIC等で実現することも可能である。但し、チップ外部での演算の場合、演算による効果を保つには、2つのフォトダイオード出力差を配線長等によって不用意に変動させる要因が構成上加わることになるため、これを可能な限り排除する必要がある。そのような変動要因を最小にする意味では、電流減算回路をフォトダイオード部に近接して有する図3および図4の構成が望ましい。
図3および図4において、半導体領域に導入される不純物の導電型を全て逆にすることもできる。つまり、第1導電型をp型ではなくn型とし、第2導電型をn型でなくp型としてもよい。この逆導電型の場合、図3と同じ構成とすると、フォトダイオードPD1とPD2がアノード共通となる。よって、フォトダイオードPD1とPD2からは、電流吸い込み型の出力でなく、電流排出型の出力が得られる。出力が電流吸い込み型か電流排出型かによって、演算回路のバイアス設定部の構成を適宜変更可能である。
なお、詳細な構造は省略するが、導電型を逆にしながら、電流吸い込み型の出力をもつフォトダイオード部の構成を実現することは可能である。
なお、詳細な構造は省略するが、導電型を逆にしながら、電流吸い込み型の出力をもつフォトダイオード部の構成を実現することは可能である。
第3および第2の半導体領域は、この順でエピタキシャル成長によって形成することを暗示する名称としたが、これらの形成法はエピタキシャル成長に限定されない。n型エピタキシャル層14を形成する代わりに、p型エピタキシャル層13のフォトダイオード部に、n型不純物のイオン注入を行うことでn型の第2半導体領域を形成してもよい。
一方、PBL11はボディ領域10となる半導体基板にイオン注入またはエピタキシャル成長によって形成される。そして、その上にさらにp型エピタキシャル層13とn型エピタキシャル層14とから半導体層12が形成される。PBL11をイオン注入で形成する場合は、半導体層12を形成するエピタキシャル成長の前が望ましい。半導体層12をイオン注入で形成する場合は、このイオン注入とPBL11を形成するイオン注入とは、その順番はどちらが先でもかまわない。PBL11の形成時に深い箇所への高エネルギーイオン注入によるダメージ導入が懸念される場合は、その軽減策(例えばキャップ層の工夫等)を行うことが望ましい。
<2.第2の実施の形態>
本実施形態は、半導体光センサデバイスの一種であるカラーセンサに関する。
カラーセンサとは、可視光から赤外光まで幅広い帯域の入射光から、カラーフィルタの助けを借りることなく、例えばR,G,Bの色成分の光量を色信号として出力する機能をもつ光センサである。このため、カラーセンサには、RGBそれぞれに感度ピークを有する3つのフォトダイオードを有する。
本実施形態は、半導体光センサデバイスの一種であるカラーセンサに関する。
カラーセンサとは、可視光から赤外光まで幅広い帯域の入射光から、カラーフィルタの助けを借りることなく、例えばR,G,Bの色成分の光量を色信号として出力する機能をもつ光センサである。このため、カラーセンサには、RGBそれぞれに感度ピークを有する3つのフォトダイオードを有する。
図7は、カラーセンサから各色に対応して出力される3出力の理想的な分光感度特性を示すグラフである。
理想的な分光感度特性では、赤(R)の出力が700[nm]程度の波長に感度ピークをもつ。また、緑(G)の出力が550[nm]程度の波長に、青(B)の出力が440[nm]程度の波長に、それぞれ感度ピークをもつ。
一方、第1の実施形態でも述べたように、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。また、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図2のフォトダイオードPD1のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。よって、カラーセンサにおいて図7のような理想的な分光感度特性に近い出力を得るには、得られた3出力間で演算処理を行うことが必須となる。
理想的な分光感度特性では、赤(R)の出力が700[nm]程度の波長に感度ピークをもつ。また、緑(G)の出力が550[nm]程度の波長に、青(B)の出力が440[nm]程度の波長に、それぞれ感度ピークをもつ。
一方、第1の実施形態でも述べたように、シリコンフォトダイオードの分光感度特性は、その基板深さ方向の形成位置に依存する。また、赤外光などの長波長光は吸収係数が低く、キャリア発生領域が基板表面より深い領域まで広がっているため、フォトダイオードの構造によらず、赤外光により光電流が発生し、これが出力電流となる。すなわち、図2のフォトダイオードPD1のように基板表面側に形成されたものであっても、赤外光領域における感度をゼロにすることはできない。よって、カラーセンサにおいて図7のような理想的な分光感度特性に近い出力を得るには、得られた3出力間で演算処理を行うことが必須となる。
以下、カラーセンサに適したデバイス構造と、演算処理のための回路(電流減算回路)の例を、図面を用いて詳細に説明する。
[断面構造例]
図8は、本実施形態に関わるカラーセンサの断面構造図である。なお、カラーセンサにも、同一基板に図4と同様な半導体回路が形成されているが、その図示は、ここでは省略する。
図8は、本実施形態に関わるカラーセンサの断面構造図である。なお、カラーセンサにも、同一基板に図4と同様な半導体回路が形成されているが、その図示は、ここでは省略する。
ここで半導体基板は、例えばシリコン基板である。半導体基板は、図8に示すように、ボディ領域10と、ボディ領域10に接する高濃度の電位障壁層としてのp型埋め込み層(PBL)11と、PBL11に接しデバイス(フォトダイオードやトランジスタ)が形成されるp型の半導体層12pとを有する。p型の半導体層12pは、“素子形成領域”や“第1半導体領域”の一例に該当する。
p型の半導体層12は、イオン注入により形成した物でもよいし、エピタキシャル成長層であってもよい。
p型の半導体層12は、イオン注入により形成した物でもよいし、エピタキシャル成長層であってもよい。
p型の半導体層12p内に、“第2半導体領域”の一例としてn型半導体領域20が、例えばウェルとして形成されている。
n型半導体領域20の基板表面部に、複数のトレンチ30が形成されている。トレンチの深さは、n型半導体領域20の深さaより小さい。
n型半導体領域20の基板表面部に、複数のトレンチ30が形成されている。トレンチの深さは、n型半導体領域20の深さaより小さい。
トレンチ30の内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜41が形成されている。
ここで反射防止膜41は、基板表面に形成されたシリコン酸化膜(SiO2膜6)と、これより上層のシリコン窒化膜(例えば、Si3N4膜7)とを含む。なお、ここではSiO2膜6とSi3N4膜7から反射防止膜41が構成されている場合を例示する。SiO2膜6は図3の第1絶縁膜42に対応し、Si3N4膜7は図3の第2絶縁膜43に対応する。
ここで反射防止膜41は、基板表面に形成されたシリコン酸化膜(SiO2膜6)と、これより上層のシリコン窒化膜(例えば、Si3N4膜7)とを含む。なお、ここではSiO2膜6とSi3N4膜7から反射防止膜41が構成されている場合を例示する。SiO2膜6は図3の第1絶縁膜42に対応し、Si3N4膜7は図3の第2絶縁膜43に対応する。
SiO2膜6は、n型半導体領域20の表面、すなわち、トレンチ30の側面および底面およびトレンチ30が形成されていないn型半導体領域20の表面領域を覆っている。SiO2膜6は、シリコンの熱酸化により形成される。
Si3N4膜7は、トレンチ形状を反映して形成されたSiO2膜6の凹部を充填し、かつ、トレンチ周囲のSiO2膜部分の上を覆っている。また、Si3N4膜7の表面は平坦化されている。
Si3N4膜7は、トレンチ形状を反映して形成されたSiO2膜6の凹部を充填し、かつ、トレンチ周囲のSiO2膜部分の上を覆っている。また、Si3N4膜7の表面は平坦化されている。
このため、トレンチ内部のSi3N4膜厚cが、トレンチ周囲のSi3N4膜厚dより大きい。
SiO2膜厚を“b”とすると、トレンチ部分の反射防止膜41の厚さ(c+b)は、トレンチ周囲の反射防止膜41の厚さ(d+b)よりトレンチの深さに相当する分だけ厚く形成されている。
SiO2膜厚を“b”とすると、トレンチ部分の反射防止膜41の厚さ(c+b)は、トレンチ周囲の反射防止膜41の厚さ(d+b)よりトレンチの深さに相当する分だけ厚く形成されている。
トレンチの底面を含むn型半導体領域20の領域に、“第3半導体領域”としてp型半導体領域5が形成されている。また、トレンチ周囲のn型半導体領域20の領域に、“第4半導体領域”としてp型半導体領域40が形成されている。
このような構造では、p型の半導体層12pとn型半導体領域20とのpn接合により第1のフォトダイオードPD1が形成されている。
n型半導体領域20とp型半導体領域5とのpn接合により第2のフォトダイオードPD2が形成されている。
n型半導体領域20とp型半導体領域40とのpn接合により第3のフォトダイオードPD3が形成されている。
基板表面(p型半導体領域40が形成されているトレンチ周囲の表面)からのpn接合深さは、(PD3、PD2、PD1)の順で大きい。
n型半導体領域20とp型半導体領域5とのpn接合により第2のフォトダイオードPD2が形成されている。
n型半導体領域20とp型半導体領域40とのpn接合により第3のフォトダイオードPD3が形成されている。
基板表面(p型半導体領域40が形成されているトレンチ周囲の表面)からのpn接合深さは、(PD3、PD2、PD1)の順で大きい。
このデバイス構造では、フォトダイオード部(図8に図示した部分)に入射した光のうちの一部は、シリコン表面で反射される。シリコン表面に形成した反射防止膜41は、シリコン表面での光の反射率を低減する目的で形成されており、反射防止膜41の構造および膜厚を変えることで、各波長における反射率を変化させている。
第3のフォトダイオードPD3上の反射防止膜厚が(b+d)であるのに対し、第2のフォトダイオードPD2上の反射防止膜厚は(b+c)と、ほぼトレンチ深さ分だけ大きく設定されている。このため、それぞれの領域に入射した光の反射率は異なっている。
反射防止膜41の厚さ(b+d)と(b+c)を適切に設定することで、たとえば第3のフォトダイオードPD3の領域に入射した光については、440[nm]程度の青色光での反射率を低減させている。また、第2のフォトダイオードPD2の領域に入射した光については、550[nm]程度の緑色光での反射率を低減させている。
反射防止膜41の厚さ(b+d)と(b+c)を適切に設定することで、たとえば第3のフォトダイオードPD3の領域に入射した光については、440[nm]程度の青色光での反射率を低減させている。また、第2のフォトダイオードPD2の領域に入射した光については、550[nm]程度の緑色光での反射率を低減させている。
一方、シリコン内部に透過した光は、光電変換によりキャリアに変換される。吸収係数の高い青色光はシリコン表面付近で大部分のキャリアが発生し、吸収係数の低い赤色光はシリコン表面から深い領域にわたってキャリアが発生する。本例では、発生した光内で赤色光によるキャリアが支配的となる領域(基板深さ)に、第1のフォトダイオードPD1が形成されている。
シリコン内部に発生したキャリアのうち、電子はn型半導体領域20へ流れ込み、正孔はp型領域(p型の半導体層12p、p型半導体領域40,5)へ流れ込む。ここで、正孔は3つのフォトダイオード(PD1,PD2,PD3)のp型領域までの距離に応じて、どのフォトダイオードの出力電流に寄与するかが決まる。
n型半導体領域20内の深い側で発生した正孔はp型の半導体層12pに流れ込む。n型半導体領域20内の浅い側で発生した正孔はp型半導体領域40に流れ込む。一方、トレンチ底面周囲で発生した正孔はp型半導体領域5に流れ込む。なお、p型半導体領域40と5の中間付近で発生した正孔は、どちらに流れ込むかは電界の強さや向きで確率的に決まる。同様に、p型半導体領域5とn型半導体領域20の底面との中間付近で発生した正孔は、p型半導体領域5とp型の半導体層12pのどちらに流れ込むかは電界の強さや向きで確率的に決まる。
以上の理由から、トレンチ周囲の領域に入射した光のうちの青色光成分は、シリコン表面付近で大部分のキャリアが発生するため、第1のフォトダイオードPD1へ流れ込む。
一方、トレンチ周囲の領域へ入射した光のうちの緑色光成分は、シリコン表面より深い部分、例えばトレンチ底面と同程度の深さにおいてもキャリアが発生する。キャリア発生箇所が第3のフォトダイオードPD3と比較して第2のフォトダイオードPD2までの距離が短い場合、発生したキャリアは第2のフォトダイオードPD2へ流れ込む。このとき、第2および第3のフォトダイオードPD2,PD3を近接して形成することで、第3のフォトダイオードPD3の緑色光成分に対する感度を下げ、第2のフォトダイオードPD2の緑色光成分における感度を高くしている。
なお、トレンチ間距離eが大きい場合は、トレンチ間領域に発生したキャリアが第2のフォトダイオードPD2へ流れ込む割合が、トレンチ間距離eが小さい場合に比べると小さくなる。
ここで第1のフォトダイオードPD1の感度ピークにおける波長は、主に距離a、すなわちn型半導体領域20の深さにより決まる。例えば、距離aを約2.0[μm]とすることで、第1のフォトダイオードPD1の感度ピークにおける波長を約700[nm]に合わせることができる。
第2のフォトダイオードPD2の感度ピークにおける波長は、主に距離bとc、すなわち反射防止膜下層のSiO2膜6の厚さと、トレンチ内の反射防止膜上層のSi3N4膜7の厚さにより決まる。例えば、距離bを約10[nm]、距離cを約200[nm]とすることで、第2のフォトダイオードPD2の感度ピークにおける波長を約550[nm]に合わせることができる。
第3のフォトダイオードPD3の感度ピークにおける波長は、主に距離bとd、すなわち反射防止膜下層のSiO2膜6の厚さと、トレンチ周囲の反射防止膜上層のSi3N4膜7の厚さにより決まる。例えば、距離bを約10[nm]、距離dを約40[nm]とすることで、第3のフォトダイオードPD3の感度ピークにおける波長を約440[nm]に合わせることができる。
トレンチ間距離e、トレンチ幅fは狭いほど望ましく、例えば0.4[μm]程度に設定される。
このように、フォトダイオード部の構造、図3に符号“a”〜“f”の距離を適切に設定することで、第1〜第3のフォトダイオードPD1,PD2,PD3の感度ピークを、それぞれ440[nm]、550[nm]、700[nm]の近傍に合わせることができる。
本実施形態においても、第1実施形態と同様な意図でPBL11が設けられている。PBL11は、p型の半導体層12pとボディ領域10との間に設けられ、ボディ領域10より高いp型不純物濃度を有する。
入射光の一部や迷光は、PBL11やボディ領域10でキャリアを発生させる。このうち少数キャリアである電子は、その殆んどが再結合により消滅するが、一部の電子がボディ領域10からPBL11に入ろうとしても、その電位障壁によって阻止され、そのうち再結合で消滅する。
一方、PBL11で発生した正孔は、第1の実施形態と同様にPBL11自身に吸収される。また、ボディ領域10で発生した正孔はボディ領域10またはPBL11に吸収される。
入射光の一部や迷光は、PBL11やボディ領域10でキャリアを発生させる。このうち少数キャリアである電子は、その殆んどが再結合により消滅するが、一部の電子がボディ領域10からPBL11に入ろうとしても、その電位障壁によって阻止され、そのうち再結合で消滅する。
一方、PBL11で発生した正孔は、第1の実施形態と同様にPBL11自身に吸収される。また、ボディ領域10で発生した正孔はボディ領域10またはPBL11に吸収される。
[電流演算回路]
次に、3つのPD出力を用いた電流演算について説明する。
第1のフォトダイオードPD1は、p型領域(p型の半導体層12p)が、同じp型のPBL11やボディ領域10と電気的に接続されるため、第1のフォトダイオードPD1に発生した出力電流をそのまま出力として用いることができない。そのため、電流減算回路による出力電流処理が必要になる。
次に、3つのPD出力を用いた電流演算について説明する。
第1のフォトダイオードPD1は、p型領域(p型の半導体層12p)が、同じp型のPBL11やボディ領域10と電気的に接続されるため、第1のフォトダイオードPD1に発生した出力電流をそのまま出力として用いることができない。そのため、電流減算回路による出力電流処理が必要になる。
図9に、本実施形態で用いることができる電流減算回路の等価回路図を示す。この回路は、好ましくは図8に示すフォトダイオード部と同一半導体基板の異なる領域に同時に形成される。
図9に図解する電流減算回路は、図5に図解する電流減算回路において、処理対象に第3のフォトダイオードPD3が追加され、さらに、これに対応して2つのnpnトランジスタN5,N6が追加されている。なお、図9では、図5のPD1の回路位置にPD3が配置され、図5のPD2の配置位置にPD1が配置され、PD2に対して追加されたトランジスタが接続されている。また、図5ではPD1のアノードに接続されたトランジスタ符号“N1”を、図9ではトランジスタ符号“N3”で示している。また、出力用のトランジスタ符号も“N2”から“N4”へと変更されている。
npnトランジスタN5のコレクタが第2のフォトダイオードPD2のアノードに接続され、npnトランジスタN6のコレクタが出力端子OUTに接続されている。npnトランジスタN5,N6のエミッタが接地端子GNDに接続されている。npnトランジスタN5のゲートとコレクタが、npnトランジスタN6のゲートに接続されている。
npnトランジスタN5,N6は、第2のフォトダイオードPD2の出力電流を検出するためのカレントミラーを構成している。また、npnトランジスタN3,N4は、第3のフォトダイオードPD3の出力電流を検出するためのカレントミラーを構成している。
なお、他の回路構成は、図9と図5で共通する。
npnトランジスタN5,N6は、第2のフォトダイオードPD2の出力電流を検出するためのカレントミラーを構成している。また、npnトランジスタN3,N4は、第3のフォトダイオードPD3の出力電流を検出するためのカレントミラーを構成している。
なお、他の回路構成は、図9と図5で共通する。
ここでpnpトランジスタP1,P2は、第1〜第3のフォトダイオードPD1〜PD3の出力電流和を検出するためのカレントミラーを構成している。pnpトランジスタP1は、ベースとコレクタが第1〜第3のフォトダイオードPD1〜PD3の共通カソードに接続され、エミッタが電源端子Vccに接続されている。出力用のpnpトランジスタP2は、ベースがpnpトランジスタP1のベースに、エミッタが電源端子Vccに、コレクタが出力端子OUTに接続されている。
トランジスタN3,N4のエミッタ面積比、トランジスタN5,N6のエミッタ面積比、pnpトランジスタP1,P2のエミッタ面積比をそれぞれ1とすることで、出力電流Ioutを、第3のフォトダイオードPD3の出力電流Ipd3とすることができる。
さらに、出力電流を演算することで、ピーク波長以外の感度を抑えることが可能である。
すなわち、第3のフォトダイオードPD3の出力電流Ipd3のk倍(kは0より大きい実数)から、第1のフォトダイオードPD1の出力電流Ipd1を減算することで、第3のフォトダイオードPD3における長波長成分を除去することができる。
同様に、第2のフォトダイオードPD2における出力電流Ipd2のk倍から、第1のフォトダイオードPD1の出力電流Ipd1を減算することで、第2のフォトダイオードPD2における長波長成分を除去することができる。
すなわち、第3のフォトダイオードPD3の出力電流Ipd3のk倍(kは0より大きい実数)から、第1のフォトダイオードPD1の出力電流Ipd1を減算することで、第3のフォトダイオードPD3における長波長成分を除去することができる。
同様に、第2のフォトダイオードPD2における出力電流Ipd2のk倍から、第1のフォトダイオードPD1の出力電流Ipd1を減算することで、第2のフォトダイオードPD2における長波長成分を除去することができる。
図10に、第3のフォトダイオードPD3の出力電流Ipd3のk(1以上の実数)倍から、第1のフォトダイオードPD1の出力電流Ipd1を減算する演算回路の等価回路図を示す。
図10に記載の電流減算回路は、2つのnpnトランジスタN1,N2を含んで構成される。
npnトランジスタN1,N2は、第3のフォトダイオードPD3の出力電流を検出するためのカレントミラーを構成している。npnトランジスタN1は、ベースとコレクタが第3のフォトダイオードPD3のアノードに接続され、エミッタが接地端子GNDに接続されている。出力用のnpnトランジスタN2は、ベースがnpnトランジスタN1のベースに、エミッタが接地端子GNDに、コレクタが出力端子OUT、および第1のフォトダイオードPD1のアノードに接続されている。
npnトランジスタN1,N2は、第3のフォトダイオードPD3の出力電流を検出するためのカレントミラーを構成している。npnトランジスタN1は、ベースとコレクタが第3のフォトダイオードPD3のアノードに接続され、エミッタが接地端子GNDに接続されている。出力用のnpnトランジスタN2は、ベースがnpnトランジスタN1のベースに、エミッタが接地端子GNDに、コレクタが出力端子OUT、および第1のフォトダイオードPD1のアノードに接続されている。
npnトランジスタN1,N2のエミッタ面積比は、第1および第3のフォトダイオードPD1,PD3の分光感度特性に応じて所望の分光感度の出力が得られるように最適設定される。例えば、トランジスタN2のエミッタ面積を、npnトランジスタN1のそれのk倍(kは1以上の実数)に設定したとする。
フォトダイオード部に光が入射したとき、出力電流Ioutは、下記式(3)のようになる。
[数3]
Iout=k*Ipd3−Ipd1…(3)
Iout=k*Ipd3−Ipd1…(3)
上記式(3)から、出力電流Ioutは、短波長感度の大きい第3のフォトダイオードPD3の出力電流Ipd3の定数倍から、長波長感度の大きい第1のフォトダイオードPD1の出力電流Ipd1を引いた値になる。
図11に、図9の回路を用いて求めた第1のフォトダイオードPD1の出力電流Ipd3の分光感度特性と、第2および第3のフォトダイオードPD2,PD3の出力電流Ipd2,Ipd3の分光感度特性とを重ねて示す。
また、図12に、図10の回路によって、図11のPD3特性カーブとPD1特性カーブとを用いて得られた新たなPD3特性カーブ(実線)を示す。また、図10と同様な回路によって、図11のPD2特性カーブとPD1特性カーブとを用いて得られた新たなPD2特性カーブ(破線)とを示す。
また、図12に、図10の回路によって、図11のPD3特性カーブとPD1特性カーブとを用いて得られた新たなPD3特性カーブ(実線)を示す。また、図10と同様な回路によって、図11のPD2特性カーブとPD1特性カーブとを用いて得られた新たなPD2特性カーブ(破線)とを示す。
ここでは図10におけるnpnトランジスタN1,N2のカレントミラーの倍率(エミッタ面積比)をk=20としている。このため、出力電流Ioutは次式(4)で表される。
[数4]
Iout=20×Ipd3(またはIpd2)−Ipd1…(4)
Iout=20×Ipd3(またはIpd2)−Ipd1…(4)
この条件では、第3のフォトダイオードPD3の長波長成分の出力は、第1のフォトダイオードPD1の出力により抑圧される。このことは、図11と図12でPD3特性カーブ同士の比較で明らかである。
また、同様に、第2のフォトダイオードPD2の長波長成分の出力は、第1のフォトダイオードPD1の出力により抑圧される。このことは、図11と図12でPD2特性カーブ同士の比較で明らかである。
以上より、図8の理想的特性ほどではないが、これにより近いRGBの各色の出力が得られる。
また、同様に、第2のフォトダイオードPD2の長波長成分の出力は、第1のフォトダイオードPD1の出力により抑圧される。このことは、図11と図12でPD2特性カーブ同士の比較で明らかである。
以上より、図8の理想的特性ほどではないが、これにより近いRGBの各色の出力が得られる。
なお、式(4)を一般化すると、一方のPD出力をk(1以上の実数)倍したものから、他方のPDの出力を減算する式で、長波長成分抑圧が実現できる。
本実施形態においても、PBL11を有することから、第1の実施形態と同様に、フォトダイオードを縦積みとした正面積なデバイス構造において、迷光の影響を防止または抑止できるという利益が得られる。
なお、前述した第1変形例は、本実施形態でも同様に適用できる。
なお、前述した第1変形例は、本実施形態でも同様に適用できる。
[第2変形例]
図8に示す第2のフォトダイオードPD2と第3のフォトダイオードPD3を、電極や配線によって電気的に並列に接続すると、1つの並列フォトダイオードとなる。これにより、図3と同様な照度センサが実現可能である。なお、この並列フォトダイオードは図3の“PD1”と置き換えて用いられる。その場合、図5の等価回路における“PD1”が並列フォトダイオードである。
なお、この場合も、係数mとnを式変形して、一方(例えばPD1:並列フォトダイオードの出力をk(0以上の実数)倍したものから、他方(長波長側のPD2)の出力を減算する式に置き換え可能である。
図8に示す第2のフォトダイオードPD2と第3のフォトダイオードPD3を、電極や配線によって電気的に並列に接続すると、1つの並列フォトダイオードとなる。これにより、図3と同様な照度センサが実現可能である。なお、この並列フォトダイオードは図3の“PD1”と置き換えて用いられる。その場合、図5の等価回路における“PD1”が並列フォトダイオードである。
なお、この場合も、係数mとnを式変形して、一方(例えばPD1:並列フォトダイオードの出力をk(0以上の実数)倍したものから、他方(長波長側のPD2)の出力を減算する式に置き換え可能である。
<3.第3の実施の形態>
図13は、第3の実施形態に関わるデバイス構造を示す断面図である。
第1変形例で述べたように全ての導電型を逆にすることができるが、この一般的なp型基板ではなくなる。
本実施形態では、p型基板を用いつつ、その他の半導体領域を逆導電型とする場合に関する。
図13は、第3の実施形態に関わるデバイス構造を示す断面図である。
第1変形例で述べたように全ての導電型を逆にすることができるが、この一般的なp型基板ではなくなる。
本実施形態では、p型基板を用いつつ、その他の半導体領域を逆導電型とする場合に関する。
図13と図8を比較すると、図8でのp型半導体層12pが、n型半導体層12n(例えば、n型ウェル)に置き換えられている。また、n型半導体領域20がp型半導体領域2pに、p型半導体領域40がn型半導体領域40nに、p型半導体領域5がn型半導体領域5nに、それぞれ置き換えられている。
反射防止膜41の構成は、図13と図8で共通する。また、分光感度特性の長波長成分抑圧の手法は第2の実施形態と基本的に同じである。但し、この構造では、第1のフォトダイオードPD1に発生する出力電流を基板電流より分離できるため、図9に示したような出力電流処理回路を省くことができる。
なお、PBL11の作用効果は、第1および第2の実施形態と同様である。
反射防止膜41の構成は、図13と図8で共通する。また、分光感度特性の長波長成分抑圧の手法は第2の実施形態と基本的に同じである。但し、この構造では、第1のフォトダイオードPD1に発生する出力電流を基板電流より分離できるため、図9に示したような出力電流処理回路を省くことができる。
なお、PBL11の作用効果は、第1および第2の実施形態と同様である。
<4.第4の実施の形態>
本実施形態は、迷光の影響を懸念しなくてもよい場合にPBLを省略し、トレンチと反射防止膜による波長の選択性に特徴を特化した実施形態である。
図14は、本実施形態に関わるデバイス構造を示す断面図である。
図14と図13を比較すると、PBL11が省略されている。その他の構成、および、分光感度特性の長波長成分抑圧の手法は第2,第3の実施形態と基本的に同じである。
なお、本実施形態では、電流減算回路の構成が簡単になる利点があるので、第3の実施形態(図13)に対する変更点のみ述べた。但し、PBL11を省略する、この変更点は、第2の実施形態に対し行うことも可能である。
本実施形態は、迷光の影響を懸念しなくてもよい場合にPBLを省略し、トレンチと反射防止膜による波長の選択性に特徴を特化した実施形態である。
図14は、本実施形態に関わるデバイス構造を示す断面図である。
図14と図13を比較すると、PBL11が省略されている。その他の構成、および、分光感度特性の長波長成分抑圧の手法は第2,第3の実施形態と基本的に同じである。
なお、本実施形態では、電流減算回路の構成が簡単になる利点があるので、第3の実施形態(図13)に対する変更点のみ述べた。但し、PBL11を省略する、この変更点は、第2の実施形態に対し行うことも可能である。
<5.第5の実施形態>
第5の実施形態では、トレンチと反射防止膜による波長選択性を持たせる他のデバイスを例示する。つまり、基板深さが異なる複数のpn接合を有しているが、その全部がフォトダイオードとして機能しなくてもよいことを、バイポーラ型のフォトトランジスタの例で示す。
第5の実施形態では、トレンチと反射防止膜による波長選択性を持たせる他のデバイスを例示する。つまり、基板深さが異なる複数のpn接合を有しているが、その全部がフォトダイオードとして機能しなくてもよいことを、バイポーラ型のフォトトランジスタの例で示す。
図15は、第5の実施形態に関わるデバイス構造を示す断面図である。
図15において、第2の実施形態の図8と同様に、n型半導体領域20が設けられ、これにトレンチ30と、p型半導体領域40およびp型半導体領域5が同様に形成されている。これらの各部は第2の実施形態で述べたので、ここでの詳細は省略する。
図15において、第2の実施形態の図8と同様に、n型半導体領域20が設けられ、これにトレンチ30と、p型半導体領域40およびp型半導体領域5が同様に形成されている。これらの各部は第2の実施形態で述べたので、ここでの詳細は省略する。
図8のカラーセンサの場合、フォトダイオードとして機能させるために、形成される3つのpn接合を全て逆バイアスして用いる。
これに対し、本実施形態では、pnp型のバイポーラ動作が行われるように、p型半導体領域40ならびにp型半導体領域5をバイアスする。つまり、p型半導体領域40をエミッタとして機能させるために例えば正の電圧に接続し、p型半導体領域5をコレクタとして機能させるために、接地電位に接続する。n型半導体領域20はベースとして機能するが、端子へ接続する必要はない。なお、p型半導体領域40とp型半導体領域5について、どちらか一方をエミッタに、どちらか一方をコレクタに選べばよい。さらに、p型半導体領域12pはコレクタとして動作する。
これに対し、本実施形態では、pnp型のバイポーラ動作が行われるように、p型半導体領域40ならびにp型半導体領域5をバイアスする。つまり、p型半導体領域40をエミッタとして機能させるために例えば正の電圧に接続し、p型半導体領域5をコレクタとして機能させるために、接地電位に接続する。n型半導体領域20はベースとして機能するが、端子へ接続する必要はない。なお、p型半導体領域40とp型半導体領域5について、どちらか一方をエミッタに、どちらか一方をコレクタに選べばよい。さらに、p型半導体領域12pはコレクタとして動作する。
このようなバイアス印加状態で、光が入射されると、面積的に広いn型半導体領域20で発生したキャリアのうち、正孔がコレクタに流れ込み、ベースに電子が留まる。その結果、エミッタ領域に対してベース領域の電位が低くなり、エミッタ-ベース間のpn接合が順バイアスとなる。すると、ベース領域の電子がエミッタに注入され、増幅されたコレクタ電流が、エミッタから、ベースを通ってコレクタに流れる。
本構造では、ベース幅がトレンチ深さで決まるため、ベース幅を十分に狭くすることができ、コレクタ電流を大きくすることができる。そのため、高い利得を実現することができる。
導入する不純物の導電型を逆にすることで、NとPを反転させることで、npn型のフォトトランジスタを形成することも可能である。
フォトトランジスタではベース電流が基板表面側で、p型半導体領域40に収集される範囲に限定されるため、迷光の影響はあまり受けないが、影響を受けるような場合は、他の実施形態と同様にPBL11を用いてボディ領域とpサブコレクタ領域とを分離してもよい。
なお、反射防止膜41は、トレンチ内部を通る光の波長分布が、トレンチ外部の薄い部分を通る光の波長分布に比べて低波長側が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されることが望ましい。これは、コレクタ側のキャリア発生を抑制する趣旨である。
[第3変形例]
前述した第1変形例は、上記第1〜第5の実施形態のいずれに対しても適用可能である。また、前述した第2変形例は、第2〜第3の実施形態に対し適用可能である。
ここで説明する第3変形例は、半導体回路のバイポーラトランジスタを、トレンチ構造を用いて形成するものである。よって、第3変形例は、第2〜第5の実施形態とその変形例に重複適用可能である。
前述した第1変形例は、上記第1〜第5の実施形態のいずれに対しても適用可能である。また、前述した第2変形例は、第2〜第3の実施形態に対し適用可能である。
ここで説明する第3変形例は、半導体回路のバイポーラトランジスタを、トレンチ構造を用いて形成するものである。よって、第3変形例は、第2〜第5の実施形態とその変形例に重複適用可能である。
図16は、第3変形例に関わるデバイス内で半導体回路のトランジスタ構造を示す断面図である。
図解したトランジスタは、図15と同じpnpバイポーラ型であるが、遮光膜8によって光の入射が遮られているため、フォトトランジスタではなく通常のバイポーラ動作を行う。ここでは図示を省略しているが、n型半導体領域20の不図示の箇所に高濃度n型のベースコンタクト領域が形成されている。そして、このベースコンタクト領域からベースバイアス電圧が印加される。この状態でベースコンタクト領域に信号線分が入力されると、その信号成分が増幅されてコレクタから取り出される。
なお、遮光膜8は図3の遮光マスク55に対応する。
図解したトランジスタは、図15と同じpnpバイポーラ型であるが、遮光膜8によって光の入射が遮られているため、フォトトランジスタではなく通常のバイポーラ動作を行う。ここでは図示を省略しているが、n型半導体領域20の不図示の箇所に高濃度n型のベースコンタクト領域が形成されている。そして、このベースコンタクト領域からベースバイアス電圧が印加される。この状態でベースコンタクト領域に信号線分が入力されると、その信号成分が増幅されてコレクタから取り出される。
なお、遮光膜8は図3の遮光マスク55に対応する。
本構造では、ベース幅がトレンチ深さで決まるため、ベース幅を十分に狭くすることができ、コレクタ電流を大きくすることができる。また、p型半導体基板をコレクタとすることで、ベース電流を低減することができる。そのため、高い利得を実現することができる。
導入する不純物の導電型を逆にすることで、NとPを反転させることで、npn型バイポーラトランジスタを形成することも可能である。
以上の実施形態および変形例において、電位障壁層(PBL11)を形成した形態では、フォトダイオード部の高濃度埋め込み層下部で発生したキャリアの、フォトダイオードへの流れ込みを防ぐことができ、迷光の影響を低減することができる。その結果、余分な出力電流の流れ込みを防ぐことができ、所望の分光感度特性を実現することができる。
また、トレンチと反射防止膜とを組み合わせて波長選択性を持たせた形態では、特にカラーセンサの場合、トレンチ深さによって波長の分離特性を向上させて高性能のカラーセンサが実現可能である。このとき迷光の影響を防止または抑止したい場合は、同様に予め、電位障壁層(PBL11)を形成しておくとよい。
また、トレンチと反射防止膜の組み合わせは、フォトトランジスタの高性能化にも寄与し、また、遮光膜をさらに組み合わせることで通常のバイポーラトランジスタの形成も可能である。
また、トレンチと反射防止膜の組み合わせは、フォトトランジスタの高性能化にも寄与し、また、遮光膜をさらに組み合わせることで通常のバイポーラトランジスタの形成も可能である。
1…フォトダイオード部、2…n型半導体領域、3…トレンチ、4,5…p型半導体領域、6…SiO2膜、7…Si3N4膜、8…遮光膜、10…ボディ領域、11…PBL(電位障壁層)、12…半導体層、13…p型エピタキシャル層、14…n型エピタキシャル層、15…p型半導体領域、41…反射防止膜、42…第1絶縁膜、43…第2絶縁膜、55…遮光マスク。
Claims (19)
- 第1導電型のボディ領域と、基板表面側の素子形成領域とを有する半導体基板と、
前記素子形成領域に形成された第2のフォトダイオードと、
素子形成領域内で前記第2のフォトダイオードの基板深部側に形成された第1のフォトダイオードと、
前記第1のフォトダイオードと前記ボディ領域との間に形成されたボディ領域より高濃度な第1導電型半導体領域であり、ボディ領域に対し電位障壁を形成する電位障壁層と、
を有する半導体光センサデバイス。 - 前記第1のフォトダイオードのpn接合を形成する第1導電型の第1半導体領域と第2導電型の第2半導体領域とが、この順で、前記電位障壁層の前記ボディ領域と反対側の面から基板表面にかけて形成され、
前記第2のフォトダイオードのpn接合を形成するための第1導電型の第3半導体領域が、前記第2半導体領域の基板表面側部分に形成されている
請求項1に記載の半導体光センサデバイス。 - 前記第1および第2のフォトダイオードからの2つの出力について、一方の出力をk(>1)倍したものから他方の出力を減算し、または、一方の出力から他方の出力を(1/k)倍したものを減算する半導体回路のトランジスタ部が、前記第1半導体領域と前記第2半導体領域に形成されている
請求項2に記載の半導体光センサデバイス。 - 前記第1導電型がp型であり、前記第2導電型がn型である
請求項3に記載の半導体光センサデバイス。 - 前記第2半導体領域が形成された前記半導体基板の表面部に一定の深さを有するトレンチが形成され、
前記トレンチの底面を含む基板表面側部分に第1導電型の前記第3半導体領域が形成されることで、トレンチ底面付近に前記第2のフォトダイオードが配置され、
前記トレンチの周囲の基板表面部分に第1導電型の第4半導体領域が形成され、当該第4半導体領域と前記第2半導体領域とのpn接合によって第3のフォトダイオードが形成され、
前記トレンチ底面付近の前記第2のフォトダイオードよりも基板深部側に位置する、前記第1半導体領域と前記第2半導体領域とのpn接合によって前記第1のフォトダイオードが形成されている
請求項2に記載の半導体光センサデバイス。 - 前記第2のフォトダイオードと前記第3のフォトダイオードのカソード同士、アノード同士を短絡することで1つの並列フォトダイオードが形成され、
当該並列フォトダイオードの出力と、前記第1のフォトダイオードの出力について、一方の出力をk(>1)倍したものから他方の出力を減算し、または、一方の出力から他方の出力を(1/k)倍したものを減算する半導体回路のトランジスタ部が、前記第1〜第4半導体領域に形成されている
請求項5に記載の半導体光センサデバイス。 - 前記第1導電型がp型であり、前記第2導電型がn型である
請求項6に記載の半導体光センサデバイス。 - 前記第2のフォトダイオードと前記第1のフォトダイオード、前記第3のフォトダイオードと前記第1のフォトダイオードの組み合わせで、その各組における一方のフォトトランジスタの出力をk(>1)倍したものから他方のフォトトランジスタの出力を減算し、または、一方のフォトトランジスタの出力から他方のフォトトランジスタの出力を(1/k)倍したものを減算する半導体回路のトランジスタ部が、前記第1〜第4半導体領域に形成されている
請求項5に記載の半導体光センサデバイス。 - 前記第1導電型がn型であり、前記第2導電型がp型である
請求項8に記載の半導体光センサデバイス。 - 第1導電型の半導体基板と、
前記半導体基板の表面部に形成され、一定の深さを有するトレンチと、
表面が前記トレンチの上面、側面および底面を含むようにトレンチ周囲の基板領域に形成された第2導電型の第2半導体領域と、
前記第2半導体領域の少なくとも下面に接する基板深部に形成された第1導電型の第1半導体領域と、
前記トレンチの底面を含む前記第2半導体領域の部分に形成された第1導電型の第3半導体領域と、
前記トレンチの上面を含む前記第2半導体領域の部分に形成された第1導電型の第4半導体領域と、
を有する半導体光センサデバイス。 - 前記トレンチの内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜を有する
請求項10に記載の半導体光センサデバイス。 - 前記第2半導体領域と前記第1半導体領域とのpn接合によって長波長に感度ピークをもつ第1のフォトダイオードが形成され、
前記第2半導体領域と前記第4半導体領域とのpn接合によって短波長に感度ピークをもつ第3のフォトダイオードが形成され、
前記第2半導体領域と前記第3半導体領域とのpn接合によって、前記長波長と前記短波長の間に感度ピークをもつ第2のフォトダイオードが形成されている
請求項11に記載の半導体光センサデバイス。 - 前記反射防止膜は、トレンチ内部を通る光の波長分布が、トレンチ外部の薄い部分を通る光の波長分布に比べて低波長側が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されている
請求項12に記載の半導体光センサデバイス。 - 前記反射防止膜は、基板表面に形成されたシリコン酸化膜と、これより上層のシリコン窒化膜を含む
請求項13に記載の半導体光センサデバイス。 - 前記第2のフォトダイオードと前記第1のフォトダイオード、前記第3のフォトダイオードと前記第1のフォトダイオードの組み合わせで、その各組における一方のフォトトランジスタの出力をk(>1)倍したものから他方のフォトトランジスタの出力を減算し、または、一方のフォトトランジスタの出力から他方のフォトトランジスタの出力を(1/k)倍したものを減算する半導体回路のトランジスタ部が、前記第1〜第4半導体領域に形成されている
請求項12に記載の半導体光センサデバイス。 - 前記第1導電型がp型であり、前記第2導電型がn型である
請求項15に記載の半導体光センサデバイス。 - 前記第2半導体領域および第3半導体領域の少なくとも一方と前記第1半導体領域とによって、バイポーラトランジスタのコレクタの一方とベース間のpn接合が形成され、
前記第2半導体領域と前記第4半導体領域とによって、前記バイポーラトランジスタのエミッタとベース間のpn接合が形成され、
ベース領域としての前記第2半導体領域と、エミッタとなる前記第4半導体領域とのpn接合近傍で入射光量に応じて発生したキャリア電流を増幅するフォトトランジスタを有する
請求項10に記載の半導体光センサデバイス。 - 前記トレンチの内部を充填し、基板表面全域を覆い、トレンチ部分と他の部分で厚さが異なる反射防止膜を有する
請求項17に記載の半導体光センサデバイス。 - 前記反射防止膜は、トレンチ内部を通る光の波長分布で、トレンチ外部の薄い部分を通る光の波長分布に比べて透過光量が抑圧されるように、その膜材料と厚さの組み合わせが規定された複数の積層膜から形成されている
請求項18に記載の半導体光センサデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265422A JP2011109034A (ja) | 2009-11-20 | 2009-11-20 | 半導体光センサデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265422A JP2011109034A (ja) | 2009-11-20 | 2009-11-20 | 半導体光センサデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011109034A true JP2011109034A (ja) | 2011-06-02 |
Family
ID=44232168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009265422A Pending JP2011109034A (ja) | 2009-11-20 | 2009-11-20 | 半導体光センサデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011109034A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021009916A (ja) * | 2019-07-01 | 2021-01-28 | ローム株式会社 | 光センサ |
-
2009
- 2009-11-20 JP JP2009265422A patent/JP2011109034A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021009916A (ja) * | 2019-07-01 | 2021-01-28 | ローム株式会社 | 光センサ |
JP7328030B2 (ja) | 2019-07-01 | 2023-08-16 | ローム株式会社 | 光センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7211829B2 (en) | Semiconductor photodetector device | |
KR100821469B1 (ko) | 개선된 컬러 크로스토크를 갖는 소형 cmos 이미지 센서및 그 제조 방법 | |
US9178100B2 (en) | Single photon avalanche diode for CMOS circuits | |
KR100870821B1 (ko) | 후면 조사 이미지 센서 | |
JP6476317B2 (ja) | アバランシェフォトダイオード | |
US20070114626A1 (en) | Photodiode device and photodiode array for optical sensor using the same | |
KR20150033606A (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기 | |
US7768090B2 (en) | Semiconductor photodetector device | |
US7888765B2 (en) | Optical semiconductor device | |
US8471301B2 (en) | Photoelectric conversion device having embedded recess regions arranged in light-receiving surface | |
US8212327B2 (en) | High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme | |
US20090261441A1 (en) | Optical semiconductor device | |
US20070284624A1 (en) | Optical semiconductor device with sensitivity improved | |
US20230080013A1 (en) | Improvements in spad-based photodetectors | |
JP2011109034A (ja) | 半導体光センサデバイス | |
US20150279895A1 (en) | Image sensor | |
KR20220121394A (ko) | Spad 픽셀 구조 및 제조방법 | |
CN111540804A (zh) | 半导体装置和光电探测系统 | |
JP4502996B2 (ja) | フォトダイオード | |
KR102653478B1 (ko) | 단일 광자 검출 소자, 전자 장치, 및 라이다 장치 | |
JP7199013B2 (ja) | 光検出器 | |
JP2018207049A (ja) | 固体撮像素子およびその製造方法 | |
KR101762430B1 (ko) | 이면 조사형 실리콘 광전자 증배센서 및 그 제조방법 | |
KR20240044332A (ko) | 단광자 아발란치 다이오드, 전자 장치, 및 라이다 장치 | |
CN117038678A (zh) | 光学传感器以及光电二极管 |