JP2011108950A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011108950A
JP2011108950A JP2009264334A JP2009264334A JP2011108950A JP 2011108950 A JP2011108950 A JP 2011108950A JP 2009264334 A JP2009264334 A JP 2009264334A JP 2009264334 A JP2009264334 A JP 2009264334A JP 2011108950 A JP2011108950 A JP 2011108950A
Authority
JP
Japan
Prior art keywords
grindstone
semiconductor wafer
oxide film
grinding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009264334A
Other languages
Japanese (ja)
Other versions
JP5509806B2 (en
Inventor
Hiroaki Sotozono
洋昭 外薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2009264334A priority Critical patent/JP5509806B2/en
Publication of JP2011108950A publication Critical patent/JP2011108950A/en
Application granted granted Critical
Publication of JP5509806B2 publication Critical patent/JP5509806B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve throughput by preventing the cracking and chipping of a semiconductor wafer and lengthening a lifetime of a grindstone when continuously performing chamfering processing on end surfaces of a plurality of semiconductor wafers. <P>SOLUTION: In the method of manufacturing a semiconductor device, a semiconductor wafer 1 is adsorbed by a stage 5 with its back surface side facing downward and the stage is rotated about the center of the semiconductor wafer 1 as a center axis of the rotation. Furthermore, an end surface grindstone 10 is rotated about the center of the end surface grindstone 10 as a center axis of the rotation with the center axis being set in a direction substantially perpendicular to the direction of the center axis of the rotation of the semiconductor wafer 1. Then, the end surface grindstone 10 is made to come into contact with an end surface 3 of the semiconductor wafer 1 by moving the end surface grindstone 10 in the longitudinal direction while moving the semiconductor wafer 1 in the transverse direction, so that an oxide film 6 formed on the end surface 3 of the semiconductor wafer 1 is ground. Subsequently, in a similar manner as the end surface grindstone 10, an end surface grindstone 11 is rotated so that the end surface 3 of the semiconductor wafer 1 is ground into a desired end surface shape. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、半導体装置の製造方法に関し、特にデバイス厚が薄い薄型半導体デバイスを製造する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device for manufacturing a thin semiconductor device having a small device thickness.

従来、半導体素子の性能を維持、または向上させるために、基板となる半導体ウェハの厚さを薄くする方法が提案されている。図18は、従来の半導体装置の製造方法について示すフローチャートである。図18に示すように、まず、半導体ウェハのおもて面に集積回路等のおもて面素子構造を形成し(ステップS101)、その上に保護膜を形成する(ステップS102)。ついで、半導体ウェハのおもて面に保護テープを貼付し(ステップS103)、半導体ウェハの裏面を所定の厚さまで研削し(ステップS104)、研削面にエッチング等を行う(ステップS105)。このようにして、半導体ウェハを薄板化する。   Conventionally, in order to maintain or improve the performance of a semiconductor element, a method of reducing the thickness of a semiconductor wafer serving as a substrate has been proposed. FIG. 18 is a flowchart showing a conventional method for manufacturing a semiconductor device. As shown in FIG. 18, first, a front surface element structure such as an integrated circuit is formed on the front surface of a semiconductor wafer (step S101), and a protective film is formed thereon (step S102). Next, a protective tape is applied to the front surface of the semiconductor wafer (step S103), the back surface of the semiconductor wafer is ground to a predetermined thickness (step S104), and etching or the like is performed on the ground surface (step S105). In this way, the semiconductor wafer is thinned.

ついで、半導体ウェハの裏面に電極を形成し(ステップS106)、特性検査、外観検査、信頼性試験などの検査を行い(ステップS107)、個々のチップにダイシングする(ステップS108)。このようにして、半導体装置が完成する。なお、ステップS107は、ステップS108の後に行ってもよい。   Next, an electrode is formed on the back surface of the semiconductor wafer (step S106), inspections such as characteristic inspection, appearance inspection, and reliability test are performed (step S107), and dicing is performed on individual chips (step S108). In this way, the semiconductor device is completed. Note that step S107 may be performed after step S108.

図19は、従来の薄板化された半導体ウェハの形状について示す断面図である。図19に示すように、図18のステップS103〜ステップS105において裏面側から研削され薄板化された半導体ウェハ1は、端面31が鋭利なナイフエッジ形状となる。このため、ウェハキャリアに半導体ウェハ1を収納するときや、装置内や装置間で半導体ウェハ1を搬送するときに、半導体ウェハ1の端面31がウェハキャリアや装置の一部に接触して欠けや割れが生じるという問題がある。また、この欠けや割れによって発生した破片が、おもて面素子構造2に突き刺さることで、デバイスの電気特性が不良となってしまうという問題がある。さらに、半導体ウェハ1を保持する吸着テーブルに破片が突き刺さると、その後に保持される半導体ウェハ1にも傷を付けてしまい、連続的に複数の半導体ウェハ1の電気特性が不良となってしまうという問題がある。   FIG. 19 is a cross-sectional view showing the shape of a conventional thinned semiconductor wafer. As shown in FIG. 19, the semiconductor wafer 1 ground and thinned from the back surface side in steps S103 to S105 of FIG. 18 has a sharp knife edge shape on the end surface 31. For this reason, when the semiconductor wafer 1 is stored in the wafer carrier, or when the semiconductor wafer 1 is transported in the apparatus or between the apparatuses, the end surface 31 of the semiconductor wafer 1 comes into contact with a part of the wafer carrier or the apparatus, There is a problem that cracking occurs. In addition, there is a problem that the electrical characteristics of the device are deteriorated because the fragments generated by the chipping and cracking pierce the front surface element structure 2. Furthermore, if a piece pierces the suction table that holds the semiconductor wafer 1, the semiconductor wafer 1 that is held thereafter is also damaged, and the electrical characteristics of the plurality of semiconductor wafers 1 continuously deteriorate. There's a problem.

このような問題を解決する手段としては、図18に示した従来の半導体装置の製造方法において、半導体ウェハの裏面を研削する工程(ステップS104)と同時、前または後のいずれかに、半導体ウェハの端面に面取り加工を行う方法が提案されている(例えば、下記特許文献1、下記特許文献2参照。)。   As a means for solving such a problem, in the conventional method of manufacturing a semiconductor device shown in FIG. 18, the semiconductor wafer is either simultaneously with, before or after the step of grinding the back surface of the semiconductor wafer (step S104). There has been proposed a method of chamfering the end face of each of them (see, for example, Patent Document 1 and Patent Document 2 below).

図20または図21は、第1従来例または第2従来例の面取り加工について示す断面図である。図20に示すように、第1従来例においては、おもて面に保護テープ4を貼付した半導体ウェハ1の裏面側を下にして、ステージ5に保持させ、半導体ウェハ1の中心を回転の中心軸として、例えば矢印R3で示すように回転させる。また、半導体ウェハ1の端面32の仕上がり形状に合わせた、側面に溝を有する砥石(以下、溝型砥石とする)20を、この溝型砥石20の中心を回転の中心軸として、この中心軸を半導体ウェハ1の回転の中心軸と平行な方向にして、例えば矢印R4で示すように回転させておく。そして、回転させた半導体ウェハ1の端面を、半導体ウェハ1のおもて面の面内で、回転させた溝型砥石20の側面に接触するまで、例えば矢印D3で示すように移動させて、半導体ウェハ1の端面32が仕上がり形状となるように研削する。   20 or 21 is a cross-sectional view showing the chamfering of the first conventional example or the second conventional example. As shown in FIG. 20, in the first conventional example, the back surface side of the semiconductor wafer 1 with the protective tape 4 affixed to the front surface is held down on the stage 5 and the center of the semiconductor wafer 1 is rotated. For example, the center axis is rotated as indicated by an arrow R3. Further, a grindstone having a groove on the side surface (hereinafter referred to as a groove-type grindstone) 20 that matches the finished shape of the end face 32 of the semiconductor wafer 1 is used as the center axis of rotation. Is rotated in the direction parallel to the central axis of rotation of the semiconductor wafer 1, for example, as indicated by an arrow R4. Then, the end face of the rotated semiconductor wafer 1 is moved as indicated by an arrow D3, for example, until it contacts the side surface of the rotated groove-type grindstone 20 within the front surface of the semiconductor wafer 1, Grinding is performed so that the end face 32 of the semiconductor wafer 1 has a finished shape.

また、図21に示すように、断面形状が台形状の砥石(以下、台形砥石とする)21を、この台形砥石21の中心を回転の中心軸として、この中心軸を半導体ウェハ1の回転の中心軸と平行な方向にして、例えば矢印R6で示すように回転させる。そして、例えば矢印R5で示すように回転させた半導体ウェハ1の端面33を、半導体ウェハ1のおもて面の面内で回転させた台形砥石21の側面に接触するまで、例えば矢印D4で示すように移動させて、端面33が傾斜面となるように研削する。   Further, as shown in FIG. 21, a grindstone having a trapezoidal cross section (hereinafter referred to as a trapezoidal grindstone) 21 is used with the center of the trapezoidal grindstone 21 as a central axis of rotation, and this central axis is used as the rotation of the semiconductor wafer 1. In a direction parallel to the central axis, for example, rotation is performed as indicated by an arrow R6. Then, for example, as indicated by an arrow D4 until the end face 33 of the semiconductor wafer 1 rotated as indicated by an arrow R5 contacts the side surface of the trapezoidal grindstone 21 rotated within the front surface of the semiconductor wafer 1. It grinds so that end face 33 may become an inclined surface.

さらに、半導体ウェハを薄板化するために半導体ウェハの裏面側から研削を行う砥石を、半導体ウェハの端面を研削する際に用いる方法が提案されている。この場合、半導体ウェハを傾斜させることで半導体ウェハの端面を砥石に接触させて、端面が傾斜面となるように研削する。   Furthermore, a method has been proposed in which a grindstone for grinding from the back side of a semiconductor wafer is used to grind the end surface of the semiconductor wafer in order to reduce the thickness of the semiconductor wafer. In this case, the semiconductor wafer is inclined so that the end surface of the semiconductor wafer is brought into contact with the grindstone, and the end surface is ground so as to be an inclined surface.

これらの方法によって、薄板化された半導体ウェハの端面のナイフエッジ形状を除去し、半導体ウェハの割れや欠けを防ぐことができる。しかしながら、一般的に、半導体ウェハ上に回路パターンを形成する工程において、半導体ウェハの表面に、熱処理やフォトリソグラフィ、エッチングなどを繰り返し行う。このため、半導体ウェハの表面には、酸化膜が形成されたり、処理膜の残渣が残ったりしてしまう。   By these methods, it is possible to remove the knife edge shape on the end face of the thinned semiconductor wafer and prevent cracking or chipping of the semiconductor wafer. However, generally, in the step of forming a circuit pattern on a semiconductor wafer, heat treatment, photolithography, etching, or the like is repeatedly performed on the surface of the semiconductor wafer. For this reason, an oxide film is formed on the surface of the semiconductor wafer, or a residue of the treatment film remains.

このような半導体ウェハの端面に上述した面取り加工の技術を用いて繰り返し研削を行った場合、半導体ウェハの表面に形成された酸化膜(不図示)などが砥石表面に付着し、砥石が目詰まりしやすくなってしまう。また、砥石の研削精度が低下し、所望の端面形状を得ることができなくなってしまう。そして、さらに半導体ウェハの端面を研削し続けた場合、半導体ウェハの端面に過剰な負荷がかかり、半導体ウェハに欠けや割れが生じてしまう。   When the end face of such a semiconductor wafer is repeatedly ground using the above-described chamfering technique, an oxide film (not shown) formed on the surface of the semiconductor wafer adheres to the surface of the grindstone, and the grindstone is clogged. It becomes easy to do. In addition, the grinding accuracy of the grindstone is lowered, and a desired end face shape cannot be obtained. When the end face of the semiconductor wafer is further ground, an excessive load is applied to the end face of the semiconductor wafer, and the semiconductor wafer is chipped and cracked.

上述したような問題を解決する方法として、半導体ウェハに欠けや割れを生じさせてしまう砥石よりも砥粒の直径(以下、粒径とする)の大きい砥石を用いて、半導体ウェハの端面を研削する方法が公知である。より大きい粒径の砥粒を含む砥石を用いて研削を行うことで、研削時に砥石表面に付着する酸化膜などの屑(以下、研削屑とする)の量を低減することができ、砥石の目詰まりを防止することができる。しかしながら、砥粒の粒径を大きくし過ぎると、半導体ウェハの端面の面取り加工を行った領域に欠陥(以下、チッピングとする)が生じ、そのサイズが大きくなってしまう。半導体ウェハのチッピングサイズが大きくなってしまった場合、半導体ウェハを薄板化し、半導体ウェハの裏面をエッチングによって平坦化した後において、半導体ウェハのチッピングに起因したウェハ欠けや割れが生じてしまう可能性が生じる。ここで、チッピングサイズは、半導体ウェハの端面に生じたチッピングにおいて、半導体ウェハの中心軸と平行する方向に生じているチッピングの長さである。   As a method for solving the above-described problems, the end surface of a semiconductor wafer is ground using a grindstone having a larger abrasive grain diameter (hereinafter referred to as grain size) than a grindstone that causes chipping or cracking in a semiconductor wafer. Methods for doing this are known. By grinding using a grindstone containing a larger grain size, it is possible to reduce the amount of oxide film and other debris (hereinafter referred to as grinding debris) adhering to the grindstone surface during grinding. Clogging can be prevented. However, if the grain size of the abrasive grains is excessively increased, defects (hereinafter referred to as chipping) are generated in the region where the end face of the semiconductor wafer has been chamfered, and the size thereof is increased. If the chipping size of the semiconductor wafer becomes large, the wafer may be chipped or cracked due to chipping of the semiconductor wafer after the semiconductor wafer is thinned and the back surface of the semiconductor wafer is flattened by etching. Arise. Here, the chipping size is the length of chipping generated in the direction parallel to the central axis of the semiconductor wafer in the chipping generated on the end face of the semiconductor wafer.

半導体ウェハのチッピングサイズが増大しないように、砥石の目詰まりを防止する方法としては、砥石表面に露出する砥粒の量を調整したり、磨耗した砥粒や結合材などを取り除いたりする、目立て(ドレッシング)という方法が有効である。ドレッシングによって、砥石表面の磨耗した砥粒や余分な結合材を取り除くことができ、砥石の目詰まりを防止することができる。また、砥石表面に磨耗していない砥粒を露出することができるため、砥石の研削精度を維持することができる。これにより、安定した端面形状を得ることができ、半導体ウェハの割れや欠けを防ぐことができる。   To prevent clogging of the grindstone so that the chipping size of the semiconductor wafer does not increase, adjust the amount of abrasive grains exposed on the grindstone surface or remove worn abrasive grains or binding materials. The method of (dressing) is effective. Dressing can remove worn abrasive grains and excess binding material on the surface of the grindstone, and can prevent clogging of the grindstone. Moreover, since the abrasive grains that are not worn on the surface of the grindstone can be exposed, the grinding accuracy of the grindstone can be maintained. Thereby, the stable end surface shape can be obtained and the crack and chipping of the semiconductor wafer can be prevented.

このようなドレッシングを行う装置として、研削対象であるウェハに押し付けられる砥石と、砥石をウェハに対して相対的に回転させるモータと、モータが消費する電気量を検出する電気量検出器と、その電気量が基準値を超えたとき砥石に対するドレッシングの実行を指示する指示手段とを備えた装置が提案されている(例えば、下記特許文献3参照。)。   As an apparatus for performing such dressing, a grindstone pressed against a wafer to be ground, a motor that rotates the grindstone relative to the wafer, an electric quantity detector that detects an electric quantity consumed by the motor, and There has been proposed an apparatus including an instruction unit that instructs execution of dressing on a grindstone when the amount of electricity exceeds a reference value (for example, see Patent Document 3 below).

特開平08−037169号公報Japanese Patent Laid-Open No. 08-037169 特開平11−333680号公報JP-A-11-333680 特開2007−331043号公報JP 2007-331043 A

しかしながら、上述した特許文献3の技術では、ドレッシングなどの砥石の目詰まり除去するための工程(以下、ドレッシングとする)を行うことによって、砥石表面が研削されてしまう。このため、ドレッシングを行わない場合に比べて砥石の減りが早くなり、砥石の寿命が短くなってしまう。また、砥石の目詰まりを検出する時間やドレッシングを行う時間だけ、半導体装置を製造する処理能力(以下、スループットとする)が低下してしまう。   However, with the technique of Patent Document 3 described above, the grindstone surface is ground by performing a process for removing clogging of the grindstone such as dressing (hereinafter referred to as dressing). For this reason, compared with the case where dressing is not performed, the reduction of the grindstone is accelerated, and the life of the grindstone is shortened. In addition, the processing capability (hereinafter referred to as throughput) for manufacturing a semiconductor device is reduced by the time for detecting clogging of the grindstone and the time for performing dressing.

この発明は、上述した従来技術による問題点を解消するため、半導体ウェハの割れや欠けを防ぐことのできる半導体装置の製造方法を提供することを目的とする。また、砥石の寿命を延ばすことのできる半導体装置の製造方法を提供することを目的とする。また、スループットを向上することのできる半導体装置の製造方法を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device manufacturing method capable of preventing a semiconductor wafer from being cracked or chipped in order to solve the above-described problems caused by the prior art. It is another object of the present invention to provide a method for manufacturing a semiconductor device that can extend the life of a grindstone. It is another object of the present invention to provide a method for manufacturing a semiconductor device that can improve throughput.

上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置の製造方法は、つぎに示す特徴を有する。まず、半導体ウェハと、研削した屑を多く排出する粗い砥粒を含む第1砥石とを接触するように回転させて、当該半導体ウェハの端面の表面に形成された酸化膜を除去する第1酸化膜除去工程を行う。ついで、前記半導体ウェハと、前記第1砥石よりも小さい直径を有する砥粒を含む第2砥石を接触するように回転させて、当該半導体ウェハの、前記第1酸化膜除去工程によって前記酸化膜が除去された端面に面取り加工を行う第1面取り加工工程を行う。   In order to solve the above-described problems and achieve the object, the semiconductor device manufacturing method according to the first aspect of the present invention has the following characteristics. First, the first oxidation for removing the oxide film formed on the surface of the end surface of the semiconductor wafer by rotating the semiconductor wafer and the first grindstone including coarse abrasive grains that discharge a large amount of ground scraps to contact each other. A film removal process is performed. Next, the semiconductor wafer and a second grindstone containing abrasive grains having a diameter smaller than that of the first grindstone are rotated so that the oxide film is formed by the first oxide film removing step of the semiconductor wafer. A first chamfering process for chamfering the removed end face is performed.

また、請求項2の発明にかかる半導体装置の製造方法は、請求項1に記載の発明において、前記第1酸化膜除去工程は、前記半導体ウェハの中心を回転の中心軸として回転させるとともに、前記第1砥石の中心を回転の中心軸として、当該第1砥石の回転の中心軸の方向を当該半導体ウェハの回転の中心軸の方向と略直角の方向にして回転させる。また、前記第1面取り加工工程は、前記第2砥石の中心を回転の中心軸として、当該第2砥石の回転の中心軸の方向を前記半導体ウェハの回転の中心軸の方向と略直角の方向にして回転させることを特徴とする。   According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first aspect, wherein the first oxide film removing step rotates the center of the semiconductor wafer as a central axis of rotation. Using the center of the first grindstone as the central axis of rotation, the center axis of rotation of the first grindstone is rotated in a direction substantially perpendicular to the direction of the central axis of rotation of the semiconductor wafer. In the first chamfering step, the direction of the central axis of rotation of the second grindstone is substantially perpendicular to the direction of the central axis of rotation of the semiconductor wafer, with the center of the second grindstone being the central axis of rotation. And rotating.

また、請求項3の発明にかかる半導体装置の製造方法は、請求項1または2に記載の発明において、前記第1砥石は、前記第1酸化膜除去工程で除去した前記酸化膜の目詰まりが起きない粗さの砥粒を含むことを特徴とする。   According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first or second aspect, wherein the first grindstone is clogged with the oxide film removed in the first oxide film removal step. Abrasive grains that do not occur are included.

また、請求項4の発明にかかる半導体装置の製造方法は、請求項1〜3のいずれか一つに記載の発明において、前記第1砥石は、#1000の粒度を有する砥粒より大きい直径を有する砥粒を含む砥石であることを特徴とする。   According to a fourth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to any one of the first to third aspects, wherein the first grindstone has a larger diameter than abrasive grains having a grain size of # 1000. It is a whetstone containing the abrasive grain which has.

また、請求項5の発明にかかる半導体装置の製造方法は、請求項1〜4のいずれか一つに記載の発明において、前記第1砥石は、メタルボンド砥石、レジンボンド砥石またはビトリファイド砥石であることを特徴とする。   According to a fifth aspect of the present invention, in the semiconductor device manufacturing method according to the first aspect, the first grindstone is a metal bond grindstone, a resin bond grindstone, or a vitrified grindstone. It is characterized by that.

また、請求項6の発明にかかる半導体装置の製造方法は、請求項1〜5のいずれか一つに記載の発明において、前記第2砥石は、前記半導体ウェハの、前記第1酸化膜除去工程によって前記酸化膜が除去された端面に、チッピングが生じない細かさの砥粒を含む砥石であることを特徴とする。   A semiconductor device manufacturing method according to a sixth aspect of the present invention is the method according to any one of the first to fifth aspects, wherein the second grindstone is the first oxide film removing step of the semiconductor wafer. The end face from which the oxide film has been removed is a grindstone containing fine abrasive grains that do not cause chipping.

また、請求項7の発明にかかる半導体装置の製造方法は、請求項1〜6のいずれか一つに記載の発明において、前記第2砥石は、#1000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする。   According to a seventh aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to any one of the first to sixth aspects, wherein the second grindstone has a diameter equal to or smaller than that of abrasive grains having a grain size of # 1000. It is a whetstone containing the abrasive grain which has.

また、請求項8の発明にかかる半導体装置の製造方法は、請求項1〜7のいずれか一つに記載の発明において、前記第2砥石は、レジンボンド砥石であることを特徴とする。   According to an eighth aspect of the present invention, in the semiconductor device manufacturing method according to any one of the first to seventh aspects, the second grindstone is a resin bond grindstone.

また、請求項9の発明にかかる半導体装置の製造方法は、請求項1〜6のいずれか一つに記載の発明において、前記第2砥石は、#2000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする。   According to a ninth aspect of the present invention, in the semiconductor device manufacturing method according to any one of the first to sixth aspects, the second grindstone has a diameter equal to or less than that of abrasive grains having a grain size of # 2000. It is a whetstone containing the abrasive grain which has.

また、請求項10の発明にかかる半導体装置の製造方法は、請求項1〜6および9のいずれか一つに記載の発明において、前記第2砥石は、メタルボンド砥石またはビトリファイド砥石であることを特徴とする。   According to a tenth aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the first to sixth and ninth aspects, wherein the second grindstone is a metal bond grindstone or a vitrified grindstone. Features.

また、請求項11の発明にかかる半導体装置の製造方法は、請求項1〜10のいずれか一つに記載の発明において、前記第2砥石は、前記第1面取り加工工程が開始される前まで回転させることを特徴とする。   A method for manufacturing a semiconductor device according to an invention of claim 11 is the invention according to any one of claims 1 to 10, wherein the second grindstone is before the first chamfering process is started. It is made to rotate.

また、請求項12の発明にかかる半導体装置の製造方法は、次に示す特徴を有する。まず、半導体ウェハと、気孔を含む第3砥石とを接触するように回転させて、当該半導体ウェハの端面の表面に形成された酸化膜を除去する第2酸化膜除去工程を行う。ついで、前記第2酸化膜除去工程で用いた回転させたままの前記第3砥石に、回転させたままの前記半導体ウェハを接触させて、当該半導体ウェハの、当該第2酸化膜除去工程によって前記酸化膜が除去された端面に面取り加工を行う第2面取り加工工程を行う。このとき、前記第2酸化膜除去工程は、前記半導体ウェハの中心を回転の中心軸として回転させるとともに、前記第3砥石の中心を回転の中心軸として、当該第3砥石の回転の中心軸の方向を前記半導体ウェハの回転の中心軸の方向と略直角の方向にして回転させる。   A semiconductor device manufacturing method according to the invention of claim 12 has the following characteristics. First, a second oxide film removing step is performed in which the semiconductor wafer and the third grindstone including pores are rotated so as to contact each other to remove the oxide film formed on the surface of the end face of the semiconductor wafer. Next, the rotated semiconductor wafer is brought into contact with the rotated third grindstone used in the second oxide film removing step, and the second oxide film removing step of the semiconductor wafer is performed by the second oxide film removing step. A second chamfering process for chamfering the end surface from which the oxide film has been removed is performed. At this time, in the second oxide film removing step, the center of the semiconductor wafer is rotated as a center axis of rotation, and the center of the third grindstone is used as a center axis of rotation. The direction is rotated in a direction substantially perpendicular to the direction of the central axis of rotation of the semiconductor wafer.

また、請求項13の発明にかかる半導体装置の製造方法は、請求項12に記載の発明において、前記第3砥石は、前記第2酸化膜除去工程で除去した前記酸化膜の目詰まりが起きない割合で前記気孔を含むことを特徴とする。   According to a thirteenth aspect of the present invention, there is provided a semiconductor device manufacturing method according to the twelfth aspect of the present invention, wherein the third grindstone is not clogged with the oxide film removed in the second oxide film removal step. It contains the pores in a proportion.

また、請求項14の発明にかかる半導体装置の製造方法は、請求項12または13に記載の発明において、前記第3砥石は、前記半導体ウェハの、前記第2酸化膜除去工程によって前記酸化膜が除去された端面に、チッピングが生じない細かさの砥粒を含む砥石であることを特徴とする。   According to a fourteenth aspect of the present invention, there is provided a semiconductor device manufacturing method according to the twelfth or thirteenth aspect of the present invention, wherein the third grindstone is formed by the second oxide film removing step of the semiconductor wafer. The grindstone includes fine abrasive grains that do not cause chipping on the removed end face.

また、請求項15の発明にかかる半導体装置の製造方法は、請求項12〜14のいずれか一つに記載の発明において、前記第3砥石は、#1500の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする。   According to a fifteenth aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the twelfth to fourteenth aspects, wherein the third grindstone has a diameter equal to or smaller than that of abrasive grains having a grain size of # 1500. It is a whetstone containing the abrasive grain which has.

また、請求項16の発明にかかる半導体装置の製造方法は、請求項12〜15のいずれか一つに記載の発明において、前記第3砥石は、レジンボンド砥石であることを特徴とする。   According to a sixteenth aspect of the present invention, in the semiconductor device manufacturing method according to any one of the twelfth to fifteenth aspects, the third grindstone is a resin bond grindstone.

また、請求項17の発明にかかる半導体装置の製造方法は、請求項12〜14のいずれか一つに記載の発明において、前記第3砥石は、#2000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする。   According to a seventeenth aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the twelfth to fourteenth aspects, wherein the third grindstone has a diameter equal to or smaller than that of abrasive grains having a grain size of # 2000. It is a whetstone containing the abrasive grain which has.

また、請求項18の発明にかかる半導体装置の製造方法は、請求項12〜14および17のいずれか一つに記載の発明において、前記第3砥石は、メタルボンド砥石またはビトリファイド砥石であることを特徴とする。   Further, in the semiconductor device manufacturing method according to the invention of claim 18, in the invention according to any one of claims 12 to 14 and 17, the third grindstone is a metal bond grindstone or a vitrified grindstone. Features.

上述の各請求項の発明によれば、第1酸化膜除去工程によって半導体ウェハの端面に形成された酸化膜を除去した後に、第1面取り加工工程によって半導体ウェハの端面を所望の端面形状に研削する。#1000の粒度を有する砥粒より大きい直径(粒径)を有する砥粒を含む第1砥石を用いることで、第1砥石に酸化膜が目詰まりすることを防止することができる。このため、第1酸化膜除去工程の後に続けて行う第1面取り加工工程においても、第2砥石に酸化膜が目詰まりすることを防止することができる。これにより、半導体ウェハの端面をさらに研削し続けても、半導体ウェハの端面に負荷がかかることを防止することができる。したがって、半導体ウェハの割れや欠けを防ぐことができる。また、第1砥石および第2砥石の目詰まりが防止されることで、ドレッシングなどの砥石の目詰まりを除去するための工程を行う必要がなくなる。これにより、砥石の目詰まりを除去するための工程を行う場合に比べて砥石の減りを遅くすることができ、第1砥石および第2砥石の寿命を延ばすことができる。また、砥石の目詰まりを除去するための工程を行う必要がなくなることで、半導体装置を製造する処理能力(スループット)を向上することができる。   According to the invention of each of the above-mentioned claims, after removing the oxide film formed on the end face of the semiconductor wafer by the first oxide film removing step, the end face of the semiconductor wafer is ground to a desired end face shape by the first chamfering step. To do. By using the first grindstone including abrasive grains having a larger diameter (grain diameter) than the abrasive grains having # 1000 grain size, it is possible to prevent the oxide film from being clogged in the first grindstone. For this reason, it is possible to prevent the oxide film from being clogged in the second grindstone also in the first chamfering process performed after the first oxide film removal process. Thereby, even if it continues grinding the end surface of a semiconductor wafer, it can prevent that a load is applied to the end surface of a semiconductor wafer. Therefore, it is possible to prevent the semiconductor wafer from being cracked or chipped. Further, since the clogging of the first grindstone and the second grindstone is prevented, it is not necessary to perform a process for removing clogging of the grindstone such as dressing. Thereby, compared with the case where the process for removing the clogging of a grindstone is performed, the reduction | decrease of a grindstone can be slowed and the lifetime of a 1st grindstone and a 2nd grindstone can be extended. Further, since it is not necessary to perform a process for removing clogging of the grindstone, the processing capability (throughput) for manufacturing the semiconductor device can be improved.

また、上述の請求項9〜11の発明によれば、気孔を含む第3砥石を用いて半導体ウェハの端面に形成された酸化膜を研削し除去することで、酸化膜などの研削屑を第3砥石の気孔に取り込み、第3砥石の自生作用によって第3砥石の外部に排出することができる。このため、第3砥石に酸化膜が目詰まりすることを防止することができる。これにより、半導体ウェハの端面をさらに研削し続けても、半導体ウェハの端面に負荷がかかることを防止することができる。したがって、半導体ウェハの割れや欠けを防ぐことができる。   Further, according to the above-described inventions of the ninth to eleventh aspects, grinding oxide such as oxide film is removed by grinding and removing the oxide film formed on the end face of the semiconductor wafer using the third grindstone including pores. It can be taken into the pores of the 3 grindstone and discharged out of the third grindstone by the self-generated action of the 3rd grindstone. For this reason, it is possible to prevent the oxide film from being clogged in the third grindstone. Thereby, even if it continues grinding the end surface of a semiconductor wafer, it can prevent that a load is applied to the end surface of a semiconductor wafer. Therefore, it is possible to prevent the semiconductor wafer from being cracked or chipped.

本発明にかかる半導体装置の製造方法によれば、半導体ウェハの割れや欠けを防ぐことができるという効果を奏する。また、砥石の寿命を延ばすことができるという効果を奏する。また、スループットを向上することができるという効果を奏する。   According to the method for manufacturing a semiconductor device according to the present invention, it is possible to prevent the semiconductor wafer from being cracked or chipped. Moreover, there exists an effect that the lifetime of a grindstone can be extended. In addition, there is an effect that the throughput can be improved.

実施の形態1にかかる半導体装置の構造について示す断面図である。1 is a cross-sectional view showing a structure of a semiconductor device according to a first embodiment; 実施の形態1にかかる半導体装置の製造方法について示す図である。FIG. 3 is a diagram showing a method for manufacturing the semiconductor device according to the first embodiment. 実施の形態1にかかる半導体装置の製造方法について示す図である。FIG. 3 is a diagram showing a method for manufacturing the semiconductor device according to the first embodiment. 実施の形態3にかかる半導体装置の製造方法について示すフローチャートである。10 is a flowchart illustrating a method for manufacturing a semiconductor device according to a third embodiment; 端面研削用砥石の粒度と半導体ウェハのチッピングサイズとの関係を示す特性図である。It is a characteristic view which shows the relationship between the particle size of the grindstone for end surface grinding, and the chipping size of a semiconductor wafer. 端面研削用砥石の粒度と半導体ウェハの仕上げ高さの関係を示す特性図である。It is a characteristic view which shows the relationship between the particle size of the grindstone for end face grinding, and the finishing height of a semiconductor wafer. 端面研削用砥石の粒度と半導体ウェハの仕上げ高さの関係を示す特性図である。It is a characteristic view which shows the relationship between the particle size of the grindstone for end face grinding, and the finishing height of a semiconductor wafer. 半導体ウェハの処理数と半導体ウェハの仕上げ高さの関係を示す特性図である。It is a characteristic view which shows the relationship between the processing number of a semiconductor wafer, and the finishing height of a semiconductor wafer. 端面研削用砥石の結合材と半導体ウェハのチッピングサイズとの関係を示す特性図である。It is a characteristic view which shows the relationship between the binding material of the grindstone for end face grinding, and the chipping size of a semiconductor wafer. 端面研削用砥石の表面を模式的に示した概念図である(使用前)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (before use). 端面研削用砥石の表面を模式的に示した概念図である(使用前)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (before use). 端面研削用砥石の表面を模式的に示した概念図である(使用前)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (before use). 端面研削用砥石の表面を模式的に示した概念図である(使用前)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (before use). 端面研削用砥石の表面を模式的に示した概念図である(使用後)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (after use). 端面研削用砥石の表面を模式的に示した概念図である(使用後)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (after use). 端面研削用砥石の表面を模式的に示した概念図である(使用後)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (after use). 端面研削用砥石の表面を模式的に示した概念図である(使用後)。It is the conceptual diagram which showed the surface of the grindstone for end surface grinding typically (after use). 従来の半導体装置の製造方法について示すフローチャートである。It is a flowchart shown about the manufacturing method of the conventional semiconductor device. 従来の薄板化された半導体ウェハの形状について示す断面図である。It is sectional drawing shown about the shape of the conventional semiconductor wafer thinned. 第1従来例の面取り加工について示す断面図である。It is sectional drawing shown about the chamfering of a 1st prior art example. 第2従来例の面取り加工について示す断面図である。It is sectional drawing shown about the chamfering of a 2nd prior art example.

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。   Exemplary embodiments of a method for manufacturing a semiconductor device according to the present invention will be explained below in detail with reference to the accompanying drawings. Note that, in the following description of the embodiments and all the attached drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.

(実施の形態1)
図1は、実施の形態1にかかる半導体装置の構造について示す断面図である。図1に示すように、実施の形態1にかかる半導体装置においては、薄板化された半導体ウェハ1の端面3がナイフエッジ形状となっていない。すなわち、半導体ウェハ1の端面3が、おもて面側から高さh2を残して、裏面側の表面から研削角度θで角部が研削された形状となっている。また、半導体ウェハ1の表面(研削された表面を除く)は、半導体ウェハ1のおもて面におもて面素子構造2を形成するための熱処理やフォトリソグラフィ、エッチングなどが何度も繰り返しおこなわれることにより、酸化膜や処理膜の残渣(以下、酸化膜6とする)で覆われている。
(Embodiment 1)
FIG. 1 is a cross-sectional view illustrating the structure of the semiconductor device according to the first embodiment. As shown in FIG. 1, in the semiconductor device according to the first embodiment, the end surface 3 of the thinned semiconductor wafer 1 does not have a knife edge shape. That is, the end surface 3 of the semiconductor wafer 1 has a shape in which a corner is ground at a grinding angle θ from the surface on the back surface side while leaving the height h2 from the front surface side. The surface of the semiconductor wafer 1 (excluding the ground surface) is repeatedly subjected to heat treatment, photolithography, etching and the like for forming the surface element structure 2 on the front surface of the semiconductor wafer 1 many times. By being performed, it is covered with an oxide film or a residue of the treatment film (hereinafter referred to as oxide film 6).

図2および図3は、実施の形態1にかかる半導体装置の製造方法について順に示す図である。なお、図2における上の図は、実施の形態1にかかる半導体装置の製造方法について示す平面図であり、下の図は、上の図の切断線A−A’における断面構造を示す断面図である。また、図2における上の図の切断線B−B’における断面構造は、図示省略するが、図2における下の図に示す断面図と同様である。まず、図2に示すように、半導体ウェハ1のおもて面におもて面素子構造2を形成し、その半導体ウェハ1のおもて面側に保護部材を貼付する。保護部材は保護テープでもよいし、液状の樹脂を塗布し硬化させたものでもよい。ここでは保護テープ4を用いて説明する。   2 and 3 are diagrams sequentially illustrating the method of manufacturing the semiconductor device according to the first embodiment. 2 is a plan view showing the method of manufacturing the semiconductor device according to the first embodiment, and the lower figure is a sectional view showing a sectional structure taken along the cutting line AA ′ in the upper figure. It is. 2 is the same as the sectional view shown in the lower diagram of FIG. 2, although the sectional structure taken along the cutting line B-B ′ in the upper diagram of FIG. First, as shown in FIG. 2, the front surface element structure 2 is formed on the front surface of the semiconductor wafer 1, and a protective member is attached to the front surface side of the semiconductor wafer 1. The protective member may be a protective tape or a liquid resin applied and cured. Here, the protective tape 4 will be used for explanation.

ついで、半導体ウェハ1の裏面側を下にして、ステージ5に吸着させて、例えば矢印R1で示すように半導体ウェハ1の中心を回転の中心軸として回転させる。また、第1端面研削用砥石10を、例えば半導体ウェハ1のおもて面側と裏面側とを通過する方向に回転させる。すなわち、第1端面研削用砥石10を、例えば矢印R2で示すように第1端面研削用砥石10の中心を回転の中心軸として、この中心軸を半導体ウェハ1の回転の中心軸の方向と略垂直な方向にして回転させる(以下、第1回転工程とする)。第1回転工程は、半導体ウェハ1と第1端面研削用砥石10とを接触させた後に行われてもよい。第1端面研削用砥石10は、第1砥石に相当する。   Next, the back surface side of the semiconductor wafer 1 is faced down and sucked onto the stage 5, and the center of the semiconductor wafer 1 is rotated with the center axis of rotation as indicated by an arrow R1, for example. Moreover, the grindstone 10 for 1st end surface grinding is rotated in the direction which passes the front surface side and back surface side of the semiconductor wafer 1, for example. That is, for the first end grinding wheel 10, for example, as indicated by an arrow R 2, the center of the first end grinding wheel 10 is the center axis of rotation, and this center axis is substantially the direction of the center axis of rotation of the semiconductor wafer 1. Rotate in a vertical direction (hereinafter referred to as a first rotation process). The first rotation step may be performed after the semiconductor wafer 1 and the first end surface grinding wheel 10 are brought into contact with each other. The first end grinding wheel 10 corresponds to a first grinding wheel.

ここで、第1端面研削用砥石10の回転の向きは、半導体ウェハ1の裏面側からおもて面側に向かう方向であることが好ましい。その理由は、第1端面研削用砥石10の回転の向きが、半導体ウェハ1のおもて面側から裏面側に向かう向きであると、ナイフエッジ形状の先端部から、半導体ウェハ1の内側に向かって第1端面研削用砥石10の回転による力がかかり、半導体ウェハ1に負荷がかかる。これにより、半導体ウェハ1が割れたり欠けたりする可能性があるからである。   Here, the direction of rotation of the first end surface grinding wheel 10 is preferably the direction from the back surface side of the semiconductor wafer 1 toward the front surface side. The reason is that if the direction of rotation of the first end grinding grindstone 10 is the direction from the front side to the back side of the semiconductor wafer 1, the knife edge-shaped tip portion is moved to the inside of the semiconductor wafer 1. A force is applied by the rotation of the first end surface grinding wheel 10 toward the semiconductor wafer 1 and a load is applied to the semiconductor wafer 1. This is because the semiconductor wafer 1 may be broken or chipped.

また、第1端面研削用砥石10の形状は、例えば円盤状であってもよいし、リング状であってもよい。リング状の砥石としては、例えば金属製のフレームにリング状の砥石が固定されたものがある。第1端面研削用砥石10の好適な条件は、後述する。   Further, the shape of the first end surface grinding wheel 10 may be, for example, a disk shape or a ring shape. As a ring-shaped grindstone, for example, there is one in which a ring-shaped grindstone is fixed to a metal frame. Suitable conditions for the first end grinding wheel 10 will be described later.

ついで、半導体ウェハ1を例えば矢印D1で示すように横方向に移動させながら、第1端面研削用砥石10を例えば矢印D2で示すように縦方向に移動させる。そして、半導体ウェハ1の端面3に、第1端面研削用砥石10を接触させて、半導体ウェハ1の端面3を研削する。この工程により、半導体ウェハ1の端面3の表面に形成された酸化膜6を除去する。この工程は、第1酸化膜除去工程に相当する。   Next, while the semiconductor wafer 1 is moved in the horizontal direction, for example, as indicated by an arrow D1, the first end grinding grindstone 10 is moved in the vertical direction, for example, as indicated by an arrow D2. Then, the end face 3 of the semiconductor wafer 1 is ground by bringing the first end face grinding wheel 10 into contact with the end face 3 of the semiconductor wafer 1. Through this step, the oxide film 6 formed on the surface of the end face 3 of the semiconductor wafer 1 is removed. This step corresponds to the first oxide film removal step.

第1酸化膜除去工程では、例えば第1端面研削用砥石10の回転の中心軸を、少なくとも半導体ウェハ1の裏面側よりも低い位置にする。そして、半導体ウェハ1を横方向に移動させる距離を調整することで、半導体ウェハ1の端面3の、半導体ウェハ1の端面3を研削する際に研削されずに残る領域のおもて面側からの高さ(以下、第1仕上げ高さとする)h1を調整する。すなわち、半導体ウェハ1の横方向に移動させる距離を長くするほど、半導体ウェハ1の端面3の裏面側から第1端面研削用砥石10によって研削される領域が増えるため、第1仕上げ高さh1が小さくなる。   In the first oxide film removing step, for example, the central axis of rotation of the first end grinding wheel 10 is set at a position lower than at least the back surface side of the semiconductor wafer 1. Then, by adjusting the distance by which the semiconductor wafer 1 is moved in the lateral direction, from the front surface side of the region of the end surface 3 of the semiconductor wafer 1 that remains without being ground when the end surface 3 of the semiconductor wafer 1 is ground. H1 (hereinafter referred to as the first finishing height) is adjusted. In other words, as the distance moved in the lateral direction of the semiconductor wafer 1 is increased, the region ground by the first end surface grinding wheel 10 from the back surface side of the end surface 3 of the semiconductor wafer 1 is increased. Get smaller.

また、第1酸化膜除去工程では、第1端面研削用砥石10を縦方向に移動させる距離を調整することで、半導体ウェハ1の端面3の研削角度を調整する。すなわち、第1端面研削用砥石10を縦方向に移動させる距離を長くするほど、半導体ウェハ1の第1端面研削用砥石10と接触する位置が、第1端面研削用砥石10の半導体ウェハ1のおもて面と略直角の方向の頂点に近づき、接触面の角度がなだらかになるため、研削角度θがなだらかになる。   In the first oxide film removing step, the grinding angle of the end surface 3 of the semiconductor wafer 1 is adjusted by adjusting the distance by which the first end surface grinding grindstone 10 is moved in the vertical direction. That is, as the distance for moving the first end surface grinding wheel 10 in the vertical direction is increased, the position of the semiconductor wafer 1 in contact with the first end surface grinding wheel 10 becomes the position of the semiconductor wafer 1 of the first end surface grinding wheel 10. Since it approaches the apex in a direction substantially perpendicular to the front surface and the angle of the contact surface becomes gentle, the grinding angle θ becomes gentle.

ついで、第2端面研削用砥石11を、例えば第1端面研削用砥石10と同様に回転させる。すなわち、第2端面研削用砥石11を、例えば矢印R3で示すように第2端面研削用砥石11の中心を回転の中心軸として、この中心軸を半導体ウェハ1の回転の中心軸の方向と略垂直な方向にして回転させる(以下、第2回転工程とする)。第2回転工程を開始する順番は、これに限らず、後述する第2端面研削用砥石11を用いて半導体ウェハ1を研削する工程が開始されるまでに行われていればよい。また、第2回転工程は、半導体ウェハ1と第2端面研削用砥石11とを接触させた後に行われてもよい。第2端面研削用砥石11は、第2砥石に相当する。   Next, the second end grinding wheel 11 is rotated, for example, in the same manner as the first end grinding wheel 10. That is, for the second end grinding wheel 11, for example, as indicated by an arrow R 3, the center of the second end grinding wheel 11 is set as the central axis of rotation, and this central axis is substantially the direction of the central axis of rotation of the semiconductor wafer 1. Rotate in a vertical direction (hereinafter referred to as a second rotation process). The order of starting the second rotation process is not limited to this, and may be performed until the process of grinding the semiconductor wafer 1 using the second end face grinding wheel 11 described later is started. In addition, the second rotation process may be performed after the semiconductor wafer 1 and the second end surface grinding grindstone 11 are brought into contact with each other. The second end grinding wheel 11 corresponds to a second grinding wheel.

ここで、第2端面研削用砥石11の回転の向きは、第1端面研削用砥石10と同様である。その理由は、第1端面研削用砥石10と同様である。また、第2端面研削用砥石11の形状は、第1端面研削用砥石10と同様である。第2端面研削用砥石11の好適な条件は、後述する。   Here, the direction of rotation of the second end grinding wheel 11 is the same as that of the first end grinding wheel 10. The reason is the same as that of the first end grinding wheel 10. The shape of the second end grinding wheel 11 is the same as that of the first end grinding wheel 10. Suitable conditions for the second end grinding wheel 11 will be described later.

ついで、半導体ウェハ1を例えば矢印D1で示すように横方向に移動させながら、第2端面研削用砥石11を、図示省略するが例えば第1端面研削用砥石10と同様に矢印D2で示すように縦方向に移動させる。そして、半導体ウェハ1の端面3に、第2端面研削用砥石11を接触させて、半導体ウェハ1の端面3を研削する。この工程により、半導体ウェハ1の、第1酸化膜除去工程によって酸化膜6が除去された端面3を、所望の端面形状となるまで研削する。この工程は、第1面取り加工工程に相当する。   Next, while the semiconductor wafer 1 is moved in the lateral direction as shown by an arrow D1, for example, the second end grinding wheel 11 is omitted as shown by an arrow D2 like the first end grinding wheel 10 although not shown. Move vertically. Then, the end face 3 of the semiconductor wafer 1 is ground by bringing the second end face grinding wheel 11 into contact with the end face 3 of the semiconductor wafer 1. By this step, the end surface 3 of the semiconductor wafer 1 from which the oxide film 6 has been removed by the first oxide film removing step is ground until a desired end surface shape is obtained. This process corresponds to a first chamfering process.

第1面取り加工工程では、例えば第2端面研削用砥石11の回転の中心軸を、少なくとも第1酸化膜除去工程によって研削された領域の上端の位置よりも低い位置にする。そして、半導体ウェハ1を横方向に移動させる距離を調整することで、半導体ウェハ1の端面の、半導体ウェハ1の端面3を研削する際に研削されずに残る領域のおもて面側からの高さ(以下、第2仕上げ高さとする)h2を調整する。すなわち、第1酸化膜除去工程と同様に、半導体ウェハ1の横方向に移動させる距離を長くするほど、半導体ウェハ1の端面3の裏面側から第2端面研削用砥石11によって研削される領域が増えて、第2仕上げ高さh2が小さくなる。   In the first chamfering process, for example, the center axis of rotation of the second end grinding wheel 11 is set to a position lower than at least the position of the upper end of the region ground by the first oxide film removal process. Then, by adjusting the distance by which the semiconductor wafer 1 is moved in the lateral direction, the end surface of the semiconductor wafer 1 from the front surface side of the region that remains without being ground when the end surface 3 of the semiconductor wafer 1 is ground. The height h2 (hereinafter referred to as the second finishing height) is adjusted. That is, as in the first oxide film removing step, as the distance moved in the lateral direction of the semiconductor wafer 1 is increased, the region ground by the second end surface grinding wheel 11 from the back surface side of the end surface 3 of the semiconductor wafer 1 is increased. As a result, the second finishing height h2 decreases.

また、第1面取り加工工程では、第2端面研削用砥石11を縦方向に移動させる距離を調整することで、半導体ウェハ1の端面3の研削角度を調整する。すなわち、第2端面研削用砥石11を縦方向に移動させる距離を長くするほど、半導体ウェハ1の第2端面研削用砥石11と接触する位置が、第2端面研削用砥石11の半導体ウェハ1のおもて面と略直角の方向の頂点に近づき、接触面の角度がなだらかになるため、研削角度θがなだらかになる。第2端面研削用砥石11で研削する際の半導体ウェハ1の端面3の研削角度は、第1端面研削用砥石10で研削する際の半導体ウェハ1の端面3の研削角度と同じでもよいし、異なっていてもよい。   In the first chamfering process, the grinding angle of the end face 3 of the semiconductor wafer 1 is adjusted by adjusting the distance by which the second end face grinding grindstone 11 is moved in the vertical direction. That is, as the distance for moving the second end surface grinding wheel 11 in the vertical direction is increased, the position of the semiconductor wafer 1 in contact with the second end surface grinding wheel 11 of the semiconductor wafer 1 of the second end surface grinding wheel 11 is increased. Since it approaches the apex in a direction substantially perpendicular to the front surface and the angle of the contact surface becomes gentle, the grinding angle θ becomes gentle. The grinding angle of the end face 3 of the semiconductor wafer 1 when grinding with the second end face grinding wheel 11 may be the same as the grinding angle of the end face 3 of the semiconductor wafer 1 when grinding with the first end face grinding grindstone 10, May be different.

第1端面研削用砥石10は、#1000の粒度の砥粒より大きい直径(以下、粒径とする)を有する砥粒(粗い砥粒)を含む砥石であるのが望ましい。その理由は、第1端面研削用砥石10に、研削された酸化膜6などの屑が目詰まりすることを防止することができるからである。ここで、砥粒の粒度に対応する粒径は、たとえば、JIS規格(日本工業規格)R6001:1998で定められた研削砥石用研磨材の粒度(Bonded Abrasive Grain Sizes)の表に記載された範囲内の大きさである(以降、他の砥粒についても同様)。   The first end face grinding wheel 10 is preferably a grindstone including abrasive grains (coarse abrasive grains) having a diameter (hereinafter referred to as grain size) larger than that of # 1000 grain size. The reason is that it is possible to prevent clogging of scraps such as the ground oxide film 6 in the first end face grinding wheel 10. Here, the particle size corresponding to the particle size of the abrasive grains is, for example, a range described in a table of abrasive particle size (bonded abrasive grain sizes) defined in JIS (Japanese Industrial Standard) R6001: 1998. (Hereinafter, the same applies to other abrasive grains).

また、第1端面研削用砥石10は、さらに次に示す条件を満たすのが望ましい。第1端面研削用砥石10の砥粒の粒径が大きすぎる(粗すぎる砥粒である)場合、半導体ウェハ1の端面3と接触した際に、半導体ウェハのチッピングサイズが大きくなってしまう。この場合、上述したように、半導体ウェハ1の裏面をエッチングによって平坦化した後に、半導体ウェハのチッピングに起因したウェハ欠けや割れが生じる可能性がある。したがって、第1端面研削用砥石10は、チッピングに起因したウェハ欠けや割れが半導体ウェハ1に生じないように、半導体ウェハのチッピングサイズを抑えることができる程度に粗い砥粒を含む砥石であるのが望ましい。   Moreover, it is desirable that the first end face grinding wheel 10 further satisfies the following conditions. When the grain size of the first end face grinding grindstone 10 is too large (the grain is too coarse), the chipping size of the semiconductor wafer becomes large when contacting the end face 3 of the semiconductor wafer 1. In this case, as described above, after the back surface of the semiconductor wafer 1 is flattened by etching, there is a possibility that wafer chipping or cracking due to chipping of the semiconductor wafer occurs. Therefore, the first end face grinding wheel 10 is a grindstone containing abrasive grains that are coarse enough to suppress the chipping size of the semiconductor wafer so that the wafer chipping and cracking due to chipping do not occur in the semiconductor wafer 1. Is desirable.

また、第1端面研削用砥石10は、例えば、メタルボンド砥石、レジンボンド砥石、ビトリファイド砥石のいずれかであるのがよい。望ましくは、第1端面研削用砥石10は、レジンボンド砥石であるのがよい。その理由は、第1端面研削用砥石10としてレジンボンド砥石を用いた場合、同じ粒度の砥粒を有するメタルボンド砥石またはビトリファイド砥石と比べて、半導体ウェハ1の表面を平坦に研削することができるからである。レジンボンド砥石は、研削時に結合材であるレジンボンドが弾性変形することにより、メタルボンド砥石またはビトリファイド砥石と比べて研削面と多く接触する。このため、レジンボンド砥石は、メタルボンド砥石またはビトリファイド砥石に比べて研削面を削る力が弱い。これにより、レジンボンド砥石は、メタルボンド砥石またはビトリファイド砥石に比べて研削面を平坦に研削することができる。したがって、第1端面研削用砥石10としてメタルボンド砥石またはビトリファイド砥石を用いる場合には、メタルボンド砥石またはビトリファイド砥石の砥粒の粒径をレジンボンド砥石の砥粒よりも数十%小さくするのがよい。   Moreover, the 1st end surface grinding grindstone 10 is good in any of a metal bond grindstone, a resin bond grindstone, and a vitrified grindstone, for example. Desirably, the 1st end surface grinding stone 10 is a resin bond grindstone. The reason is that when a resin bond grindstone is used as the first end face grinding grindstone 10, the surface of the semiconductor wafer 1 can be ground more flatly than a metal bond grindstone or vitrified grindstone having the same grain size. Because. The resin bond grindstone makes more contact with the grinding surface than the metal bond grindstone or vitrified grindstone due to the elastic deformation of the resin bond as a binder during grinding. For this reason, the resin bond grindstone has a weaker force for cutting the ground surface than the metal bond grindstone or the vitrified grindstone. Thereby, the resin bond grindstone can grind the grinding surface more flatly than the metal bond grindstone or the vitrified grindstone. Therefore, when a metal bond grindstone or a vitrified grindstone is used as the first end face grinding grindstone 10, the particle size of the metal bond grindstone or vitrified grindstone should be several tens of percent smaller than that of the resin bond grindstone. Good.

また、第1端面研削用砥石10に含まれる砥粒の含有率(集中度)を、たとえば集中度100よりも砥粒が多く含まれるたとえば集中度125としてもよい。集中度100とは、砥石に含まれる砥粒の体積比率が砥石に対して25%であることをいう。第1端面研削用砥石10を高い集中度とすることで、第1端面研削用砥石10の寿命を延ばすことができる。一方、第1端面研削用砥石10を低い集中度とすることで、第1端面研削用砥石10の研削精度を向上することができる。   Moreover, the content rate (concentration) of the abrasive grains contained in the first end surface grinding wheel 10 may be set to, for example, a concentration degree 125 in which more abrasive grains are included than the concentration degree 100, for example. The degree of concentration of 100 means that the volume ratio of the abrasive grains contained in the grindstone is 25% with respect to the grindstone. By setting the first end face grinding wheel 10 to a high concentration level, the life of the first end face grinding wheel 10 can be extended. On the other hand, the grinding accuracy of the first end surface grinding wheel 10 can be improved by setting the first end surface grinding wheel 10 to a low concentration level.

第2端面研削用砥石11は、第1端面研削用砥石10の砥粒よりも小さい粒径を有する砥粒を含む。これにより、第1酸化膜除去工程において研削された半導体ウェハ1の端面3を、より平坦に研削することができる。また、第2端面研削用砥石11は、#1000の粒度の砥粒以下の粒径を有する砥粒(細かな砥粒)を含む砥石であるのが望ましい。その理由は、半導体ウェハのチッピングサイズを小さくすることができるからである。   The second end surface grinding wheel 11 includes abrasive grains having a particle size smaller than that of the first end surface grinding wheel 10. Thereby, the end surface 3 of the semiconductor wafer 1 ground in the first oxide film removing step can be ground more flatly. The second end face grinding wheel 11 is preferably a grindstone including abrasive grains (fine abrasive grains) having a grain size of # 1000 or less. This is because the chipping size of the semiconductor wafer can be reduced.

また、第2端面研削用砥石11は、さらに次に示す条件を満たすのが望ましい。第2端面研削用砥石11の砥粒の粒径が小さすぎる(細かすぎる砥粒である)場合、所望の端面形状を得るまでに時間がかかるため、半導体装置を製造する処理能力(スループット)が低下してしまう。したがって、第2端面研削用砥石11は、スループットが低下しない程度に細かな砥粒を含む砥石であるのが望ましい。また、第2端面研削用砥石11は、例えば、メタルボンド砥石、レジンボンド砥石、ビトリファイド砥石のいずれかである。これらの砥石を用いたときの効果は、第1端面研削用砥石10と同様である。また、第2端面研削用砥石11としてメタルボンド砥石またはビトリファイド砥石を用いる場合には、第2端面研削用砥石11は、#2000の粒度の砥粒以下の粒径を有する砥粒(細かな砥粒)を含む砥石であるのが望ましい。その理由は、メタルボンド砥石およびビトリファイド砥石がレジンボンド砥石に比べて結合材の弾性変形が少ないため、レジンボンド砥石に比べて研削面が粗くなったり、チッピングサイズが大きくなったりするからである。   Further, it is desirable that the second end surface grinding wheel 11 further satisfies the following conditions. When the grain size of the second end face grinding grindstone 11 is too small (it is an abrasive grain that is too fine), it takes time to obtain a desired end face shape, and thus the processing capability (throughput) for manufacturing a semiconductor device is high. It will decline. Therefore, it is desirable that the second end surface grinding stone 11 is a grindstone containing fine abrasive grains to such an extent that the throughput does not decrease. Further, the second end surface grinding wheel 11 is, for example, any one of a metal bond grindstone, a resin bond grindstone, and a vitrified grindstone. The effect of using these grindstones is the same as that of the first end face grinding grindstone 10. Further, when a metal bond grindstone or a vitrified grindstone is used as the second end face grinding grindstone 11, the second end face grindstone 11 is an abrasive grain having a grain size equal to or smaller than # 2000 grain size (fine grinding). It is desirable that the grindstone includes a grain). The reason is that the metal bond grindstone and the vitrified grindstone have less elastic deformation of the binding material than the resin bond grindstone, so that the grinding surface becomes rougher and the chipping size becomes larger than the resin bond grindstone.

第1端面研削用砥石10および第2端面研削用砥石11は、常時設置されているのが望ましい。その理由は、第1回転工程およぶ第2回転工程を行うに際し、第1端面研削用砥石10および第2端面研削用砥石11を交互に付け替える時間などを短縮することができるからである。これにより、スループットを向上することができる。また、第1端面研削用砥石10および第2端面研削用砥石11を常時設置することにより、第2回転工程を第1面取り加工工程が開始される前までに行うことができる。これにより、第1酸化膜除去工程が終了すると同時に円滑に第1面取り加工工程を開始することができ、さらにスループットを向上することができる。   It is desirable that the first end surface grinding wheel 10 and the second end surface grinding wheel 11 are always installed. The reason is that the time for alternately replacing the first end surface grinding wheel 10 and the second end surface grinding wheel 11 can be shortened when performing the first rotation step and the second rotation step. Thereby, throughput can be improved. Moreover, by always installing the 1st end surface grinding grindstone 10 and the 2nd end surface grinding grindstone 11, the 2nd rotation process can be performed before the 1st chamfering process process is started. As a result, the first chamfering process can be smoothly started simultaneously with the completion of the first oxide film removing process, and the throughput can be further improved.

第1仕上げ高さh1は、第1酸化膜除去工程後に半導体ウェハ1の端面3に研削されずに残る酸化膜6が、第1面取り加工工程で用いる第2端面研削用砥石11に目詰まりしない程度に残る高さであるのが好ましい。また、第2仕上げ高さh2は、半導体ウェハ1の裏面側の全面を研削する際に、研削されずに残る厚さよりも小さい値である。   The first finishing height h1 is such that the oxide film 6 that remains without being ground on the end surface 3 of the semiconductor wafer 1 after the first oxide film removing step does not clog the second end grinding wheel 11 used in the first chamfering step. It is preferable that the height remains in the extent. In addition, the second finishing height h2 is a value smaller than the thickness remaining without being ground when the entire back surface side of the semiconductor wafer 1 is ground.

ここで、半導体ウェハ1のおもて面側の表面の全面に保護テープ4が貼付されている場合、第2端面研削用砥石11が保護テープ4に接触しないように、第2仕上げ高さh2と研削角度を調整する。なお、保護テープ4が、半導体ウェハ1のおもて面側の外端より内側に貼付されている場合、半導体ウェハ1のおもて面および裏面ともに任意の形状に研削することができる。   Here, when the protective tape 4 is affixed to the entire front surface of the semiconductor wafer 1, the second finishing height h2 is set so that the second end grinding grindstone 11 does not contact the protective tape 4. And adjust the grinding angle. In addition, when the protective tape 4 is affixed inside the outer end on the front surface side of the semiconductor wafer 1, both the front surface and the back surface of the semiconductor wafer 1 can be ground into an arbitrary shape.

このような工程を行うことで、図3に示すように、半導体ウェハ1の端面3に研削されずに残る領域のおもて面側からの高さが第2仕上げ高さh2であり、研削角度がθである半導体ウェハ1が形成される。そして、この半導体ウェハ1の裏面側の全面を所望の厚さまで研削して、半導体ウェハ1を薄板化することで、図1に示す半導体装置が完成する。   By performing such a process, as shown in FIG. 3, the height from the front surface side of the region remaining on the end surface 3 of the semiconductor wafer 1 without being ground is the second finishing height h2, and grinding is performed. A semiconductor wafer 1 having an angle θ is formed. Then, by grinding the entire back surface of the semiconductor wafer 1 to a desired thickness and thinning the semiconductor wafer 1, the semiconductor device shown in FIG. 1 is completed.

以上、説明したように、実施の形態1によれば、第1酸化膜除去工程によって半導体ウェハ1の端面3に形成された酸化膜6を除去した後に、第1面取り加工工程によって半導体ウェハ1の端面3を所望の端面形状に研削する。このとき、第1酸化膜除去工程で用いる第1端面研削用砥石10を上述した条件を満たす砥石とすることで、第1端面研削用砥石10に酸化膜6が目詰まりすることを防止することができる。このため、第1酸化膜除去工程の後に続けて行う第1面取り加工工程においても、第2端面研削用砥石11に酸化膜6が目詰まりすることを防止することができる。これにより、半導体ウェハ1の端面3をさらに研削し続けても、半導体ウェハ1の端面3に負荷がかかることを防止することができる。したがって、半導体ウェハ1の割れや欠けを防ぐことができる。また、第1端面研削用砥石10および第2端面研削用砥石11の目詰まりが防止されることで、ドレッシングなどの砥石の目詰まりを除去するための工程を行う必要がなくなる。これにより、ドレッシングなどを行う場合に比べて砥石の減りを遅くすることができ、第1端面研削用砥石10および第2端面研削用砥石11の寿命を延ばすことができる。また、ドレッシングなどを行う必要がなくなることで、半導体装置を製造する処理能力(スループット)を向上することができる。   As described above, according to the first embodiment, after the oxide film 6 formed on the end surface 3 of the semiconductor wafer 1 is removed by the first oxide film removing process, the semiconductor wafer 1 is processed by the first chamfering process. The end face 3 is ground into a desired end face shape. At this time, the first end surface grinding wheel 10 used in the first oxide film removal step is a grindstone that satisfies the above-described conditions, thereby preventing the oxide film 6 from being clogged in the first end surface grinding wheel 10. Can do. For this reason, also in the 1st chamfering process performed after the 1st oxide film removal process, it can prevent clogging with the oxide film 6 in the grindstone 11 for 2nd end surface grinding. Thereby, even if it continues grinding the end surface 3 of the semiconductor wafer 1, it can prevent that a load is applied to the end surface 3 of the semiconductor wafer 1. FIG. Therefore, cracking and chipping of the semiconductor wafer 1 can be prevented. In addition, since the clogging of the first end surface grinding wheel 10 and the second end surface grinding wheel 11 is prevented, it is not necessary to perform a process for removing clogging of the grinding stone such as dressing. Thereby, compared with the case where dressing etc. are performed, the reduction | decrease of a grindstone can be slowed and the lifetime of the grindstone 10 for 1st end surface grinding and the grindstone 11 for 2nd end surface grinding can be extended. In addition, since it is not necessary to perform dressing or the like, the processing capability (throughput) for manufacturing the semiconductor device can be improved.

(実施の形態2)
実施の形態1にかかる半導体装置の製造方法において(図2参照)、第1端面研削用砥石および第2端面研削用砥石に替えて、気孔を含む第3端面研削用砥石のみを用いて、半導体ウェハの端面を研削してもよい。第3端面研削用砥石は、第3砥石に相当する。それ以外の半導体装置の製造方法は、実施の形態1と同様である。
(Embodiment 2)
In the method of manufacturing a semiconductor device according to the first embodiment (see FIG. 2), a semiconductor using only a third end grinding grindstone including pores instead of the first end grinding grindstone and the second end grinding grindstone The end face of the wafer may be ground. The third end grinding wheel corresponds to the third grinding wheel. Other semiconductor device manufacturing methods are the same as those in the first embodiment.

実施の形態2にかかる半導体装置の製造方法では、実施の形態1と同様に、おもて面素子構造を有する半導体ウェハの裏面側を下にして、ステージに吸着させている(図2参照)。半導体ウェハの回転方向は、実施の形態1と同様である。また、半導体装置の構造は、実施の形態1と同様である(図1参照)。   In the method of manufacturing a semiconductor device according to the second embodiment, as in the first embodiment, the semiconductor wafer having the front surface element structure is attracted to the stage with the back surface side facing down (see FIG. 2). . The rotation direction of the semiconductor wafer is the same as in the first embodiment. The structure of the semiconductor device is the same as that in Embodiment 1 (see FIG. 1).

ついで、第3端面研削用砥石を、実施の形態1の第1端面研削用砥石と同様に回転させる。つまり、第3端面研削用砥石を、第3端面研削用砥石の中心を回転の中心軸として、この中心軸を半導体ウェハの回転の中心軸の方向と略垂直な方向にして回転させる(以下、第3回転工程とする)。第3端面研削用砥石の回転の向きは、実施の形態1の第1端面研削用砥石と同様である。また、第3端面研削用砥石の形状は、実施の形態1の第1端面研削用砥石と同様である。第3端面研削用砥石の好適な条件は、後述する。   Next, the third end surface grinding wheel is rotated in the same manner as the first end surface grinding wheel of the first embodiment. That is, the third end surface grinding wheel is rotated with the center of the third end surface grinding wheel as the central axis of rotation and the central axis in a direction substantially perpendicular to the direction of the central axis of rotation of the semiconductor wafer (hereinafter, This is the third rotation step). The direction of rotation of the third end surface grinding wheel is the same as that of the first end surface grinding wheel of the first embodiment. The shape of the third end surface grinding wheel is the same as that of the first end surface grinding wheel of the first embodiment. Suitable conditions for the third end grinding wheel will be described later.

ついで、実施の形態1と同様に、半導体ウェハを横方向に移動させながら、第3端面研削用砥石を縦方向に移動させる。そして、半導体ウェハの端面に、第3端面研削用砥石を接触させて、半導体ウェハの端面を研削する。この工程により、半導体ウェハの端面の表面に形成された酸化膜を除去する。この工程は、第2酸化膜除去工程に相当する。続けて、回転させたままの同一の第3端面研削用砥石を用いて、第2酸化膜除去工程と同様に、半導体ウェハの端面に第3端面研削用砥石を接触させて、半導体ウェハの端面を研削する。この工程により、半導体ウェハの、第2酸化膜除去工程によって酸化膜が除去された端面を、所望の端面形状となるまで研削する。この工程は、第2面取り加工工程に相当する。   Next, as in the first embodiment, the third end grinding grindstone is moved in the vertical direction while moving the semiconductor wafer in the horizontal direction. Then, the end face of the semiconductor wafer is ground by bringing a third end face grinding grindstone into contact with the end face of the semiconductor wafer. By this step, the oxide film formed on the surface of the end face of the semiconductor wafer is removed. This step corresponds to a second oxide film removal step. Subsequently, using the same third end grinding grindstone that is still rotated, the third end grinding grindstone is brought into contact with the end face of the semiconductor wafer in the same manner as in the second oxide film removing step. To grind. By this step, the end surface of the semiconductor wafer from which the oxide film has been removed by the second oxide film removing step is ground until the end surface has a desired shape. This process corresponds to a second chamfering process.

半導体ウェハの端面の研削角度は、実施の形態1の第1端面研削用砥石と同様に、第3端面研削用砥石を縦方向に移動させる距離を調整することで調整される。また、例えば第3端面研削用砥石の回転の中心軸を、少なくとも半導体ウェハの裏面側よりも低い位置にする。そして、半導体ウェハを横方向に移動させる距離を調整することで、第2仕上げ高さを調整する(図3参照)。   The grinding angle of the end face of the semiconductor wafer is adjusted by adjusting the distance by which the third end face grinding grindstone is moved in the vertical direction, similarly to the first end face grinding grindstone of the first embodiment. Further, for example, the central axis of rotation of the third end face grinding wheel is set at a position lower than at least the back surface side of the semiconductor wafer. Then, the second finishing height is adjusted by adjusting the distance by which the semiconductor wafer is moved in the lateral direction (see FIG. 3).

第3端面研削用砥石は、たとえば気孔率50%の割合で気孔を含む砥石であるのがよい。また、第3端面研削用砥石は、#2000の粒度の砥粒以下の粒径を有する砥粒(細かな砥粒)を含む砥石であるのが望ましい。その理由は、第3端面研削用砥石に、研削された酸化膜などの屑が目詰まりすることを防止することができるからである。また、第3端面研削用砥石の砥粒の粒径が小さすぎる(細かすぎる砥粒である)場合、所望の端面形状を得るまでに時間がかかるため、スループットが低下してしまう。したがって、第3端面研削用砥石は、スループットが低下しない程度に細かな砥粒を含む砥石であるのが望ましい。また、第3端面研削用砥石は、半導体ウェハにチッピングが生じない程度に細かな砥粒を含む砥石であるのが望ましい。また、第3端面研削用砥石は、例えば、メタルボンド砥石、レジンボンド砥石、ビトリファイド砥石のいずれかである。これらの砥石を用いたときの効果は、第1端面研削用砥石と同様である。また、第3端面研削用砥石としてメタルボンド砥石またはビトリファイド砥石を用いる場合には、第3端面研削用砥石は、#2000の粒度の砥粒以下の粒径を有する砥粒を含む砥石であるのが望ましい。その理由は、第2端面研削用砥石と同様である。   The third end face grinding grindstone may be a grindstone including pores at a porosity of 50%, for example. In addition, the third end face grinding wheel is desirably a grindstone including abrasive grains (fine abrasive grains) having a grain size equal to or smaller than # 2000. This is because it is possible to prevent clogging of scraps such as the ground oxide film in the third end surface grinding wheel. In addition, when the grain size of the third end face grinding grindstone is too small (it is an abrasive grain that is too fine), it takes time until a desired end face shape is obtained, resulting in a decrease in throughput. Therefore, it is desirable that the third end face grinding wheel is a grindstone containing fine abrasive grains to such an extent that the throughput does not decrease. Moreover, it is desirable that the third end surface grinding wheel is a grindstone containing fine abrasive grains to such an extent that chipping does not occur on the semiconductor wafer. The third end surface grinding wheel is, for example, one of a metal bond grindstone, a resin bond grindstone, and a vitrified grindstone. The effect of using these grindstones is the same as that of the first end face grinding grindstone. When a metal bond grindstone or a vitrified grindstone is used as the third end face grinding grindstone, the third end face grindstone is a grindstone containing abrasive grains having a grain size equal to or smaller than # 2000 grain size. Is desirable. The reason is the same as that of the second end grinding wheel.

以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果を得ることができる。また、実施の形態2では、気孔を含む第3端面研削用砥石を用いて半導体ウェハの端面に形成された酸化膜を研削し除去することで、酸化膜などの研削屑を第3端面研削用砥石の気孔に取り込み、第3端面研削用砥石の自生作用によって第3端面研削用砥石の外部に排出させることができる。これにより、第3端面研削用砥石に酸化膜が目詰まりすることを防止することができる。したがって、半導体ウェハの割れや欠けを防ぐことができる。   As described above, according to the second embodiment, the same effect as in the first embodiment can be obtained. In the second embodiment, the oxide film formed on the end surface of the semiconductor wafer is ground and removed using the third end surface grinding wheel including pores, so that the grinding waste such as the oxide film is removed for the third end surface grinding. It can be taken into the pores of the grindstone and discharged outside the third end face grinding grindstone by the self-generated action of the third end face grindstone. Thereby, it is possible to prevent the oxide film from being clogged in the third end face grinding wheel. Therefore, it is possible to prevent the semiconductor wafer from being cracked or chipped.

(実施の形態3)
図4は、実施の形態3にかかる半導体装置の製造方法について示すフローチャートである。図4においては、半導体ウェハの全面を薄板化する前もしくは後に行う、半導体ウェハの端面を面取り加工する方法について示している。実施の形態3においては、複数の半導体ウェハに連続して面取り加工を行う際に、面取り加工を行った半導体ウェハの端面の形状および端面研削用砥石の形状を測定して、次の半導体ウェハの端面を面取り加工する際に、上述の測定値と基準寸法とのずれをフィードバックして面取り加工を行う方法である。
(Embodiment 3)
FIG. 4 is a flowchart illustrating the method for manufacturing the semiconductor device according to the third embodiment. FIG. 4 shows a method of chamfering the end face of the semiconductor wafer performed before or after the entire surface of the semiconductor wafer is thinned. In the third embodiment, when continuously chamfering a plurality of semiconductor wafers, the shape of the end face of the semiconductor wafer subjected to the chamfering process and the shape of the grindstone for end face grinding are measured, and the next semiconductor wafer is measured. This is a method in which chamfering is performed by feeding back the deviation between the measured value and the reference dimension when chamfering the end face.

図4に示すように、まず、半導体ウェハを、面取り加工を行う装置に投入する(ステップS1)。ついで、半導体ウェハの形状を測定する(ステップS2)。ステップS2においては、半導体ウェハの厚さおよび直径を測定する。ついで、半導体ウェハの中心を検出する(ステップS3)。そして、搬送アーム等の搬送機構によって半導体ウェハをステージに搭載する(ステップS4)。   As shown in FIG. 4, first, the semiconductor wafer is put into a chamfering apparatus (step S1). Next, the shape of the semiconductor wafer is measured (step S2). In step S2, the thickness and diameter of the semiconductor wafer are measured. Next, the center of the semiconductor wafer is detected (step S3). Then, the semiconductor wafer is mounted on the stage by a transfer mechanism such as a transfer arm (step S4).

ついで、前回、同一の第1端面研削用砥石を用いた際の補正値があるか否かを判断する。さらに、同一の第2端面研削用砥石を用いた際の補正値があるか否かを判断する(ステップS5)。ステップS5において補正値がない場合(ステップS5:No)、基準寸法を設定条件とする(ステップS6)。基準寸法は、半導体ウェハの端面の仕上がり寸法であり、仕上げ高さと研削角度の大きさの情報である。なお、ステップS5において、補正値がない場合は、例えば新たな第1端面研削用砥石または第2端面研削用砥石を用いる場合など、端面研削用砥石が磨耗していない場合である。一方、ステップS5において補正値がある場合(ステップS5:Yes)、基準寸法に補正値を加えた値を設定条件とする(ステップS7)。ついで、第1端面研削用砥石の設定条件に基づいて、半導体ウェハの端面の表面に形成されている酸化膜を除去する(ステップS8)。さらに、第2端面研削用砥石の設定条件に基づいて、半導体ウェハの端面を、所望の端面形状になるまで研削する(ステップS9)。   Next, it is determined whether or not there is a correction value when using the same first end face grinding wheel last time. Further, it is determined whether or not there is a correction value when using the same second end surface grinding wheel (step S5). When there is no correction value in step S5 (step S5: No), the reference dimension is set as the setting condition (step S6). The reference dimension is a finished dimension of the end face of the semiconductor wafer, and is information on the finished height and the grinding angle. In Step S5, when there is no correction value, the end grinding wheel is not worn, for example, when a new first end grinding grindstone or second end grinding grindstone is used. On the other hand, when there is a correction value in step S5 (step S5: Yes), a value obtained by adding the correction value to the reference dimension is set as a setting condition (step S7). Next, the oxide film formed on the surface of the end face of the semiconductor wafer is removed based on the setting conditions of the first end face grinding wheel (step S8). Further, based on the setting condition of the second end face grinding wheel, the end face of the semiconductor wafer is ground until a desired end face shape is obtained (step S9).

ついで、半導体ウェハの端面の研削が終了したか否かを判断する(ステップS10)。ステップS10において、研削が終了していない場合(ステップS10:No)、ステップS8に戻り、研削を続ける。そして、研削が終了した場合(ステップS10:Yes)、研削された半導体ウェハの端面の形状、および研削に用いた第1端面研削用砥石および第2端面研削用砥石の磨耗量を測定する(ステップS11)。ステップS11においては、例えば、変位センサ、投影、画像処理、リニアゲージ等によって半導体ウェハの端面の仕上げ高さと研削角度を測定する。また、例えば、変位センサまたはリニアゲージによって、もしくは端面研削用砥石を移動させて筐体や架台等に接触させ、このときのモータ負荷によって、端面研削用砥石の磨耗量を測定する。   Next, it is determined whether or not grinding of the end face of the semiconductor wafer has been completed (step S10). In step S10, when the grinding is not completed (step S10: No), the process returns to step S8 and the grinding is continued. When the grinding is completed (step S10: Yes), the shape of the end face of the ground semiconductor wafer and the wear amounts of the first end face grinding wheel and the second end face grinding wheel used for grinding are measured (step). S11). In step S11, for example, the finished height and the grinding angle of the end face of the semiconductor wafer are measured by a displacement sensor, projection, image processing, a linear gauge, or the like. Further, for example, the amount of wear of the end surface grinding wheel is measured by a displacement sensor or a linear gauge, or by moving the end surface grinding wheel so as to be brought into contact with a housing, a pedestal, or the like.

ついで、ステップS11において測定された測定値と基準寸法とを比較して(ステップS12)、補正値を算出する(ステップS13)。ついで、次の半導体ウェハの端面の面取り加工に用いるために、ステップS13において算出された補正値を面取り加工装置の備える記録部に記録して(ステップS14)、一連の処理を終了する。   Next, the measurement value measured in step S11 is compared with the reference dimension (step S12), and a correction value is calculated (step S13). Next, the correction value calculated in step S13 is recorded in the recording unit provided in the chamfering apparatus (step S14) to be used for the chamfering process of the end face of the next semiconductor wafer, and the series of processes is completed.

なお、図4のフローチャートでは、ステップS10において研削が終了したか否かを判断しているが、これに限るものではない。例えば、ステップS8またはステップS9における研削が終了する前に、ステップS11に進み、以降の処理を行ってもよい。この場合、半導体ウェハの端面を所望の端面形状にするための設定条件が満たされたときに端面の研削を終了する。   In the flowchart of FIG. 4, it is determined whether or not grinding is completed in step S <b> 10, but is not limited thereto. For example, before the grinding in step S8 or step S9 ends, the process may proceed to step S11 and the subsequent processing may be performed. In this case, the grinding of the end face is finished when the setting condition for making the end face of the semiconductor wafer into a desired end face shape is satisfied.

また、図4のフローチャートでは、第1端面研削用砥石および第2端面研削用砥石を用いて、半導体ウェハの端面を研削する構成としたが(図2参照)、これに限るものではない。例えば、第3端面研削用砥石のみを用いて、半導体ウェハの端面を研削する構成としてもよい(実施の形態2参照)。この場合、ステップS8およびステップS9の処理は、第3端面研削用砥石のみを用いて行われる。   Further, in the flowchart of FIG. 4, the end face of the semiconductor wafer is ground using the first end face grinding grindstone and the second end face grinding grindstone (see FIG. 2), but the present invention is not limited to this. For example, it is good also as a structure which grinds the end surface of a semiconductor wafer only using the grindstone for 3rd end surface grinding (refer Embodiment 2). In this case, the processes in step S8 and step S9 are performed using only the third end face grinding wheel.

また、図4のフローチャートでは、ステップS10において、1枚の半導体ウェハの研削が終了した毎に、ステップS11に進む構成としたが、これに限るものではない。例えば、所定の枚数の半導体ウェハを研削するまで待って、所定の枚数の半導体ウェハの研削が終了した後に、ステップS11に進む構成としてもよい。この場合、1枚の半導体ウェハ毎に補正値を算出する必要がないため、スループットが向上する。   In the flowchart of FIG. 4, the process proceeds to step S11 every time grinding of one semiconductor wafer is completed in step S10. However, the present invention is not limited to this. For example, it is possible to wait until a predetermined number of semiconductor wafers are ground, and then proceed to step S11 after the grinding of the predetermined number of semiconductor wafers is completed. In this case, since it is not necessary to calculate a correction value for each semiconductor wafer, throughput is improved.

以上、説明したように、実施の形態3によれば、実施の形態1および実施の形態2と同様の効果を得ることができる。また、同一の第1端面研削用砥石および同一の第2端面研削用砥石を用いて、複数の半導体ウェハの端面の面取り加工を連続して行う際に、各半導体ウェハの端面の形状を基準寸法にすることができる。このため、各半導体ウェハの形状がほぼ同一となるので、半導体ウェハ毎に端面の形状や径がばらつくのを防ぐことができる。また、設定条件に基づいて、半導体ウェハの端面を研削する際に、例えば1枚の半導体ウェハの端面の研削を開始してから終了するまでの間に、設定条件を変える必要がないため、研削の制御が容易となる。したがって、複雑な制御を行う機器やプログラムが不要となり、コストを抑えることができる。   As described above, according to the third embodiment, the same effects as those of the first and second embodiments can be obtained. Further, when continuously chamfering the end faces of a plurality of semiconductor wafers using the same first end grinding grindstone and the same second end grinding grindstone, the shape of the end face of each semiconductor wafer is a reference dimension. Can be. For this reason, since the shape of each semiconductor wafer becomes substantially the same, it can prevent that the shape and diameter of an end surface vary for every semiconductor wafer. Also, when grinding the end face of the semiconductor wafer based on the set condition, for example, it is not necessary to change the set condition between the start and end of the grinding of the end face of one semiconductor wafer. It becomes easy to control. This eliminates the need for a device or a program for performing complex control, thereby reducing costs.

(実施例1)
図5は、端面研削用砥石の粒度と半導体ウェハのチッピングサイズとの関係を示す特性図である。上述した実施の形態1にしたがい、おもて面素子構造を有する半導体ウェハを準備した。半導体ウェハの厚みを500μmとした。また、第1端面研削用砥石として、#600、#800、#1000および#1500の粒度の砥粒を含む砥石を準備した(以下、第1試料〜第4試料とする)。また、第1試料〜第4試料を、レジンボンド砥石とした。
Example 1
FIG. 5 is a characteristic diagram showing the relationship between the grain size of the edge grinding wheel and the chipping size of the semiconductor wafer. In accordance with the first embodiment described above, a semiconductor wafer having a front surface element structure was prepared. The thickness of the semiconductor wafer was 500 μm. Moreover, as the first end face grinding wheel, a grindstone containing abrasive grains having particle sizes of # 600, # 800, # 1000 and # 1500 was prepared (hereinafter referred to as a first sample to a fourth sample). Moreover, the 1st sample-the 4th sample were used as the resin bond grindstone.

ついで、実施の形態1にかかる半導体装置の製造方法にしたがい、第1試料〜第4試料を用いて半導体ウェハの端面を研削し、第1酸化膜除去工程後における半導体ウェハのチッピングサイズを測定した。第1酸化膜除去工程では、第1仕上げ高さが150μmとなるように研削した。研削角度θを30°とした。また、図5では、複数の半導体ウェハのチッピングサイズを測定し、平均値を算出している。   Next, according to the method for manufacturing the semiconductor device according to the first embodiment, the end surface of the semiconductor wafer was ground using the first to fourth samples, and the chipping size of the semiconductor wafer after the first oxide film removal step was measured. . In the first oxide film removing step, grinding was performed so that the first finishing height was 150 μm. The grinding angle θ was 30 °. In FIG. 5, the chipping sizes of a plurality of semiconductor wafers are measured, and the average value is calculated.

図5に示す結果より、砥粒の粒度が大きいほど、半導体ウェハのチッピングサイズを小さくすることができることがわかった。また、第1試料を用いた場合、半導体ウェハのチッピングサイズが100μm以上となってしまう場合があることがわかった。このため、第1端面研削用砥石の砥粒の粒径が大きすぎる場合、半導体ウェハのチッピングサイズが大きくなってしまうことがわかった。たとえば、半導体ウェハのチッピングサイズの基準設定を50μm以下とする場合、第1端面研削用砥石として、#600の粒度の砥粒より小さい粒径を有する砥粒を含む砥石とするのが好ましいことがわかった。一方、第3試料および第4試料を用いた場合に、半導体ウェハのチッピングサイズを25μm程度より小さくすることができることがわかった。また、発明者が検討した結果、半導体ウェハのチッピングサイズは25μm程度より小さい場合にエッチングによって除去できることが判明した。このため、第2端面研削用砥石を#1000の粒度の砥粒以下の粒径を有する砥粒を含む砥石とすることで、半導体ウェハの裏面を平坦化するためのエッチングによってチッピングを除去することができる。つまり、第2端面研削用砥石として、#1000の粒度の砥粒以下の粒径を有する砥粒を含む砥石を用いることで、チッピングに起因したウェハ欠けや割れが半導体ウェハに生じない程度に、半導体ウェハのチッピングサイズを抑えることができることがわかった。   From the results shown in FIG. 5, it was found that the chipping size of the semiconductor wafer can be reduced as the grain size of the abrasive grains is increased. Further, it has been found that when the first sample is used, the chipping size of the semiconductor wafer may be 100 μm or more. For this reason, it has been found that the chipping size of the semiconductor wafer becomes large when the grain size of the first end face grinding grindstone is too large. For example, when the standard setting of the chipping size of the semiconductor wafer is 50 μm or less, it is preferable that the first end face grinding wheel is a grindstone including abrasive grains having a grain size smaller than that of # 600 grain size. all right. On the other hand, it was found that the chipping size of the semiconductor wafer can be made smaller than about 25 μm when the third sample and the fourth sample are used. Further, as a result of examination by the inventors, it has been found that the chipping size of the semiconductor wafer can be removed by etching when it is smaller than about 25 μm. For this reason, chipping is removed by etching for flattening the back surface of the semiconductor wafer by making the second end face grinding wheel a grindstone having a grain size equal to or smaller than # 1000 grain size. Can do. In other words, by using a grindstone containing abrasive grains having a grain size of # 1000 or less as the second end face grinding grindstone, to the extent that wafer chipping and cracking due to chipping do not occur in the semiconductor wafer, It was found that the chipping size of the semiconductor wafer can be suppressed.

(実施例2)
図6は、端面研削用砥石の粒度と半導体ウェハの仕上げ高さの関係を示す特性図である。実施例1と同様に、半導体ウェハを準備した。また、表面が酸化膜で覆われていない半導体ウェハ(以下、基準ウェハとする)を準備した。実施例1と同様に、第1端面研削用砥石として、第2試料〜第4試料を準備した。第2端面研削用砥石として、#1500の粒度の砥粒を含むレジンボンド砥石を準備した。
(Example 2)
FIG. 6 is a characteristic diagram showing the relationship between the grain size of the end grinding grindstone and the finished height of the semiconductor wafer. A semiconductor wafer was prepared in the same manner as in Example 1. Further, a semiconductor wafer whose surface is not covered with an oxide film (hereinafter referred to as a reference wafer) was prepared. As in Example 1, second to fourth samples were prepared as first end grinding wheels. A resin bond grindstone containing abrasive grains having a grain size of # 1500 was prepared as a second end face grinding grindstone.

ついで、実施の形態1にかかる半導体装置の製造方法にしたがい、同一の第2試料〜第4試料を用いて、基準とする作業時間(以下、総基準作業時間とする)内で半導体ウェハの端面をそれぞれ研削した。その後、第2端面研削用砥石を用いて、半導体ウェハの端面をそれぞれ研削した。そして、研削後の半導体ウェハの端面の実際の高さと、第2仕上げ高さの目標値との差分(以下、仕上げ高さ差分とする)を測定した。第1面取り加工工程において、第2仕上げ高さの目標値を100μmとした。第1仕上げ高さの目標値は、実施例1と同様である。つまり、実施の形態1にかかる半導体装置の製造方法の一連の工程を行い、研削時間が第1基準作業時間に達したとき、または半導体ウェハの第1仕上げ高さが150μmに達したときに、第1酸化膜除去工程を終了し、第1面取り加工工程に移行する。そして、研削時間が第2基準作業時間に達したとき、または半導体ウェハの端面の第2仕上げ高さが100μmに達したときに、半導体ウェハの端面の研削を終了した。第1基準作業時間として、基準ウェハの第1仕上げ高さが150μmとなるまで研削したときに要した時間を計測した。第2基準作業時間として、基準ウェハの第2仕上げ高さが100μmとなるまで研削したときに要した時間を計測した。第1基準作業時間と第2基準作業時間を加算した時間を、総基準作業時間とした。図6では、基準ウェハの仕上げ高さ差分(0μm)を基準とし、仕上げ高さ差分にマイナスを付して表記している。つまり、研削後の半導体ウェハの端面の実際の高さは、図6の縦軸における正の数値である第2仕上げ高さの目標値(100μm)に、図6の負の数値である仕上げ高さ差分の絶対値を加算した数値となる。半導体ウェハを処理した枚数(以下、ウェハ処理数とする)は、第2試料〜第4試料ごとに3枚ずつである。それ以外の製造方法は、実施例1と同様である。   Next, according to the method for manufacturing the semiconductor device according to the first embodiment, the end face of the semiconductor wafer is used within the reference work time (hereinafter referred to as the total reference work time) using the same second to fourth samples. Each was ground. Thereafter, the end face of the semiconductor wafer was ground using a second end face grinding grindstone. And the difference (henceforth a finishing height difference) between the actual height of the end surface of the semiconductor wafer after grinding and the target value of the 2nd finishing height was measured. In the first chamfering process, the target value of the second finishing height was set to 100 μm. The target value of the first finishing height is the same as that in the first embodiment. That is, when a series of steps of the manufacturing method of the semiconductor device according to the first embodiment is performed and the grinding time reaches the first reference work time, or when the first finishing height of the semiconductor wafer reaches 150 μm, The first oxide film removal process is terminated, and the process proceeds to the first chamfering process. Then, when the grinding time reached the second reference work time, or when the second finished height of the end face of the semiconductor wafer reached 100 μm, the grinding of the end face of the semiconductor wafer was finished. As the first reference work time, the time required for grinding until the first finished height of the reference wafer reached 150 μm was measured. As the second reference work time, the time required for grinding until the second finished height of the reference wafer reached 100 μm was measured. The time obtained by adding the first reference work time and the second reference work time was defined as the total reference work time. In FIG. 6, the finishing height difference (0 μm) of the reference wafer is used as a reference, and the finishing height difference is indicated by minus. That is, the actual height of the end face of the semiconductor wafer after grinding is equal to the target value (100 μm) of the second finishing height, which is a positive value on the vertical axis in FIG. 6, and the finishing height, which is a negative value in FIG. This is a numerical value obtained by adding the absolute values of the differences. The number of processed semiconductor wafers (hereinafter referred to as the number of processed wafers) is three for each of the second to fourth samples. Other manufacturing methods are the same as those in the first embodiment.

図6に示す結果より、第2試料を用いた研削では、仕上げ高さ差分の平均は2.6μm/枚となった。第3試料を用いた研削では、仕上げ高さ差分の平均は8.5μm/枚となった。第4試料を用いた研削では、仕上げ高さ差分の平均は27μm/枚となった。これにより、第2試料および第3試料を用いた研削では、仕上げ高さ差分が小さく、砥石の研削精度が維持されていることがわかった。その理由は、第2試料または第3試料では、酸化膜が目詰まりしにくいからであると推測することができる。これにより、第2試料および第3試料では、砥石の寿命を延ばすことができることがわかった。一方、第4試料を用いた研削では、仕上げ高さ差分が大きく、砥石の研削精度が低下していることがわかった。その理由は、第4試料では、酸化膜が目詰まりしてしまうからであると推測することができる。これにより、第4試料では、砥石の寿命が低下していることがわかった。したがって、第1端面研削用砥石として、#1000の粒度の砥粒より大きい粒径を有する砥粒(粗い砥粒)を含む砥石を用いることで、第1端面研削用砥石に酸化膜が目詰まりすることを防止することができることがわかった。   From the results shown in FIG. 6, in the grinding using the second sample, the average of the finishing height difference was 2.6 μm / sheet. In the grinding using the third sample, the average of the finished height difference was 8.5 μm / sheet. In the grinding using the fourth sample, the average of the finishing height difference was 27 μm / sheet. Thereby, in grinding using the 2nd sample and the 3rd sample, it turned out that a finishing height difference is small and the grinding accuracy of a grindstone is maintained. The reason can be assumed that the oxide film is not easily clogged in the second sample or the third sample. Thereby, in the 2nd sample and the 3rd sample, it turned out that the life of a grindstone can be extended. On the other hand, in the grinding using the fourth sample, it was found that the finishing height difference was large and the grinding accuracy of the grindstone was lowered. The reason can be assumed that the oxide film is clogged in the fourth sample. Thereby, in the 4th sample, it turned out that the life of a grindstone has fallen. Therefore, by using a grindstone containing a grain (coarse abrasive grain) having a grain size larger than that of # 1000 grain as the first end face grinding grindstone, the oxide film is clogged in the first end face grinding grindstone. It was found that it can be prevented.

(実施例3)
図7は、端面研削用砥石の粒度と半導体ウェハの仕上げ高さの関係を示す特性図である。また、図8は、半導体ウェハの処理数と半導体ウェハの仕上げ高さの関係を示す特性図である。上述した実施の形態2にしたがい、おもて面素子構造を有する半導体ウェハを準備した。また、実施例2と同様に、基準ウェハを準備した。第3端面研削用砥石として、気孔および#2000の粒度の砥粒を含む砥石を準備した(以下、第5試料とする)。第5試料を、ビトリファイド砥石とした。また、比較として、実施例1と同様に、第4試料を準備した。第4試料は、第5試料よりも砥粒の粒径が大きい砥粒を含む砥石である。
(Example 3)
FIG. 7 is a characteristic diagram showing the relationship between the grain size of the grindstone for end face grinding and the finished height of the semiconductor wafer. FIG. 8 is a characteristic diagram showing the relationship between the number of processed semiconductor wafers and the finished height of the semiconductor wafer. In accordance with the second embodiment described above, a semiconductor wafer having a front surface element structure was prepared. Further, as in Example 2, a reference wafer was prepared. As the third end face grinding wheel, a grindstone containing pores and abrasive grains having a grain size of # 2000 was prepared (hereinafter referred to as a fifth sample). The fifth sample was a vitrified grindstone. For comparison, a fourth sample was prepared in the same manner as in Example 1. The fourth sample is a grindstone including abrasive grains having a larger grain size than that of the fifth sample.

ついで、実施の形態2にかかる半導体装置の製造方法にしたがい、同一の第5試料を用いて複数の半導体ウェハをそれぞれ総基準作業時間だけ研削した。そして、研削後の半導体ウェハの端面の実際の高さと、第2仕上げ高さの目標値との差分(仕上げ高さ差分)を測定した。ここで、第2仕上げ高さの目標値を100μmとした。つまり、実施の形態2にかかる半導体装置の製造方法の一連の工程を行い、研削時間が総基準作業時間に達したとき、または半導体ウェハの第2仕上げ高さが100μmに達したときに、半導体ウェハの端面の研削を終了した。総基準作業時間は、実施例2と同様である。それ以外の製造方法は、実施例1と同様である。   Next, according to the method for manufacturing the semiconductor device according to the second embodiment, a plurality of semiconductor wafers were ground for the total reference work time using the same fifth sample. Then, the difference (finishing height difference) between the actual height of the end face of the semiconductor wafer after grinding and the target value of the second finishing height was measured. Here, the target value of the second finishing height was set to 100 μm. That is, when a series of steps of the semiconductor device manufacturing method according to the second embodiment is performed and the grinding time reaches the total reference work time or the second finishing height of the semiconductor wafer reaches 100 μm, the semiconductor The grinding of the wafer end face was completed. The total reference work time is the same as that in the second embodiment. Other manufacturing methods are the same as those in the first embodiment.

図7に示す結果より、第5試料を用いた研削では、仕上げ高さ差分の平均は2.3μm/枚となった。第4試料を用いた研削では、実施例1で示したように、仕上げ高さ差分の平均は27μm/枚となった。また、図8に示す結果より、第5試料を用いた研削では、さらに半導体ウェハの処理数が増えたとしても、半導体ウェハ1の仕上げ高さ差分がほぼ変化しないことがわかった。これにより、気孔を含む砥石を用いることで、砥石の砥粒の粒度を#2000としても、砥石の研削精度が低下することを防止することができることがわかった。その理由は、気孔を含む砥石を用いることで、半導体ウェハを研削した際に発生する酸化膜が砥石の自生作用とともに排出され、砥石に酸化膜が目詰まりしにくくなるからであると推測することができる。また、砥石の砥粒の粒度を#2000とすることができることで、半導体ウェハのチッピングサイズを小さくすることができる。また、ビトリファイド砥石は、レジンボンド砥石に比べて砥石の自生作用が高いことがわかった。   From the results shown in FIG. 7, in the grinding using the fifth sample, the average of the finishing height difference was 2.3 μm / sheet. In the grinding using the fourth sample, as shown in Example 1, the average of the finishing height difference was 27 μm / sheet. Further, from the results shown in FIG. 8, it was found that in the grinding using the fifth sample, the difference in the finishing height of the semiconductor wafer 1 does not substantially change even when the number of processing of the semiconductor wafer is further increased. Thus, it has been found that by using a grindstone including pores, it is possible to prevent the grinding accuracy of the grindstone from being lowered even if the grain size of the grindstone of the grindstone is set to # 2000. The reason is that by using a grindstone containing pores, the oxide film generated when grinding a semiconductor wafer is discharged together with the self-generated action of the grindstone, and the oxide film is less likely to clog the grindstone. Can do. Moreover, the chipping size of the semiconductor wafer can be reduced because the grain size of the abrasive grains of the grindstone can be set to # 2000. Further, it was found that the vitrified grindstone has a higher self-generating effect of the grindstone than the resin bond grindstone.

(実施例4)
図9は、端面研削用砥石の結合材と半導体ウェハのチッピングサイズとの関係を示す特性図である。実施例1と同様に、おもて面素子構造を有する半導体ウェハ1を準備した。また、端面研削用砥石として、#600および#800の粒度の砥粒を含む砥石を準備した(以下、第6試料および第7試料とする)。#1000の粒度の砥粒を異なる集中度で含む砥石を2つ準備した(以下、第8試料および第9試料とする)。第8試料および第9試料の集中度を、それぞれ125および150とした。#1500の粒度の砥粒を含む砥石を準備した(以下、第10試料とする)。#2000の粒度の砥粒を含む砥石を3つ準備した(以下、第11試料〜第13試料とする)。ここで、第6試料〜第11試料を、レジンボンド砥石とした。第12試料および第13試料を、ビトリファイド砥石とした。第12試料および第13試料は、製造元の異なる同一条件の砥石である。
Example 4
FIG. 9 is a characteristic diagram showing the relationship between the bonding material of the grindstone for end face grinding and the chipping size of the semiconductor wafer. Similarly to Example 1, a semiconductor wafer 1 having a front surface element structure was prepared. Further, as end grinding wheels, grindstones containing abrasive grains having a grain size of # 600 and # 800 were prepared (hereinafter referred to as a sixth sample and a seventh sample). Two grindstones containing # 1000 abrasive grains with different concentrations were prepared (hereinafter referred to as the eighth sample and the ninth sample). The concentrations of the eighth sample and the ninth sample were 125 and 150, respectively. A grindstone containing abrasive grains having a grain size of # 1500 was prepared (hereinafter referred to as a tenth sample). Three grindstones containing abrasive grains of # 2000 grain size were prepared (hereinafter referred to as the 11th to 13th samples). Here, the 6th sample-the 11th sample were used as the resin bond grindstone. The twelfth sample and the thirteenth sample were vitrified grinding wheels. The twelfth sample and the thirteenth sample are grindstones of the same conditions from different manufacturers.

図9に示す結果より、レジンボンド砥石(第6試料〜第11試料)では、砥粒の直径が小さいほどチッピングサイズが小さいことがわかった。第11試料では、半導体ウェハの端面にチッピングは確認されなかった。また、#2000の粒度の砥粒を含むビトリファイド砥石(第12試料および第13試料)は、#1000の粒度の砥粒を含むレジンボンド砥石(第8試料または第9試料)よりもチッピングサイズを小さくすることができることがわかった。また、#1500の粒度の砥粒を含むレジンボンド砥石(第10試料)と同程度のチッピングサイズとすることができることがわかった。つまり、#1000の粒度を有するレジンボンド砥石よりも細かいまたは同程度の研削精度とする場合には、ビトリファイド砥石は、#2000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石とする必要があることがわかった。また、メタルボンド砥石についても、ビトリファイド砥石と同様に、#2000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石とする必要と推測される。   From the results shown in FIG. 9, it was found that in the resin bond grindstone (sixth sample to eleventh sample), the chipping size was smaller as the diameter of the abrasive grains was smaller. In the eleventh sample, no chipping was confirmed on the end face of the semiconductor wafer. In addition, the vitrified grinding wheels (12th and 13th samples) containing abrasive grains of # 2000 grain size have a chipping size larger than the resin bond grinding stones (8th and 9th samples) containing abrasive grains of # 1000 grain size. It turned out that it can be made small. Moreover, it turned out that it can be set as the chipping size comparable as the resin bond grindstone (10th sample) containing the abrasive grain of # 1500. In other words, when the grinding accuracy is finer or comparable to the resin bond grindstone having a particle size of # 1000, the vitrified grindstone is a grindstone including an abrasive having a diameter equal to or smaller than that of an abrasive having a # 2000 particle size I found it necessary. Further, it is presumed that the metal bond grindstone needs to be a grindstone including abrasive grains having a diameter equal to or smaller than the abrasive grains having a grain size of # 2000, similarly to the vitrified grindstone.

(実施例5)
図10〜図13は、使用前の端面研削用砥石の表面を模式的に示した概念図である。また、図14〜図17は、使用後の端面研削用砥石の表面を模式的に示した概念図である。実施例1と同様に、おもて面素子構造を有する半導体ウェハ1を準備した。実施例1と同様に、第1端面研削用砥石として、#800の粒度の砥粒を含む砥石を準備した(第2試料)。また、第2端面研削用砥石として、#1500の粒度の砥粒を含む砥石を準備した(以下、第14試料とする)。実施例3と同様に、第3端面研削用砥石として、気孔および#2000の粒度の砥粒を含む砥石を準備した(第5試料)。比較として、実施例1と同様に、第4試料を準備した。
(Example 5)
FIGS. 10-13 is the conceptual diagram which showed typically the surface of the grindstone for end surface grinding before use. Moreover, FIGS. 14-17 is the conceptual diagram which showed typically the surface of the grindstone for end surface grinding after use. Similarly to Example 1, a semiconductor wafer 1 having a front surface element structure was prepared. In the same manner as in Example 1, a grindstone containing abrasive grains having a grain size of # 800 was prepared as the first end face grinding grindstone (second sample). In addition, a grindstone containing abrasive grains having a grain size of # 1500 was prepared as the second end face grinding grindstone (hereinafter referred to as the 14th sample). In the same manner as in Example 3, a grindstone containing pores and abrasive grains having a particle size of # 2000 was prepared as a third end face grinding grindstone (fifth sample). For comparison, a fourth sample was prepared in the same manner as in Example 1.

ついで、実施例1と同様に、同一の第2試料および第14試料を用いて、複数の半導体ウェハに対して、実施の形態1にかかる半導体装置の製造方法の一連の工程を行った。また、実施例3と同様に、同一の第5試料を用いて、複数の半導体ウェハに対して、実施の形態2にかかる半導体装置の製造方法の一連の工程を行った。比較として、実施例3と同様に、同一の第4試料を用いて、複数の半導体ウェハに対して、実施の形態2にかかる半導体装置の製造方法の一連の工程をおこなった。半導体ウェハの処理数は、それぞれ50枚である。図10〜図13に示す砥石は、まだ使用していない第2試料、第14試料、第5試料および第4試料である。図14〜図17に示す砥石は、半導体ウェハを研削した後の第2試料、第14試料、第5試料および第4試料である。   Next, in the same manner as in Example 1, a series of steps of the semiconductor device manufacturing method according to the first embodiment was performed on a plurality of semiconductor wafers using the same second sample and fourteenth sample. Similarly to Example 3, a series of steps of the method for manufacturing a semiconductor device according to the second embodiment were performed on a plurality of semiconductor wafers using the same fifth sample. As a comparison, as in Example 3, a series of steps of the method for manufacturing a semiconductor device according to the second embodiment were performed on a plurality of semiconductor wafers using the same fourth sample. The number of semiconductor wafers processed is 50 each. The grindstones shown in FIGS. 10 to 13 are a second sample, a fourteenth sample, a fifth sample, and a fourth sample that have not been used yet. The grindstones shown in FIGS. 14 to 17 are the second sample, the fourteenth sample, the fifth sample, and the fourth sample after grinding the semiconductor wafer.

図10および図14に示す結果より、第2試料は、複数の半導体ウェハを研削した後であっても、その表面に酸化膜の付着は観察されなかった。これにより、第1端面研削用砥石を用いた研削では、第1端面研削用砥石に酸化膜が目詰まりすることを防止することができることがわかる。また、第2試料は、使用前と研削後において、表面状態が変わらないことがわかる。これにより、第1端面研削用砥石は、複数の半導体ウェハを研削した後でも、砥石の研削精度が低下することを防止することができることがわかった。   From the results shown in FIG. 10 and FIG. 14, no oxide film was observed on the surface of the second sample even after grinding a plurality of semiconductor wafers. Thereby, it turns out that it can prevent that an oxide film is clogged in the grindstone for 1st end surface grinding in the grinding using the grindstone for 1st end surface grinding. It can also be seen that the surface condition of the second sample does not change before use and after grinding. Thereby, it turned out that the grinding wheel for the 1st end face grinding can prevent that the grinding accuracy of a grinding stone falls even after grinding a plurality of semiconductor wafers.

また、図11および図15に示す結果より、第14試料は、複数の半導体ウェハを研削した後であっても、その表面に酸化膜の付着は観察されなかった。これにより、第1端面研削用砥石を用いた研削により、半導体ウェハの端面に形成されている酸化膜が削除されていることで、その後、第1端面研削用砥石よりも細かな砥粒を含む第2端面研削用砥石を用いたとしても、第2端面研削用砥石に酸化膜が目詰まりすることを防止することができることがわかった。また、第14試料は、使用前と研削後において、表面状態が変わらないことがわかった。これにより、第2端面研削用砥石は、複数の半導体ウェハを研削した後でも、砥石の研削精度が低下することを防止することができることがわかった。   Further, from the results shown in FIGS. 11 and 15, no adhesion of an oxide film was observed on the surface of the fourteenth sample even after grinding a plurality of semiconductor wafers. As a result, the oxide film formed on the end face of the semiconductor wafer is removed by grinding using the first end face grinding grindstone, and thereafter contains finer abrasive grains than the first end face grinding grindstone. It has been found that even if the second end grinding wheel is used, it is possible to prevent the oxide film from being clogged in the second end grinding wheel. Further, it was found that the surface state of the 14th sample did not change before use and after grinding. Thereby, it turned out that the grinding wheel for the 2nd end face grinding can prevent that the grinding accuracy of a grindstone falls even after grinding a plurality of semiconductor wafers.

また、図12および図16に示す結果より、第5試料は、複数の半導体ウェハを研削した後であっても、その表面に酸化膜の付着は観察されなかった。これにより、第3端面研削用砥石を用いた研削では、第3端面研削用砥石に酸化膜が目詰まりすることを防止することができることがわかる。また、第5試料は、使用前と研削後において、表面状態が変わらないことがわかった。これにより、第3端面研削用砥石は、複数の半導体ウェハを研削した後でも、砥石の研削精度が低下することを防止することができることがわかる。   Further, from the results shown in FIGS. 12 and 16, no adhesion of an oxide film was observed on the surface of the fifth sample even after grinding a plurality of semiconductor wafers. Thereby, it turns out that it can prevent clogging with an oxide film in the grinding wheel for 3rd end face grinding in grinding using the grinding wheel for 3rd end face grinding. It was also found that the surface condition of the fifth sample did not change before use and after grinding. Thereby, it turns out that the grinding wheel for 3rd end face grinding can prevent that the grinding accuracy of a grindstone falls even after grinding a plurality of semiconductor wafers.

これに対して、図13および図17に示す結果より、第4試料は、複数の半導体ウェハを研削した後、その表面に酸化膜の付着が観察された。このため、図10〜図17に示す結果より、気孔を含まず、かつ#1500の粒度の砥粒の粒径以下の粒径を有する細かすぎる砥粒を含む砥石では、半導体ウェハを研削した際に、酸化膜が目詰まりしてしまうことがわかった。   On the other hand, from the results shown in FIGS. 13 and 17, in the fourth sample, after a plurality of semiconductor wafers were ground, adhesion of an oxide film was observed on the surface thereof. For this reason, from the results shown in FIGS. 10 to 17, when grinding a semiconductor wafer with a grindstone that does not contain pores and contains too fine abrasive grains having a grain size equal to or smaller than the grain size of # 1500, In addition, it was found that the oxide film was clogged.

なお、上記の各実施形態においては、水平方向の移動(調整)を半導体ウェハの移動により行い、上下方向の移動(調整)を砥石の移動で行っているが、これに限るものではない。例えば、上記とは逆に、水平方向の移動(調整)を砥石の移動により行い、上下方向の移動(調整)を半導体ウェハの移動で行ってもよい。あるいは、半導体ウェハまたは砥石の一方を定位置で回転させて、すなわち回転軸を定位置として、ウェハまたは砥石の他方のみを上下・左右方向に移動させてもよい。   In each of the above embodiments, the movement (adjustment) in the horizontal direction is performed by moving the semiconductor wafer, and the movement (adjustment) in the vertical direction is performed by moving the grindstone. However, the present invention is not limited to this. For example, contrary to the above, the movement (adjustment) in the horizontal direction may be performed by moving the grindstone, and the movement (adjustment) in the vertical direction may be performed by moving the semiconductor wafer. Alternatively, one of the semiconductor wafer and the grindstone may be rotated at a fixed position, that is, only the other of the wafer or the grindstone may be moved in the vertical and horizontal directions with the rotation axis as the fixed position.

また、上記の半導体ウェハの端面の研削は、半導体ウェハの裏面の研削工程の前段に行えばよい。ここで、半導体ウェハの裏面の研削工程は、半導体製造プロセスの他の工程に応じて前後させてもよい。また、上記の半導体ウェハの端面の研削では、端面研削用砥石を用いたが、これに限らず、半導体ウェハの裏面を研削するための砥石を、端面を研削するために用いてもよい。   Moreover, the grinding of the end face of the semiconductor wafer may be performed before the grinding process of the back face of the semiconductor wafer. Here, the grinding process of the back surface of the semiconductor wafer may be moved back and forth according to other processes of the semiconductor manufacturing process. In the above-described grinding of the end face of the semiconductor wafer, an end face grinding grindstone is used. However, the present invention is not limited to this, and a grindstone for grinding the back face of the semiconductor wafer may be used for grinding the end face.

以上のように、本発明にかかる半導体装置の製造方法は、デバイス厚の薄い半導体装置を製造するのに有用であり、特に、電力変換装置などに使用されるパワー半導体装置を製造するのに適している。   As described above, the method for manufacturing a semiconductor device according to the present invention is useful for manufacturing a semiconductor device having a thin device thickness, and is particularly suitable for manufacturing a power semiconductor device used for a power conversion device or the like. ing.

1 半導体ウェハ
2 おもて面素子構造
3 端面
4 保護テープ
5 ステージ
10 端面研削用砥石(第1)
11 端面研削用砥石(第2)
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Front surface element structure 3 End surface 4 Protection tape 5 Stage 10 Grinding wheel for end surface grinding (1st)
11 Grinding wheel for end face grinding (2nd)

Claims (18)

半導体ウェハと、研削した屑を多く排出する粗い砥粒を含む第1砥石とを接触するように回転させて、当該半導体ウェハの端面の表面に形成された酸化膜を除去する第1酸化膜除去工程と、
前記半導体ウェハと、前記第1砥石よりも小さい直径を有する砥粒を含む第2砥石とを接触するように回転させて、当該半導体ウェハの、前記第1酸化膜除去工程によって前記酸化膜が除去された端面に面取り加工を行う第1面取り加工工程と、
を含むことを特徴とする半導体装置の製造方法。
First oxide film removal for removing the oxide film formed on the surface of the end face of the semiconductor wafer by rotating the semiconductor wafer and the first grindstone including coarse abrasive grains that discharge a large amount of ground waste. Process,
The semiconductor wafer and the second grindstone containing abrasive grains having a smaller diameter than the first grindstone are rotated so as to contact each other, and the oxide film is removed by the first oxide film removal step of the semiconductor wafer. A first chamfering process for chamfering the finished end face;
A method for manufacturing a semiconductor device, comprising:
前記第1酸化膜除去工程は、前記半導体ウェハの中心を回転の中心軸として回転させるとともに、前記第1砥石の中心を回転の中心軸として、当該第1砥石の回転の中心軸の方向を当該半導体ウェハの回転の中心軸の方向と略直角の方向にして回転させ、
前記第1面取り加工工程は、前記第2砥石の中心を回転の中心軸として、当該第2砥石の回転の中心軸の方向を前記半導体ウェハの回転の中心軸の方向と略直角の方向にして回転させることを特徴とする請求項1に記載の半導体装置の製造方法。
In the first oxide film removing step, the center of the semiconductor wafer is rotated as a center axis of rotation, and the center of the first grindstone is used as a center axis of rotation. Rotate the wafer in a direction substantially perpendicular to the direction of the central axis of rotation of the semiconductor wafer,
In the first chamfering step, the center of the second grindstone is the central axis of rotation, and the direction of the central axis of rotation of the second grindstone is substantially perpendicular to the direction of the central axis of rotation of the semiconductor wafer. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is rotated.
前記第1砥石は、前記第1酸化膜除去工程で除去した前記酸化膜の目詰まりが起きない粗さの砥粒を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the first grindstone includes abrasive grains having a roughness that does not cause clogging of the oxide film removed in the first oxide film removing step. 4. . 前記第1砥石は、#1000の粒度を有する砥粒より大きい直径を有する砥粒を含む砥石であることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the first grindstone is a grindstone including abrasive grains having a larger diameter than abrasive grains having a grain size of # 1000. 前記第1砥石は、メタルボンド砥石、レジンボンド砥石またはビトリファイド砥石であることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first grindstone is a metal bond grindstone, a resin bond grindstone, or a vitrified grindstone. 前記第2砥石は、前記半導体ウェハの、前記第1酸化膜除去工程によって前記酸化膜が除去された端面に、チッピングが生じない細かさの砥粒を含む砥石であることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置の製造方法。   The said 2nd grindstone is a grindstone containing the abrasive grain of the fineness which does not produce a chipping in the end surface from which the said oxide film was removed by the said 1st oxide film removal process of the said semiconductor wafer. The manufacturing method of the semiconductor device as described in any one of 1-5. 前記第2砥石は、#1000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the second grindstone is a grindstone including abrasive grains having a diameter equal to or smaller than that of abrasive grains having a grain size of # 1000. 前記第2砥石は、レジンボンド砥石であることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the second grindstone is a resin bond grindstone. 前記第2砥石は、#2000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the second grindstone is a grindstone including abrasive grains having a diameter equal to or less than that of abrasive grains having a grain size of # 2000. 前記第2砥石は、メタルボンド砥石またはビトリファイド砥石であることを特徴とする請求項1〜6および9のいずれか一つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the second grindstone is a metal bond grindstone or a vitrified grindstone. 前記第2砥石は、前記第1面取り加工工程が開始される前まで回転させることを特徴とする請求項1〜10のいずれか一つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the second grindstone is rotated until the first chamfering process is started. 半導体ウェハと、気孔を含む第3砥石とを接触するように回転させて、当該半導体ウェハの端面の表面に形成された酸化膜を除去する第2酸化膜除去工程と、
前記第2酸化膜除去工程で用いた回転させたままの前記第3砥石に、回転させたままの前記半導体ウェハを接触させて、当該半導体ウェハの、当該第2酸化膜除去工程によって前記酸化膜が除去された端面に面取り加工を行う第2面取り加工工程と、
を含み、
前記第2酸化膜除去工程は、前記半導体ウェハの中心を回転の中心軸として回転させるとともに、前記第3砥石の中心を回転の中心軸として、当該第3砥石の回転の中心軸の方向を前記半導体ウェハの回転の中心軸の方向と略直角の方向にして回転させることを特徴とする半導体装置の製造方法。
A second oxide film removing step of removing the oxide film formed on the surface of the end face of the semiconductor wafer by rotating the semiconductor wafer and the third grindstone including pores in contact with each other;
The rotated semiconductor wafer is brought into contact with the rotated third grindstone used in the second oxide film removing step, and the oxide film is removed by the second oxide film removing step of the semiconductor wafer. A second chamfering process for chamfering the end face from which
Including
In the second oxide film removing step, the center of the semiconductor wafer is rotated as a center axis of rotation, the center of the third grindstone is used as a center axis of rotation, and the direction of the center axis of rotation of the third grindstone is A method of manufacturing a semiconductor device, comprising: rotating a semiconductor wafer in a direction substantially perpendicular to a direction of a central axis of rotation of the semiconductor wafer.
前記第3砥石は、前記第2酸化膜除去工程で除去した前記酸化膜の目詰まりが起きない割合で前記気孔を含むことを特徴とする請求項12に記載の半導体装置の製造方法。   13. The method of manufacturing a semiconductor device according to claim 12, wherein the third grindstone includes the pores at a rate at which clogging of the oxide film removed in the second oxide film removing step does not occur. 前記第3砥石は、前記半導体ウェハの、前記第2酸化膜除去工程によって前記酸化膜が除去された端面に、チッピングが生じない細かさの砥粒を含む砥石であることを特徴とする請求項12または13に記載の半導体装置の製造方法。   The said 3rd grindstone is a grindstone containing the fine grain which does not produce a chipping in the end surface from which the said oxide film was removed by the said 2nd oxide film removal process of the said semiconductor wafer. 14. A method for manufacturing a semiconductor device according to 12 or 13. 前記第3砥石は、#1500の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする請求項12〜14のいずれか一つに記載の半導体装置の製造方法。   15. The method of manufacturing a semiconductor device according to claim 12, wherein the third grindstone is a grindstone including abrasive grains having a diameter equal to or smaller than abrasive grains having a grain size of # 1500. 前記第3砥石は、レジンボンド砥石であることを特徴とする請求項12〜15のいずれか一つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 12, wherein the third grindstone is a resin bond grindstone. 前記第3砥石は、#2000の粒度を有する砥粒以下の直径を有する砥粒を含む砥石であることを特徴とする請求項12〜14のいずれか一つに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 12, wherein the third grindstone is a grindstone including abrasive grains having a diameter equal to or smaller than that of abrasive grains having a grain size of # 2000. 前記第3砥石は、メタルボンド砥石またはビトリファイド砥石であることを特徴とする請求項12〜14および17のいずれか一つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 12, wherein the third grindstone is a metal bond grindstone or a vitrified grindstone.
JP2009264334A 2009-11-19 2009-11-19 Manufacturing method of semiconductor device Active JP5509806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009264334A JP5509806B2 (en) 2009-11-19 2009-11-19 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009264334A JP5509806B2 (en) 2009-11-19 2009-11-19 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011108950A true JP2011108950A (en) 2011-06-02
JP5509806B2 JP5509806B2 (en) 2014-06-04

Family

ID=44232101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009264334A Active JP5509806B2 (en) 2009-11-19 2009-11-19 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5509806B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000317789A (en) * 1999-05-12 2000-11-21 Tokyo Seimitsu Co Ltd Wafer chamfering method and device
JP2001179582A (en) * 1999-12-28 2001-07-03 Nippei Toyama Corp Device and method for gridning edge of circular thin plate
JP2006024814A (en) * 2004-07-09 2006-01-26 Okamoto Machine Tool Works Ltd Method for grinding insulating layer of semiconductor substrate
JP2006186174A (en) * 2004-12-28 2006-07-13 Shin Etsu Handotai Co Ltd Polishing method and manufacturing method for silicon wafer, polishing apparatus for disk-like work, and silicon wafer
JP2009231833A (en) * 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd Nitride semiconductor wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000317789A (en) * 1999-05-12 2000-11-21 Tokyo Seimitsu Co Ltd Wafer chamfering method and device
JP2001179582A (en) * 1999-12-28 2001-07-03 Nippei Toyama Corp Device and method for gridning edge of circular thin plate
JP2006024814A (en) * 2004-07-09 2006-01-26 Okamoto Machine Tool Works Ltd Method for grinding insulating layer of semiconductor substrate
JP2006186174A (en) * 2004-12-28 2006-07-13 Shin Etsu Handotai Co Ltd Polishing method and manufacturing method for silicon wafer, polishing apparatus for disk-like work, and silicon wafer
JP2009231833A (en) * 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd Nitride semiconductor wafer

Also Published As

Publication number Publication date
JP5509806B2 (en) 2014-06-04

Similar Documents

Publication Publication Date Title
JP4986568B2 (en) Wafer grinding method
JP4913517B2 (en) Wafer grinding method
WO2007069629A1 (en) Method of processing chamfered portion of semiconductor wafer and method of correcting groove shape of grindstone
JP7481518B2 (en) Truing method and chamfering device
JP2002532898A (en) Semiconductor wafer processing incorporating post-surface damage.
US6284658B1 (en) Manufacturing process for semiconductor wafer
JP2004096112A (en) Processing method of semiconductor wafer
JP5498857B2 (en) Wafer processing method
JP2002124490A (en) Method of manufacturing semiconductor wafer
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP2017092135A (en) Manufacturing method of device
JP4871617B2 (en) Wafer processing method
JP7128309B2 (en) Chamfered substrate manufacturing method and chamfering apparatus used therefor
JP5119614B2 (en) Wafer outer periphery grinding method
JP2017159421A (en) Chamfering device
JP6608604B2 (en) Chamfered substrate and method for manufacturing liquid crystal display device
JP5509806B2 (en) Manufacturing method of semiconductor device
KR101459607B1 (en) Wafer grinding apparatus
JP2022047538A (en) Chamfer grinding method and chamfer grinding device
JP2001007064A (en) Grinding method of semiconductor wafer
JP2011054635A (en) Method for manufacturing semiconductor device, grinding device and grindstone
KR101232416B1 (en) Chuck holder, Ingot Grinding Apparatus including the same and Analysis Method of Chuck holder Shape
JP2009283545A (en) Method of manufacturing semiconductor apparatus
JP2010017779A (en) Wafer processing method
JP5953328B2 (en) MOUNTING MATERIAL, WORK PROCESSING METHOD USING THE SAME AND MOUNTING BODY FOR FLAT

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5509806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250