JP2011108751A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2011108751A JP2011108751A JP2009260267A JP2009260267A JP2011108751A JP 2011108751 A JP2011108751 A JP 2011108751A JP 2009260267 A JP2009260267 A JP 2009260267A JP 2009260267 A JP2009260267 A JP 2009260267A JP 2011108751 A JP2011108751 A JP 2011108751A
- Authority
- JP
- Japan
- Prior art keywords
- region
- temperature detection
- semiconductor substrate
- semiconductor device
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置に関する。特に、半導体基板内に発生する熱を検知するための温度検知素子を備える半導体装置に関する。 The present invention relates to a semiconductor device. In particular, the present invention relates to a semiconductor device including a temperature detection element for detecting heat generated in a semiconductor substrate.
半導体基板内に発生する熱を検知するための温度検知素子が開発されている。通常の温度検知素子は、n型領域と、n型領域に接するp型領域と、を有するpn接合ダイオード構造を有している。温度検知素子は半導体基板の上方に形成され、pn接合ダイオードの順方向電圧に基づいて半導体基板の温度を検知する。 A temperature detecting element for detecting heat generated in a semiconductor substrate has been developed. A normal temperature sensing element has a pn junction diode structure having an n-type region and a p-type region in contact with the n-type region. The temperature detection element is formed above the semiconductor substrate and detects the temperature of the semiconductor substrate based on the forward voltage of the pn junction diode.
特許文献1に、温度検知素子を備える半導体装置が開示されている。この半導体装置は、活性領域と非活性領域が形成されている半導体基板と、その半導体基板の上方であって非活性領域の上方に形成されている温度検知素子と、活性領域の表面に形成されている表面電極とを備える。温度検知素子は、n型領域と、4つのp型領域を有している。半導体基板を平面視したときに、n型領域は活性領域を囲んでおり、4つのp型領域はそれぞれn型領域の外周の一部に接している。これによって、n型領域の外周には、4つのpn接合が形成されている。この半導体装置では、n型領域の外周に形成されている4つのpn接合が温度検知素子として機能する。 Patent Document 1 discloses a semiconductor device including a temperature detection element. This semiconductor device is formed on the surface of a semiconductor substrate in which an active region and an inactive region are formed, a temperature detection element formed above the semiconductor substrate and above the inactive region, and the surface of the active region. A surface electrode. The temperature sensing element has an n-type region and four p-type regions. When the semiconductor substrate is viewed in plan, the n-type region surrounds the active region, and each of the four p-type regions is in contact with a part of the outer periphery of the n-type region. As a result, four pn junctions are formed on the outer periphery of the n-type region. In this semiconductor device, four pn junctions formed on the outer periphery of the n-type region function as temperature detection elements.
特許文献1の半導体装置では、半導体基板内の活性領域に発生する熱が、温度検知素子の内周側にのみ伝達される。このため、半導体基板内の活性領域で発生した熱が温度検知素子のpn接合まで伝達されるまでに時間を要する。このため、従来の温度検知素子では、良好な温度追従性を確保することができない。 In the semiconductor device of Patent Document 1, heat generated in the active region in the semiconductor substrate is transmitted only to the inner peripheral side of the temperature detection element. For this reason, it takes time until the heat generated in the active region in the semiconductor substrate is transferred to the pn junction of the temperature detection element. For this reason, the conventional temperature detection element cannot ensure good temperature followability.
本明細書で開示される技術は、上記の課題を解決するために創作されたものである。本明細書で開示される技術は、温度検知素子を備える半導体装置において、良好な温度追従性を確保できる技術を提供することを目的とする。 The technology disclosed in this specification has been created to solve the above problems. An object of the technology disclosed in this specification is to provide a technology capable of ensuring good temperature followability in a semiconductor device including a temperature detection element.
本明細書で開示される技術は、活性領域と非活性領域が形成されている半導体基板と、半導体基板の上方であって非活性領域の上方に形成されている温度検知素子と、活性領域の表面に形成されている表面電極と、を備える半導体装置に関する。温度検知素子は、表面電極の高さ範囲内の少なくとも一部を含む高さ範囲に形成されており、第1導電型の第1領域と、第2導電型の第2領域と、を有している。半導体基板を平面視したときに、第1領域は、活性領域の少なくとも一部を囲んでおり、第2領域は、第1領域の外周に接しており、第2領域の外周の少なくとも一部が活性領域によって囲まれている。 The technology disclosed in this specification includes a semiconductor substrate in which an active region and an inactive region are formed, a temperature detection element formed above the semiconductor substrate and above the inactive region, and an active region The present invention relates to a semiconductor device comprising a surface electrode formed on a surface. The temperature detection element is formed in a height range including at least a part of the height range of the surface electrode, and includes a first conductivity type first region and a second conductivity type second region. ing. When the semiconductor substrate is viewed in plan, the first region surrounds at least a part of the active region, the second region is in contact with the outer periphery of the first region, and at least a part of the outer periphery of the second region is Surrounded by active areas.
上記の半導体装置では、半導体基板を平面視したときに第2領域の外側に位置する活性領域の熱が、当該活性領域から表面電極等を介して温度検知素子に伝達される。さらに、半導体基板を平面視したときに第1領域の内側に位置する活性領域の熱が、当該活性領域から表面電極等を介して温度検知素子に伝達される。温度検知素子の外周側と内周側の両方に熱が伝達されるため、従来の温度検知素子に比して、活性領域で発生した熱が温度検知素子のpn接合に伝達されるまでの時間が短い。この結果、従来の温度検知素子に比して、良好な温度追従性を確保することができる。 In the semiconductor device, the heat of the active region located outside the second region when the semiconductor substrate is viewed in plan is transmitted from the active region to the temperature detection element via the surface electrode or the like. Furthermore, the heat of the active region located inside the first region when the semiconductor substrate is viewed in plan is transferred from the active region to the temperature detection element via the surface electrode or the like. Since heat is transferred to both the outer peripheral side and the inner peripheral side of the temperature detection element, the time until the heat generated in the active region is transferred to the pn junction of the temperature detection element as compared with the conventional temperature detection element Is short. As a result, it is possible to ensure good temperature followability as compared with the conventional temperature detection element.
上記の半導体装置では、温度検知素子が、一対の第1領域と第2領域のみを有することが好ましい。この技術では、第1領域と第2領域にそれぞれ接続する配線を、一対のみ用意すればよい。このため、配線を簡略化することができる。 In the semiconductor device described above, it is preferable that the temperature detection element has only a pair of first region and second region. In this technique, only a pair of wirings connected to the first region and the second region may be prepared. For this reason, wiring can be simplified.
上記の半導体装置では、半導体基板を平面視したときに、温度検知素子が周方向の一部が開放された環状に形成されており、その開放された一端において、第1領域と第2領域の一方にアノード配線が接続されており、第1領域と前記第2領域の他方にカソード配線が接続されていることが好ましい。この技術によると、ワイヤボンディングをしなくとも、温度検知素子にアノード配線とカソード配線を接続することができる。 In the above semiconductor device, when the semiconductor substrate is viewed in plan, the temperature detecting element is formed in an annular shape in which a part in the circumferential direction is opened. It is preferable that an anode wiring is connected to one side and a cathode wiring is connected to the other of the first region and the second region. According to this technique, the anode wiring and the cathode wiring can be connected to the temperature detecting element without wire bonding.
本明細書で開示される技術によると、温度検知素子を備える半導体装置において、良好な温度追従性を確保することができる。 According to the technology disclosed in this specification, it is possible to ensure good temperature followability in a semiconductor device including a temperature detection element.
下記に説明する実施例に記載されている技術の一部を列記する。
(形態1)第1領域の外周の全周に第2領域が接している。
(形態2)温度検知素子が、半導体基板内で最も発熱量が大きい領域の表面側に形成されている。
Some of the techniques described in the embodiments described below are listed.
(Mode 1) The second region is in contact with the entire outer periphery of the first region.
(Mode 2) The temperature detecting element is formed on the surface side of the region where the heat generation amount is the largest in the semiconductor substrate.
(第1実施例)
図1に、第1実施例に係る半導体装置8の平面図を示す。半導体装置8の半導体基板13には、活性領域4a、4b、4cと非活性領域2a、2bが形成されている。半導体基板13の上方であって非活性領域2bの上方には、温度検知ダイオード10が形成されている。活性領域4a、4b、4cの表面にはそれぞれエミッタ電極8a、8b、8cと、複数の信号パッド14が形成されている。活性領域4a、4b、4c内にはIGBT(Insulated Gate Bipolar Transistor)素子構造が形成されている。信号パッド14は、ゲートパッド、アノードパッド、カソードパッド等により構成されており、各パッドには図示しない外部配線が接続されている。図1の参照符号6は、半導体基板13内で最も発熱量が大きい領域(以下、最大発熱領域と称する)を示している。なお、半導体基板13の表面には、パッシベーション膜、層間絶縁膜、酸化膜、配線等が形成されているが、図1では明瞭化のため図示を省略している。
(First embodiment)
FIG. 1 is a plan view of a semiconductor device 8 according to the first embodiment.
図2に、温度検知ダイオード10の平面図を示す。温度検知ダイオード10は、エミッタ電極8bの高さ範囲内の一部を含む高さ範囲に形成されている。図2に示すように、温度検知ダイオード10は、p型のアノード領域18と、n型のカソード領域16を有している。アノード領域18とカソード領域16の境界には、pn接合17が形成されている。また、図2に示すように、アノード領域18は、活性領域4bの一部を囲んでいる。カソード領域16は、アノード領域18の外周に接しており、カソード領域16の外周は活性領域4bによって囲まれている。なお、アノード領域18の表面の一部には、図示しないアノードコンタクト孔が形成されている。アノードコンタクト孔を介して図示しないアノード配線の一端がアノード領域18にワイヤボンディングされている。アノード配線の他端は、信号パッド14のうちのアノードパッドにワイヤボンディングされている。カソード領域16の表面の一部には、図示しないカソードコンタクト孔が形成されている。カソードコンタクト孔を介して図示しないカソード配線の一端がカソード領域16にワイヤボンディングされている。カソード配線の他端は、信号パッド14のうちのカソードパッドにワイヤボンディングされている。
FIG. 2 is a plan view of the
半導体装置12では、半導体基板13内の活性領域4bで発生する熱が、エミッタ電極8bを介して温度検知ダイオード10の外周側と内周側の両方に伝達される。このため、従来の温度検知ダイオードに比して、活性領域4bで発生した熱がpn接合17に伝達されるまでの時間が短い。この結果、従来の温度検知ダイオードに比して、良好な温度追従性を確保することができる。
In the
また、半導体装置12では、温度検知ダイオード10が、一対のアノード領域18とカソード領域16のみを有する。アノード領域18とカソード領域16にそれぞれ接続するアノード配線とカソード配線を一対のみ用意すればよいため、配線を簡略化することができる。
In the
また、半導体装置12では、温度検知ダイオード10が、最大発熱領域6内に形成されている。このため、温度検知ダイオード10で検知される温度と半導体基板13の実際の温度との誤差を小さくすることができる。
In the
また、半導体装置12では、カソード領域16がアノード領域18の外周の全周に接しているため、pn接合17におけるアノード領域18とカソード領域16の接触面積が大きい。このため、従来の温度検知ダイオードに比して、良好な温度追従性を確保することができる。
Further, in the
また、半導体装置12では、半導体基板13を平面視したときに、温度検知ダイオード10の内側に活性領域4bが形成されているため、温度検知ダイオード10内に無駄な領域を形成することがない。この結果、温度検知ダイオード10を小型化することができ、温度検知ダイオード10の製造コストを低減することができる。
Further, in the
(第2実施例)
図3に、第2実施例に係る半導体装置32の平面図を示す。半導体装置32と半導体装置12は同一構造であり、温度検知ダイオード30の構造のみ異なる。このため、図3において、図1の参照符号に20を加えた部位は、図1で説明した部位と同一であり、その詳細な説明を省略する。
(Second embodiment)
FIG. 3 is a plan view of a
図4に、温度検知ダイオード30の平面図を示す。図4に示すように、温度検知ダイオード30は、p型のアノード領域38と、n型のカソード領域36を有している。アノード領域38とカソード領域36の境界には、pn接合37が形成されている。アノード領域38は、活性領域24bの一部を囲んでいる。カソード領域36は、アノード領域38の外周に接しており、カソード領域36の外周は活性領域24bによって囲まれている。また、温度検知ダイオード30は、周方向の一部が開放された環状に形成されている。開放された一端42bでは、アノード領域38にアノード配線46が接続されており、カソード領域36にカソード配線48が接続されている。アノード配線46は、アノード領域38上を、アノード領域38に沿って伸びている。アノード配線46の他端は、信号パッド34のうちのアノードパッドに接続されている。カソード配線48は、カソード領域36上を、カソード領域36に沿って伸びている。カソード配線48の他端は、信号パッド34のうちのカソードパッドに接続されている。アノード領域38の内側には、アノード領域38の内周に沿ってゲート配線44aが形成されている。カソード領域36の外側には、カソード領域36の外側に沿ってゲート配線44bが形成されている。ゲート配線44a、44bは、信号パッド34のうちのゲートパッドに接続されている。
FIG. 4 shows a plan view of the
図5に、図3のV−V断面の断面図を示す。半導体基板33内の活性領域24bには、IGBT素子構造が形成されている。まず、活性領域24bの構造について説明する。図5に示すように、活性領域24bでは、半導体基板33内に、ドリフト領域50と、ボディ領域53と、トレンチゲート電極群52a、52b、52cが形成されている。ドリフト領域50は、n−型であり、半導体基板33の一部に形成されている。ボディ領域53は、p型であり、半導体基板33の他の一部に形成されており、ドリフト領域50と隣接している。トレンチゲート電極群52a、52b、52cは、それぞれ、トレンチゲート構造をしており、電極部とその電極部の壁面を被覆している絶縁膜と、によって構成されている。トレンチゲート電極群52a、52b、52cの近傍には、図示しないエミッタ領域と、図示しないボディコンタクト領域が形成されている。エミッタ領域は、n+型であり、半導体基板33の表面に臨む範囲に形成されているとともにボディ領域53に接しており、ボディ領域53によってドリフト領域50から分離されている。ボディコンタクト領域は、p+型であり、半導体基板33の表面とボディ領域53とエミッタ領域とに接しており、ドリフト領域50から分離されている。半導体基板33の裏面に臨む範囲には、図示しないコレクタ領域が形成されている。コレクタ領域は、p+型であり、ドリフト領域50によってボディ領域53から分離されている。
FIG. 5 is a cross-sectional view taken along the line VV in FIG. An IGBT element structure is formed in the
活性領域24bでは、半導体基板33の表面に、エミッタ電極28bが形成されている。エミッタ電極28bはエミッタ領域と導通している。半導体基板33の裏面には、図示しないコレクタ電極が形成されている。また、トレンチゲート電極群52a、52b、52cのうち、両端に位置するトレンチゲート電極では、電極部が半導体基板33の表面にまで露出している。露出している電極部は、電極部の上方に形成されているゲート配線44a、44bにそれぞれ接続されている。露出している電極部は、層間絶縁膜54によって被覆されている。また、露出している電極部は、層間絶縁膜54によって、エミッタ電極28bから絶縁されている。
In the
続いて、非活性領域22a、22bの構造について説明する。非活性領域22aでは、半導体基板33の表面に層間絶縁膜54のみが形成されている。非活性領域22bの表面には、酸化膜58が形成されている。酸化膜58の表面には、温度検知ダイオード30が形成されている。温度検知ダイオード30は、エミッタ電極28bの高さ範囲H1内の一部を含む高さ範囲に形成されている。温度検知ダイオード30は、酸化膜58によって、半導体基板33の表面から絶縁されている。温度検知ダイオード30上には、アノード配線46とカソード配線48が形成されている。温度検知ダイオード30は、層間絶縁膜54及びパッシベーション膜56によって、半導体基板33の表面に露出している上記の電極部とゲート配線44a、44bとから絶縁されている。パッシベーション膜56は、例えばポリイミドで形成されており、活性領域24b内のIGBT素子構造を外的な損傷から保護する機能を果たす。
Next, the structure of the
第2実施例の半導体装置32では、温度検知ダイオード30の開放された一端42bにおいて、アノード領域38にアノード配線46が接続されており、カソード領域36にカソード配線48が接続されている。このため、ワイヤボンディングをしなくとも、温度検知ダイオード30にアノード配線46とカソード配線48を接続することができる。
In the
(第3実施例)
図6に、第3実施例に係る温度検知ダイオード60の平面図を示す。温度検知ダイオード60と温度検知ダイオード10は同一構造であり、温度検知ダイオード10の形状のみ異なる。このため、図6において、図2の参照符号に50を加えた部位は、図2で説明した部位と同一であり、その詳細な説明を省略する。温度検知ダイオード60は、円状に形成されている。温度検知ダイオード60がこのような形状であっても、従来の温度検知ダイオードに比して、良好な温度追従性を確保することができる。
(Third embodiment)
FIG. 6 is a plan view of the
(第4実施例)
図7に、第4実施例に係る温度検知ダイオード70の平面図を示す。温度検知ダイオード70と温度検知ダイオード10は同一構造であり、温度検知ダイオード10の形状のみ異なる。このため、図7において、図2の参照符号に60を加えた部位は、図2で説明した部位と同一であり、その詳細な説明を省略する。温度検知ダイオード60は、多角形状に形成されている。温度検知ダイオード70がこのような形状であっても、従来の温度検知ダイオードに比して、良好な温度追従性を確保することができる。
(Fourth embodiment)
FIG. 7 is a plan view of a
(第5実施例)
図8に、第5実施例に係る温度検知ダイオード80の平面図を示す。温度検知ダイオード80と温度検知ダイオード10は同一構造であり、温度検知ダイオード80の形状のみ異なる。このため、図8において、図2の参照符号に70を加えた部位は、図2で説明した部位と同一であり、その詳細な説明を省略する。温度検知ダイオード70は、円状に形成されている。また、アノード領域がカソード領域によって囲まれている。このため、アノード領域の内周に接するカソード領域の界面と、アノード領域の外周に接するカソード領域の界面とにそれぞれpn接合87が形成されている。さらに、温度検知ダイオード80は、周方向の一部が開放されている。この場合であっても、温度検知ダイオード80は、従来の温度検知ダイオードに比して、良好な温度追従性を確保することができる。
(5th Example)
FIG. 8 is a plan view of a
上記の実施例の構成と本発明の対応関係を記載しておく。温度検知ダイオード10、30、60、70、80が、「温度検知素子」の一例である。エミッタ電極が、「表面電極」の一例である。アノード領域が、「第1領域」の一例である。カソード領域が、「第2領域」の一例である。
The correspondence between the configuration of the above embodiment and the present invention will be described. The
上記の実施例の変形例を以下に列挙する。
(1)第1、第2実施例の半導体装置12、32では、温度検知ダイオード10、30がそれぞれ最大発熱領域6、26内に形成されている。しかしながら、温度検知ダイオード10、30が形成される箇所は限定されない。温度検知ダイオード10、30がそれぞれ最大発熱領域6、26外に形成されていてもよい。例えば、温度検知ダイオード10、30が、活性領域4a、4c、24a、24cの上方に形成されていてもよい。また、温度検知ダイオード10、30が、隣接する2つの活性領域の上方を跨いで形成されていれもよい。
The modifications of the above embodiment are listed below.
(1) In the
(2)第2、第5実施例の温度検知ダイオード30、80は、周方向の一部が開放されている環状に形成されている。しかしながら、開放されている箇所は一部に限定されない。温度検知ダイオード30、80の周方向の複数の個所が開放されていてもよい。この場合、温度検知ダイオード30、80が、二対以上のアノード領域とカソード領域を有していてもよい。
(2) The
(3)第1〜第5実施例の温度検知ダイオード10等では、アノード領域18等の幅とカソード領域16等の幅が均等に形成されている。しかしながら、アノード領域18等の幅とカソード領域16等の幅は不均等であってもよい。アノード領域18等の幅とカソード領域16等の幅が小さいほど、温度検知ダイオード10等の外周側と内周側の両方に伝達された熱がpn接合17等に伝達するまでの時間が短い。このため、温度検知ダイオード10等では、アノード領域18等の幅とカソード領域16等の幅が小さいほど、良好な温度追従性を確保することができる。
(3) In the
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、上記の実施例の半導体装置では、半導体基板内の活性領域にIGBT素子構造が形成されているが、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)素子構造が形成されていてもよい。 As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. For example, in the semiconductor device of the above embodiment, the IGBT element structure is formed in the active region in the semiconductor substrate, but a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) element structure may be formed.
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
2a、2b:非活性領域
4a、4b、4c、24a、24b、24c:活性領域
6、26:最大発熱領域
8a、8b、8c、28a、28b、28c:エミッタ電極
10、30、60、70、80:温度検知ダイオード
12、32:半導体装置
14、34:信号パッド
16、36、66、76、86:カソード領域
17、37、67、77、87:pn接合
18、38、68、78、88:アノード領域
42a、42b、85a、85b:開放された一端
44a、44b:ゲート配線
46:アノード配線
48:カソード配線
2a, 2b:
Claims (3)
前記温度検知素子は、
前記表面電極の高さ範囲内の少なくとも一部を含む高さ範囲に形成されており、
第1導電型の第1領域と、第2導電型の第2領域と、を有しており、
前記半導体基板を平面視したときに、
前記第1領域は、前記活性領域の少なくとも一部を囲んでおり、
前記第2領域は、前記第1領域の外周に接しており、その第2領域の外周の少なくとも一部が前記活性領域によって囲まれている、
ことを特徴とする半導体装置。 A semiconductor substrate on which an active region and an inactive region are formed, a temperature detection element formed above the semiconductor substrate and above the inactive region, and a surface formed on the surface of the active region An electrode, and a semiconductor device,
The temperature sensing element is
It is formed in a height range including at least part of the height range of the surface electrode,
A first conductivity type first region and a second conductivity type second region;
When the semiconductor substrate is viewed in plan view,
The first region surrounds at least a portion of the active region;
The second region is in contact with the outer periphery of the first region, and at least a part of the outer periphery of the second region is surrounded by the active region.
A semiconductor device.
前記温度検知素子は周方向の一部が開放された環状に形成されており、
その開放された一端において、前記第1領域と前記第2領域の一方にアノード配線が接続されており、前記第1領域と前記第2領域の他方にカソード配線が接続されている、
ことを特徴とする請求項1又は2に記載の半導体装置。 When the semiconductor substrate is viewed in plan view,
The temperature detection element is formed in an annular shape in which a part in the circumferential direction is opened,
At one open end, an anode wiring is connected to one of the first region and the second region, and a cathode wiring is connected to the other of the first region and the second region.
The semiconductor device according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009260267A JP5407784B2 (en) | 2009-11-13 | 2009-11-13 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009260267A JP5407784B2 (en) | 2009-11-13 | 2009-11-13 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108751A true JP2011108751A (en) | 2011-06-02 |
JP5407784B2 JP5407784B2 (en) | 2014-02-05 |
Family
ID=44231932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009260267A Expired - Fee Related JP5407784B2 (en) | 2009-11-13 | 2009-11-13 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407784B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012011536A1 (en) * | 2010-07-22 | 2012-01-26 | 富士電機株式会社 | Semiconductor device |
JP2014053554A (en) * | 2012-09-10 | 2014-03-20 | Renesas Electronics Corp | Semiconductor device and method for manufacturing the same |
WO2015098379A1 (en) * | 2013-12-26 | 2015-07-02 | ローム株式会社 | Semiconductor device, and design method for same |
JP2016018848A (en) * | 2014-07-07 | 2016-02-01 | トヨタ自動車株式会社 | Semiconductor device |
JP2018129557A (en) * | 2018-05-24 | 2018-08-16 | ローム株式会社 | Semiconductor chip |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093252A (en) * | 2004-09-22 | 2006-04-06 | Sanken Electric Co Ltd | Semiconductor device |
-
2009
- 2009-11-13 JP JP2009260267A patent/JP5407784B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093252A (en) * | 2004-09-22 | 2006-04-06 | Sanken Electric Co Ltd | Semiconductor device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012011536A1 (en) * | 2010-07-22 | 2012-01-26 | 富士電機株式会社 | Semiconductor device |
JP2014053554A (en) * | 2012-09-10 | 2014-03-20 | Renesas Electronics Corp | Semiconductor device and method for manufacturing the same |
WO2015098379A1 (en) * | 2013-12-26 | 2015-07-02 | ローム株式会社 | Semiconductor device, and design method for same |
JP2015126113A (en) * | 2013-12-26 | 2015-07-06 | ローム株式会社 | Semiconductor device and design method of the same |
JP2016018848A (en) * | 2014-07-07 | 2016-02-01 | トヨタ自動車株式会社 | Semiconductor device |
JP2018129557A (en) * | 2018-05-24 | 2018-08-16 | ローム株式会社 | Semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
JP5407784B2 (en) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009188178A (en) | Semiconductor device | |
JP6460016B2 (en) | Switching element | |
JP2008235405A (en) | Semiconductor device | |
JP2007227806A (en) | Semiconductor device | |
JP6637012B2 (en) | Semiconductor device | |
JP5407784B2 (en) | Semiconductor device | |
JP2007250672A (en) | Semiconductor device | |
JP6565815B2 (en) | Semiconductor device | |
JP5589342B2 (en) | Semiconductor device | |
JP5365019B2 (en) | Semiconductor device | |
JP2008235600A (en) | Semiconductor device | |
JP2017168597A (en) | Semiconductor device | |
JP5422930B2 (en) | Semiconductor device | |
JP2006269633A (en) | Semiconductor device for power | |
JP2013229547A (en) | Semiconductor device and semiconductor module | |
JP2012099695A (en) | Semiconductor device | |
US20140183620A1 (en) | Semiconductor device | |
JP2010287786A (en) | Semiconductor device | |
JP6088401B2 (en) | Reverse conducting IGBT | |
JP6152831B2 (en) | Semiconductor device | |
JP6428503B2 (en) | Semiconductor device | |
JP2005026279A (en) | Semiconductor device | |
JP2011134951A (en) | Semiconductor device | |
JP2011060883A (en) | Insulated gate transistor | |
JP2013105932A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
LAPS | Cancellation because of no payment of annual fees |