JP2011107460A - フォトマスクおよびこれを用いたトランジスタの製造方法 - Google Patents

フォトマスクおよびこれを用いたトランジスタの製造方法 Download PDF

Info

Publication number
JP2011107460A
JP2011107460A JP2009263000A JP2009263000A JP2011107460A JP 2011107460 A JP2011107460 A JP 2011107460A JP 2009263000 A JP2009263000 A JP 2009263000A JP 2009263000 A JP2009263000 A JP 2009263000A JP 2011107460 A JP2011107460 A JP 2011107460A
Authority
JP
Japan
Prior art keywords
channel
pattern
photomask
patterns
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009263000A
Other languages
English (en)
Inventor
Tomohiro Kitano
知宏 北野
Hisashi Nagamine
久之 長峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009263000A priority Critical patent/JP2011107460A/ja
Publication of JP2011107460A publication Critical patent/JP2011107460A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】各トランジスタの特性を均一化することができるフォトマスクを提供する。
【解決手段】フォトマスク100には、複数のチャネルパターン101と、配線パターン102と、補助パターン103とが形成されている。複数のチャネルパターン101は、半導体基板上に形成された拡散層211の2つの縁部に跨って延ばされ、互いに並列に配された複数のチャネル部を形成するために、並列に配されている。配線パターン102は、チャネル部から延びたゲート配線部を形成するために、チャネルパターン101から延びている。補助パターン103は、各々のチャネル部の、拡散層の縁部212から一定の距離だけ離れた部分を、該チャネル部が延びている方向と直交する方向T2に広げるように、各々のチャネルパターン101に対して設けられている。各々のチャネルパターンに対して設けられた補助パターン103は、互いに同一形状になっている。
【選択図】図1

Description

本発明は、トランジスタのゲート電極を、フォトリソグラフィ法で形成するためのフォトマスクと、これを用いたトランジスタの製造方法に関する。
トランジスタは、例えば、半導体基板の拡散層にゲート電極を形成し、当該ゲートを利用した自己整合法により拡散層に不純物を導入してソース領域およびドレイン領域を形成することによって製造される。
一般的に、ゲート電極は、フォトマスクを用いたフォトリソグラフィ法によって形成される。具体的には、半導体基板および拡散層上にレジストが形成され、フォトマスクを介してこのレジストを露光する。その後、露光したレジストを現像し、エッチング工程を経て、半導体基板および拡散層上にゲート電極が形成される。しかし、露光時における光近接効果により、ゲート電極の形状が所望のレイアウトパターンからずれるという課題があった。
近年では、半導体装置が有するトランジスタの集積化および微細化にともない、トランジスタのゲート電極が微細な間隔をあけて並置されることが要求されている。このように、ゲート電極が微細化されるとともに、光近接効果による、ゲート電極の形状変化の影響が大きくなってきている。
特許文献1には、光近接効果によってゲート電極の先端部が先細りすることを抑制するためのフォトマスクが開示されている。特許文献1に記載のフォトマスクは、主パターンの先端部に、長方形状の補助パターンが配されている。これらの補助パターンのサイズは、主パターンが転写されて出来る形状と、主パターンの形状との差が、許容値以下になるように決定される。
特許文献2には、フォトマスク上の、ゲート電極の縁部と拡散層の縁部に対応する位置に、補助パターンが形成されたフォトマスクが開示されている。これにより、拡散層の境界にある段差の影響により生じる、ゲート電極の細りが抑制される。
特開2000−39698号 特開平11−338121号
図7は、特許文献1に開示されている発明を参考にして、発明者が検討を行ったフォトマスクのレイアウトパターンである。なお、図7には、参考のため、マスク使用時における半導体基板上の拡散層の位置が点線によって示されている。また、図8は、図7に示すフォトマスクを用いて半導体基板に形成されるゲート電極の形状を、発明者が計算機によってシミュレーションした結果を示している。
図7では、フォトマスク1000に形成されたレイアウトパターンは、ゲート電極のチャネル部1101に対応するチャネルパターン1001と、ゲート電極のゲート配線部1102に対応する配線パターン1002と、補助パターン1003と、を有している。チャネル部1101は、略長方形状であり、拡散層1011の2つの縁部に跨って延ばされている。ゲート配線部1102は、チャネル部1101に電力を供給するために形成され、ゲート配線部1102の一端部はチャネル部1101の一端に接続される。
一般に、ゲート配線部1102は、トランジスタの設計パターンに応じて、様々な形状になり得る。したがって、フォトマスク1000に形成される配線パターン1002も様々な形状になり得る。特許文献1では、チャネルパターンから延びている配線パターンが考慮されていない。そのため、フォトマスクに形成される配線パターンからの光近接効果によって、ゲート電極、特にチャネル部の形状が変化することを解決することができない。
このように、発明者は、チャネルパターンに連結した配線パターンの形状に応じて、各々のチャネル部1101の形状が変化し、各々のトランジスタの特性が変わってしまうという課題があることを明らかにした(図8参照。)。このような課題は、トランジスタのチャネル部の幅が細くなるとともに顕著に表れる。特に、チャネル部の形状が少し異なるだけで、各々のトランジスタの特性が均一にならないことがわかってきた。
各々のトランジスタの特性が異なると、高速動作が必要な回路やアンプのように対称的に設計される回路の特性が劣化してしまう。
特許文献1に記載のフォトマスクでは、フォトマスクに形成される複数の補助パターンのサイズが各々独立して設定されるため、マスク設計のプロセスが複雑になるという課題もある。
特許文献2に記載のフォトマスクにおいても、チャネル部から延びている配線パターンからの光近接効果の影響が考慮されていないため、同様に、各々のトランジスタの特性が均一にならないという課題が生じる。
したがって、並んで配される複数のトランジスタの特性を均一に形成することができる、フォトマスクが提供されることが望まれる。
本発明の一実施形態におけるフォトマスクには、トランジスタの、複数のチャネル部と該チャネル部の端部から延びたゲート配線部とを有するゲート電極を、フォトリソグラフィ法で形成するため、複数のチャネルパターンと、配線パターンと、補助パターンとが形成されている。複数のチャネルパターンは、半導体基板上に形成された拡散層の2つの縁部に跨って延ばされ、互いに並列に配された複数のチャネル部を形成するために、並列に配されている。配線パターンは、ゲート配線部を形成するために、チャネルパターンから延びている。補助パターンは、各々のチャネル部の、拡散層の縁部から一定の距離だけ離れた部分を、該チャネル部が延びている方向と直交する方向に広げるように、各々のチャネルパターンに対して設けられている。各々のチャネルパターンに対して設けられた補助パターンは、互いに同一形状になっている。
また、本発明の一実施形態におけるトランジスタの製造方法は、フォトリソグラフィによって、半導体基板上に拡散層を形成するステップと、上記のフォトマスクを用いて、フォトリソグラフィ法によって、前記拡散層の2つの縁部に跨って延ばされ、互いに並列に配された複数のチャネル部を有するゲート電極を形成するステップと、を有する。
本発明によれば、ゲート電極のチャネル部の形状が各トランジスタで均一になり、各トランジスタの特性を均一化することができる。
第1の実施形態におけるフォトマスクのレイアウトパターンを示す概略図である。 第1の実施形態におけるフォトマスクを用いて半導体基板に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示す概略図である。 図2の領域A3の部分拡大図である。 図2の領域A4の部分拡大図である。 図2の領域A5の部分拡大図である。 図2の領域A6の部分拡大図である。 比較例におけるフォトマスクのレイアウトパターンを示す概略図である。 比較例に示すフォトマスクを用いて半導体基板に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示す概略図である。 図8の領域B9の部分拡大図である。 図8の領域B10の部分拡大図である。 図8の領域B11の部分拡大図である。 図8の領域B12の部分拡大図である。 第2の実施形態におけるフォトマスクのレイアウトパターンを示す概略図である。 第2の実施形態におけるフォトマスクを用いて半導体基板に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示す概略図である。 第3の実施形態におけるフォトマスクのレイアウトパターンを示す概略図である。 第3の実施形態におけるフォトマスクを用いて半導体基板に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示す概略図である。 第4の実施形態におけるフォトマスクのレイアウトパターンを示す概略図である。 第4の実施形態におけるフォトマスクを用いて半導体基板に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示す概略図である。
以下、本発明の実施形態について図面を参照して説明する。
図1は、第1の実施形態に係るフォトマスクに形成されたレイアウトパターンを示す概略図である。なお、図1には、参考のため、マスクの使用時における半導体基板上の拡散層の位置が点線によって示されている。図2は、第1の実施形態におけるフォトマスクを用いて半導体基板に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示している。
半導体装置が有するトランジスタのゲート電極は、半導体基板の拡散層に跨って形成されるチャネル部201と、チャネル部に電力を供給するためのゲート配線部202と、を有する。ゲート配線部202は、チャネル部201の端部から延びている。なお、ゲート配線部202の、チャネル部201から離れた部分には、外部から電力を受け取るためのコンタクト208が形成される。
このような、トランジスタのゲート電極をフォトリソグラフィ法で形成するため、第1の実施形態におけるフォトマスク100には、少なくとも、チャネル部201を形成するためのチャネルパターン101と、ゲート配線部202を形成するための配線パターン102と、補助パターン103と、が形成されている。
複数のゲート電極の各チャネル部201が、半導体基板210上に形成された拡散層211に跨り、互いに並列に形成されるように、マスク上のチャネルパターン101は並列に配されている。配線パターン102は、チャネルパターン101から延びており、トランジスタの設計パターンに応じて様々な形状をしている。
第1の実施形態では、各々のチャネル部201の、拡散層の縁部212から一定の距離だけ離れた部分を、当該チャネル部201が延びている方向T1と直交する方向に広げるように、各々のチャネルパターン101に対して、互いに同一形状の補助パターン103が形成されている。
さらに、フォトマスク100には、複数のチャネルパターン101が並んでいる方向T2における両端のチャネルパターンの外側に、チャネルパターン101と同一形状のダミーチャネルパターン104が形成されている。
ダミーチャネルパターン104は、各々のチャネル部201に与えられる光近接効果の影響を均一にするために設けられる。この場合、図1に示すように、ダミーチャネルパターン104に対して、チャネルパターン101に形成された補助パターン103と同一形状の別の補助パターン105がさらに形成されていることが好ましい。これは、各々のチャネル部201に出来るだけ均一な光近接効果の影響を与えるためである。
図3は図2の領域A3の部分拡大図であり、図4は図2の領域A4の部分拡大図であり、図5は図2の領域A5の部分拡大図であり、図6は図2の領域A6の部分拡大図である。図3〜図6では、参考のために、フォトマスク100に形成されているレイアウトパターンが点線によって示されている。なお、図3〜6では、ゲート配線部202,402,602,802の、チャネル部201,401,601,801に形成された補助ゲート部203,403,603,803から離れた部分は明示されていない。この明示されていない部分は、トランジスタの特性にほとんど影響を及ぼさない。
領域A3では、チャネル部201とゲート配線部202とがL字型に接続されている(図3参照。)。領域A4では、チャネル部201とゲート配線部202とがT字型に接続されている(図4参照。)。具体的には、ゲート配線部202は、チャネル部の幅方向T2の両側に長く延びている。領域A5では、チャネル部201とゲート配線部202とがT字型に接続されている(図5参照。)。ただし、ゲート配線部202は、チャネル部の幅方向T2の一方に長く延びており、チャネル部の幅方向T2の他方には短く延びている。領域A6では、チャネル部201とゲート配線部202とがT字型に接続されている(図6参照。)。ただし、ゲート配線部202は、チャネル部201の幅方向の両側に短く延びている。
図2および図3〜図6を参照すると、各々のチャネル部201の形状が実質的に均一に形成されている。特に、チャネル部201の中央から、補助パターン103によって形成された補助ゲート部分203に至るまでの、チャネル部201の形状が均一に形成される。これは、補助パターン103よりも外側に形成されているパターン(本例では、配線パターン102)がチャネル部201に与える光近接効果の影響が、チャネル部201の幅を積極的に広げる補助パターン103によって抑制されているからである。さらに、各々の補助パターン103が同一形状であるため、各々のチャネル部201に対して、光近接効果の影響が均一になり、チャネル部201の形状が均一化される。
また、チャネル部の、拡散層上に位置する部分は、同一の幅になっていることが好ましいため、本実施形態では、補助パターン103は拡散層211の縁部212から離れた位置に対応する場所に形成されている。
上述したように、第1の実施形態におけるフォトマスク100を用いることで、トランジスタのゲート電極の形状の均一化を図り、各トランジスタの特性を均一化することができる。
また、露光する度に露光量やフォーカスなどの露光条件が変動したとしても、全てのトランジスタが同じ変動の影響を受けるため、露光条件の変動によってトランジスタ毎に特性が変わってしまうという問題が生じ難くなるという利点もある。
次に、図7に示す比較例としてのフォトマスク1000と、第1の実施形態のフォトマスク100とを比較した結果について説明する。図8は、比較例に示すフォトマスク1000を用いて半導体基板1010に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示している。
図9は図8の領域B9の部分拡大図であり、図10は図8の領域B10の部分拡大図であり、図11は図8の領域B11の部分拡大図であり、図12は図8の領域B12の部分拡大図である。なお、図9〜図12では、フォトマスク1000に形成されているレイアウトパターンが、参考のために、点線によって示されている。
比較例におけるチャネルパターン部1001および配線パターン1002は、第1の実施形態におけるチャネルパターン101および配線パターン102と同じ形状である。つまり、比較例におけるフォトマスク1000と、第1の実施形態におけるフォトマスク100とは、補助パターンのみが異なっている。
領域B9では、チャネル部1101とゲート配線部1102とがL字型に接続されている(図9参照。)。つまり、ゲート配線部1102は、チャネル部の幅方向T2の片側のみに長く延びている。このように、ゲート配線部1102が、チャネル部の幅方向T2に長く延びている場合、ゲート配線部1102の形状に引きずられるように、チャネル部1101の幅が広がってしまう。
領域B10では、チャネル部1101とゲート配線部1102とがT字型に接続されている(図10参照。)。具体的には、ゲート配線部1102は、チャネル部の幅方向T2の両側に長く延びている。この場合、チャネル部1101は、チャネル部の幅方向T2の両側に広がってしまう。
領域B11では、チャネル部1101とゲート配線部1102とがT字型に接続されている(図11参照。)。ただし、ゲート配線部1102は、チャネル部の幅方向T2の一方に長く延びており、チャネル部の幅方向T2の他方には短く延びている。この場合、チャネル部1101の、ゲート配線部1102が長く延びている方向に湾曲して形成される。
領域B12では、チャネル部1101とゲート配線部1102とがT字型に接続されている(図12参照。)。ただし、ゲート配線部1102は、チャネル部の幅方向T2の両側に短く延びている。この場合、ゲート配線部1102近傍のチャネル部1101の幅は、狭くなってしまう。
上述したように、第1の実施形態におけるフォトマスク100と比較すると、比較例におけるフォトマスク1000では、各々のゲート電極の形状にばらつきが生じる。特に、拡散層1011の縁部近傍の、チャネル部1101の形状が変化した場合、ゲート電極の特性の変化が大きくなってしまい、結果として、トランジスタの特性が不均一になってしまう。このように、第1の実施形態におけるフォトマスク100は、比較例におけるフォトマスク1000と比較して、優位な効果を有している。
上記の第1の実施形態では、フォトマスク100にダミーチャネルパターン104が形成されているが、光近接効果による、両端のチャネル部への影響が小さい場合には、ダミーチャネルパターン104は不要である。
図13は、第2の実施形態に係るフォトマスクに形成されたレイアウトパターンを示す概略図である。なお、図13には、参考のため、マスクの使用時における半導体基板上の拡散層211の位置が点線によって示されている。また、図14は第2の実施形態におけるフォトマスクを用いて半導体基板210に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示している。
第2の実施形態におけるフォトマスク300では、等電位のチャネル部401に対応するチャネルパターン301に形成された補助パターン303同士が、繋がって一体になっている。この場合にも、第1の実施形態と同様に、配線パターン302からの光近接効果の影響がチャネル部401に及ぶことが抑制される。これにより、チャネル部401の形状が均一化されて、各トランジスタの特性が均一化される(図14参照)。
等電位のチャネル部401に対応するチャネルパターン301に形成された補助パターン303同士が連通されるか否かは、露光条件および拡散プロセスに基づいて適宜決定される。
また第1の実施形態と同様に、フォトマスク300には、複数のチャネルパターンが並んでいる方向T2における両端のチャネルパターン301の外側に、チャネルパターン301と同一形状のダミーチャネルパターン304が形成されていることが好ましい。
図15は、第3の実施形態に係るフォトマスクに形成されたレイアウトパターンを示す概略図である。なお、図15には、参考のため、マスクの使用時における半導体基板上の拡散層211の位置が点線によって示されている。また、図16は、第3の実施形態におけるフォトマスクを用いて半導体基板210に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示している。
第3の実施形態におけるフォトマスク500では、チャネルパターン501に形成された補助パターン503と、ダミーチャネルパターン504に形成された補助パターン503とが、連通して長方形の枠状になっている。この場合にも、第1の実施形態と同様に、配線パターン502からの光近接効果の影響がチャネル部601に及ぶことが抑制される。これにより、各々のチャネル部601の形状が均一化されて、各トランジスタの特性が均一化される(図16参照)。
図17は、第4の実施形態に係るフォトマスクに形成されたレイアウトパターンを示す概略図である。なお、図17には、参考のため、マスクの使用時における半導体基板上の拡散層211の位置が点線によって示されている。また、図18は、第4の実施形態におけるフォトマスクを用いて半導体基板210に形成されるゲート電極の形状を計算機によってシミュレーションした結果を示している。
上述したように、第1の実施形態では、フォトマスク100上の補助パターン103が、各々のチャネルパターン101から、該チャネルパターンが延びている方向と直交する方向T2の両側に延びている。しかし、第4の実施形態におけるフォトマスク700では、補助パターン703は、各々のチャネルパターン701から、該チャネルパターンが延びている方向と直交する方向T2の片側に延びている。この場合にも、第1の実施形態と同様に、配線パターン702からの光近接効果の影響がチャネル部801に及ぶことが抑制される。これにより、各々のチャネル部801の形状が均一化されて、各トランジスタの特性が均一化される(図18参照)。
また第1の実施形態と同様に、フォトマスク700には、複数のチャネルパターンが並んでいる方向T2における両端のチャネルパターン701の外側に、チャネルパターン701と同一形状のダミーチャネルパターン704が形成されていることが好ましい。
各々の実施形態で述べたように、フォトマスクに形成される補助パターンは、様々な形状をしていて良い。また、隣接する補助パターン同士が連通しているか否かは、露光条件および拡散プロセスに基づいて適宜決定される。また、ゲート補助パターンの幅、ゲート補助パターンの位置なども露光条件および拡散プロセスに基づいて適宜決定される。
一実施形態におけるトランジスタの製造方法は、フォトリソグラフィによって、半導体基板上に拡散層を形成するステップと、上述した各実施形態のフォトマスクを用いて、フォトリソグラフィ法によって、拡散層の2つの縁部に跨って延ばされ、互いに並列に配された複数のチャネル部を有するゲート電極を形成するステップと、を有する。
フォトマスクは、フォトマスクに形成されているパターンが等倍露光されるものであっても良く、縮小露光されるものであっても良い。
上記実施形態で説明したフォトマスクは、MOS(Metal Oxide Semiconductor、MIS(Metal-Insulator Semiconductor)、TFT(Thin Film Transistor)等の様々な電界効果トランジスタ(FET)を形成するために利用できる。また、このフォトマスクは、FET以外のトランジスタを形成するためにも利用することができる。
半導体基板は、P型の半導体基板、N型の半導体基板、およびSOI(Silicon on Insulator)構造の半導体基板などの様々な半導体基板であって良い。
また、CPU(Central Processing Unit)、MCU(Micro Control Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、ASSP(Application Specific Standard Circuit)、DRAM(Dynamic Random Access Memory)、フラッシュメモリ等の半導体装置全般を製造するために、本発明のフォトマスクが利用可能である。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更および修正が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。すなわち、本発明は、請求の範囲を含む全ての記載および技術的思想に基づいて、当業者であればなし得るであろう各種の変形および修正を含むことは勿論である。
100,300,500,700 フォトマスク
101,301,501,701 チャネルパターン
102,302,502,702 配線パターン
103,303,503,703 補助パターン
104,304,504,704 ダミーチャネルパターン
105 補助パターン
201,401,601,801 チャネル部
202,402,602,802 ゲート配線部
203,403,603,803 補助ゲート部分
208 コンタクト
210 半導体基板
211 拡散層
212 拡散層の縁部
T1 チャネル部が延びている方向T
T2 チャネル部の幅方向(チャネルパターンが並んでいる方向)

Claims (9)

  1. トランジスタの、複数のチャネル部と該チャネル部の端部から延びたゲート配線部とを有するゲート電極を、フォトリソグラフィ法で形成するためのフォトマスクであって、
    半導体基板上に形成された拡散層の2つの縁部に跨って延ばされ、互いに並列に配された前記複数のチャネル部を形成するための、並列に配された複数のチャネルパターンと、
    前記ゲート配線部を形成するための、前記チャネルパターンから延びた配線パターンと、
    各々の前記チャネル部の、前記拡散層の前記縁部から一定の距離だけ離れた部分を、該チャネル部が延びている方向と直交する方向に広げるように、各々の前記チャネルパターンに対して設けられた、互いに同一形状の補助パターンと、が形成されたフォトマスク。
  2. 前記補助パターンは、各々の前記チャネルパターンから、該チャネルパターンが延びている方向と直交する方向の両側に延びている、請求項1に記載のフォトマスク。
  3. 前記補助パターンは、各々の前記チャネルパターンから、該チャネルパターンが延びている方向と直交する方向の片側に延びている、請求項1に記載のフォトマスク。
  4. 隣接する前記チャネルパターンに形成された前記補助パターン同士が、連通して一体になっている、請求項1から3のいずれか1項に記載のフォトマスク。
  5. 等電位の前記チャネル部に対応する前記チャネルパターンに形成された前記補助パターン同士が、連通して一体になっている、請求項1から3のいずれか1項に記載のフォトマスク。
  6. 前記複数のチャネルパターンが並んでいる方向における両端のチャネルパターンの外側に、前記チャネルパターンと同一形状のダミーチャネルパターンが、前記両端のチャネルパターンに並んで形成されている、請求項1から5のいずれか1項に記載のフォトマスク。
  7. 前記ダミーチャネルパターンに、前記チャネルパターンに形成された前記補助パターンと同一形状の補助パターンがさらに形成されている、請求項6に記載のフォトマスク。
  8. 前記チャネルパターンに形成された前記補助パターンと、前記ダミーチャネルパターンに形成された前記補助パターンと、前記ダミーチャネルパターンとは、連通して一体に形成されており、長方形の枠状になっている、請求項7に記載のフォトマスク。
  9. フォトリソグラフィによって、半導体基板上に拡散層を形成するステップと、
    請求項1から8のいずれか1項に記載のフォトマスクを用いて、フォトリソグラフィ法によって、前記拡散層の2つの縁部に跨って延ばされ、互いに並列に配された複数のチャネル部を有するゲート電極を形成するステップと、を有するトランジスタの製造方法。
JP2009263000A 2009-11-18 2009-11-18 フォトマスクおよびこれを用いたトランジスタの製造方法 Pending JP2011107460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009263000A JP2011107460A (ja) 2009-11-18 2009-11-18 フォトマスクおよびこれを用いたトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009263000A JP2011107460A (ja) 2009-11-18 2009-11-18 フォトマスクおよびこれを用いたトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2011107460A true JP2011107460A (ja) 2011-06-02

Family

ID=44230985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009263000A Pending JP2011107460A (ja) 2009-11-18 2009-11-18 フォトマスクおよびこれを用いたトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2011107460A (ja)

Similar Documents

Publication Publication Date Title
JP5235936B2 (ja) 半導体装置及びそのレイアウト作成方法
JP2007036194A (ja) デバイス性能の不整合低減方法および半導体回路
US20060113533A1 (en) Semiconductor device and layout design method for the same
JP2008004796A (ja) 半導体装置および回路素子レイアウト方法
US8791507B2 (en) Semiconductor device
JP2008235350A (ja) 半導体集積回路
US8273522B2 (en) Exposure mask and method for manufacturing semiconductor device using the same
JP2008249872A (ja) マスクパターン補正方法および半導体装置の製造方法
JP6542897B2 (ja) Ltps tft画素ユニット及びその製造方法
JP5325162B2 (ja) 半導体装置
US9305130B2 (en) Method for forming semiconductor layout patterns, semiconductor layout patterns, and semiconductor structure
JP2011107460A (ja) フォトマスクおよびこれを用いたトランジスタの製造方法
US20070141477A1 (en) Optical proximity correction method, optical proximity correction mask and conductive line structure
US8614496B2 (en) Method to scale down IC layout
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
KR20110104767A (ko) 반도체 장치의 제조 방법
US8661372B1 (en) Optical proximity correction method
US8575034B2 (en) Fabricating method of semiconductor element
JP2012033641A (ja) ポリシリコン抵抗の設計方法及び半導体装置の製造方法
US20230053536A1 (en) Integrated circuit memory and the method of forming the same
JP2007129094A (ja) 半導体装置
WO2010001507A1 (ja) 半導体集積回路装置
CN102411644B (zh) 电路布局的调整方法
US8765495B1 (en) Method of forming pattern of doped region
TWI469304B (zh) 電路佈局結構及縮小積體電路佈局的方法