JP2011107098A

JP2011107098A - 計時装置

Info

Publication number: JP2011107098A
Application number: JP2009265382A
Authority: JP
Inventors: Kenji Umezawa; 憲司梅澤; Shigemitsu Nakanishi; 繁光中西
Original assignee: Osaka University NUC; Osaka Prefecture University PUC
Current assignee: Osaka University NUC; Osaka Prefecture University PUC
Priority date: 2009-11-20
Filing date: 2009-11-20
Publication date: 2011-06-02
Anticipated expiration: 2029-11-20
Also published as: JP5499356B2

Abstract

【課題】複数の時間を測定することが可能な計時装置を提供する。
【解決手段】この時間デジタル変換装置は、スタート信号ＳＴＡを出力するクロック発生回路３と、スタート信号ＳＴＡが出力されてからストップ信号ＳＴ１〜ＳＴ４が入力されるまでそれぞれ時間信号ＴＭ１〜ＴＭ４を「Ｈ」レベルにする時間信号発生回路４と、それぞれ時間信号ＴＭ１〜ＴＭ４が「Ｈ」レベルにされた時間を測定する計時回路５〜８とを備える。したがって、スタート信号ＳＴＡを出力してからストップ信号ＳＴ１〜ＳＴ４が入力されるまでの４個の時間を測定できる。
【選択図】図１

Description

この発明は計時装置に関し、特に、時間を測定する計時装置に関する。

従来より、試料表面にパルス状の荷電粒子を照射して原子を放出させ、その原子が検出器に到達するまでの飛行時間を測定し、その飛行時間から原子の質量を求める質量分析装置が知られている（たとえば、特許文献１参照）。

特開２００２−２０３５１０号公報

このような質量分析装置には、試料表面に荷電粒子を照射してから原子が検出器に到達するまでの飛行時間を測定する計時装置が設けられている。しかし、従来の計時装置では、複数の原子が異なるタイミングで検出器に到達した場合でも、検出器に最初に到達した１個の原子の飛行時間しか測定することができなかった。このため、試料の成分を分析するためには、多数回の荷電粒子照射および飛行時間の測定を行なう必要があり、分析時間が長くなると言う問題があった。

それゆえに、この発明の主たる目的は、複数の時間を測定することが可能な計時装置を提供することである。

この発明に係る計時装置は、スタート信号を出力する第１の信号発生回路と、第１の信号発生回路からスタート信号が出力された後にＮ個（ただし、Ｎは２以上の整数である）のストップ信号が順次入力される入力端子と、スタート信号に応答してＮ個の時間信号を第１の論理レベルにし、入力端子を介して入力されたＮ個のストップ信号に応答してそれぞれＮ個の時間信号を第２の論理レベルにする第２の信号発生回路と、それぞれＮ個の時間信号に対応して設けられ、各々が、対応の時間信号が第１の論理レベルにされてから第２の論理レベルにされるまでの時間を測定するＮ個の計時回路とを備えたものである。

好ましくは、第２の信号発生回路は、直列接続されたＮ個のフリップフロップを含む。各フリップフロップは、スタート信号に応答して第１の論理レベルをデータ出力端子に出力する。初段のフリップフロップのデータ入力端子は第２の論理レベルを受ける。各フリップフロップは、１つのストップ信号が入力される毎に、データ入力端子の論理レベルを取り込んでデータ出力端子に出力する。Ｎ個の時間信号は、それぞれＮ個のフリップフロップの出力信号である。

また好ましくは、さらに、クロック信号を発生する第３の信号発生回路を備える。各計時回路は、対応の時間信号が第１の論理レベルにされたことに応じてクロック信号のパルス数のカウントを開始し、対応の時間信号が第２の論理レベルにされたことに応じてクロック信号のパルス数のカウントを停止し、カウント値を示す信号を出力するカウンタを含む。

また好ましくは、各計時回路は、さらに、ラッチ指示信号に応答してカウンタの出力信号を取り込み、取り込んだ信号を出力指示信号に応答して出力するラッチ回路を含む。カウンタのカウント値は、クリア信号に応答してクリアされる。第１の信号発生回路は、計時の開始を指令する計時指令信号に応答して、ラッチ指示信号を各ラッチ回路に出力し、クリア信号を各カウンタに出力した後に、スタート信号を出力する。計時装置は、さらに、スタート信号に応答して、計時中であることを示すビジー信号を予め定められた時間だけ活性化レベルにする第４の信号発生回路と、ビジー信号が活性化レベルにされている期間において、Ｎ個のラッチ回路にそれぞれＮ個の出力指示信号を順次与える第５の信号発生回路とを備える。

この発明に係る計時装置では、スタート信号に応答してＮ個の時間信号を第１の論理レベルにし、スタート信号の出力後に入力端子に順次入力されるＮ個のストップ信号に応答してそれぞれＮ個の時間信号を第２の論理レベルにし、各時間信号が第１の論理レベルにされてから第２の論理レベルにされるまでの時間を測定する。したがって、スタート信号を出力してからＮ個のストップ信号が入力されるまでのＮ個の時間を測定することができる。

この発明の一実施の形態による時間デジタル変換装置の構成を示すブロック図である。図１に示したクロック発生回路の構成を示す回路ブロック図である。図２に示したクロック発生回路の動作を示すタイムチャートである。図１に示した時間信号発生回路の構成を示す回路ブロック図である。図４に示した時間信号発生回路の動作を示すタイムチャートである。図１に示した計時回路の構成を示す回路ブロック図である。図６に示した計時回路の前半部の動作を示すタイムチャートである。図６に示したカウンタの動作を示すタイムチャートである。図１に示した時間デジタル変換装置の動作を示すタイムチャートである。図１に示した時間デジタル変換装置を用いた質量分析装置の構成を示すブロック図である。図１０に示した本体部の要部を示すブロック図である。図１０に示した質量分析装置によって得られた飛行時間スペクトルを例示する図である。図１０に示した質量分析装置によって得られた飛行時間スペクトルを例示する他の図である。

本実施の形態の時間デジタル変換装置（計時装置）１は、図１に示すように、選択端子ＴＳ１〜ＴＳ３、入力端子ＴＩ、出力端子ＴＯ１〜ＴＯ１６、セレクタ２、クロック発生回路３、時間信号発生回路４、および計時回路５〜８を備える。

選択端子ＴＳ１〜ＴＳ３には、コンピュータ（図示せず）から選択信号Ａ，Ｂ，Ｃが与えられる。入力端子ＴＩには、検出器（図示せず）からストップ信号ＳＴ１〜ＳＴ４が順次入力される。出力端子ＴＯ１〜ＴＯ１６からは、計時回路５〜８の各々の計時結果を示す信号Ｃ１〜Ｃ１５と、ビジー信号ＢＹとがコンピュータに出力される。

セレクタ２は、選択信号Ａ〜Ｃの論理レベルの組合せに従って、信号／Ｙ０〜／Ｙ４のうちのいずれかの信号を「Ｌ」レベルにする。すなわち、信号Ａ〜Ｃがともに「Ｌ」レベルにされた場合は、信号／Ｙ０〜／Ｙ４のうちの信号／Ｙ０のみが「Ｌ」レベルになる。信号Ａ〜Ｃがそれぞれ「Ｈ」レベル、「Ｌ」レベル、「Ｌ」レベルにされた場合は、信号／Ｙ０〜／Ｙ４のうちの信号／Ｙ１のみが「Ｌ」レベルになる。信号Ａ〜Ｃがそれぞれ「Ｌ」レベル、「Ｈ」レベル、「Ｌ」レベルにされた場合は、信号／Ｙ０〜／Ｙ４のうちの信号／Ｙ２のみが「Ｌ」レベルになる。

信号Ａ〜Ｃがそれぞれ「Ｈ」レベル、「Ｈ」レベル、「Ｌ」レベルにされた場合は、信号／Ｙ０〜／Ｙ４のうちの信号／Ｙ３のみが「Ｌ」レベルになる。信号Ａ〜Ｃがそれぞれ「Ｌ」レベル、「Ｌ」レベル、「Ｈ」レベルにされた場合は、信号／Ｙ０〜／Ｙ４のうちの信号／Ｙ４のみが「Ｌ」レベルになる。信号Ａ〜Ｃの論理レベルが他の組合せである場合は、信号／Ｙ０〜／Ｙ４はともに「Ｈ」レベルになる。信号／Ｙ０はクロック発生回路３に与えられ、信号／Ｙ１〜／Ｙ４はそれぞれ計時回路５〜８に与えられる。

クロック発生回路３は、図２に示すように、発振器１０、インバータ１１，１３〜１５、ＮＡＮＤゲート１２、フリップフロップ１６、およびパルス発生回路１７〜２０を含む。発振器１０は、所定周波数（たとえば、１００ＭＨｚ）のクロック信号ＣＬＫ０を発生する。クロック信号ＣＬＫ０は、インバータ１１によって反転される。ＮＡＮＤゲート１２は、ビジー信号ＢＹとインバータ１１の出力クロック信号を受ける。ＮＡＮＤゲート１２の出力クロック信号は、インバータ１３によって反転されてクロック信号ＣＬＫＡになるとともに、インバータ１４によって反転されてクロック信号ＣＬＫＢになる。

ビジー信号ＢＹが「Ｈ」レベルの場合は、インバータ１１の出力クロック信号がＮＡＮＤゲート１２およびインバータ１３（または１４）を通過してクロック信号ＣＬＫＡ（またはＣＬＫＢ）となる。ビジー信号ＢＹが「Ｌ」レベルの場合は、クロック信号ＣＬＫＡ，ＣＬＫＢはともに「Ｌ」レベルに固定される。クロック信号ＣＬＫＡは計時回路５，６に与えられ、クロック信号ＣＬＫＢは計時回路７，８に与えられる。

セレクタ２の出力信号／Ｙ０は、インバータ１５によって反転されてフリップフロップ１６のデータ入力端子（Ｄ）に入力される。また、インバータ１１の出力クロック信号は、フリップフロップ１６のクロック端子（Ｃ）に入力される。フリップフロップ１６は、クロック端子（Ｃ）の信号が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎に、データ入力端子（Ｄ）の信号を取り込んでデータ出力端子（Ｑ）に出力する。

したがって、セレクタ２の出力信号／Ｙ０が「Ｈ」レベルの場合は、フリップフロップ１６の出力信号ＬＴは「Ｌ」レベルになり、セレクタ２の出力信号／Ｙ０が「Ｌ」レベルにされると、フリップフロップ１６の出力信号ＬＴは「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。

パルス発生回路１７〜２０の各々は、入力端子（Ｔ）、出力端子（Ｑ）、および反転出力端子（／Ｑ）を含む。出力端子（Ｑ）および反転出力端子（／Ｑ）は、通常、それぞれ「Ｌ」レベルおよび「Ｈ」レベルにされている。入力端子（Ｔ）のレベルが「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、出力端子（Ｑ）は設定時間だけ「Ｈ」レベルにされるとともに、反転出力端子（／Ｑ）が設定時間だけ「Ｌ」レベルにされる。すなわち、パルス発生回路１７〜２０の各々は、入力信号の立ち上がりエッジに応答して、設定されたパルス幅の正パルス信号および負パルス信号をそれぞれ出力端子（Ｑ）および反転出力端子（／Ｑ）に出力する。

フリップフロップ１６の出力信号ＬＴは、パルス発生回路１７に入力される。パルス発生回路１７の出力信号は、ラッチ・イネーブル信号ＬＥとなる。パルス発生回路１７の反転出力信号は、パルス発生回路１８に入力される。パルス発生回路１８の反転出力信号は、クリア信号ＣＬＲとなり、パルス発生回路１９に入力される。パルス発生回路１９の出力信号は、パルス発生回路２０に入力される。パルス発生回路１９の反転出力信号は、スタート信号ＳＴＡとなる。パルス発生回路２０は、ビジー信号ＢＹおよびその反転信号／ＢＹを出力する。

パルス発生回路１７〜２０の各々の出力信号のパルス幅は、所望の時間に調整および設定可能になっている。パルス発生回路１７〜１９の出力信号のパルス幅は、クロック信号ＣＬＫ０の１周期程度に設定される。パルス発生回路２０の出力信号ＢＹ，／ＢＹのパルス幅は、最も軽い二次イオンの飛行時間の測定に必要十分な時間（たとえば、２０〜３０μｓｅｃ）に設定される。

ビジー信号ＢＹは、ＮＡＮＤゲート１２の他方入力ノードに入力されるとともに、図１の出力端子ＴＯ１６を介してコンピュータ（図示せず）に出力される。信号／ＢＹ、ラッチ・イネーブル信号ＬＥ、およびクリア信号ＣＬＲは、計時回路５〜８の各々に与えられる（図６参照）。クリア信号ＣＬＲおよびスタート信号ＳＴＡは、時間信号発生回路４に与えられる。

図３は、クロック発生回路３の動作を示すタイムチャートである。ある時刻ｔ０においてセレクタ２の出力信号／Ｙ０が「Ｌ」レベルにされると、フリップフロップ１６の出力信号ＬＴが「Ｈ」レベルに立ち上げられ、パルス発生回路１７の出力信号であるラッチ・イネーブル信号ＬＥが所定時間だけ「Ｈ」レベルにされる。ラッチ・イネーブル信号ＬＥが「Ｌ」レベルに立ち下げられると、パルス発生回路１８によってクリア信号ＣＬＲが所定時間だけ「Ｌ」レベルにされる。

クリア信号ＣＬＲが「Ｈ」レベルに立ち上げられると、パルス発生回路１９によってスタート信号ＳＴＡが所定時間だけ「Ｌ」レベルにされる。信号ＬＥ，ＣＬＲ，ＳＴＡの各々のパルス幅は、クロック信号ＣＬＫ０の１周期に設定されている。スタート信号ＳＴＡが「Ｌ」レベルに立ち下げられると、一次イオン源（図示せず）から一次イオンが出射されるとともに、ビジー信号ＢＹが十分に長い時間、「Ｈ」レベルにされる。ビジー信号ＢＹが「Ｈ」レベルの期間は、クロック信号ＣＬＫ０はインバータ１１、ＮＡＮＤゲート１２およびインバータ１３で反転されてクロック信号ＣＬＫＡとなる。

時間信号発生回路４は、図４に示すように、直列接続された４つのフリップフロップ２１〜２４と、増幅器２５と、バッファ２６を含む。フリップフロップ２１〜２４の各々は、クリア端子（ＣＤ）、スタート端子（ＳＤ）、データ入力端子（Ｄ）、データ出力端子（Ｑ）、およびクロック端子（Ｃ）を含む。フリップフロップ２１〜２４のクリア端子（ＣＤ）にはクリア信号ＣＬＲが与えられ、フリップフロップ２１〜２４のスタート端子（ＳＤ）にはスタート信号ＳＴＡが与えられる。

初段のフリップフロップ２１のデータ入力端子（Ｄ）には「Ｌ」レベル（接地電圧ＧＮＤ）が与えられ、フリップフロップ２１〜２３のデータ出力端子（Ｑ）はそれぞれフリップフロップ２２〜２４のデータ入力端子（Ｄ）に接続される。フリップフロップ２１〜２４は、それぞれ時間信号ＴＭ１〜ＴＭ４を出力する。

また、増幅器２５は、スタート信号ＳＴＡが出力された後に、入力端子ＴＩを介して順次入力されるストップ信号ＳＴ１〜ＳＴ４の各々を増幅する。バッファ２６は、増幅器２５によって増幅されたストップ信号ＳＴ１〜ＳＴ４をフリップフロップ２１〜２４のクロック端子（Ｃ）に伝達する。入力端子ＴＩは、通常は「Ｌ」レベルにされている。ストップ信号ＳＴ１〜ＳＴ４の各々は、所定のパルス幅を有する正のパルス信号である。したがって、ストップ信号ＳＴ１〜ＳＴ４の各々が入力される毎に、フリップフロップ２１〜２４のクロック端子（Ｃ）はパルス的に「Ｈ」レベルに立ち上げられる。

図５は、時間信号発生回路４の動作を示すタイムチャートである。図２のクロック発生回路３において、信号／Ｙ０が「Ｌ」レベルにされると、クリア信号ＣＬＲが所定時間だけ「Ｌ」レベルにされた後にスタート信号ＳＴＡが所定時間だけ「Ｌ」レベルにされる。信号ＣＬＲ，ＳＴＡがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされるとフリップフロップ２１〜２４はともに「Ｌ」レベルを出力し（時刻ｔ０）、信号ＣＬＲ，ＳＴＡがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされるとフリップフロップ２１〜２４はともに「Ｈ」レベルを出力する（時刻ｔ１）。また、フリップフロップ２１〜２４は、信号ＣＬＲ，ＳＴＡが「Ｈ」レベルの期間において、クロック端子（Ｃ）が「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、データ入力端子（Ｄ）の信号を取り込んでデータ出力端子（Ｑ）に出力する。

したがって、最初のストップ信号ＳＴ１が入力されると、時間信号ＴＭ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、時間信号ＴＭ２〜ＴＭ４は「Ｈ」レベルに維持される（時刻ｔ２）。次のストップ信号ＳＴ２が入力されると、時間信号ＴＭ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、時間信号ＴＭ３，ＴＭ４は「Ｈ」レベルに維持される（時刻ｔ３）。

さらに次のストップ信号ＳＴ３が入力されると、時間信号ＴＭ３が「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、時間信号ＴＭ４は「Ｈ」レベルに維持される（時刻ｔ４）。さらに次のストップ信号ＳＴ４が入力されると、時間信号ＴＭ４が「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、全ての時間信号ＴＭ１〜ＴＭ４は「Ｌ」レベルになる（時刻ｔ５）。

計時回路５は、図６に示すように、ＮＡＮＤゲート３０〜３２、カウンタ３３、およびラッチ回路３４を含む。ＮＡＮＤゲート３０は、クロック信号ＣＬＫＡおよび時間信号ＴＭ１を受け、クロック信号φ３０を出力する。ＮＡＮＤゲート３１は、時間信号ＴＭ１および信号／ＢＹを受ける。ＮＡＮＤゲート３２は、ＮＡＮＤゲート３１の出力信号とクリア信号ＣＬＲを受け、信号φ３２を出力する。

クロック信号ＣＬＫＡは、図３および図７に示すように、ビジー信号ＢＹが「Ｈ」レベルである期間において、発振器１０の出力クロック信号ＣＬＫ０の反転信号となる。時間信号ＴＭ１は、スタート信号ＳＴＡが「Ｌ」レベルに立ち下げられてから最初のストップ信号ＳＴ１が「Ｈ」レベルに立ち上げられるまでの期間に「Ｈ」レベルになる。

したがって、クロック信号φ３０は、スタート信号ＳＴＡが「Ｌ」レベルに立ち下げられてから最初のストップ信号ＳＴ１が「Ｈ」レベルに立ち上げられるまでの期間において（図７の時刻ｔ１〜ｔ３）、発振器１０の出力クロック信号ＣＬＫ０となる。また、ビジー信号ＢＹの反転信号／ＢＹは測定期間中において「Ｌ」レベルになる。したがって、ＮＡＮＤゲート３２の出力信号φ３２は、クリア信号ＣＬＲの反転信号となる。

カウンタ３３は、信号φ３２がパルス的に「Ｈ」レベルにされたことに応じてクリアされ、クロック信号φ３０のパルス数をカウントし、そのカウント値を示す１５ビットの信号Ｃ１〜Ｃ１５を出力する。

図８は、カウンタ３３の動作を示すタイムチャートである。図８では、カウンタ３４の出力信号Ｃ１〜Ｃ１５のうちの信号Ｃ１〜Ｃ４のみが代表的に示されている。ある時刻において信号φ３２が所定時間だけパルス的に「Ｈ」レベルにされると、カウンタ３３の出力信号Ｃ１〜Ｃ１５は「Ｌ」レベルにリセットされる。信号φ３２が「Ｌ」レベルである期間において、クロック信号φ３０が「Ｈ」レベルから「Ｌ」レベルに立ち下げられる毎に、信号Ｃ１のレベルが反転する。信号Ｃ１が「Ｌ」レベルに立ち下げられる毎に、信号Ｃ２のレベルが反転する。信号Ｃ２が「Ｌ」レベルに立ち下げられる毎に、信号Ｃ３のレベルが反転される。信号Ｃ４〜Ｃ１５も同様である。信号Ｃ１はクロック信号φ３０の２倍の周期を有する。信号Ｃ２〜Ｃ１５は、それぞれ信号Ｃ１〜Ｃ１４の２倍の周期を有する。

信号Ｃ１〜Ｃ１５は、スタート信号ＳＴＡが「Ｌ」レベルに立ち下げられてから最初のストップ信号ＳＴ１が「Ｈ」レベルに立ち上げられるまでの時間Ｔ１において、カウンタ３３に入力されたクロック信号φ３０のカウント値を示している。したがって、時間Ｔ１は、デジタル信号Ｃ１〜Ｃ１５に変換されたことになる。

ラッチ回路３４は、図３で示したラッチ・イネーブル信号ＬＥが「Ｈ」レベルにされたことに応じてカウンタ３３の出力信号Ｃ１〜Ｃ１５を取り込んで保持し、図１で示した信号／Ｙ１が「Ｌ」レベルにされたことに応じて、保持信号Ｃ１〜Ｃ１５をそれぞれ出力端子ＴＯ１〜ＴＯ１５に出力する。信号／Ｙ１が「Ｈ」レベルにされている場合は、ラッチ回路３４の各出力端子はハイ・インピーダンス状態にされる。

計時回路６〜８の各々は、計時回路５と同じ構成である。ただし、計時回路６のＮＡＮＤゲート３０には、時間信号ＴＭ１の代わりに時間信号ＴＭ２が与えられる。また、計時回路７のＮＡＮＤゲート３０には、クロック信号ＣＬＫＡおよび時間信号ＴＭ１の代わりに、クロック信号ＣＬＫＢおよび時間信号ＴＭ３が与えられる。また、計時回路８のＮＡＮＤゲート３０には、クロック信号ＣＬＫＡおよび時間信号ＴＭ１の代わりに、クロック信号ＣＬＫＢおよび時間信号ＴＭ４が与えられる。また、計時回路６〜８のラッチ回路３４には、信号／Ｙ１の代わりに信号／Ｙ２〜／Ｙ４がそれぞれ与えられる。

選択端子ＴＳ１〜ＴＳ３および出力端子ＴＯ１〜ＴＯ１６に接続されているコンピュータ（図示せず）は、図９に示すように、信号／Ｙ０〜／Ｙ４を所定時間ずつ順次「Ｌ」レベルにする。信号／Ｙ０は、ビジー信号ＢＹが「Ｌ」レベルの期間に「Ｌ」レベルされ、信号／Ｙ１〜／Ｙ４は、ビジー信号ＢＹが「Ｈ」レベルの期間に「Ｌ」レベルされる。信号／Ｙ０が「Ｌ」レベルにされると（時刻ｔ０，ｔ８）、ラッチ・イネーブル信号ＬＥが「Ｈ」レベルになり、前回の測定結果が計時回路５〜８のラッチ回路３４に取り込まれるとともに、今回の測定が開始される。

信号／Ｙ１が「Ｌ」レベルにされると（時刻ｔ３，ｔ１１）、計時回路５のラッチ回路３４からコンピュータに、スタート信号ＳＴＡの立下りエッジから最初のストップ信号ＳＴ１の立ち上がりエッジまでの時間Ｔ１を示す信号Ｃ１〜Ｃ１５が与えられる。信号／Ｙ１が「Ｈ」レベルにされた後に信号／Ｙ２が「Ｌ」レベルにされると（時刻ｔ４，ｔ１２）、計時回路６のラッチ回路３４からコンピュータに、スタート信号ＳＴＡの立下りエッジから２番目のストップ信号ＳＴ２の立ち上がりエッジまでの時間Ｔ２を示す信号Ｃ１〜Ｃ１５が与えられる。

信号／Ｙ２が「Ｈ」レベルにされた後に信号／Ｙ３が「Ｌ」レベルにされると（時刻ｔ５，ｔ１３）、計時回路７のラッチ回路３４からコンピュータに、スタート信号ＳＴＡの立下りエッジから３番目のストップ信号ＳＴ３の立ち上がりエッジまでの時間Ｔ３を示す信号Ｃ１〜Ｃ１５が与えられる。信号／Ｙ３が「Ｈ」レベルにされた後に信号／Ｙ４が「Ｌ」レベルにされると（時刻ｔ６，ｔ１４）、計時回路８のラッチ回路３４からコンピュータに、スタート信号ＳＴＡの立下りエッジから４番目のストップ信号ＳＴ４の立ち上がりエッジまでの時間Ｔ４を示す信号Ｃ１〜Ｃ１５が与えられる。信号／Ｙ４が「Ｈ」レベルにされると、前回の測定結果の読出が終了する。コンピュータは、読み出した時間Ｔ１〜Ｔ４を内蔵のメモリに格納する。また、前回の測定結果の読出が行なわれている間に、スタート信号ＳＴＡが所定時間だけ「Ｌ」レベルにされて今回の時間測定が開始される。時間測定は、ビジー信号ＢＹが「Ｈ」レベルにされている期間内に終了する。コンピュータは、ビジー信号ＢＹが「Ｌ」レベルに立ち下げられると、信号／Ｙ０を「Ｌ」レベルにして今回の測定結果の読出と次回の測定を開始する。

この実施の形態では、スタート信号ＳＴＡを出力するクロック発生回路３と、スタート信号ＳＴＡが出力されてからストップ信号ＳＴ１〜ＳＴ４が入力されるまでそれぞれ時間信号ＴＭ１〜ＴＭ４を「Ｈ」レベルにする時間信号発生回路４と、それぞれ時間信号ＴＭ１〜ＴＭ４が「Ｈ」レベルにされた時間を測定する計時回路５〜８とを備える。したがって、スタート信号ＳＴＡを出力してからストップ信号ＳＴ１〜ＳＴ４が入力されるまでの４個の時間を測定することができる。また、前回の測定結果の読出と、今回の測定とを並列に行なうので、測定時間の短縮化を図ることができる。

なお、スタート信号ＳＴＡを出力するクロック発生回路と、スタート信号ＳＴＡが出力されてからストップ信号ＳＴ１〜ＳＴｎ（ただし、ｎは２以上の整数である）が入力されるまでそれぞれ時間信号ＴＭ１〜ＴＭｎを「Ｈ」レベルにする時間信号発生回路と、それぞれ時間信号ＴＭ１〜ＴＭｎが「Ｈ」レベルにされた時間を測定するｎ個の計時回路とを備えれば、スタート信号ＳＴＡを出力してからｎ個のストップ信号ＳＴ１〜ＳＴｎが入力されるまでのｎ個の時間を測定することができる。

また、図１０は、図１〜図９に示した時間デジタル変換装置１を用いた飛行時間型質量分析装置の構成を示すブロック図である。図１０において、この質量分析装置は、本体部３５、コンピュータ３６、および時間デジタル変換装置１を備える。コンピュータ３６は、時間デジタル変換装置１に図１で示した信号Ａ，Ｂ，Ｃを与えて、信号／Ｙ０〜／Ｙ４を所定時間ずつ順次「Ｌ」レベルにする。

時間デジタル変換装置１は、信号／Ｙ０が「Ｌ」レベルにされたことに応じてスタート信号ＳＴＡを発生する。本体部３５は、スタート信号ＳＴＡに応答して試料にパルス状の荷電粒子を照射し、試料から放出された４個の原子に応答してストップ信号ＳＴ１〜ＳＴ４を順次出力する。時間デジタル変換装置１は、スタート信号ＳＴＡを出力してからストップ信号ＳＴ１〜ＳＴ４が入力されるまでの時間Ｔ１〜Ｔ４を測定し、測定結果を示す４組の信号Ｃ１〜Ｃ１５を保持する。

また、時間デジタル変換装置１は、信号／Ｙ１〜／Ｙ４が順次「Ｌ」レベルにされたことに応じて、時間Ｔ１〜Ｔ４を示す信号Ｃ１〜Ｃ１５をコンピュータ３６に与える。時間デジタル変換装置１は、スタート信号ＳＴＡを出力してから一回の測定が終了するまでの期間に「Ｈ」レベルになるビジー信号ＢＹをコンピュータ３６に与える。コンピュータ３６は、時間Ｔ１〜Ｔ４の測定を多数回（たとえば百万回）行なって、測定結果を記憶し、記憶した情報に基づいて試料の成分を分析する。

図１１は、質量分析装置の本体部３５の構成を概略的に示す図である。図１１において、本体部３５は、真空室（図示せず）内に配置されたイオン源４０、ディフレクタ４２、および光電子増倍管４３を備える。イオン源４０は、スタート信号ＳＴＡに応答してイオンビーム４１を出力する。イオン源４０において１〜３ｋｅＶで加速されたイオンビーム４１は、ディフレクタ４２によってパルス化される。パルスの周波数は５０ｋＨｚであり、換言するとパルスの繰り返し時間は２０μｓｅｃである。ディフレクタ４２には、直流の＋５０Ｖを印加した。

パルス化された希ガスイオンは、光電子増倍管４３の孔を介して試料４４に照射される。希ガスイオンが試料４４に照射されると、試料４４を構成する原子が試料４４から飛び出す。その原子を光電子増倍管４３によって検出する。試料４４と光電子増倍管４３の間隔は一定（たとえば５０ｃｍ）である。しかし、原子の質量や、試料４４における原子の深さ方向の位置により、原子が試料４４から飛び出して光電子増倍管４３に入射するまでの飛行時間が異なる。逆に言うと、原子の飛行時間の測定結果から試料４４中の原子の種類や分布を分析することができる。

図１２は、図１０および図１１で示した質量分析装置によって得られた飛行時間スペクトルを例示する図である。試料４４としては、Ｎｉ（ニッケル）を使用した。２ｋｅＶで加速されたパルス状の荷電粒子（Ｎｅ＋，Ｎｅ＋＋）をＮｉの試料４４に照射した。飛行時間が約１０μｓｅｃの位置にＮｉ原子のピークが観察された。

また、図１３は、図１０および図１１で示した質量分析装置によって得られた飛行時間スペクトルを例示する他の図である。試料４４としては、Ａｌ（アルミニウム）を使用した。２ｋｅＶで加速されたパルス状の荷電粒子（Ｎｅ＋，Ｎｅ＋＋）をＡｌの試料４４に照射し、２次電子を検出した。飛行時間が約１．４μｓｅｃの位置に２次電子の２つのピークが観察された。２種類のパルスイオン（Ｎｅ＋，Ｎｅ＋＋）を照射しているので、２次電子の飛行時間も２種類ある。１価イオンに基づく信号強度は２価イオンに基づく信号強度よりも強くなっている。また、ノイズも観察された。

この質量分析装置では、複数（たとえば４個）の原子が異なるタイミングで光電子増倍管４３に到達した場合、複数の原子の飛行時間を測定することができる。したがって、光電子増倍管４３に最初に到達した１個の原子の飛行時間しか測定することができなかった従来に比べ、分析時間が短くて済む。また、今回の測定中に前回の測定結果を読み出すので、測定時間が短くて済む。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１時間デジタル変換装置、２セレクタ、３クロック発生回路、４時間信号発生回路、５〜８計時回路、ＴＳ１〜ＴＳ３選択端子、ＴＩ入力端子、ＴＯ１〜ＴＯ１６出力端子、１０発振器、１１，１３〜１５インバータ、１２，３０〜３２ＮＡＮＤゲート、１６，２１〜２４フリップフロップ、１７〜２０パルス発生回路、２５増幅器、２６バッファ、３３カウンタ、３４ラッチ回路、３５本体部、３６コンピュータ、４０イオン源、４１イオンビーム、４２ディフレクタ、４３光電子増倍管、４４試料。

Claims

スタート信号を出力する第１の信号発生回路と、
前記第１の信号発生回路から前記スタート信号が出力された後にＮ個（ただし、Ｎは２以上の整数である）のストップ信号が順次入力される入力端子と、
前記スタート信号に応答してＮ個の時間信号を第１の論理レベルにし、前記入力端子を介して入力された前記Ｎ個のストップ信号に応答してそれぞれ前記Ｎ個の時間信号を第２の論理レベルにする第２の信号発生回路と、
それぞれ前記Ｎ個の時間信号に対応して設けられ、各々が、対応の時間信号が前記第１の論理レベルにされてから前記第２の論理レベルにされるまでの時間を測定するＮ個の計時回路とを備える、計時装置。
前記第２の信号発生回路は、直列接続されたＮ個のフリップフロップを含み、
各フリップフロップは、前記スタート信号に応答して前記第１の論理レベルをデータ出力端子に出力し、
初段のフリップフロップのデータ入力端子は前記第２の論理レベルを受け、
各フリップフロップは、１つのストップ信号が入力される毎に、データ入力端子の論理レベルを取り込んでデータ出力端子に出力し、
前記Ｎ個の時間信号は、それぞれ前記Ｎ個のフリップフロップの出力信号である、請求項１に記載の計時装置。
さらに、クロック信号を発生する第３の信号発生回路を備え、
各計時回路は、
対応の時間信号が前記第１の論理レベルにされたことに応じて前記クロック信号のパルス数のカウントを開始し、対応の時間信号が前記第２の論理レベルにされたことに応じて前記クロック信号のパルス数のカウントを停止し、カウント値を示す信号を出力するカウンタを含む、請求項１または請求項２に記載の計時装置。
各計時回路は、さらに、ラッチ指示信号に応答して前記カウンタの出力信号を取り込み、取り込んだ信号を出力指示信号に応答して出力するラッチ回路を含み、
前記カウンタのカウント値はクリア信号に応答してクリアされ、
前記第１の信号発生回路は、計時の開始を指令する計時指令信号に応答して、前記ラッチ指示信号を各ラッチ回路に出力し、前記クリア信号を各カウンタに出力した後に、前記スタート信号を出力し、
前記計時装置は、
さらに、前記スタート信号に応答して、計時中であることを示すビジー信号を予め定められた時間だけ活性化レベルにする第４の信号発生回路と、
前記ビジー信号が活性化レベルにされている期間において、Ｎ個の前記ラッチ回路にそれぞれＮ個の前記出力指示信号を順次与える第５の信号発生回路とを備える、請求項３に記載の計時装置。