JP2011103383A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011103383A JP2011103383A JP2009257924A JP2009257924A JP2011103383A JP 2011103383 A JP2011103383 A JP 2011103383A JP 2009257924 A JP2009257924 A JP 2009257924A JP 2009257924 A JP2009257924 A JP 2009257924A JP 2011103383 A JP2011103383 A JP 2011103383A
- Authority
- JP
- Japan
- Prior art keywords
- powder
- conductor pattern
- semiconductor device
- protruding electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
Description
本発明は、半導体装置とその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
コンピュータシステム等の電子機器においては、回路基板に半導体素子を実装する形態としてフリップチップ実装が用いられている。フリップチップ実装は、金バンプを用いて回路基板と半導体素子とを電気的かつ機械的に接続するものであって、実装面積が小さく配線の引き回し距離も短いので、電子機器の高速化や大集積化に有利である。 In electronic devices such as computer systems, flip-chip mounting is used as a form for mounting semiconductor elements on a circuit board. Flip chip mounting uses gold bumps to electrically and mechanically connect circuit boards and semiconductor elements, and since the mounting area is small and the wiring routing distance is short, the speed of electronic equipment is increased and the integration is large. It is advantageous to make.
図1は、フリップチップ実装に使用される回路基板の拡大平面図である。 FIG. 1 is an enlarged plan view of a circuit board used for flip chip mounting.
この回路基板1は、樹脂基材2の上に銅からなる複数の導体パターン4を備え、ソルダレジスト層3の窓3aからこれらの導体パターン4が露出する。
The
そして、導体パターン4には、後述のはんだ溜を形成するための幅広部4aが設けられる。
The
図2(a)、(b)は、この回路基板1を使用したフリップチップ実装について説明するための断面図である。
2A and 2B are cross-sectional views for explaining flip-chip mounting using the
実装に際しては、まず、図2(a)に示すように、導体パターン4の表面にはんだペーストを印刷することによりはんだ層7を形成する。
In mounting, first, as shown in FIG. 2A, a
次いで、そのはんだ層7をリフローして溶融すると、溶融したはんだが自身の表面張力によって導体パターン4の幅広部4aに凝集し、当該幅広部4aにはんだ溜7aが形成される。
Next, when the
次に、図2(b)に示すように、不図示のボンディング加熱ヘッドにより半導体素子8を加熱しながら、半導体素子8の金バンプ9をはんだ溜7aに当接させる。これにより、金バンプ9を介してはんだ層7が加熱されて溶融し、はんだ溜7aにある十分な量のはんだが金バンプ9の側面に這い上がる。
Next, as shown in FIG. 2B, the gold bump 9 of the
その後、はんだ層7が冷却して凝固すると、はんだ層7を介して半導体素子8と回路基板1とが電気的かつ機械的に接続され、金バンプ9を用いたフリップチップ実装構造が得られる。
Thereafter, when the
これによれば、金バンプ9の熱によりはんだ層7を溶融して軟化させるので、実装時に金バンプ7に加える荷重を少なくできる。そのため、導体パターン4の表面上を金バンプ7が横滑りする危険性を低減でき、導体パターン4と金バンプ7とを良好な精度で位置合わせすることができる。
According to this, since the
更に、はんだ溜7aを形成したことで、金バンプ9の側面に十分な量のはんだが集まり、金バンプ9と導体パターン4との接続信頼性を高めることができる。
Furthermore, by forming the
但し、はんだ溜7aを形成するには、図1に示したように導体パターン4に幅広部4aを形成する必要があり、その幅広部4aによって隣接する導体パターン4同士の間隔Wが狭まってしまうので、この方法は導体パターン4の狭ピッチ化には不向きである。
However, in order to form the
なお、幅広部4aを形成せずに、導体パターン4上に多量のはんだを供給することにより、はんだ層7を厚くして導体パターン4と金バンプ9との接続信頼性を高めることも考えられる。しかし、これでは、溶融したはんだ層7が樹脂基材2上を濡れ広がり、隣接する導体パターン4同士がはんだによって電気的にショートするという別の問題を引き起こしてしまう。
It is also conceivable to increase the connection reliability between the
半導体装置とその製造方法において、導体パターンの狭ピッチ化を図ることを目的とする。 An object of the semiconductor device and the manufacturing method thereof is to reduce the pitch of a conductor pattern.
以下の開示の一観点によれば、回路基板の導体パターンと半導体素子の突起電極の少なくとも一方に、第1の金属の粉体を付着させる工程と、前記粉体の少なくとも一部を、前記第1の金属よりも融点の低い第2の金属に置換する工程と、前記置換の後、加熱により前記粉体を溶融して接続媒体にし、該接続媒体により前記導体パターンと前記突起電極とを接続する工程とを有する半導体装置の製造方法が提供される。 According to one aspect of the following disclosure, a step of attaching a first metal powder to at least one of a conductor pattern of a circuit board and a protruding electrode of a semiconductor element, and at least part of the powder includes the first Substitution with a second metal having a melting point lower than that of the first metal, and after the substitution, the powder is melted by heating to form a connection medium, and the conductor pattern and the protruding electrode are connected by the connection medium. A method for manufacturing a semiconductor device is provided.
また、その開示の別の観点によれば、表面に導体パターンが形成された回路基板と、前記導体パターンの一部領域の上方に突起電極を備えた半導体素子と、前記導体パターン上に形成され、前記突起電極と前記導体パターンとを接続する接続媒体とを有し、前記一部領域における前記導体パターンの厚さが、該一部領域の外側における該導体パターンの厚さよりも厚い半導体装置が提供される。 According to another aspect of the disclosure, a circuit board having a conductor pattern formed on a surface, a semiconductor element having a protruding electrode above a partial region of the conductor pattern, and a conductor pattern formed on the conductor pattern. A semiconductor device having a connection medium for connecting the protruding electrode and the conductor pattern, wherein the thickness of the conductor pattern in the partial region is larger than the thickness of the conductor pattern outside the partial region. Provided.
以下の開示によれば、粉体の少なくとも一部を第1の金属よりも融点の低い第2の金属に置換して、置換後の粉体を接続媒体にし、その接続媒体によって導体パターンと突起電極とを接続する。粉体ははんだ溜のように機能するので、はんだ溜を形成するための幅広部を導体パターンに形成する必要がなく、導体パターンの狭ピッチ化を図ることが可能となる。 According to the following disclosure, at least a part of the powder is replaced with a second metal having a melting point lower than that of the first metal, and the replaced powder is used as a connection medium. Connect the electrodes. Since the powder functions like a solder reservoir, it is not necessary to form a wide portion for forming the solder reservoir in the conductor pattern, and it is possible to reduce the pitch of the conductor pattern.
また、このように第1の金属よりも融点が低い第2の金属に置換することで、置換後の粉体を加熱により容易に溶融することができ、粉体を溶融してなる接続媒体によって突起電極31と導体パターンとを簡単に接続することができる。
Moreover, by substituting the second metal having a melting point lower than that of the first metal in this way, the powder after replacement can be easily melted by heating, and the connecting medium formed by melting the powder The protruding
以下に、本実施形態について添付図面を参照しながら詳細に説明する。 Hereinafter, the present embodiment will be described in detail with reference to the accompanying drawings.
(第1実施形態)
図3〜図10は、本実施形態に係る半導体装置の製造途中の斜視図と断面図である。
(First embodiment)
3 to 10 are a perspective view and a cross-sectional view in the middle of manufacturing the semiconductor device according to the present embodiment.
この半導体装置を製造するには、まず、図3(a)、(b)に示すような回路基板20を用意する。
In order to manufacture this semiconductor device, first, a
この回路基板20は、その表面に銅膜等をパターニングしてなる複数の導体パターン22を備え、ソルダレジスト層21の窓21aからこれらの導体パターン22が露出する。
The
各導体パターン22の間隔は特に限定されないが、本実施形態では50μmとする。また、導体パターン22の総本数は例えば400個である。
The interval between the
更に、回路基板20の厚さは約0.35mmであって、その材料としてはBTレジンを使用し得る。
Furthermore, the thickness of the
なお、図3(b)に示す断面図は、図3(a)の斜視図のI−I線を通る断面のうち、隣接する二つの導体パターン22の拡大断面図である。これについては、後述の各断面図でも同様である。
The cross-sectional view shown in FIG. 3B is an enlarged cross-sectional view of two
次いで、図4(a)、(b)に示すように、半導体素子の搭載エリアである窓21a内に粉体23として平均粒径が7μmの銅粉を塗す。粉体23は、球状、異形形状、麟片状等の任意の立体形状とし得る。
Next, as shown in FIGS. 4A and 4B, copper powder having an average particle diameter of 7 μm is applied as a
更に、粉体23は銅粉に限定されない。粉体23の金属材料としては、銅、銅合金、インジウム、ニッケル、鉄、マンガン、ジルコニウム、チタン、アルミニウム、クロム、及び亜鉛のいずれかを採用し得る。
Furthermore, the
続いて、図5(a)、(b)に示すように、粉体23に超音波ヘッド25を押し当てる。そして、回路基板20の主面に平行な方向Dを振動方向とする超音波を発生させ、その超音波をヘッド25に印加する。その超音波の周波数は約100kHzであり、超音波の印加時間は約0.5秒である。
Subsequently, as shown in FIGS. 5A and 5B, the
これにより、粉体23が各導体パターン22に擦接し、ヘッド25の当接面に相当する一部領域Rにおいては、粉体23と各導体パターン22の表面の酸化皮膜が破れてこれらが金属接合するようになる。
As a result, the
このとき、良好な金属接合を得るには、粉体23の金属材料として、各導体パターン22が含有する金属と同じ材料を採用するのが好ましい。例えば、導体パターン22が銅を含むときは、粉体23の金属材料として銅を採用するのが好ましい。
At this time, in order to obtain good metal bonding, it is preferable to employ the same material as the metal contained in each
また、超音波の振動の方向Dを回路基板20の主面に平行にすることで、粉体23が導体パターン22の表面上を擦るように振動し、粉体23と導体パターン22とを金属接合させ易くすることができるようになる。
Further, by making the direction D of ultrasonic vibration parallel to the main surface of the
なお、導体パターン22が形成されていない部分の回路基板20の表面は、導体パターン22の表面との間で高低差があるので、粉体23が強く付着することはない。
Since the surface of the
その後、図6(a)、(b)に示すように、IPA(イソプロピルアルコール)等の有機溶剤を用いて、回路基板20の不要な部分に付着した粉体23を除去する。これにより、各導体パターン22との間で金属接合が形成された粉体23のみが当該導体パターン22上にのみ残るようになり、各導体パターン22の一部領域Rにのみ選択的に粉体23を付着させることが可能となる。
Thereafter, as shown in FIGS. 6A and 6B, the
このように、本実施形態では、回路基板20と導体パターン22の高低差を利用することで、超音波ヘッド25の当接面の下方の一部領域にのみ粉体23を残すことができ、微細化が困難な印刷法等により粉体23を印刷する必要がない。
Thus, in this embodiment, the
次に、図7(a)、(b)に示すように、置換型無電解錫めっき用のめっき液内に回路基板20を浸すことにより、粉体23中の銅をそれよりも低融点の錫に置換する。
Next, as shown in FIGS. 7A and 7B, the
このめっきの条件は特に限定されないが、めっき液としては例えば石原薬品製の580MJが使用され、液温は約60℃、処理時間は約30分とされる。この条件を採用することで、一個の粉体23の全ての部分を錫に置換することができる。
The plating conditions are not particularly limited. For example, 580MJ manufactured by Ishihara Yakuhin is used as the plating solution, the solution temperature is about 60 ° C., and the treatment time is about 30 minutes. By adopting this condition, it is possible to replace all portions of one
但し、このように粉体23を完全に錫に置換する必要はなく、粉体23の中心付近に錫に置換されない銅が残存していてもよい。
However, it is not necessary to completely replace the
また、このめっきにおいては、一部領域Rの外側の導体パターン22もめっき液に曝されるので、導体パターン22の表層の銅も錫に置換され、錫を含む金属層27が形成される。
In this plating, since the
更に、置換後の金属も単体の錫に限定されず、錫に銀又はビスマスを添加してなるはんだに粉体23を置換してもよい。
Furthermore, the metal after the substitution is not limited to a single tin, and the
次に、図8(a)、(b)に示すように、回路形成面に複数の金バンプ等の突起電極31を備えた半導体素子30を用意し、不図示のフリップチップボンダでこの半導体素子30を把持しながら、各突起電極31と各導体パターン22との位置合わせを行う。半導体素子30の外形は、例えば、一辺の長さが約8.5mmの正方形である。
Next, as shown in FIGS. 8A and 8B, a
また、各突起電極31の形成方法としては、例えば、不図示のボールボンダのステージ温度を200℃に維持しながら、半導体素子30の回路形成面に金ワイヤの端部を接合し、その金ワイヤを引きちぎる方法がある。半導体素子30には、このような突起電極31が導体パターン22の本数に合わせて400個形成される。
In addition, as a method of forming each protruding
次いで、図9(a)、(b)に示すように、フリップチップボンダの熱を利用して、突起電極31を介して粉体23を加熱して溶融し、溶融した粉体23からなる接続媒体35により各突起電極31と各導体パターン22とを接続する。このときの加熱温度は約300℃であり、加熱時間は約3秒である。また、フリップチップボンダによる押圧力は、一つの突起電極31あたり約3gである。
Next, as shown in FIGS. 9A and 9B, the heat of the flip chip bonder is used to heat and melt the
このとき、各導体パターン22上に予め選択的に付着した粉体23がはんだ溜のように機能するので、突起電極31の側面に、粉体23を溶融してなる十分な量の接続媒体35が這い上がる。そのため、冷却により接続媒体35が凝固すると、接続媒体35により導体パターン22と突起電極31とが確実に接続されることになる。
At this time, since the
また、図7(a)、(b)の工程において、粉体23だけでなく一部領域Rの横の導体パターン22の表層も錫に置換して金属層27を形成したので、錫を含む溶融した接続媒体35が導体パターン22全体に無駄に濡れ広がるのを防止できる。これにより、接続媒体35の大部分を突起電極31の側面に這い上がらすことができ、厚い接続媒体35により導体パターン22と突起電極31との接続を確実に行うことが可能となる。
7A and 7B, the
更に、溶融した錫は、濡れ性のよい導体パターン22上にのみ留まり、隣接する導体パターン22間に広がらないので、各導体パターン22同士が接続媒体35によって電気的にショートする危険性を低減できる。
Further, since the molten tin stays only on the
その後、図10(a)、(b)に示すように、回路基板20と半導体素子30との間に熱硬化性のアンダーフィル樹脂37を充填した後、温度が約150℃に維持された不図示の恒温槽内でそのアンダーフィル樹脂37を約2時間加熱して熱硬化させる。
Thereafter, as shown in FIGS. 10A and 10B, after the
以上により、本実施形態に係る半導体装置の基本構造が完成した。 Thus, the basic structure of the semiconductor device according to this embodiment is completed.
図11は、導体パターン22の長手方向に沿った半導体装置の断面図である。
FIG. 11 is a cross-sectional view of the semiconductor device along the longitudinal direction of the
図11に示されるように、この半導体装置では、一部領域Rにおける導体パターン22の厚さT1が、一部領域Rの外側における厚さT2よりも厚くなる。
As shown in FIG. 11, in this semiconductor device, the thickness T1 of the
これは、図7(a)に示したように、一部領域Rにおいては、導体パターン22に粉体23が選択的に付着されており、置換型無電解めっき時にその粉体23がマスクとなって導体パターン22中の銅が錫に置換され難くなり、未置換の銅が残り易いためである。
As shown in FIG. 7A, the
上記した本実施形態によれば、図7(a)、(b)を参照して説明したように、置換型無電解錫めっきを利用して、導体パターン22の一部領域Rに選択的に付着した粉体23を、それよりも融点が低い錫に置換した。
According to the above-described embodiment, as described with reference to FIGS. 7A and 7B, the substitutional electroless tin plating is used to selectively apply to the partial region R of the
置換後の粉体23は、導体パターン22と突起電極31との接続信頼性を高めるはんだ溜のように機能するので、導体パターン22にはんだ溜を形成するための幅広部を形成する必要がなく、幅広部によって導体パターン22の狭ピッチ化が阻害されることがない。
Since the
これにより、突起電極31と導体パターン22との接続強度を確保しながら、突起電極31の多ピン化や狭ピッチ化に合わせて、導体パターン22の狭ピッチ化を図ることが可能となる。
Accordingly, it is possible to reduce the pitch of the
また、粉体23中の銅よりも融点が低い錫に当該粉体23を置換するので、置換後の粉体23を加熱により容易に溶融することができ、粉体23を溶融してなる接続媒体35によって突起電極31と導体パターン22とを簡単に接続することができる。
Further, since the
なお、粉体23と導体パターン22に対して置換型無電解錫めっきを行わず、粉体23として当初から錫粉を使用することも考えられる。しかし、これでは、粉体23を溶融してなる接続媒体35(図9(a)、(b)参照)が、表面に銅が露出した導体パターン22上に濡れ広がるので、突起電極31を覆う接続媒体35が薄くなり、突起電極31と導体パターン22との接続信頼性が低下する恐れがある。
It is also conceivable that tin powder is used as the
よって、接続信頼性の向上という観点からすると、本実施形態のように粉体23として銅粉を使用し、その粉体23と導体パターン22に対して電解錫めっきを行うのが好ましい。
Therefore, from the viewpoint of improving the connection reliability, it is preferable to use copper powder as the
更に、本実施形態では、従来例とは異なり、はんだ溜を形成するに際して溶融したはんだの表面張力を利用しないので、任意の平面形状の導体パターン22に粉体23を付着することができる。
Furthermore, in the present embodiment, unlike the conventional example, since the surface tension of the molten solder is not used when forming the solder reservoir, the
しかも、導体パターン22に粉体23を付着させる工程(図6(a)、(b))や、その粉体23を錫に置換する工程(図7(a)、(b))では、回路基板20を加熱する必要がない。そのため、従来例のようにはんだをリフローしてはんだ溜を形成する場合のように回路基板20が熱によって反るのを防止でき、反りが原因で導体パターン22と突起電極31とが位置ずれするのを防止できる。
Moreover, in the step of attaching the
図12は、本実施形態に係る半導体装置の断面写真を基にして描いた図である。 FIG. 12 is a diagram drawn based on a cross-sectional photograph of the semiconductor device according to the present embodiment.
図12に示されるように、この半導体装置では、突起電極31の側面が十分な量の接続媒体35で覆われている。そして、接続媒体35にはクラックが発生しておらず、突起電極31と導体パターン22とが接続媒体35によって確実に接続されている。このことから、粉体23を利用することで、突起電極31と導体パターン22との接続信頼性が向上することが確かめられた。
As shown in FIG. 12, in this semiconductor device, the side surface of the protruding
(第2実施形態)
第1実施形態では、図6(a)、(b)を参照して説明したように、粉体23を導体パターン22に付着させた。
(Second Embodiment)
In the first embodiment, as described with reference to FIGS. 6A and 6B, the
これに対し、本実施形態では、以下のようにして粉体23を半導体素子の突起電極に付着させる。
On the other hand, in this embodiment, the
図13〜図21は、本実施形態に係る半導体装置の製造途中の斜視図と断面図である。 13 to 21 are a perspective view and a cross-sectional view in the middle of manufacturing the semiconductor device according to the present embodiment.
なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。 In these drawings, the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.
この半導体装置を製造するには、まず、図13(a)、(b)に示すように、エポキシ樹脂、フェノール樹脂、ポリエステル、及びポリカーボネイト等のエンジニアリングプラスチックよりなる板40の上に粉体23として銅粉を塗すと共に、板40の上方に第1実施形態で説明した半導体素子30を用意する。
In order to manufacture this semiconductor device, first, as shown in FIGS. 13A and 13B,
粉体23の金属材料は銅に限定されず、銅、銅合金、インジウム、ニッケル、鉄、マンガン、ジルコニウム、チタン、アルミニウム、クロム、及び亜鉛のいずれかを粉体23の材料として採用し得る。
The metal material of the
次いで、図14(a)、(b)に示すように、不図示のフリップチップボンダで半導体素子30を板40に向けて下ろし、粉体23に突起電極31を当接させる。
Next, as shown in FIGS. 14A and 14B, the
そして、この状態でフリップチップボンダから突起電極31に超音波を印加することにより、超音波により粉体23を突起電極31に擦接させる。これにより、粉体23と突起電極31のそれぞれの表面の酸化皮膜が破れ、粉体23と突起電極31とが金属接合するようになる。
In this state, an ultrasonic wave is applied to the protruding
その超音波の印加条件は特に限定されないが、本実施形態では超音波の周波数を約100kHzとし、印加時間を約0.5秒とする。 The application condition of the ultrasonic wave is not particularly limited, but in this embodiment, the frequency of the ultrasonic wave is about 100 kHz and the application time is about 0.5 seconds.
ここで、超音波の振動方向が半導体素子30の主面に垂直な方向だと、超音波によって突起電極31が半導体素子30の回路形成面を強く刺激し、回路を破壊してしまうおそれがある。そのため、半導体素子30の主面に平行な方向に超音波の振動方向Dを採り、半導体素子30内の回路が超音波によりダメージを受け難くするようにするのが好ましい。
Here, if the vibration direction of the ultrasonic wave is a direction perpendicular to the main surface of the
この後に、板40から半導体素子30を離すと、図15(a)、(b)に示すように、突起電極31にのみ選択的に粉体23を付着させることができる。
Thereafter, when the
続いて、図16(a)、(b)に示すように、置換型無電解錫めっき用のめっき液内に半導体素子30を浸すことにより、粉体23中の銅をそれよりも低融点の錫に置換する。
Subsequently, as shown in FIGS. 16A and 16B, by immersing the
このときのめっき液としては、例えば、石原薬品製の580MJが使用される。また、めっき条件としては、液温約60℃、処理時間約30分が採用される。この条件により、粉体23中の全ての部分が錫に置換される。
As the plating solution at this time, for example, 580MJ manufactured by Ishihara Yakuhin is used. As the plating conditions, a liquid temperature of about 60 ° C. and a processing time of about 30 minutes are employed. Under this condition, all parts in the
但し、第1実施形態でも説明したように、粉体23を完全に錫に置換せずに、粉体23の中心付近に錫に置換されない銅が残存していてもよい。
However, as described in the first embodiment, copper that is not substituted with tin may remain near the center of the
また、置換後の金属も単体の錫に限定されず、錫に銀又はビスマスを添加してなるはんだに粉体23を置換してもよい。
Further, the metal after the substitution is not limited to a single tin, and the
なお、本工程では、粉体23のみが錫に選択的に置換され、金を含む突起電極31は錫に置換されない。これは、置換型無電解錫めっきにおいては、錫の標準電極電位である−0.136Vよりも低い標準電極電位を有する金属のみが錫に置換され、標準電極電位が1.50Vである金は錫に置換されないからである。
In this step, only the
次に、図17(a)、(b)に示すように、第1実施形態で説明したのと同じ回路基板20を用意する。その回路基板20はソルダレジスト層21を備えており、ソルダレジスト層21の窓21aから複数の導体パターン22が露出する。
Next, as shown in FIGS. 17A and 17B, the
続いて、図18(a)、(b)に示すように、置換型無電解錫めっき用のめっき液内に回路基板20を浸して、窓21aから露出する導体パターン22の表層を錫に置換することにより、錫を含む金属層27を形成する。
Subsequently, as shown in FIGS. 18A and 18B, the
このときのめっき条件としては、図16(a)、(b)の工程で粉体23を錫に置換したときにおけるのと同様の条件を採用することができ、石原薬品製の580MJをめっき液に使用することができる。また、液温は約60℃、処理時間は約30分とされる。
As the plating conditions at this time, the same conditions as when the
なお、このような置換型無電解めっきに代えて、電解錫めっきによって金属層27を形成するようにしてもよい。
Note that the
次に、図19(a)、(b)に示すように、不図示のフリップチップボンダにより半導体素子30を把持し、各突起電極31と各導体パターン22との位置合わせを行う。その後、回路基板20に向けて半導体素子30を下ろし、導体パターン22の表層の金属層27に粉体23を当接させる。
Next, as shown in FIGS. 19A and 19B, the
そして、図20(a)、(b)に示すように、フリップチップボンダの熱を利用して、突起電極31を介して粉体23を加熱して溶融し、溶融した粉体23からなる接続媒体35により各突起電極31と各導体パターン22とを接続する。このときの加熱温度は約300℃であり、加熱時間は約3秒である。また、フリップチップボンダによる押圧力は、一つの突起電極31あたり約3gである。
Then, as shown in FIGS. 20A and 20B, using the heat of the flip chip bonder, the
本工程では、各突起電極31に予め付着しておいた粉体23がはんだ溜のように機能し、粉体23を溶融してなる十分な量の接続媒体35によって突起電極31を覆うことができる。そのため、冷却により接続媒体35が凝固すると、接続媒体35により導体パターン22と突起電極31とを確実に接続することが可能となる。
In this step, the
更に、図18(a)、(b)に示したように、予め導体パターン22の表層に錫を含む金属層27を形成しておいたので、錫を含む溶融した接続媒体35が導体パターン22上に無駄に濡れ広がるのを防止できる。その結果、十分な量の接続媒体35によって導体パターン22と突起電極31とを接続することができ、これらの接続信頼性を向上させることができるようになる。
Further, as shown in FIGS. 18A and 18B, since the
その後、図21に示すように、回路基板20と半導体素子30との間に熱硬化性のアンダーフィル樹脂37を充填した後、温度が約150℃に維持された不図示の恒温槽内でそのアンダーフィル樹脂37を約2時間加熱して熱硬化させる。
Then, as shown in FIG. 21, after filling the
以上により、本実施形態に係る半導体装置の基本構造が完成した。 Thus, the basic structure of the semiconductor device according to this embodiment is completed.
上記した本実施形態によれば、図16(a)、(b)を参照して説明したように、無電解錫めっきを利用して、突起電極31に付着した粉体23を錫に置換した。
According to the above-described embodiment, as described with reference to FIGS. 16A and 16B, the
置換後の粉体23ははんだ溜のように機能するので、導体パターン22にはんだ溜を形成するための幅広部を形成する必要がなく、幅広部によって導体パターン23の微細化と高集積化が阻害されることがない。これにより、導体パターン23の微細化と高集積化とを通じて半導体装置の小型化を促すことができるようになる。
Since the
更に、粉体23中の銅よりも融点が低い錫に当該粉体23を置換するので、置換後の粉体23を加熱により容易に溶融することができ、粉体23を溶融してなる接続媒体35によって突起電極31と導体パターン22とを簡単に接続することができる。
Furthermore, since the
図22は、本実施形態に係る半導体装置の断面写真を基にして描いた図である。 FIG. 22 is a diagram drawn based on a cross-sectional photograph of the semiconductor device according to the present embodiment.
図22に示されるように、この半導体装置においても、第1実施形態と同様に突起電極31の側面が十分な量の接続媒体35で覆われており、その接続媒体35にはクラックが発生していない。よって、本実施形態においても、粉体23によって突起電極31と導体パターン22との接続信頼性が向上することが確かめられた。
As shown in FIG. 22, also in this semiconductor device, the side surface of the protruding
以上説明した各実施形態に関し、更に以下の付記を開示する。 The following additional notes are disclosed for each embodiment described above.
(付記1) 回路基板の導体パターンと半導体素子の突起電極の少なくとも一方に、第1の金属の粉体を付着させる工程と、
前記粉体の少なくとも一部を、前記第1の金属よりも融点の低い第2の金属に置換する工程と、
前記置換の後、加熱により前記粉体を溶融して接続媒体にし、該接続媒体により前記導体パターンと前記突起電極とを接続する工程と、
を有することを特徴とする半導体装置の製造方法。
(Appendix 1) A step of attaching a first metal powder to at least one of a conductor pattern of a circuit board and a protruding electrode of a semiconductor element;
Replacing at least a portion of the powder with a second metal having a melting point lower than that of the first metal;
After the replacement, the step of melting the powder by heating to a connection medium, and connecting the conductor pattern and the protruding electrode by the connection medium;
A method for manufacturing a semiconductor device, comprising:
(付記2) 前記粉体を付着させる工程は、前記導体パターンの一部領域に選択的に前記粉体を付着させることにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
(Supplementary note 2) The method of manufacturing a semiconductor device according to
(付記3) 前記粉体を付着させる工程は、前記導体パターンに前記粉体を塗し、前記一部領域上の前記粉体に超音波を印加することにより行われることを特徴とする付記2に記載の半導体装置の製造方法。 (Appendix 3) The step of attaching the powder is performed by applying the powder to the conductor pattern and applying an ultrasonic wave to the powder on the partial region. The manufacturing method of the semiconductor device as described in 2 ..
(付記4) 前記第1の金属として、前記導体パターンが含有する金属を採用することを特徴とする付記3に記載の半導体装置の製造方法。
(Additional remark 4) The metal which the said conductor pattern contains as said 1st metal is employ | adopted, The manufacturing method of the semiconductor device of
(付記5) 前記粉体を前記第2の金属に置換する工程において、前記一部領域の外側の前記導体パターンの表層も前記第2の金属に置換することを特徴とする付記2に記載の半導体装置の製造方法。 (Supplementary note 5) In the step of substituting the second metal with the powder, the surface layer of the conductor pattern outside the partial region is also substituted with the second metal. A method for manufacturing a semiconductor device.
(付記6) 前記粉体を付着させる工程は、超音波により前記粉体を前記突起電極に擦接させることにより行われることを特徴とする付記1に記載の半導体装置の製造方法。
(Supplementary note 6) The method of manufacturing a semiconductor device according to
(付記7) 前記導体パターンと前記突起電極とを接続する前に、前記導体パターンの表層に、前記第2の金属を含む金属層を形成することを特徴とする付記6に記載の半導体装置の製造方法。 (Additional remark 7) Before connecting the said conductor pattern and the said protruding electrode, the metal layer containing the said 2nd metal is formed in the surface layer of the said conductive pattern, The semiconductor device of Additional remark 6 characterized by the above-mentioned. Production method.
(付記8) 前記粉体を前記第2の金属に置換する工程は、置換型無電解めっきにより行われることを特徴とする付記1〜7のいずれかに記載の半導体装置の製造方法。
(Supplementary note 8) The method for manufacturing a semiconductor device according to any one of
(付記9) 前記第1の金属として、銅、銅合金、インジウム、ニッケル、鉄、マンガン、ジルコニウム、チタン、アルミニウム、クロム、及び亜鉛のいずれかを使用し、
前記第2の金属として錫又ははんだを使用することを特徴とする付記1〜8のいずれかに記載の半導体装置の製造方法。
(Supplementary Note 9) As the first metal, any one of copper, copper alloy, indium, nickel, iron, manganese, zirconium, titanium, aluminum, chromium, and zinc is used.
The method for manufacturing a semiconductor device according to any one of
(付記10) 表面に導体パターンが形成された回路基板と、
前記導体パターンの一部領域の上方に突起電極を備えた半導体素子と、
前記導体パターン上に形成され、前記突起電極と前記導体パターンとを接続する接続媒体とを有し、
前記一部領域における前記導体パターンの厚さが、該一部領域の外側における該導体パターンの厚さよりも厚いことを特徴とする半導体装置。
(Appendix 10) A circuit board having a conductor pattern formed on the surface;
A semiconductor element provided with a protruding electrode above a partial region of the conductor pattern;
A connection medium formed on the conductor pattern and connecting the protruding electrode and the conductor pattern;
The semiconductor device, wherein a thickness of the conductor pattern in the partial region is thicker than a thickness of the conductive pattern outside the partial region.
1、20…回路基板、2…樹脂基材、3、21…ソルダレジスト、4、22…導体パターン、4a…幅広部、7…はんだ層、7a…はんだ溜、8、30…半導体素子、9…金バンプ、21a…窓、23…粉体、25…超音波ヘッド、27…金属層、31…突起電極、35…接続媒体、37…アンダーフィル樹脂。
DESCRIPTION OF
Claims (6)
前記粉体の少なくとも一部を、前記第1の金属よりも融点の低い第2の金属に置換する工程と、
前記置換の後、加熱により前記粉体を溶融して接続媒体にし、該接続媒体により前記導体パターンと前記突起電極とを接続する工程と、
を有することを特徴とする半導体装置の製造方法。 Attaching a first metal powder to at least one of the conductor pattern of the circuit board and the protruding electrode of the semiconductor element;
Replacing at least a portion of the powder with a second metal having a melting point lower than that of the first metal;
After the replacement, the step of melting the powder by heating to a connection medium, and connecting the conductor pattern and the protruding electrode by the connection medium;
A method for manufacturing a semiconductor device, comprising:
前記導体パターンの一部領域の上方に突起電極を備えた半導体素子と、
前記導体パターン上に形成され、前記突起電極と前記導体パターンとを接続する接続媒体とを有し、
前記一部領域における前記導体パターンの厚さが、該一部領域の外側における該導体パターンの厚さよりも厚いことを特徴とする半導体装置。 A circuit board having a conductor pattern formed on the surface;
A semiconductor element provided with a protruding electrode above a partial region of the conductor pattern;
A connection medium formed on the conductor pattern and connecting the protruding electrode and the conductor pattern;
The semiconductor device, wherein a thickness of the conductor pattern in the partial region is thicker than a thickness of the conductive pattern outside the partial region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257924A JP5454090B2 (en) | 2009-11-11 | 2009-11-11 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257924A JP5454090B2 (en) | 2009-11-11 | 2009-11-11 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011103383A true JP2011103383A (en) | 2011-05-26 |
JP5454090B2 JP5454090B2 (en) | 2014-03-26 |
Family
ID=44193608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009257924A Expired - Fee Related JP5454090B2 (en) | 2009-11-11 | 2009-11-11 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5454090B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09181079A (en) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and fabrication thereof |
JP2003174055A (en) * | 2001-12-06 | 2003-06-20 | Asahi Kasei Corp | Fine pattern connection circuit part and method for forming the same |
-
2009
- 2009-11-11 JP JP2009257924A patent/JP5454090B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09181079A (en) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Ind Co Ltd | Semiconductor device and fabrication thereof |
JP2003174055A (en) * | 2001-12-06 | 2003-06-20 | Asahi Kasei Corp | Fine pattern connection circuit part and method for forming the same |
Also Published As
Publication number | Publication date |
---|---|
JP5454090B2 (en) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4401386B2 (en) | Solder bump forming method and semiconductor element mounting method | |
JP4729963B2 (en) | PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM | |
JP5085932B2 (en) | Mounted body and manufacturing method thereof | |
KR101655926B1 (en) | Configuration and manufacturing method of semiconductor device | |
JP4401411B2 (en) | Mounting body provided with semiconductor chip and manufacturing method thereof | |
TWI495026B (en) | Package substrate, package structure and methods for manufacturing same | |
JP4305430B2 (en) | Component mounting method and component mounting body | |
JP2006303442A (en) | Flip-chip method | |
TWI502666B (en) | Electronic parts mounting body, electronic parts, substrate | |
JP2010267741A (en) | Method for manufacturing semiconductor device | |
JP2011077307A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2005340448A (en) | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus | |
JP5454090B2 (en) | Manufacturing method of semiconductor device | |
JP7196936B2 (en) | Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device | |
JP4172238B2 (en) | Electronic component mounting structure | |
JP5685807B2 (en) | Electronic equipment | |
JP2006147620A (en) | Method of manufacturing flip chip mounting semiconductor device, and flip chip mounting semiconductor device | |
JP5333220B2 (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
JP2012028437A (en) | Semiconductor device and manufacturing method thereof | |
JPH1079403A (en) | Semiconductor device and manufacturing thereof | |
JP2005079379A (en) | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module | |
JP4388352B2 (en) | Manufacturing method of semiconductor device | |
JP2014103382A (en) | Solder ball, printed circuit board using the same, and semiconductor package | |
JP4364074B2 (en) | Manufacturing method of semiconductor device | |
JP2006005208A (en) | Semiconductor device and its mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |