JP2011091239A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011091239A
JP2011091239A JP2009244310A JP2009244310A JP2011091239A JP 2011091239 A JP2011091239 A JP 2011091239A JP 2009244310 A JP2009244310 A JP 2009244310A JP 2009244310 A JP2009244310 A JP 2009244310A JP 2011091239 A JP2011091239 A JP 2011091239A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
adhesive sheet
groove
sheet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009244310A
Other languages
Japanese (ja)
Inventor
Tetsukazu Sugitani
哲一 杉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2009244310A priority Critical patent/JP2011091239A/en
Publication of JP2011091239A publication Critical patent/JP2011091239A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device with an adhesive sheet whose steps are not made complicated and which neither breaks the semiconductor device nor generates a defect in post-steps. <P>SOLUTION: The method of manufacturing the semiconductor device having the adhesive sheet arranged on a reverse surface includes a step of forming V grooves on a top surface side of a semiconductor wafer along predetermined division lines of the semiconductor wafer; a step of arranging a protective member on the top surface side of the semiconductor wafer having the V groove formed; a step of grinding the reverse surface side of the semiconductor wafer until the semiconductor wafer has a prescribed thickness; an adhesive sheet and expand sheet sticking step of sticking the adhesive sheet and an expand sheet on the reverse surface side of the ground semiconductor wafer in order; and a dividing step of dividing the semiconductor wafer and adhesive sheet into individual semiconductor devices along the predetermined division lines from V vertexes of the V grooves as starting points by expanding the expand sheet after removing the protective member from the top surface of the semiconductor wafer. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、裏面に接着シートが配設された半導体デバイスの製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which an adhesive sheet is disposed on the back surface.

近年の半導体デバイス技術においては、デバイスの高密度化や小型化を達成するために、MCP(Multi Chip Package)、SiP(System in Package)等の複数の半導体デバイスを積層した積層型パッケージが有効に利用されている。   In recent semiconductor device technology, a stacked package in which a plurality of semiconductor devices such as MCP (Multi Chip Package) and SiP (System in Package) are stacked is effectively used to achieve high density and miniaturization of the device. It's being used.

このような積層型パッケージを構成する半導体デバイスは、裏面にDAF(Die Attach Film)と呼ばれるダイボンディング用の接着シートが貼られており、この接着シートで半導体デバイスの積層状態を保持している。この接着シートはリードフレームに半導体デバイス(チップ)をマウントする際に、従来から使用されている銀ペースト樹脂等の接着剤に替わるものとして広く使用されている。   In the semiconductor device constituting such a stacked package, a die bonding adhesive sheet called DAF (Die Attach Film) is pasted on the back surface, and the laminated state of the semiconductor devices is held by this adhesive sheet. This adhesive sheet is widely used as a substitute for an adhesive such as silver paste resin that has been conventionally used when mounting a semiconductor device (chip) on a lead frame.

接着シートが裏面に貼着された半導体デバイスは以下の手法で製造される。まず、表面に複数の分割予定ラインによって区画された各領域に半導体デバイスが形成された半導体ウエーハの裏面を研削して薄化する。   A semiconductor device having an adhesive sheet attached to the back surface is manufactured by the following method. First, the back surface of a semiconductor wafer having a semiconductor device formed in each region partitioned by a plurality of division lines on the surface is ground and thinned.

その後、薄化された半導体ウエーハの裏面に接着シートを貼付してから、切削装置の切削ブレードで半導体ウエーハを分割予定ラインに沿って切削するとともに接着シートも切削して分割することで、裏面に接着シートが配設された半導体デバイスを製造する。   After that, an adhesive sheet is applied to the back surface of the thinned semiconductor wafer, and then the semiconductor wafer is cut along the planned dividing line with a cutting blade of a cutting device, and the adhesive sheet is also cut and divided to form the back surface. A semiconductor device provided with an adhesive sheet is manufactured.

しかし、切削ブレードで半導体ウエーハと接着シートとを切削すると切削ブレードに接着シートが絡みつき、切削ブレードに目詰まり等の不具合を生じさせ、半導体ウエーハが切削されて形成された半導体デバイスには欠けやクラック等の不良が生じてしまう。また、接着シートにはひげ状のバリが発生してワイヤボンディング時に断線の原因となる。   However, when the semiconductor wafer and the adhesive sheet are cut with the cutting blade, the adhesive sheet gets entangled with the cutting blade, causing the cutting blade to become clogged, and the semiconductor device formed by cutting the semiconductor wafer is chipped or cracked. Such defects will occur. In addition, whisker-like burrs are generated in the adhesive sheet, causing disconnection during wire bonding.

一方、近年ではより小型化・薄化した半導体デバイスの製造を可能にする技術として、特開平11−40520号公報で提案されている所謂先ダイシング法が広く採用されつつある。   On the other hand, in recent years, a so-called tip dicing method proposed in Japanese Patent Application Laid-Open No. 11-40520 has been widely adopted as a technique that enables manufacture of a semiconductor device that is smaller and thinner.

先ダイシング法では、半導体ウエーハの表面に分割予定ラインに沿って半導体デバイスの厚みに至る深さの切削溝を形成した後、半導体ウエーハの表面に保護テープ等の保護部材を配設する。   In the first dicing method, a cutting groove having a depth reaching the thickness of the semiconductor device is formed on the surface of the semiconductor wafer along the division line, and then a protective member such as a protective tape is disposed on the surface of the semiconductor wafer.

その後、半導体ウエーハの裏面を研削して所定の厚み(形成される半導体デバイスの厚み)へ薄化するとともに、切削溝を半導体デバイスの裏面に露出させることで半導体ウエーハを個々のチップへと分割する。   Thereafter, the back surface of the semiconductor wafer is ground and thinned to a predetermined thickness (the thickness of the semiconductor device to be formed), and the semiconductor wafer is divided into individual chips by exposing the cutting grooves to the back surface of the semiconductor device. .

分割された各チップは保護部材によって一体的に支持された状態となっており、この状態の半導体ウエーハの裏面側にDAF等の接着シートが配設される。その後、接着シートを切断して表面保護部材を除去することで、裏面に接着シートが配設された半導体デバイスが形成される。   Each of the divided chips is integrally supported by a protective member, and an adhesive sheet such as DAF is disposed on the back side of the semiconductor wafer in this state. Thereafter, the adhesive sheet is cut to remove the surface protection member, thereby forming a semiconductor device in which the adhesive sheet is disposed on the back surface.

例えば、特開昭61−112345号公報では、断面が矩形の切削ブレードを用いた先ダイシング法で裏面に接着シートが配設された半導体デバイスを形成している。この公報で開示されている一実施例では、切削溝を形成した後、半導体ウエーハの切削溝に至らない領域を研削により除去して、裏面に接着シートとエキスパンド用シートを順に積層した後、エキスパンド用シートを拡張して半導体ウエーハを個々のチップに分割している。   For example, in Japanese Patent Application Laid-Open No. 61-112345, a semiconductor device having an adhesive sheet disposed on the back surface is formed by a tip dicing method using a cutting blade having a rectangular cross section. In one embodiment disclosed in this publication, after forming a cutting groove, an area not reaching the cutting groove of the semiconductor wafer is removed by grinding, and an adhesive sheet and an expanding sheet are sequentially laminated on the back surface, and then the expanded The semiconductor wafer is divided into individual chips by expanding the sheet.

特開平11−40520号公報JP 11-40520 A 特開昭61−112345号公報JP 61-112345 A

ところが、このように断面が矩形の切削ブレードを用いて形成された底面が平坦な切削溝では、ウエーハ分割時の分割起点が定まらず非常に分割性が悪い。更に、切削溝毎に分割起点が異なり、分割された半導体デバイスの外径サイズにばらつきが生じる上、半導体ウエーハの厚み方向において分割予定ラインに対応する領域外に分割亀裂が走り、半導体デバイスを破損させてしまう恐れがある。   However, in such a cutting groove having a flat bottom surface formed by using a cutting blade having a rectangular cross section, the dividing starting point at the time of dividing the wafer is not determined and the dividing property is very poor. Furthermore, the division starting point differs for each cutting groove, the outer diameter size of the divided semiconductor devices varies, and the division cracks run outside the region corresponding to the division line in the thickness direction of the semiconductor wafer, damaging the semiconductor device. There is a risk of letting you.

一方、特開昭61−112345号公報で開示されている他の実施例では、断面が矩形の切削ブレードで切削溝を形成した後、半導体ウエーハの切削溝に至る領域を研削により除去して、裏面に接着シートとエキスパンド用シートを順に積層した後、エキスパンド用シートを拡張して半導体ウエーハを分割している。   On the other hand, in another embodiment disclosed in Japanese Patent Application Laid-Open No. 61-112345, after forming the cutting groove with a cutting blade having a rectangular cross section, the region reaching the cutting groove of the semiconductor wafer is removed by grinding, After laminating an adhesive sheet and an expanding sheet in order on the back surface, the expanding sheet is expanded to divide the semiconductor wafer.

ところが、このように断面が矩形の切削ブレードを用いて切削溝が形成され、その後半導体ウエーハの切削溝に至る領域が研削により除去された場合には、半導体ウエーハが分割されて形成された各チップ間には切削ブレードの厚みと同等の間隔が形成される。即ち、複数のチップに分割された半導体ウエーハは、各チップ間に切削ブレード厚みと同等の隙間を有して接着シートとエキスパンド用シートに配設された状態となる。   However, when the cutting groove is formed by using a cutting blade having a rectangular cross section and the area reaching the cutting groove of the semiconductor wafer is removed by grinding, each chip formed by dividing the semiconductor wafer is formed. An interval equivalent to the thickness of the cutting blade is formed between them. That is, the semiconductor wafer divided into a plurality of chips is in a state of being disposed on the adhesive sheet and the expanding sheet with a gap equivalent to the thickness of the cutting blade between the chips.

この各チップ間の隙間に対応する接着シートの領域がエキスパンドシートの拡張によって伸長される伸長可能領域となる。従って、この状態でエキスパンド用シートを拡張しても、各チップ間に隙間がない場合に比べて伸長可能領域が広いために接着シートが非常に破断され難く、接着シートを破断するのに非常に大きな拡張力を付与する必要がある。   The area of the adhesive sheet corresponding to the gap between the chips becomes an expandable area that is expanded by expansion of the expanded sheet. Therefore, even if the expanding sheet is expanded in this state, the adhesive sheet is very difficult to break because the stretchable area is wide compared to the case where there is no gap between the chips, and it is very difficult to break the adhesive sheet. It is necessary to give a large expansion force.

更に非常に大きな拡張力を付与して接着シートを破断したとしても、接着シートの破断起点は各チップ間の隙間内において任意の点となるため、製造された半導体デバイスの外周に接着シートがはみ出す状態となる。   Furthermore, even if the adhesive sheet is broken by applying a very large expansion force, the adhesive sheet protrudes from the outer periphery of the manufactured semiconductor device because the starting point of the adhesive sheet is an arbitrary point in the gap between the chips. It becomes a state.

このように外周に接着シートがはみ出した半導体デバイスでは、はみ出した接着シートが反り返って半導体デバイスの表面に付着し、後のワイヤボンディング工程においてワイヤボンディング不良を発生させてしまうという問題がある。   As described above, in the semiconductor device in which the adhesive sheet protrudes from the outer periphery, the protruded adhesive sheet is warped and adheres to the surface of the semiconductor device, which causes a wire bonding defect in a subsequent wire bonding process.

そこで、先ダイシング法で半導体ウエーハを分割して接着シートを貼着した後、例えば切削装置やレーザ加工装置を用いて接着シートのみを切断する方法も考えられる。ところが、この方法では工程が煩雑となる上、半導体ウエーハが分割されて形成された各チップ間の隙間を介して接着シートの切断加工を施さねばならず、半導体デバイスの外周から接着シートがはみ出すことの無いように切断加工を行うことは極めて難しい。   Therefore, a method of cutting only the adhesive sheet using, for example, a cutting apparatus or a laser processing apparatus after dividing the semiconductor wafer by the prior dicing method and attaching the adhesive sheet is also conceivable. However, in this method, the process becomes complicated, and the adhesive sheet must be cut through the gaps between the chips formed by dividing the semiconductor wafer, and the adhesive sheet protrudes from the outer periphery of the semiconductor device. It is extremely difficult to perform the cutting process so that there is no problem.

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、工程を煩雑化することなく、且つ、半導体デバイスに破損を生じさせることなく、後工程で不良を発生させることのない接着シート付き半導体デバイスの製造方法を提供することである。   The present invention has been made in view of these points, and the object of the present invention is to cause defects in the subsequent process without complicating the process and without causing damage to the semiconductor device. It is providing the manufacturing method of the semiconductor device with an adhesive sheet which does not have a thing.

本発明によると、裏面に接着シートが配設された半導体デバイスの製造方法であって、半導体ウエーハの分割予定ラインに沿って半導体ウエーハの表面側にV溝を形成するV溝形成ステップと、該V溝が形成された半導体ウエーハの表面側に保護部材を配設する保護部材配設ステップと、半導体ウエーハの裏面側を研削して半導体ウエーハを所定厚みに形成する裏面研削ステップと、研削された半導体ウエーハの裏面側に接着シートとエキスパンドシートを順に貼着する接着シート及びエキスパンドシート貼着ステップと、該保護部材を半導体ウエーハの表面から除去した後、該エキスパンドシートを拡張することで半導体ウエーハと該接着シートとを該V溝のV頂点を起点に該分割予定ラインに沿って個々の半導体デバイスに分割する分割ステップと、を具備したことを特徴とする半導体デバイスの製造方法が提供される。   According to the present invention, there is provided a semiconductor device manufacturing method in which an adhesive sheet is disposed on the back surface, wherein a V-groove forming step of forming a V-groove on the front surface side of the semiconductor wafer along a predetermined division line of the semiconductor wafer; A protective member disposing step of disposing a protective member on the front surface side of the semiconductor wafer in which the V-groove is formed, a back surface grinding step of grinding the back surface side of the semiconductor wafer to form the semiconductor wafer to a predetermined thickness, and grinding An adhesive sheet and an expand sheet adhering step for adhering an adhesive sheet and an expand sheet in order to the back side of the semiconductor wafer, and removing the protective member from the surface of the semiconductor wafer, and then expanding the expand sheet and the semiconductor wafer Dividing the adhesive sheet into individual semiconductor devices along the scheduled dividing line starting from the V apex of the V groove The method of manufacturing a semiconductor device, characterized by comprising a step, is provided.

好ましくは、V溝形成ステップでは、所定厚みに至る深さのV溝を形成する。裏面研削ステップでは、半導体ウエーハの裏面側を研削してV溝のV頂点を半導体ウエーハの裏面側に露出させる。   Preferably, in the V groove forming step, a V groove having a depth reaching a predetermined thickness is formed. In the back surface grinding step, the back surface side of the semiconductor wafer is ground to expose the V apex of the V groove on the back surface side of the semiconductor wafer.

本発明によると、半導体ウエーハは表面に形成されたV溝のV頂点を起点に分割されるため、ウエーハの厚み方向において分割亀裂は分割予定ラインに対応する領域外からはみ出すことなく、半導体デバイスを破損させる恐れが無い。チップ間には隙間が形成されず、接着シートの伸長可能領域がないため、エキスパンド用シートを拡張することで容易に接着シートを分割することができる。   According to the present invention, since the semiconductor wafer is divided starting from the V apex of the V groove formed on the surface, the divided crack does not protrude from the outside of the region corresponding to the planned dividing line in the thickness direction of the wafer. There is no risk of damage. Since no gap is formed between the chips and there is no stretchable region of the adhesive sheet, the adhesive sheet can be easily divided by expanding the expanding sheet.

分割ステップでは、半導体ウエーハと接着シートとがともにV溝のV頂点を起点に分割されるので、半導体デバイスの外周から接着シートがはみ出すことが防止され、後のワイヤボンディング工程でワイヤボンディング不良を発生させることがない。   In the dividing step, both the semiconductor wafer and the adhesive sheet are divided starting from the V apex of the V groove, so that the adhesive sheet is prevented from protruding from the outer periphery of the semiconductor device, and a wire bonding defect occurs in the subsequent wire bonding process. I will not let you.

半導体ウエーハの表面側斜視図である。It is a surface side perspective view of a semiconductor wafer. 本発明の半導体デバイスの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the semiconductor device of this invention. V溝形成ステップの説明図である。It is explanatory drawing of a V-groove formation step. V溝形成ステップに使用する切削ブレードを示す図である。It is a figure which shows the cutting blade used for a V-groove formation step. V溝形成ステップが実施された半導体ウエーハの断面図である。It is sectional drawing of the semiconductor wafer in which the V-groove formation step was implemented. 半導体ウエーハの表面に保護テープを貼着する様子を示す斜視図である。It is a perspective view which shows a mode that a protective tape is stuck on the surface of a semiconductor wafer. 半導体ウエーハの表面に保護テープが貼着された状態の断面図である。It is sectional drawing of the state by which the protective tape was stuck on the surface of the semiconductor wafer. 図8(A)は裏面研削ステップの斜視図、図8(B)はその側面図である。FIG. 8A is a perspective view of the back grinding step, and FIG. 8B is a side view thereof. 裏面研削ステップ後の半導体ウエーハの断面図である。It is sectional drawing of the semiconductor wafer after a back surface grinding step. 裏面研削ステップ後の半導体ウエーハの他の断面図である。It is another cross-sectional view of the semiconductor wafer after the back grinding step. 図11(A)は裏面に接着シートが配設された状態の半導体ウエーハの断面図、図11(B)は接着シート上にエキスパンド用シートが配設された状態の半導体ウエーハの断面図である。FIG. 11A is a cross-sectional view of a semiconductor wafer in a state where an adhesive sheet is disposed on the back surface, and FIG. 11B is a cross-sectional view of the semiconductor wafer in a state where an expanding sheet is disposed on the adhesive sheet. . 保護テープを除去する様子を示す断面図である。It is sectional drawing which shows a mode that a protective tape is removed. 分割装置の斜視図である。It is a perspective view of a dividing device. 半導体ウエーハ分割ステップの説明図である。It is explanatory drawing of a semiconductor wafer division | segmentation step. 図15(A)はエキスパンド用シートをエキスパンドしている状態の断面図、図15(B)はエキスパンド用シートがエキスパンドされて半導体ウエーハ及び接着シートが分割された状態の断面図である。FIG. 15A is a cross-sectional view in a state where the expanding sheet is expanded, and FIG. 15B is a cross-sectional view in a state where the expanding sheet is expanded and the semiconductor wafer and the adhesive sheet are divided.

以下、本発明の実施形態を図面を参照して詳細に説明する。図1に示すように、半導体ウエーハ2の表面においては、第1の分割予定ライン(ストリート)S1と第2の分割予定ラインS2が直交して形成されており、第1の分割予定ラインS1と第2の分割予定ラインS2とによって区画された複数の領域にそれぞれデバイスDが形成されている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. As shown in FIG. 1, on the surface of the semiconductor wafer 2, a first planned division line (street) S1 and a second planned division line S2 are formed orthogonal to each other, A device D is formed in each of a plurality of regions partitioned by the second scheduled division line S2.

図2を参照すると、本発明実施形態に係る半導体デバイスの製造方法のフローチャートが示されている。本実施形態の半導体デバイスの製造方法では、まずステップS10で半導体ウエーハの表面側に分割予定ラインS1,S2に沿ってV溝を形成する。このV溝の形成は、図3に示すような切削装置の切削手段12により実施される。   Referring to FIG. 2, a flowchart of a method for manufacturing a semiconductor device according to an embodiment of the present invention is shown. In the semiconductor device manufacturing method of this embodiment, first, in step S10, V-grooves are formed along the scheduled division lines S1 and S2 on the surface side of the semiconductor wafer. The V groove is formed by the cutting means 12 of a cutting apparatus as shown in FIG.

切削手段12のスピンドルユニット18のスピンドルハウジング20中には、図示しないモータにより回転駆動されるスピンドル14が回転可能に収容されており、スピンドル14の先端に切削ブレード16が装着されている。   A spindle 14 that is rotationally driven by a motor (not shown) is rotatably accommodated in a spindle housing 20 of the spindle unit 18 of the cutting means 12, and a cutting blade 16 is attached to the tip of the spindle 14.

V溝形成ステップでは、図4(A)に示すように、先端にV形状22を有する切削ブレード16を使用する。或いは、図4(B)に示すように、片側に傾斜面24を有する切削ブレード16Aを使用する。   In the V groove forming step, a cutting blade 16 having a V shape 22 at the tip is used as shown in FIG. Alternatively, as shown in FIG. 4B, a cutting blade 16A having an inclined surface 24 on one side is used.

V溝形成ステップは、先端がV形状の切削ブレード16,16Aに替わり、公知のスクライバでV溝を形成するようにしてもよい。切削ブレード16,16Aを使用する場合には、放電加工により切削ブレード16,16Aの先端形状を修正しながら加工することが好ましい。   In the V-groove forming step, the V-groove may be formed by a known scriber instead of the cutting blades 16 and 16A having a V-shaped tip. When the cutting blades 16 and 16A are used, it is preferable to perform machining while correcting the tip shapes of the cutting blades 16 and 16A by electric discharge machining.

図3に示すように、半導体ウエーハ2は粘着テープであるダイシングテープTを介して環状フレームFに支持されている。図示しないチャックテーブルで半導体ウエーハ2を吸引保持し、半導体ウエーハ2をX軸方向に移動させるとともに、切削ブレード16を高速回転させながらスピンドルユニット18を下降させると、位置合わせされた第1の分割予定ラインS1が切削されて、所定深さのV溝26が形成される。   As shown in FIG. 3, the semiconductor wafer 2 is supported by the annular frame F via a dicing tape T which is an adhesive tape. When the semiconductor wafer 2 is sucked and held by a chuck table (not shown), the semiconductor wafer 2 is moved in the X-axis direction, and the spindle unit 18 is lowered while the cutting blade 16 is rotated at a high speed, the aligned first division schedule The line S1 is cut to form a V-groove 26 having a predetermined depth.

メモリに記憶されたストリートピッチずつ切削ブレード16をY軸方向にインデックス送りしながら切削を行うことにより、同方向の分割予定ラインS1の全てにV溝26が形成される。更に、チャックテーブルを90度回転させてから、上記と同様の切削を行うと、第2の分割予定ラインS2に沿ってV溝26が形成される。表面にV溝26が形成された状態の半導体ウエーハ2の断面図が図5に示されている。26aはV溝26のV頂点を示している。   By performing cutting while indexing the cutting blade 16 in the Y-axis direction in increments of street pitches stored in the memory, the V-grooves 26 are formed in all the division planned lines S1 in the same direction. Further, when the same cutting as described above is performed after the chuck table is rotated 90 degrees, the V-groove 26 is formed along the second scheduled division line S2. A cross-sectional view of the semiconductor wafer 2 with the V-groove 26 formed on the surface is shown in FIG. Reference numeral 26 a denotes the V apex of the V groove 26.

V溝形成ステップ終了後、図6に示すように半導体ウエーハ2の表面2aに保護テープ等の保護部材28を貼着する(ステップS11)。表面に保護部材が貼着された状態の半導体ウエーハ2の断面図が図7に示されている。   After completion of the V-groove forming step, a protective member 28 such as a protective tape is attached to the surface 2a of the semiconductor wafer 2 as shown in FIG. 6 (step S11). FIG. 7 shows a cross-sectional view of the semiconductor wafer 2 with a protective member attached to the surface.

このように半導体ウエーハ2の表面に保護部材28を貼着した後、半導体ウエーハ2の裏面2bを研削する裏面研削ステップを実施する(ステップS12)。この裏面研削ステップでは、図8に示すような研削装置の研削ユニット30を使用する。図8(A)はチャックテーブル46に保持された半導体ウエーハ2と研削ユニット30との関係を示す斜視図であり、図8(B)はその側面図を示している。   After the protective member 28 is adhered to the surface of the semiconductor wafer 2 as described above, a back surface grinding step for grinding the back surface 2b of the semiconductor wafer 2 is performed (step S12). In this back grinding step, a grinding unit 30 of a grinding apparatus as shown in FIG. 8 is used. FIG. 8A is a perspective view showing the relationship between the semiconductor wafer 2 held on the chuck table 46 and the grinding unit 30, and FIG. 8B shows a side view thereof.

研削ユニット30のハウジング32中には、モータ38により回転駆動されるスピンドル34が収容されており、スピンドル34の先端にはホイールマウント36が固定されている。   The housing 32 of the grinding unit 30 houses a spindle 34 that is rotationally driven by a motor 38, and a wheel mount 36 is fixed to the tip of the spindle 34.

このホイールマウント36に対して、研削ホイール40が着脱可能に装着されている。研削ホイール40は、ホイール基台42と、ホイール基台42に環状に配設された複数の研削砥石44とから構成される。   A grinding wheel 40 is detachably attached to the wheel mount 36. The grinding wheel 40 includes a wheel base 42 and a plurality of grinding wheels 44 that are annularly disposed on the wheel base 42.

ステップS12の裏面研削ステップでは、チャックテーブル46で保護部材28を吸引保持し半導体ウエーハ2の裏面を露出させる。そして、チャックテーブル46を矢印a方向に例えば300rpmで回転しつつ、研削ホイール40を矢印b方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット移動機構を作動して研削砥石44をウエーハ2の裏面2bに接触させる。   In the back surface grinding step of step S12, the protection member 28 is sucked and held by the chuck table 46 to expose the back surface of the semiconductor wafer 2. Then, while rotating the chuck table 46 in the direction of arrow a at, for example, 300 rpm, the grinding wheel 40 is rotated in the direction of arrow b at, for example, 6000 rpm, and a grinding unit moving mechanism (not shown) is operated to move the grinding wheel 44 to the back surface of the wafer 2. Contact 2b.

研削ホイール40を所定の研削送り速度で下方に所定量研削送りして、ウエーハ2の研削を実施する。接触式又は非接触式の厚み測定ゲージによってウエーハ2の厚みを測定しながらウエーハ2を所定の厚みに研削する。   The grinding wheel 40 is ground and fed by a predetermined amount at a predetermined grinding feed speed, and the wafer 2 is ground. The wafer 2 is ground to a predetermined thickness while measuring the thickness of the wafer 2 with a contact or non-contact thickness gauge.

裏面研削ステップを実施した半導体ウエーハの断面図が図9に示されている。尚、ステップS10のV溝形成ステップで、所定の厚みに至る深さのV溝26を形成し、裏面研削ステップでは、図10に示すようにウエーハ2の裏面側を研削してV溝26のV頂点26aをウエーハ2の裏面2bに露出させるようにしてもよい。   FIG. 9 shows a cross-sectional view of the semiconductor wafer that has undergone the back grinding step. In the V-groove forming step of step S10, the V-groove 26 having a depth reaching a predetermined thickness is formed, and in the back surface grinding step, the back surface side of the wafer 2 is ground as shown in FIG. The V apex 26 a may be exposed on the back surface 2 b of the wafer 2.

裏面研削ステップ実施後、ステップS13に進んで半導体ウエーハ2の裏面2bに接着シート48とエキスパンドシート54を順に配設する接着シート及びエキスパンドシート配設ステップを実施する。   After performing the back surface grinding step, the process proceeds to step S13, and an adhesive sheet and expanded sheet disposing step for sequentially disposing the adhesive sheet 48 and the expanded sheet 54 on the back surface 2b of the semiconductor wafer 2 are performed.

即ち、図11(A)に示すように半導体ウエーハ2の裏面2bにDAF等の接着シート48を貼着し、接着シート48の上に図11(B)に示すように延性を有するエキスパンドシート54を貼着する。   That is, an adhesive sheet 48 such as DAF is attached to the back surface 2b of the semiconductor wafer 2 as shown in FIG. 11A, and an expandable sheet 54 having ductility as shown in FIG. Affix.

接着シート及びエキスパンドシート配設ステップでは、接着シート、エキスパンドシートの順に貼着してもよいし、接着シートとエキスパンドシートとが一体化しているシートを使用するようにしてもよい。   In the adhesive sheet and expanded sheet disposing step, the adhesive sheet and the expanded sheet may be attached in this order, or a sheet in which the adhesive sheet and the expanded sheet are integrated may be used.

次いで、半導体ウエーハ2の表面2aから図12に示すように保護部材28を剥離してから、ステップS14の分割ステップを実施する。この分割ステップを実施するには、例えば図13に示すような分割装置60を使用する。   Next, the protective member 28 is peeled off from the surface 2a of the semiconductor wafer 2 as shown in FIG. 12, and then the dividing step of Step S14 is performed. In order to carry out this dividing step, for example, a dividing device 60 as shown in FIG. 13 is used.

分割装置60は、環状フレーム50を保持するフレーム保持手段62と、フレーム保持手段62に保持された環状フレーム50に装着されたエキスパンドシート54を拡張するテープ拡張手段64を具備している。   The dividing device 60 includes a frame holding unit 62 that holds the annular frame 50 and a tape expansion unit 64 that extends the expanded sheet 54 attached to the annular frame 50 held by the frame holding unit 62.

フレーム保持手段62は、環状のフレーム保持部材66と、フレーム保持部材66の外周に配設された固定手段としての複数のクランプ68とから構成される。フレーム保持部材66の上面は環状フレーム50を載置する載置面66aを形成しており、この載置面66a上に環状フレーム50が載置される。   The frame holding means 62 includes an annular frame holding member 66 and a plurality of clamps 68 as fixing means arranged on the outer periphery of the frame holding member 66. An upper surface of the frame holding member 66 forms a mounting surface 66a on which the annular frame 50 is mounted, and the annular frame 50 is mounted on the mounting surface 66a.

そして、載置面66a上に載置された環状フレーム50は、クランプ68によってフレーム保持部材66に固定される。このように構成されたフレーム保持手段62はテープ拡張手段64によって上下方向に移動可能に支持されている。   The annular frame 50 placed on the placement surface 66 a is fixed to the frame holding member 66 by a clamp 68. The frame holding means 62 configured as described above is supported by the tape extending means 64 so as to be movable in the vertical direction.

テープ拡張手段64は、環状のフレーム保持部材66の内側に配設された拡張ドラム70を具備している。この拡張ドラム70は、環状フレーム50の内径より小さく、該環状フレーム50に装着されたエキスパンドシート54に貼着される半導体ウエーハ2の外径より大きい内径を有している。   The tape expansion means 64 includes an expansion drum 70 disposed inside the annular frame holding member 66. The expansion drum 70 has an inner diameter that is smaller than the inner diameter of the annular frame 50 and larger than the outer diameter of the semiconductor wafer 2 attached to the expanded sheet 54 attached to the annular frame 50.

拡張ドラム70はその下端に一体的に形成された支持フランジ72を有している。テープ拡張手段64は更に、環状のフレーム保持部材66を上下方向に移動する駆動手段74を具備している。この駆動手段74は支持フランジ72上に配設された複数のエアシリンダ76から構成されており、そのピストンロッド78がフレーム保持部材66の下面に連結されている。   The expansion drum 70 has a support flange 72 formed integrally with the lower end thereof. The tape expanding means 64 further includes driving means 74 that moves the annular frame holding member 66 in the vertical direction. The driving means 74 is composed of a plurality of air cylinders 76 disposed on the support flange 72, and the piston rod 78 is connected to the lower surface of the frame holding member 66.

複数のエアシリンダ76から構成される駆動手段74は、環状のフレーム保持部材66をその載置面66aが拡張ドラム70の上端と略同一高さとなる基準位置と、拡張ドラム70の上端より所定量下方の拡張位置の間を上下方向に移動する。   The drive means 74 composed of a plurality of air cylinders 76 has an annular frame holding member 66 with a predetermined amount from the reference position where the mounting surface 66a is substantially flush with the upper end of the expansion drum 70, and the upper end of the expansion drum 70. Move vertically between lower expansion positions.

以上のように構成された分割装置60を用いて実施する半導体ウエーハ分割工程について、図14(A)及び図14(B)を参照して説明する。図14(A)に示すように、半導体ウエーハ2を接着シート48及びエキスパンド用シート54を介して支持した環状フレーム50を、フレーム保持部材66の載置面66a上に載置し、クランプ68によってフレーム保持部材66を固定する。この時、フレーム保持部材66はその載置面66aが拡張ドラム70の上端と略同一高さとなる基準位置に位置づけられる。   A semiconductor wafer dividing step performed using the dividing apparatus 60 configured as described above will be described with reference to FIGS. 14 (A) and 14 (B). As shown in FIG. 14A, the annular frame 50 that supports the semiconductor wafer 2 via the adhesive sheet 48 and the expanding sheet 54 is placed on the placement surface 66 a of the frame holding member 66, and is clamped by the clamp 68. The frame holding member 66 is fixed. At this time, the frame holding member 66 is positioned at a reference position where the mounting surface 66 a is substantially the same height as the upper end of the expansion drum 70.

次いで、エアシリンダ76を駆動してフレーム保持部材66を図14(B)に示す拡張位置に下降する。これにより、フレーム保持部材66の載置面66a上に固定されている環状フレーム50も下降するため、環状フレーム50に装着されたエキスパンド用シート54は拡張ドラム70の上端縁に当接して主に半径方向に拡張される。   Next, the air cylinder 76 is driven to lower the frame holding member 66 to the extended position shown in FIG. As a result, the annular frame 50 fixed on the mounting surface 66a of the frame holding member 66 is also lowered, so that the expanding sheet 54 attached to the annular frame 50 abuts against the upper end edge of the expansion drum 70 and mainly. Expanded radially.

その結果、エキスパンド用シート54に貼着されている半導体ウエーハ2及び接着シート48には放射状に引張力が作用する。このように半導体ウエーハ2及び接着シート48に放射状に引張力が作用すると、半導体ウエーハ2に形成されたV溝26のV頂点26aを分割起点として半導体ウエーハ2及び接着シート48は分割予定ラインS1,S2に沿って破断され、図15(B)に示すように個々の接着シート付き半導体チップ4に分割される。   As a result, a tensile force acts radially on the semiconductor wafer 2 and the adhesive sheet 48 that are adhered to the expanding sheet 54. In this way, when a radial tensile force acts on the semiconductor wafer 2 and the adhesive sheet 48, the semiconductor wafer 2 and the adhesive sheet 48 are separated from each other by using the V apex 26a of the V groove 26 formed in the semiconductor wafer 2 as a division starting point. It is broken along S2 and divided into individual semiconductor chips 4 with adhesive sheets as shown in FIG.

尚、図10に示すように半導体ウエーハ2の裏面2bを研削してV溝26のV頂点26aが裏面に露出している場合には、半導体ウエーハ2は既に個々のチップに分割されているので、エキスパンド用シート54に引張力を作用させると、接着シート48のみがV溝26のV頂点26aを分割起点として分割予定ラインS1,S2に沿って破断される。   As shown in FIG. 10, when the back surface 2b of the semiconductor wafer 2 is ground and the V apex 26a of the V groove 26 is exposed on the back surface, the semiconductor wafer 2 is already divided into individual chips. When a tensile force is applied to the expanding sheet 54, only the adhesive sheet 48 is broken along the planned dividing lines S1 and S2 with the V apex 26a of the V groove 26 as the dividing starting point.

2 半導体ウエーハ
16,16A 切削ブレード
22 V形状
24 斜面
26 V溝
26a V頂点
28 保護部材
30 研削ユニット
40 研削ホイール
46 チャックテーブル
48 接着シート
54 エキスパンド用シート
60 分割装置
62 フレーム保持手段
64 テープ拡張手段
66 フレーム保持部材
70 拡張ドラム
2 Semiconductor wafer 16, 16A Cutting blade 22 V shape 24 Slope 26 V groove 26a V apex 28 Protective member 30 Grinding unit 40 Grinding wheel 46 Chuck table 48 Adhesive sheet 54 Expanding sheet 60 Dividing device 62 Frame holding means 64 Tape expanding means 66 Frame holding member 70 Expansion drum

Claims (2)

裏面に接着シートが配設された半導体デバイスの製造方法であって、
半導体ウエーハの分割予定ラインに沿って半導体ウエーハの表面側にV溝を形成するV溝形成ステップと、
該V溝が形成された半導体ウエーハの表面側に保護部材を配設する保護部材配設ステップと、
半導体ウエーハの裏面側を研削して半導体ウエーハを所定厚みに形成する裏面研削ステップと、
研削された半導体ウエーハの裏面側に接着シートとエキスパンドシートを順に貼着する接着シート及びエキスパンドシート貼着ステップと、
該保護部材を半導体ウエーハの表面から除去した後、該エキスパンドシートを拡張することで半導体ウエーハと該接着シートとを該V溝のV頂点を起点に該分割予定ラインに沿って個々の半導体デバイスに分割する分割ステップと、
を具備したことを特徴とする半導体デバイスの製造方法。
A method of manufacturing a semiconductor device having an adhesive sheet disposed on the back surface,
A V-groove forming step of forming a V-groove on the front surface side of the semiconductor wafer along a planned division line of the semiconductor wafer;
A protective member disposing step of disposing a protective member on the surface side of the semiconductor wafer in which the V-groove is formed;
A back grinding step of grinding the back side of the semiconductor wafer to form the semiconductor wafer to a predetermined thickness;
An adhesive sheet and an expanded sheet adhering step for sequentially adhering an adhesive sheet and an expanded sheet to the back side of the ground semiconductor wafer;
The protective member is removed from the surface of the semiconductor wafer, and then the expanded sheet is expanded so that the semiconductor wafer and the adhesive sheet are separated into individual semiconductor devices along the planned dividing line starting from the V apex of the V groove. A splitting step to split;
A method for manufacturing a semiconductor device, comprising:
前記V溝形成ステップでは、前記所定厚みに至る深さの前記V溝を形成し、
前記裏面研削ステップでは、半導体ウエーハの裏面側を研削して該V溝の該V頂点を半導体ウエーハの裏面側に露出させる請求項1記載の半導体デバイスの製造方法。
In the V groove forming step, the V groove having a depth reaching the predetermined thickness is formed,
2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the back surface grinding step, the back surface side of the semiconductor wafer is ground to expose the V apex of the V groove on the back surface side of the semiconductor wafer.
JP2009244310A 2009-10-23 2009-10-23 Method of manufacturing semiconductor device Pending JP2011091239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009244310A JP2011091239A (en) 2009-10-23 2009-10-23 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009244310A JP2011091239A (en) 2009-10-23 2009-10-23 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2011091239A true JP2011091239A (en) 2011-05-06

Family

ID=44109227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009244310A Pending JP2011091239A (en) 2009-10-23 2009-10-23 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2011091239A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046551A (en) * 2013-08-29 2015-03-12 株式会社ディスコ Cutting blade and wafer dividing method
WO2015087904A1 (en) * 2013-12-13 2015-06-18 株式会社東京精密 Wafer processing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031844A (en) * 2002-06-28 2004-01-29 Sony Corp Method of manufacturing semiconductor chip and manufacturing apparatus for semiconductor chip
JP2004193241A (en) * 2002-12-10 2004-07-08 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
JP2009071100A (en) * 2007-09-14 2009-04-02 Disco Abrasive Syst Ltd Method of manufacturing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031844A (en) * 2002-06-28 2004-01-29 Sony Corp Method of manufacturing semiconductor chip and manufacturing apparatus for semiconductor chip
JP2004193241A (en) * 2002-12-10 2004-07-08 Disco Abrasive Syst Ltd Dividing method of semiconductor wafer
JP2009071100A (en) * 2007-09-14 2009-04-02 Disco Abrasive Syst Ltd Method of manufacturing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046551A (en) * 2013-08-29 2015-03-12 株式会社ディスコ Cutting blade and wafer dividing method
WO2015087904A1 (en) * 2013-12-13 2015-06-18 株式会社東京精密 Wafer processing method
JP2015115538A (en) * 2013-12-13 2015-06-22 株式会社東京精密 Wafer processing method

Similar Documents

Publication Publication Date Title
US7579260B2 (en) Method of dividing an adhesive film bonded to a wafer
TWI459452B (en) A method of breaking the film attached to the back of the wafer, and a subsequent film
JP5495647B2 (en) Wafer processing method
US20080233712A1 (en) Method of manufacturing device
CN107591361B (en) Method for manufacturing semiconductor device chip
JP4767122B2 (en) Method for replacing tape and method for dividing substrate using the method for replacing tape
KR101938426B1 (en) Forming method of chip with die attach film
JP5307593B2 (en) Method for dividing laminated wafer
JP2010186971A (en) Wafer processing method
JP2011166002A (en) Method for processing wafer
JP5298588B2 (en) Laminated sheet for semiconductor device manufacturing
JP5335576B2 (en) Processing method of semiconductor wafer
JP6009240B2 (en) Wafer processing method
JP2008263070A (en) Method of manufacturing device
KR101966997B1 (en) Machining method
JP2005109155A (en) Processing method of semiconductor wafer
JP2011091240A (en) Method of manufacturing semiconductor device
JP2011091239A (en) Method of manufacturing semiconductor device
JP7027234B2 (en) Wafer processing method
JP5534793B2 (en) Wafer processing method
JP2010123603A (en) Cutting method
CN111192852A (en) Method for processing laminate
JP5888870B2 (en) Wafer division method
JP5356791B2 (en) Manufacturing method for laminated products
JP5312970B2 (en) Semiconductor wafer dividing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120913

A977 Report on retrieval

Effective date: 20131025

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304