JP2005109155A - Processing method of semiconductor wafer - Google Patents

Processing method of semiconductor wafer Download PDF

Info

Publication number
JP2005109155A
JP2005109155A JP2003340722A JP2003340722A JP2005109155A JP 2005109155 A JP2005109155 A JP 2005109155A JP 2003340722 A JP2003340722 A JP 2003340722A JP 2003340722 A JP2003340722 A JP 2003340722A JP 2005109155 A JP2005109155 A JP 2005109155A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
outer peripheral
grinding
adhesive film
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003340722A
Other languages
Japanese (ja)
Inventor
Keiichi Kajiyama
梶山啓一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2003340722A priority Critical patent/JP2005109155A/en
Priority to KR1020040076481A priority patent/KR20050031927A/en
Priority to TW093129069A priority patent/TW200514155A/en
Priority to CNA2004100831730A priority patent/CN1604282A/en
Publication of JP2005109155A publication Critical patent/JP2005109155A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape

Abstract

<P>PROBLEM TO BE SOLVED: To stick an adhesive film on the rear surface, without damaging a semiconductor wafer after forming the semiconductor wafer to be thin by grinding the rear surface of the semiconductor wafer. <P>SOLUTION: The semiconductor wafer 1 and the adhesive film are united, by forming a chamfered outer peripheral side part 15 into a substantially vertical face by grinding or the like and then grinding the rear surface to ensure a predetermined thickness, and thereafter sticking the adhesive film on the rear surface and heating them. Accordingly, since the outer peripheral side 15 is formed into a substantially vertical face, the outer periphery is prevented from becoming an acute-angled shape, even after they become thin by the grinding, without suffering from the occurrence of any crack, so that even heating thereafter prevents any crack from growing. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、外周が面取りされた半導体ウェーハを研削して裏面に接着フィルムを貼着する方法に関するものである。   The present invention relates to a method for grinding a semiconductor wafer having a chamfered outer periphery and attaching an adhesive film to the back surface.

ＩＣやＬＳＩ等の回路が表面に複数形成された半導体ウェーハは脆性部材からなるため、表面に回路がつくり込まれる過程において損傷するのを防止するために、その厚みはある程度厚く（例えば６００μｍ程度に）形成されていると共に、外周側部が円弧状等に面取りされて形成され、回路形成後に裏面を研削することにより所定の厚さに形成される（例えば特許文献１参照）。近年は、各種電子機器の薄型化、小型化を図るために、半導体ウェーハの厚みを１００μｍ以下、５０μｍ以下と極めて薄く形成することが求められている。   Since a semiconductor wafer having a plurality of circuits such as IC and LSI formed on the surface is made of a brittle member, its thickness is increased to a certain extent (for example, about 600 μm) in order to prevent damage in the process of forming the circuit on the surface. ) And the outer peripheral side portion is chamfered in an arc shape or the like, and is formed to a predetermined thickness by grinding the back surface after circuit formation (see, for example, Patent Document 1). In recent years, in order to reduce the thickness and size of various electronic devices, it has been required to form a semiconductor wafer with a very thin thickness of 100 μm or less and 50 μm or less.

裏面の研削により所定の厚みに形成された半導体ウェーハの裏面には、ダイアタッチフィルムと称される接着フィルムが貼着されることがある。この接着フィルムは、半導体チップを複数積層させる場合において半導体チップ間の接着剤としての役割を果たしたり、リードフレームやインタポーザなどに半導体チップをボンディングする際の接着剤としての役割を果たしたりするものであり、貼着後に加熱することにより半導体ウェーハと一体となる（例えば特許文献２参照）。   An adhesive film called a die attach film may be attached to the back surface of the semiconductor wafer formed to a predetermined thickness by grinding the back surface. This adhesive film serves as an adhesive between semiconductor chips when laminating multiple semiconductor chips, or as an adhesive when bonding semiconductor chips to lead frames, interposers, etc. Yes, it is integrated with the semiconductor wafer by heating after sticking (see, for example, Patent Document 2).

しかしながら、６００μｍ程度の厚みを有する半導体ウェーハの外周側部が円弧状に面取りされていると、裏面の研削により徐々に薄く（例えば厚みが２００μｍ程度に）形成されることにより、外周側部がナイフのような鋭角形状（ナイフエッジ）となり、更に裏面を研削して薄く（例えば厚みが１００μｍ以下に）形成すると、ナイフエッジに欠けが生じてくる（例えば特許文献３参照）。   However, when the outer peripheral side portion of the semiconductor wafer having a thickness of about 600 μm is chamfered in an arc shape, the outer peripheral side portion is formed into a knife by gradually thinning (for example, having a thickness of about 200 μm) by grinding the back surface. When the back surface is further ground and formed thin (for example, to a thickness of 100 μm or less), the knife edge is chipped (see, for example, Patent Document 3).

特開平１１−３３８８７号公報Japanese Patent Laid-Open No. 11-33887 特開２００３−１９７６５１号公報JP 2003-197651 A 特開平８−３７１６９号公報JP-A-8-37169

厚みが１００μｍ以下、５０μｍ以下と薄くなり外周がナイフエッジとなった半導体ウェーハの裏面に接着フィルムを貼着し、１〜３分程１８０°Ｃぐらいに加熱して半導体ウェーハと接着フィルムとを一体とすると、半導体ウェーハが割れるという問題がある。これは、半導体ウェーハと接着フィルムとの熱膨張の差異によってナイフエッジに形成された欠けからクラックが成長することに原因があると推測される。   Adhesive film is attached to the back of the semiconductor wafer whose thickness is 100μm or less and 50μm or less and the outer periphery is a knife edge, and it is heated to about 180 ° C for about 1 to 3 minutes to integrate the semiconductor wafer and the adhesive film. Then, there is a problem that the semiconductor wafer breaks. This is presumed to be caused by a crack growing from a chip formed at the knife edge due to a difference in thermal expansion between the semiconductor wafer and the adhesive film.

そこで、本発明が解決しようとする課題は、外周側部が面取りされた半導体ウェーハを研削して薄く形成した後に、半導体ウェーハを損傷させることなく裏面に接着フィルムを貼着して半導体ウェーハと接着フィルムとを一体とすることである。   Therefore, the problem to be solved by the present invention is that after a semiconductor wafer having a chamfered outer peripheral side is ground and thinly formed, an adhesive film is adhered to the back surface without damaging the semiconductor wafer and bonded to the semiconductor wafer. It is to unite the film.

本発明は、複数の回路がストリートによって区画されて表面に形成され外周面が面取りされた半導体ウェーハの裏面を研削して半導体ウェーハを所定の厚さに形成した後、その半導体ウェーハの裏面に接着フィルムを貼着して接着フィルムと半導体ウェーハとを一体に形成する場合において、半導体ウェーハの外周面を略垂直面状の外周壁としてから裏面を研削して所定の厚みに形成し、裏面に接着フィルムを貼着し加熱して半導体ウェーハと接着フィルムとを一体に形成することを要旨とする。対象となるのは外周面が面取りされた半導体ウェーハであり、例えば外周面が円弧状に面取りされたものがあるが、面取りは円弧状にされたものには限られず、後に裏面を研削して薄く形成されることにより外周が鋭角形状となるような形状に面取りされているものはすべて含まれる。また、外周壁は、垂直状のみならず、垂直に近い状態となっているものも含まれ、後に裏面を研削して薄く形成されることにより鋭角形状とならないような形状とすればよい。   In the present invention, a semiconductor wafer having a predetermined thickness is formed by grinding a back surface of a semiconductor wafer in which a plurality of circuits are partitioned by streets and formed on the front surface and the outer peripheral surface is chamfered, and then bonded to the back surface of the semiconductor wafer. When the adhesive film and the semiconductor wafer are integrally formed by sticking a film, the outer peripheral surface of the semiconductor wafer is formed as a substantially vertical outer peripheral wall, and then the rear surface is ground to a predetermined thickness and bonded to the rear surface. The gist is that the semiconductor wafer and the adhesive film are integrally formed by attaching and heating the film. The target is a semiconductor wafer whose outer peripheral surface is chamfered.For example, there is a wafer whose outer peripheral surface is chamfered in an arc shape, but the chamfering is not limited to an arc shape, and the rear surface is ground later. All of them are chamfered so that the outer periphery has an acute angle by being formed thin. In addition, the outer peripheral wall includes not only a vertical shape but also a shape that is close to a vertical shape, and may be formed into a shape that does not become an acute angle shape by grinding the back surface later to form a thin shape.

外周壁形成工程では、切削ブレードを用いて半導体ウェーハの外周に沿って切削を行うことにより外周壁を形成することが好ましいが、外周側部を研磨することによっても外周壁を形成することができる。また、裏面の研削により半導体ウェーハの厚みが１００μｍ以下となるような場合には特にナイフエッジの形成による欠けの問題が生じるため、研削工程において厚みが１００μｍ以下となるような場合に本発明が有用となる。   In the outer peripheral wall forming step, it is preferable to form the outer peripheral wall by cutting along the outer periphery of the semiconductor wafer using a cutting blade, but the outer peripheral wall can also be formed by polishing the outer peripheral side portion. . Further, when the thickness of the semiconductor wafer becomes 100 μm or less by grinding the back surface, the problem of chipping due to the formation of a knife edge arises. Therefore, the present invention is useful when the thickness becomes 100 μm or less in the grinding process. It becomes.

更に、一体形成工程の後に接着フィルムと一体となった半導体ウェーハを分割し、裏面に接着フィルムが貼着された個々の半導体チップとする分割工程を含めてもよい。   Furthermore, the semiconductor wafer integrated with the adhesive film may be divided after the integral forming step, and a dividing step may be included in which each semiconductor chip has an adhesive film attached to the back surface.

本発明においては、半導体ウェーハの裏面を研削する前に外周面を略垂直面状の外周壁とすることにより、その後の裏面の研削により薄く形成されても外周が鋭角形状のナイフエッジにならず、欠けが生じることもない。従って、裏面に接着フィルムを貼着して加熱することにより半導体ウェーハと接着フィルムとを一体としても、外周に欠けがないことから、半導体ウェーハと接着フィルムとで熱膨張に差異があったとしてもクラックが生じることもないため、半導体ウェーハを損傷させることなく半導体ウェーハと接着フィルムとを一体に形成することができる。   In the present invention, the outer peripheral surface is a substantially vertical outer peripheral wall before grinding the back surface of the semiconductor wafer, so that the outer periphery does not become an acute-angled knife edge even if it is thinly formed by subsequent grinding of the back surface. No chipping occurs. Therefore, even if the semiconductor wafer and the adhesive film are integrated by attaching and heating the adhesive film on the back surface, there is no chip on the outer periphery, so even if there is a difference in thermal expansion between the semiconductor wafer and the adhesive film Since cracks do not occur, the semiconductor wafer and the adhesive film can be integrally formed without damaging the semiconductor wafer.

また、外周壁形成工程では切削ブレードを用いて半導体ウェーハの外周に沿って切削を行って外周壁を形成することにより、容易かつ効率良く外周壁を形成することができる。更に、研削工程において裏面の研削により半導体ウェーハの厚みが１００μｍ以下となる場合は、半導体ウェーハの薄型化の要請に応えつつ欠けやクラックのない半導体ウェーハとすることができる。   In the outer peripheral wall forming step, the outer peripheral wall can be formed easily and efficiently by forming the outer peripheral wall by cutting along the outer periphery of the semiconductor wafer using a cutting blade. Furthermore, when the thickness of the semiconductor wafer becomes 100 μm or less by grinding the back surface in the grinding process, it is possible to obtain a semiconductor wafer free from chipping or cracking while meeting the demand for thinning the semiconductor wafer.

一体形成工程の後に接着フィルムと一体となった半導体ウェーハを分割し、裏面に接着フィルムが貼着された個々の半導体チップに分割する分割工程が含まれる場合は、その状態ですぐにリードフレーム等へのボンディングを行うことができる。   If the semiconductor wafer integrated with the adhesive film is divided after the integral forming process and divided into individual semiconductor chips with the adhesive film pasted on the back side, the lead frame etc. immediately in that state Bonding can be performed.

図１に示す半導体ウェーハ１を加工する場合について説明する。この半導体ウェーハ１の表面１０には、所定間隔を置いて格子状にストリート１２が形成され、ストリート１２によって区画された多数の矩形領域にはそれぞれ回路が形成されており、ストリート１２を切削することにより、回路ごとの半導体チップ１３となる。   A case where the semiconductor wafer 1 shown in FIG. 1 is processed will be described. On the surface 10 of the semiconductor wafer 1, streets 12 are formed in a lattice pattern at predetermined intervals, and circuits are formed in a number of rectangular areas partitioned by the streets 12. Thus, the semiconductor chip 13 for each circuit is obtained.

図１の半導体ウェーハ１においては、結晶方位を示すマークとして、オリエンテーションフラット１４が形成されている。また、図２に示すように、半導体ウェーハ１の外周側部１５は、加工や搬送の過程において割れや欠けが生じるのを防止するために円弧状に面取りされている。この半導体ウェーハ１は、例えば６００μｍ程度の厚みを有する。   In the semiconductor wafer 1 of FIG. 1, an orientation flat 14 is formed as a mark indicating the crystal orientation. Further, as shown in FIG. 2, the outer peripheral side portion 15 of the semiconductor wafer 1 is chamfered in an arc shape in order to prevent cracks and chips from being generated in the process of processing and conveyance. The semiconductor wafer 1 has a thickness of about 600 μm, for example.

例えば図３に示す切削装置２を用いて、図２に示した円弧状に形成された外周側部１５の内側を切削する。図３の切削装置２には、被切削物を保持する保持テーブル２０と、切削すべき領域を検出するアライメント手段２１と、被加工物に対して切削加工を施す切削手段２２とを備えている。   For example, the cutting device 2 shown in FIG. 3 is used to cut the inside of the outer peripheral side portion 15 formed in the arc shape shown in FIG. 3 includes a holding table 20 that holds a workpiece, an alignment unit 21 that detects a region to be cut, and a cutting unit 22 that cuts the workpiece. .

保持テーブル２０はＸ軸方向に移動可能でかつ回転可能であり、被加工物を吸引保持する吸引部２００と、その周囲に形成された逃げ溝２０１とから構成される。アライメント手段２１は、保持テーブル２０のＸ軸方向の移動経路の上方に配設されており、被切削物を撮像する撮像手段２１０を備えている。切削手段２２はＹ軸方向及びＺ軸方向に移動可能であり、回転可能なスピンドル２２０の先端部に切削ブレード２２１が装着された構成となっている。   The holding table 20 is movable in the X-axis direction and is rotatable, and includes a suction part 200 that sucks and holds a workpiece and a relief groove 201 formed around the suction part 200. The alignment means 21 is disposed above the movement path of the holding table 20 in the X-axis direction, and includes an imaging means 210 that images a workpiece. The cutting means 22 is movable in the Y-axis direction and the Z-axis direction, and has a configuration in which a cutting blade 221 is attached to the tip of a rotatable spindle 220.

保持テーブル２０には半導体ウェーハ１が表面を上に向けて保持される。そして、保持テーブル２０が＋Ｘ方向に移動することによりアライメント手段２１の直下に位置付けられ、切削すべき領域が検出された後、更に保持テーブル２０が同方向に移動することにより切削手段２２の近傍に位置付けられる。   The holding table 20 holds the semiconductor wafer 1 with the surface facing up. Then, the holding table 20 is positioned immediately below the alignment means 21 by moving in the + X direction, and after the region to be cut is detected, the holding table 20 is further moved in the same direction to be near the cutting means 22. Positioned.

図４に示すように、半導体ウェーハ１の外周に沿って切削を行うことにより、図２に示した円弧状の外周側部１５を取り除く。最初に保持テーブル２０をＸ軸方向に移動させると共に高速回転する切削ブレード２２１をオリエンテーションフラット１４に沿って切り込ませて切削を行い直線部１６０を形成する。次に、保持テーブル２０を回転させながら高速回転する切削ブレード２２１を円弧状の外周に沿って切り込ませることにより円状部１６１が形成され、外周側部１５がすべて取り除かれる。なお、最初に直線部１６０を形成してから直線部１６０に交差するように切削ブレード２２を位置付けて円状部１６１を形成していくと、最初の切り込みにより欠けが生じるのを防止することができる   As shown in FIG. 4, by cutting along the outer periphery of the semiconductor wafer 1, the arc-shaped outer peripheral side portion 15 shown in FIG. 2 is removed. First, the holding table 20 is moved in the X-axis direction, and the cutting blade 221 that rotates at a high speed is cut along the orientation flat 14 to perform cutting, thereby forming the straight portion 160. Next, the cutting blade 221 that rotates at a high speed while rotating the holding table 20 is cut along the arc-shaped outer periphery, whereby the circular portion 161 is formed, and the outer peripheral side portion 15 is all removed. If the circular portion 161 is formed by positioning the cutting blade 22 so as to intersect the linear portion 160 after the linear portion 160 is formed first, it is possible to prevent the occurrence of chipping due to the first cut. it can

図５に示すように、切削時は切削ブレード２２１の外周部はチャックテーブル２０に形成された逃げ溝２０１に入り込むため、保持テーブル２０及び切削ブレード２２１が傷付くことはない。このようにして切削を行うと、図６及び図７に示すように、半導体ウェーハ１の外周に略垂直面状の外周壁１６が形成される（外周壁形成工程）。外周壁１６は、完全に垂直に形成されていなくてもよい。   As shown in FIG. 5, the outer periphery of the cutting blade 221 enters the escape groove 201 formed in the chuck table 20 during cutting, so that the holding table 20 and the cutting blade 221 are not damaged. When cutting is performed in this way, a substantially vertical outer peripheral wall 16 is formed on the outer periphery of the semiconductor wafer 1 as shown in FIGS. 6 and 7 (peripheral wall forming step). The outer peripheral wall 16 may not be formed completely vertically.

次に、図８に示すように、半導体ウェーハ１の表面に保護部材３を貼着する。そして、例えば図９に示す研削装置４を用いて半導体ウェーハ１の裏面１１を研削する。研削装置４は、被研削物を保持するチャックテーブル４０と、チャックテーブル４０に保持された被研削物に研削加工を施す研削手段４１とを備えている。チャックテーブル４０は、ターンテーブル４２によって回転（自転）可能に支持されていると共に、ターンテーブル４２の回転により公転可能となっている。一方、研削手段４１は支持板４３に固定されており、支持板４３がモータ４４によって駆動されてレール４５にガイドされて昇降するのに伴い研削手段４１も昇降する構成となっている。   Next, as shown in FIG. 8, the protective member 3 is attached to the surface of the semiconductor wafer 1. Then, for example, the back surface 11 of the semiconductor wafer 1 is ground using a grinding apparatus 4 shown in FIG. The grinding device 4 includes a chuck table 40 that holds an object to be ground, and a grinding means 41 that performs grinding on the object to be ground held on the chuck table 40. The chuck table 40 is supported by the turntable 42 so as to be rotatable (spinning), and can be revolved by the rotation of the turntable 42. On the other hand, the grinding means 41 is fixed to the support plate 43, and the grinding means 41 is also raised and lowered as the support plate 43 is driven by the motor 44 and guided by the rail 45 to move up and down.

研削手段４１には、垂直方向の軸心を有するスピンドル４１０と、スピンドル４１０の先端部に形成されたマウンタ４１１と、マウンタ４１１に固定された研削ホイール４１２と、研削ホイール４１２の下面に固着された研削砥石４１３とを備えている。   The grinding means 41 is fixed to a spindle 410 having a vertical axis, a mounter 411 formed at the tip of the spindle 410, a grinding wheel 412 fixed to the mounter 411, and a lower surface of the grinding wheel 412. A grinding wheel 413.

チャックテーブル４０においては、図８に示した保護部材３を保持し、半導体ウェーハ１の裏面を露出させる。そして、半導体ウェーハ１を研削手段４１の直下に位置付け、スピンドル４１０の回転によって研削砥石４１３を回転させると共に研削手段４１を下降させ、回転する研削砥石４１３を半導体ウェーハ１の裏面に接触させることにより当該裏面を研削し、半導体ウェーハ１を所定の厚みに形成する（研削工程）。ここでは例えば厚みが１００μｍ以下、５０μｍ以下となるように研削される。   The chuck table 40 holds the protective member 3 shown in FIG. 8 and exposes the back surface of the semiconductor wafer 1. Then, the semiconductor wafer 1 is positioned immediately below the grinding means 41, the grinding wheel 413 is rotated by rotating the spindle 410 and the grinding means 41 is lowered, and the rotating grinding wheel 413 is brought into contact with the back surface of the semiconductor wafer 1. The back surface is ground to form the semiconductor wafer 1 with a predetermined thickness (grinding step). Here, for example, grinding is performed so that the thickness becomes 100 μm or less and 50 μm or less.

このように薄く研削されても、外周壁形成工程において半導体ウェーハ１の円弧状の外周側部が除去されて垂直面状の外周壁１６（図６参照）が形成されているため、従来のように外周が鋭角形状のナイフエッジにはならず、図１０に示すように、外周壁１６は略垂直な状態のままである。従って、欠けも生じにくい。   Even if thinly ground in this manner, the arc-shaped outer peripheral side portion of the semiconductor wafer 1 is removed and the vertical outer peripheral wall 16 (see FIG. 6) is formed in the outer peripheral wall forming step. However, the outer peripheral wall 16 remains substantially vertical as shown in FIG. Accordingly, chipping is less likely to occur.

次に、図１１に示すように、表面に保護部材３が貼着された半導体ウェーハ１の裏面１１に接着フィルム５を貼着する。接着フィルム５は、例えばダイアタッチフィルムと呼ばれるものである。   Next, as shown in FIG. 11, the adhesive film 5 is stuck on the back surface 11 of the semiconductor wafer 1 having the protective member 3 stuck on the front surface. The adhesive film 5 is what is called a die attach film, for example.

接着フィルム５を半導体ウェーハ１に貼着した後は、１８０°Ｃぐらいの熱を加えることにより両者を一体とする（一体形成工程）。このとき、半導体ウェーハ１に欠けが生じていないため、サーマルショックによって半導体ウェーハ１が割れることがない。   After adhering the adhesive film 5 to the semiconductor wafer 1, both are integrated by applying heat of about 180 ° C. (integral forming step). At this time, since the chip is not generated in the semiconductor wafer 1, the semiconductor wafer 1 is not broken by the thermal shock.

こうして半導体ウェーハ１と接着フィルム５とが一体となった後は、図１２に示すように、ダイシングテープ６の粘着面６０に接着フィルム５側を貼着する。ダイシングテープ６はダイシングフレーム７に貼着されるため、半導体ウェーハ１がダイシングテープ６を介してダイシングフレーム７と一体となる。そして次に、半導体ウェーハ１の表面１０から保護部材３を剥離する。なお、予め接着フィルム５が配設されているタイプのダイシングテープを使用する場合は、半導体ウェーハ１の裏面に接着フィルムを貼着すると同時にダイシングテープにも貼着されることになる。   After the semiconductor wafer 1 and the adhesive film 5 are integrated as described above, the adhesive film 5 side is adhered to the adhesive surface 60 of the dicing tape 6 as shown in FIG. Since the dicing tape 6 is attached to the dicing frame 7, the semiconductor wafer 1 is integrated with the dicing frame 7 through the dicing tape 6. Next, the protective member 3 is peeled from the surface 10 of the semiconductor wafer 1. In addition, when using the dicing tape of the type by which the adhesive film 5 is previously arrange | positioned, it will also affix on a dicing tape simultaneously with adhering an adhesive film to the back surface of the semiconductor wafer 1. FIG.

こうしてダイシングフレーム７と一体となった半導体ウェーハ１は、例えば図３に示した切削装置２を用いてストリート１２（図１参照）を縦横に切削（ダイシング）することにより個々の半導体チップ１３に分割される（分割工程）。そして、ダイシングテープ６から個々にピックアップすることにより、裏面に接着フィルムが貼着された半導体チップ１３が形成される。その後、接着フィルムがリードフレーム等へのボンディングに用いられて半導体チップが固定される。   The semiconductor wafer 1 integrated with the dicing frame 7 in this way is divided into individual semiconductor chips 13 by cutting the street 12 (see FIG. 1) vertically and horizontally (dicing) using, for example, the cutting device 2 shown in FIG. (Dividing step). Then, by individually picking up from the dicing tape 6, the semiconductor chip 13 having the adhesive film attached to the back surface is formed. Thereafter, the semiconductor film is fixed by using an adhesive film for bonding to a lead frame or the like.

本発明は、外周が面取りされた半導体ウェーハを研削して薄く形成しても欠けやクラックが生じないため、高品質な半導体チップの製造に利用することができる。   The present invention can be used for manufacturing a high-quality semiconductor chip because chipping and cracking do not occur even when a semiconductor wafer having a chamfered outer periphery is ground and formed thin.

半導体ウェーハの一例を示す平面図である。It is a top view which shows an example of a semiconductor wafer. 同半導体ウェーハを示す拡大断面図である。It is an expanded sectional view showing the semiconductor wafer. 外周壁形成工程に用いる切削装置の一例を示す斜視図である。It is a perspective view which shows an example of the cutting device used for an outer peripheral wall formation process. 同外周壁形成工程を示す斜視図である。It is a perspective view which shows the outer peripheral wall formation process. 同外周壁形成工程を示す拡大断面図である。It is an expanded sectional view which shows the same outer peripheral wall formation process. 同外周壁形成工程後の半導体ウェーハを示す拡大断面図である。It is an expanded sectional view showing a semiconductor wafer after the peripheral wall formation process. 同外周壁形成工程後の半導体ウェーハを示す斜視図である。It is a perspective view which shows the semiconductor wafer after the outer peripheral wall formation process. 表面に保護部材を貼着した半導体ウェーハを示す斜視図である。It is a perspective view which shows the semiconductor wafer which stuck the protection member on the surface. 研削工程に用いる研削装置の一例を示す斜視図である。It is a perspective view which shows an example of the grinding device used for a grinding process. 同研削工程終了後の半導体ウェーハを示す拡大断面図である。It is an expanded sectional view showing a semiconductor wafer after the end of the grinding process. 同半導体ウェーハ及び接着フィルムを示す斜視図である。It is a perspective view which shows the semiconductor wafer and an adhesive film. ダイシングテープを介してダイシングフレームと一体となった半導体ウェーハを示す斜視図である。It is a perspective view which shows the semiconductor wafer integrated with the dicing frame via the dicing tape.

符号の説明Explanation of symbols

１：半導体ウェーハ
１０：表面 １１：裏面 １２：ストリート １３：半導体チップ
１４：オリエンテーションフラット １５：外周側部
１６：外周壁
１６０：直線部 １６１：円状部
２：切削装置
２０：保持テーブル
２００：吸引部 ２０１：逃げ溝
２１：アライメント手段
２１０：撮像手段
２２：切削手段
２２０：スピンドル ２２１：切削ブレード
３：保護部材
４：研削装置
４０：チャックテーブル
４１：研削手段
４１０：スピンドル ４１１：マウンタ ４１２：研削ホイール
４１３：研削砥石
４２：ターンテーブル ４３：支持板 ４４：モータ ４５：レール
５：接着フィルム
６：ダイシングテープ
７：ダイシングフレーム DESCRIPTION OF SYMBOLS 1: Semiconductor wafer 10: Front surface 11: Back surface 12: Street 13: Semiconductor chip 14: Orientation flat 15: Outer peripheral side part 16: Outer peripheral wall 160: Straight part 161: Circular part 2: Cutting apparatus 20: Holding table 200: Suction Portion 201: Escape groove 21: Alignment means 210: Imaging means 22: Cutting means 220: Spindle 221: Cutting blade 3: Protection member 4: Grinding device 40: Chuck table 41: Grinding means 410: Spindle 411: Mounter 412: Grinding wheel 413: Grinding wheel 42: Turntable 43: Support plate 44: Motor 45: Rail 5: Adhesive film 6: Dicing tape 7: Dicing frame

Claims (4)

複数の回路がストリートによって区画されて表面に形成され外周面が面取りされた半導体ウェーハの裏面を研削して半導体ウェーハを所定の厚さに形成した後、該半導体ウェーハの裏面に接着フィルムを貼着して該接着フィルムと該半導体ウェーハとを一体に形成する半導体ウェーハの加工方法であって、
該半導体ウェーハの外周面を略垂直面状の外周壁とする外周壁形成工程と、
該半導体ウェーハの表面に保護部材を貼着し、該半導体ウェーハの裏面を研削して所定の厚みに形成する研削工程と、
該半導体ウェーハの裏面に接着フィルムを貼着し、加熱して該半導体ウェーハと該接着フィルムとを一体に形成する一体形成工程と
から少なくとも構成される半導体ウェーハの加工方法。 A plurality of circuits are divided by streets, formed on the front surface and chamfered on the outer peripheral surface. After grinding the back surface of the semiconductor wafer to a predetermined thickness, an adhesive film is attached to the back surface of the semiconductor wafer. A method for processing a semiconductor wafer, in which the adhesive film and the semiconductor wafer are integrally formed,
An outer peripheral wall forming step in which the outer peripheral surface of the semiconductor wafer is a substantially vertical outer peripheral wall;
A protective step of attaching a protective member to the surface of the semiconductor wafer, and grinding the back surface of the semiconductor wafer to form a predetermined thickness;
A method of processing a semiconductor wafer comprising at least an integrated forming step of adhering an adhesive film to the back surface of the semiconductor wafer and heating to integrally form the semiconductor wafer and the adhesive film. 前記外周壁形成工程では、前記半導体ウェーハを外周に沿って切削ブレードで切削して略垂直面状の外周壁を形成する
請求項１に記載の半導体ウェーハの加工方法。 2. The semiconductor wafer processing method according to claim 1, wherein in the outer peripheral wall forming step, the semiconductor wafer is cut with a cutting blade along the outer periphery to form a substantially vertical outer peripheral wall. 前記研削工程では、前記半導体ウェーハの裏面の研削により該半導体ウェーハの厚みが１００μｍ以下となる
請求項１または２に記載の半導体ウェーハの加工方法。 3. The semiconductor wafer processing method according to claim 1, wherein in the grinding step, the thickness of the semiconductor wafer becomes 100 μm or less by grinding the back surface of the semiconductor wafer. 前記一体形成工程の後に前記接着フィルムと一体となった半導体ウェーハを分割し、裏面に接着フィルムが貼着された個々の半導体チップとする分割工程が含まれる
請求項１、２または３に記載の半導体ウェーハの加工方法。 The semiconductor wafer integrated with the adhesive film after the integral forming step is divided, and a dividing step is made into individual semiconductor chips with an adhesive film attached to the back surface. Semiconductor wafer processing method.
JP2003340722A 2003-09-30 2003-09-30 Processing method of semiconductor wafer Pending JP2005109155A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003340722A JP2005109155A (en) 2003-09-30 2003-09-30 Processing method of semiconductor wafer
KR1020040076481A KR20050031927A (en) 2003-09-30 2004-09-23 Method for processing semiconductor wafer
TW093129069A TW200514155A (en) 2003-09-30 2004-09-24 Method for processing semiconductor wafer
CNA2004100831730A CN1604282A (en) 2003-09-30 2004-09-29 Method for processing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003340722A JP2005109155A (en) 2003-09-30 2003-09-30 Processing method of semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2005109155A true JP2005109155A (en) 2005-04-21

Family

ID=34535533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003340722A Pending JP2005109155A (en) 2003-09-30 2003-09-30 Processing method of semiconductor wafer

Country Status (4)

Country Link
JP (1) JP2005109155A (en)
KR (1) KR20050031927A (en)
CN (1) CN1604282A (en)
TW (1) TW200514155A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160575A (en) * 2011-01-31 2012-08-23 Shindengen Electric Mfg Co Ltd Method of dicing semiconductor wafer and semiconductor wafer
JP2013102080A (en) * 2011-11-09 2013-05-23 Disco Abrasive Syst Ltd Support substrate of wafer and processing method of wafer
JP2013235875A (en) * 2012-05-02 2013-11-21 Disco Abrasive Syst Ltd Grinding method
KR20140040011A (en) * 2012-09-24 2014-04-02 가부시키가이샤 에바라 세이사꾸쇼 Polishing method
JP2014063919A (en) * 2012-09-21 2014-04-10 Disco Abrasive Syst Ltd Wafer processing method
JP2015213996A (en) * 2014-05-12 2015-12-03 株式会社ディスコ Chuck table
JP7373940B2 (en) 2019-08-15 2023-11-06 株式会社ディスコ Wafer processing method and cutting equipment

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007179176A (en) * 2005-12-27 2007-07-12 Disco Abrasive Syst Ltd Wiring board and manufacturing method for memory card
JP5065637B2 (en) * 2006-08-23 2012-11-07 株式会社ディスコ Wafer processing method
JP5904720B2 (en) * 2011-05-12 2016-04-20 株式会社ディスコ Wafer division method
CN103311116B (en) * 2013-06-17 2015-11-18 无锡中微高科电子有限公司 The back face chamfer technique of semiconductor chip
JP6344971B2 (en) * 2014-05-16 2018-06-20 株式会社ディスコ Support plate, support plate forming method and wafer processing method
KR102468793B1 (en) * 2016-01-08 2022-11-18 삼성전자주식회사 Semiconductor wafer, semiconductor structure and method of manufacturing the same
CN113305732B (en) * 2021-06-22 2022-05-03 北京中电科电子装备有限公司 Multi-station full-automatic thinning grinding method for semiconductor equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160575A (en) * 2011-01-31 2012-08-23 Shindengen Electric Mfg Co Ltd Method of dicing semiconductor wafer and semiconductor wafer
JP2013102080A (en) * 2011-11-09 2013-05-23 Disco Abrasive Syst Ltd Support substrate of wafer and processing method of wafer
JP2013235875A (en) * 2012-05-02 2013-11-21 Disco Abrasive Syst Ltd Grinding method
JP2014063919A (en) * 2012-09-21 2014-04-10 Disco Abrasive Syst Ltd Wafer processing method
KR20140040011A (en) * 2012-09-24 2014-04-02 가부시키가이샤 에바라 세이사꾸쇼 Polishing method
KR102104430B1 (en) 2012-09-24 2020-04-24 가부시키가이샤 에바라 세이사꾸쇼 Polishing method
JP2015213996A (en) * 2014-05-12 2015-12-03 株式会社ディスコ Chuck table
JP7373940B2 (en) 2019-08-15 2023-11-06 株式会社ディスコ Wafer processing method and cutting equipment

Also Published As

Publication number Publication date
CN1604282A (en) 2005-04-06
KR20050031927A (en) 2005-04-06
TW200514155A (en) 2005-04-16

Similar Documents

Publication Publication Date Title
KR102163441B1 (en) Wafer processing method
JP4694845B2 (en) Wafer division method
JP5349982B2 (en) Processing method for wafer with substrate
US7087857B2 (en) Method of dividing a workpiece in the form of a plate having a layer and a substrate made of different materials
JP2005019525A (en) Method of manufacturing semiconductor chip
TWI601197B (en) The method of segmenting the circular plate
CN107591361B (en) Method for manufacturing semiconductor device chip
JP6189208B2 (en) Wafer processing method
JP2016018881A (en) Wafer processing method
JP2005109155A (en) Processing method of semiconductor wafer
KR20150040760A (en) Method for processing wafer
JP2010186971A (en) Wafer processing method
KR20150140215A (en) Wafer machining method
KR20180050225A (en) Method for processing wafer
KR20150141875A (en) Wafer machining method
JP5068705B2 (en) Chuck table of processing equipment
JP2018098296A (en) Wafer processing method
KR20170049397A (en) Wafer processing method
JP6257365B2 (en) Wafer processing method
KR101966997B1 (en) Machining method
KR20200014196A (en) Method for processing wafer
JP2007134510A (en) Wafer mounter
JP6657020B2 (en) Wafer processing method
JP2014013807A (en) Wafer processing method
JP2005158782A (en) Method for working semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091022