JP2011086763A - Method of manufacturing semiconductor device, semiconductor device, method of manufacturing the electronic component, and electronic component - Google Patents

Method of manufacturing semiconductor device, semiconductor device, method of manufacturing the electronic component, and electronic component Download PDF

Info

Publication number
JP2011086763A
JP2011086763A JP2009238359A JP2009238359A JP2011086763A JP 2011086763 A JP2011086763 A JP 2011086763A JP 2009238359 A JP2009238359 A JP 2009238359A JP 2009238359 A JP2009238359 A JP 2009238359A JP 2011086763 A JP2011086763 A JP 2011086763A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor wafer
manufacturing
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009238359A
Other languages
Japanese (ja)
Other versions
JP5353628B2 (en
Inventor
Toshiaki Chuma
敏秋 中馬
Tomohiro Kagimoto
奉広 鍵本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009238359A priority Critical patent/JP5353628B2/en
Publication of JP2011086763A publication Critical patent/JP2011086763A/en
Application granted granted Critical
Publication of JP5353628B2 publication Critical patent/JP5353628B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device capable of stably performing electrical connection between connection members provided at a semiconductor wafer and semiconductor chips stacked thereon, and capable of manufacturing a semiconductor-chip bonded object with a satisfactory yield, the semiconductor device manufactured by the method, a method of manufacturing an electronic component having high connection reliability, and the electronic component manufactured by the method. <P>SOLUTION: An electrically conductive connection material having a laminated structure composed of a resin composite and metal foil selected from solder foil and tin foil is interposed between a semiconductor wafer and semiconductor chips, and furthermore, the resultant object is heated to melt the metal foil. The metal foil is aggregated between connection electrodes of the semiconductor wafer and connection electrodes of the semiconductor chips, and solidified therebetween while the resin composite is also cured or solidified. Thereby, the electronic component is obtained by fastening the semiconductor wafer and the semiconductor chips to each other. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品に関する。   The present invention relates to a semiconductor device manufacturing method, a semiconductor device, an electronic component manufacturing method, and an electronic component.

近年、電子機器の高機能化及び小型化の要求に伴い、半導体集積回路の高密度実装技術の開発が進められている。そのような実装技術の一つとして、半導体チップ上に他の半導体チップを積層して搭載するチップオンチップ(COC)型のシステムインパッケージ(SiP)の半導体装置が提案されている。この構造は、パッケージの薄型化を図ることができる点で優れていることから着目されている(例えば、特許文献1参照。)。   In recent years, development of high-density mounting technology for semiconductor integrated circuits has been promoted in response to demands for higher functionality and miniaturization of electronic devices. As one of such mounting techniques, a chip-on-chip (COC) type system-in-package (SiP) semiconductor device in which other semiconductor chips are stacked on a semiconductor chip is proposed. This structure is attracting attention because it is excellent in that the package can be thinned (see, for example, Patent Document 1).

このような半導体チップ上への他の半導体チップの積層には、例えば、ウエハーから切り出された個別の半導体チップ同士を積層した状態で接合する方法が用いられている。しかしながら、このような方法、すなわち個別の半導体チップ同士を接合することにより半導体チップの積層体を得る方法では、多くの積層体を製造する場合、工程数の増加を招き、時間と手間を要することから、生産性の向上を図ることができないという問題がある。   For stacking other semiconductor chips on such a semiconductor chip, for example, a method of bonding individual semiconductor chips cut out from a wafer in a stacked state is used. However, in such a method, that is, a method of obtaining a stacked body of semiconductor chips by joining individual semiconductor chips, when many stacked bodies are manufactured, the number of steps is increased, and time and labor are required. Therefore, there is a problem that productivity cannot be improved.

かかる問題を解決する方法として、半導体チップと半導体ウエハーを接合する、以下のようなSiPの半導体装置の製造方法が提案されている。   As a method for solving such a problem, the following method for manufacturing a SiP semiconductor device in which a semiconductor chip and a semiconductor wafer are bonded has been proposed.

まず、図6(a)に示すような、接続部511を有する第1の第1の半導体チップ510と、接続部521を有する半導体ウエハー520とを用意し、接続部511に接続部521が対応するように第1の半導体チップ510、半導体ウエハー520を位置決めして、接合することにより、これらが接合した第1の半導体チップ/半導体ウエハー接合体530を得る(図6(b)参照)。   First, as shown in FIG. 6A, a first first semiconductor chip 510 having a connection part 511 and a semiconductor wafer 520 having a connection part 521 are prepared, and the connection part 521 corresponds to the connection part 511. Thus, the first semiconductor chip 510 and the semiconductor wafer 520 are positioned and bonded to obtain a first semiconductor chip / semiconductor wafer bonded body 530 in which they are bonded (see FIG. 6B).

次に、図6(b)に示すように、この接合体530を個片化(ダイシング)する。これにより、接続部511と接続部521とにおいて電気的に接続された、第1の半導体チップ510と、半導体ウエハー520から切り出された第2の半導体チップ540との接合体、すなわち、図6(c)に示すような半導体チップ接合体550が形成される。   Next, as shown in FIG. 6B, the joined body 530 is separated into pieces (dicing). Thus, a joined body of the first semiconductor chip 510 and the second semiconductor chip 540 cut out from the semiconductor wafer 520 electrically connected at the connection portion 511 and the connection portion 521, that is, FIG. A semiconductor chip assembly 550 as shown in c) is formed.

そして、図6(d)に示すように、この半導体チップ接合体550を、配線パターン640とバンプ620とを備えるインターポーザー630上に、配線パターン640を介して搭載することにより、SiPの電子部品100を製造する方法が提案されている。   Then, as shown in FIG. 6D, the semiconductor chip assembly 550 is mounted on the interposer 630 including the wiring pattern 640 and the bump 620 via the wiring pattern 640, whereby an electronic component of SiP. A method of manufacturing 100 has been proposed.

ここで、図6(a)における、第1の半導体チップ510と半導体ウエハー520との接合は、例えば、これら同士の間に、異方性導電フィルム(ACF)を介在した状態で、第1の半導体チップ510、半導体ウエハー520を圧着することにより行うことが考えられる。このようなACFを用いた第1の半導体チップ510、半導体ウエハー520の接合では、ACF中に含まれる金属粒子と接続部が互いに接触すること、すなわち金属粒子間の点接触により、接続部511、521間の電気的な接続が確保されている。   Here, in the bonding of the first semiconductor chip 510 and the semiconductor wafer 520 in FIG. 6A, for example, in the state where an anisotropic conductive film (ACF) is interposed between them, It can be considered that the semiconductor chip 510 and the semiconductor wafer 520 are bonded by pressure bonding. In the joining of the first semiconductor chip 510 and the semiconductor wafer 520 using such an ACF, the metal particles contained in the ACF and the connection portion come into contact with each other, that is, by the point contact between the metal particles, the connection portion 511, Electrical connection between 521 is secured.

このような状態で、電子部品100を駆動すると、半導体チップ接合体550から発生する熱や外気温変動により、ACFに含まれる樹脂成分が膨張/収縮することとなる。その結果、接続部間の距離が変動し、場合によっては金属粒子と接続部が非接触な状態となり、接続部511、521間の抵抗値が変動、もしくは導通しなくなる。このようなこと
から、ACFを用いた第1の半導体チップ510、半導体ウエハー520の接合では、接続部511、521間で安定的な導通が得られないという問題がある。
When the electronic component 100 is driven in such a state, the resin component contained in the ACF expands / contracts due to heat generated from the semiconductor chip assembly 550 and fluctuations in the outside air temperature. As a result, the distance between the connecting portions varies, and in some cases, the metal particles and the connecting portions are not in contact with each other, and the resistance value between the connecting portions 511 and 521 does not fluctuate or become conductive. For this reason, there is a problem in that stable conduction cannot be obtained between the connection portions 511 and 521 when the first semiconductor chip 510 and the semiconductor wafer 520 are bonded using ACF.

特開2004−152778号公報JP 2004-152778 A

本発明の目的は、積層された半導体ウエハーと半導体チップがそれぞれ備える接続部同士間の電気的な接続を安定的に行って、これら半導体ウエハーと半導体チップが接合された半導体ウエハー/半導体チップ接合体を得ることができる半導体装置の製造方法および半導体装置を提供することにある。また別の目的は、得られた半導体ウエハー/半導体チップ接合体を個片化することにより、接続信頼性の高い電子部品の製造方法および電子部品を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to stably perform electrical connection between connecting portions of a stacked semiconductor wafer and a semiconductor chip, and a semiconductor wafer / semiconductor chip assembly in which the semiconductor wafer and the semiconductor chip are bonded. It is an object to provide a method of manufacturing a semiconductor device and a semiconductor device capable of obtaining the above. Another object is to provide a method of manufacturing an electronic component with high connection reliability and an electronic component by separating the obtained semiconductor wafer / semiconductor chip assembly into individual pieces.

このような目的は、下記(1)〜(13)に記載の本発明により達成される。
(1)半導体ウエハーと第1の半導体チップとを積層して電気的に接続する半導体装置の製造方法であって、前記半導体ウエハーおよび前記第1の半導体チップをそれぞれ用意する第1の工程と、前記半導体ウエハーと、前記第1の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させるとともに、前記半導体ウエハーの第1の端子と、前記第1の半導体チップの第2の端子とが対応するように位置決めして、前記半導体ウエハーと第1の半導体チップとが積層された半導体ウエハー/第1の半導体チップ積層体を得る第2の工程と、
前記半導体ウエハー/第1の半導体チップ積層体を加熱することにより、前記金属箔を溶融し、前記半導体ウエハーの第1の端子と前記第1の半導体チップの第2の端子との間に金属箔を凝集させた後、固化し、さらに、前記樹脂組成物を硬化または凝固させて、前記半導体ウエハーと前記第1の半導体チップとが固着することにより、前記金属箔が溶融した凝集物の固化物で、前記半導体ウエハーの第1の端子と前記第1の半導体チップの第2の端子とが電気的に接続された半導体ウエハー/第1の半導体チップ接合体を得る第3の工程とを有することを特徴とする半導体装置の製造方法、
(2)前記第1の半導体チップの第2の端子とは反対側の面に第2の半導体チップがさらに配設されてなる(1)に記載の半導体装置の製造方法、
(3)前記半導体ウエハー/第1の半導体チップ接合体と第4の端子を有する第2の半導体チップとを積層して電気的に接続する半導体装置の製造方法であって、前記半導体ウエハー/第1の半導体チップ接合体および前記第2の半導体チップをそれぞれ用意する第1の工程と、前記半導体ウエハー/第1の半導体チップ接合体と、前記第2の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させるとともに、前記第1の半導体チップの第2の端子とは反対側の面に配設された第3の端子と前記第4の端子とが対応するように位置決めして、前記半導体ウエハー/第1の半導体チップ接合体と第2の半導体チップとが積層された半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体を得る第2の工程と、前記半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体を加熱することにより、前記金属箔を溶融し、前記第3の端子と前記第4の端子との間に金属箔を凝集させた後、固化し、さらに、前記樹脂組成物を硬化または凝固させて、前記半導体ウエハー/第1の半導体チップ接合体と前記第2の半導体チップとが固着することにより、前記金属箔が溶融した凝集物の固化物で、前記半導体ウエハー/第1の半導体チップ接合体と前記第2の半導体チップとが電気的に接続された半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体を得る第3の工程とを有することを特徴とする、(1)または(2)
に記載の半導体装置の製造方法、
(4)前記第3の工程において、前記半導体ウエハー/第1の半導体チップ積層体または前記半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体が加熱される際に、前記金属箔の溶融に遅れて、前記樹脂組成物の硬化または凝固が完了する(1)ないし(3)のいずれかに記載の半導体装置の製造方法、
(5)前記樹脂組成物が熱硬化性樹脂を含む、(1)ないし(4)のいずれかに記載の半導体装置の製造方法、
(6)前記樹脂組成物がフラックス機能を有する化合物を含む、(1)ないし(5)のいずれかに記載の半導体装置の製造方法、
(7)前記導電接続材料が、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含む、(1)ないし(6)のいずれかに記載の半導体装置の製造方法、
(8)前記導電接続材料が、樹脂組成物層/金属箔層からなる積層構造を含む、(1)ないし(6)のいずれかに記載の半導体装置の製造方法、
(9)(1)ないし(8)のいずれかに記載の製造方法で製造されたことを特徴とする半導体装置、
(10)(1)ないし(8)のいずれかに記載の半導体装置の製造方法により製造された前記半導体ウエハー/第1の半導体チップ接合体または半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体を個別回路毎に切断して、複数の半導体チップに個片化する工程を有することを特徴とする半導体装置の製造方法、
(11)(10)に記載の製造方法で製造されたことを特徴とする半導体装置、
(12)前記個片化した半導体装置を基板に搭載する工程を有することを特徴とする電子部品の製造方法、
(13)(12)に記載の製造方法で製造されたことを特徴とする電子部品。
Such an object is achieved by the present invention described in the following (1) to (13).
(1) A method for manufacturing a semiconductor device in which a semiconductor wafer and a first semiconductor chip are stacked and electrically connected, wherein the semiconductor wafer and the first semiconductor chip are respectively prepared; Between the semiconductor wafer and the first semiconductor chip, a conductive connection material having a laminated structure composed of a resin composition and a metal foil selected from solder foil or tin foil is interposed, and the semiconductor wafer Semiconductor wafer / first semiconductor chip in which the semiconductor wafer and the first semiconductor chip are laminated by positioning so that the first terminal of the first semiconductor chip and the second terminal of the first semiconductor chip correspond to each other A second step of obtaining a laminate;
The metal foil is melted by heating the semiconductor wafer / first semiconductor chip stack, and the metal foil is interposed between the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip. Then, the resin composition is hardened or solidified, and the semiconductor wafer and the first semiconductor chip are fixed to each other, whereby the solidified product of the aggregate obtained by melting the metal foil. And a third step of obtaining a semiconductor wafer / first semiconductor chip assembly in which the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip are electrically connected. A method of manufacturing a semiconductor device,
(2) The method for manufacturing a semiconductor device according to (1), wherein a second semiconductor chip is further disposed on a surface opposite to the second terminal of the first semiconductor chip,
(3) A method of manufacturing a semiconductor device in which the semiconductor wafer / first semiconductor chip assembly and a second semiconductor chip having a fourth terminal are stacked and electrically connected, the semiconductor wafer / first A resin composition between the first step of preparing each semiconductor chip assembly and the second semiconductor chip, and between the semiconductor wafer / first semiconductor chip assembly and the second semiconductor chip. And a conductive connecting material having a laminated structure composed of a metal foil selected from solder foil or tin foil, and disposed on the surface opposite to the second terminal of the first semiconductor chip A semiconductor wafer / first semiconductor in which the third wafer and the fourth terminal are positioned so as to correspond to each other, and the semiconductor wafer / first semiconductor chip assembly and the second semiconductor chip are stacked. A second step of obtaining a second semiconductor chip stack, and heating the semiconductor wafer / first semiconductor chip / second semiconductor chip stack to melt the metal foil, 3, the metal foil is aggregated between the fourth terminal and the fourth terminal, and then solidified, and further, the resin composition is cured or solidified to form the semiconductor wafer / first semiconductor chip assembly and the When the second semiconductor chip is fixed, the agglomerated solidified product obtained by melting the metal foil electrically connects the semiconductor wafer / first semiconductor chip assembly and the second semiconductor chip. (1) or (2), wherein the semiconductor wafer / first semiconductor chip / second semiconductor chip assembly is obtained.
A method for manufacturing the semiconductor device according to claim 1,
(4) In the third step, when the semiconductor wafer / first semiconductor chip stack or the semiconductor wafer / first semiconductor chip / second semiconductor chip stack is heated, The method for manufacturing a semiconductor device according to any one of (1) to (3), wherein the resin composition is completely cured or solidified after being melted.
(5) The method for manufacturing a semiconductor device according to any one of (1) to (4), wherein the resin composition includes a thermosetting resin.
(6) The method for manufacturing a semiconductor device according to any one of (1) to (5), wherein the resin composition includes a compound having a flux function.
(7) The method for manufacturing a semiconductor device according to any one of (1) to (6), wherein the conductive connection material includes a laminated structure including a resin composition layer / metal foil layer / resin composition layer,
(8) The method for manufacturing a semiconductor device according to any one of (1) to (6), wherein the conductive connection material includes a laminated structure including a resin composition layer / metal foil layer.
(9) A semiconductor device manufactured by the manufacturing method according to any one of (1) to (8),
(10) The semiconductor wafer / first semiconductor chip assembly or semiconductor wafer / first semiconductor chip / second semiconductor manufactured by the method for manufacturing a semiconductor device according to any one of (1) to (8) A method of manufacturing a semiconductor device, characterized by having a step of cutting a chip assembly into individual semiconductor chips and dividing them into a plurality of semiconductor chips,
(11) A semiconductor device manufactured by the manufacturing method according to (10),
(12) A method of manufacturing an electronic component comprising a step of mounting the singulated semiconductor device on a substrate,
(13) An electronic component manufactured by the manufacturing method according to (12).

本発明によれば、積層された半導体ウエハーと半導体チップがそれぞれ備える接続部同士間の電気的な接続を安定的に行って、これら半導体ウエハーと半導体チップが接合された半導体ウエハー/半導体チップ接合体を得ることができる半導体装置の製造方法および半導体装置を提供することができる。さらに、得られた半導体ウエハー/半導体チップ接合体を個片化することにより、接続信頼性の高い電子部品の製造方法および電子部品を提供することができる。   According to the present invention, the semiconductor wafer / semiconductor chip assembly in which the electrical connection between the connection portions of the stacked semiconductor wafer and the semiconductor chip is stably performed, and the semiconductor wafer and the semiconductor chip are bonded. It is possible to provide a method of manufacturing a semiconductor device and a semiconductor device capable of obtaining the above. Furthermore, by separating the obtained semiconductor wafer / semiconductor chip assembly into individual pieces, an electronic component manufacturing method and an electronic component with high connection reliability can be provided.

本発明の電子部品の製造方法により製造される電子部品の一例を示す縦断面図である。It is a longitudinal cross-sectional view which shows an example of the electronic component manufactured by the manufacturing method of the electronic component of this invention. 本発明の電子部品の製造方法により製造される電子部品の一例を示す縦断面図である。It is a longitudinal cross-sectional view which shows an example of the electronic component manufactured by the manufacturing method of the electronic component of this invention. 半導体ウエハーと第1の半導体チップを接合する第1の製造方法を説明するための縦断面図である。It is a longitudinal cross-sectional view for demonstrating the 1st manufacturing method which joins a semiconductor wafer and a 1st semiconductor chip. 半導体ウエハーと第1の半導体チップを接合する第2の製造方法を説明するための縦断面図である。It is a longitudinal cross-sectional view for demonstrating the 2nd manufacturing method which joins a semiconductor wafer and a 1st semiconductor chip. 半導体ウエハー/第1の半導体チップ接合体と第2の半導体チップを接合する第3の製造方法を説明するための縦断面図である。It is a longitudinal cross-sectional view for demonstrating the 3rd manufacturing method which joins a semiconductor wafer / 1st semiconductor chip assembly and a 2nd semiconductor chip. 従来の半導体チップ/半導体ウエハーを接合する方法を説明するための図である。It is a figure for demonstrating the method to join the conventional semiconductor chip / semiconductor wafer.

以下、本発明の半導体装置の製造方法および半導体装置、また、電子部品の製造方法および電子部品を添付図面に示す実施形態に基づいて詳細に説明する。   Hereinafter, a semiconductor device manufacturing method and a semiconductor device of the present invention, and an electronic component manufacturing method and an electronic component will be described in detail based on embodiments shown in the accompanying drawings.

まず、本発明の半導体装置の製造方法を説明するのに先立って、本発明の電子部品の製造方法により製造された電子部品について説明する。   First, prior to describing the method for manufacturing a semiconductor device of the present invention, an electronic component manufactured by the method for manufacturing an electronic component of the present invention will be described.

図1および図2は、本発明の電子部品の製造方法により製造される電子部品の一例を示す縦断面図である。なお、以下の説明では、図1中の上側を「上」、下側を「下」と言う。   1 and 2 are longitudinal sectional views showing an example of an electronic component manufactured by the electronic component manufacturing method of the present invention. In the following description, the upper side in FIG. 1 is referred to as “upper” and the lower side is referred to as “lower”.

図1に示す電子部品10は、チップオンチップ(COC)型のシステムインパッケージ(SiP)であり、半導体チップ(2つの積層体)20と、半導体チップ20を支持するインターポーザー(基板)40と、所定パターンに形成された配線パターン50と、複数の導電性を有するバンプ(端子)60とを有している。半導体チップ20とインターポーザ(基板)40上の配線パターン50は、ワイヤ(金線)70を介して電気的に接続されており、また、接続部間は絶縁部226により絶縁性が保たれている。   An electronic component 10 shown in FIG. 1 is a chip-on-chip (COC) type system-in-package (SiP), and includes a semiconductor chip (two stacked bodies) 20 and an interposer (substrate) 40 that supports the semiconductor chip 20. The wiring pattern 50 formed in a predetermined pattern and a plurality of conductive bumps (terminals) 60 are provided. The wiring pattern 50 on the semiconductor chip 20 and the interposer (substrate) 40 is electrically connected via a wire (gold wire) 70, and insulation between the connecting parts is maintained by an insulating part 226. .

図2に示す電子部品90は、チップオンチップ(COC)型のシステムインパッケージ(SiP)であり、半導体チップ(2つの積層体)30と、半導体チップ30を支持するインターポーザー(基板)40と、所定パターンに形成された配線パターン50と、複数の導電性を有するバンプ(端子)60とを有している。半導体チップ30とインターポーザ(基板)40上の配線パターン50は、導電部225を介して電気的に接続されており、また、接続部間は絶縁部226により絶縁性が保たれている。   An electronic component 90 shown in FIG. 2 is a chip-on-chip (COC) type system-in-package (SiP), and includes a semiconductor chip (two stacked bodies) 30 and an interposer (substrate) 40 that supports the semiconductor chip 30. The wiring pattern 50 formed in a predetermined pattern and a plurality of conductive bumps (terminals) 60 are provided. The wiring pattern 50 on the semiconductor chip 30 and the interposer (substrate) 40 is electrically connected via the conductive portion 225, and the insulating property is maintained between the connecting portions by the insulating portion 226.

インターポーザー40は、絶縁基板であり、例えばポリイミド・エポキシ・シアネート・ビスマレイミドトリアジン(BTレジン)等の各種樹脂材料で構成されている。このインターポーザー40の平面視形状は、通常、正方形、長方形等の四角形である。   The interposer 40 is an insulating substrate and is made of various resin materials such as polyimide, epoxy, cyanate, bismaleimide triazine (BT resin). The plan view shape of the interposer 40 is usually a quadrangle such as a square or a rectangle.

インターポーザー40の上面(一方の面)には、例えば、銅等の導電性金属材料で構成される配線パターン50が、所定形状で設けられている。   On the upper surface (one surface) of the interposer 40, for example, a wiring pattern 50 made of a conductive metal material such as copper is provided in a predetermined shape.

また、インターポーザー40には、その厚さ方向に貫通して、図示しない複数のビアが形成されている。   The interposer 40 is formed with a plurality of vias (not shown) penetrating in the thickness direction.

各バンプ60は、各ビアを介して、配線パターン50の一部に電気的に接続され、インターポーザー40の下面(他方の面)から突出している。   Each bump 60 is electrically connected to a part of the wiring pattern 50 through each via, and protrudes from the lower surface (the other surface) of the interposer 40.

バンプ60のインターポーザー40から突出する部分は、ほぼ球形状(Ball状)をなしている。   The portion of the bump 60 that protrudes from the interposer 40 has a substantially spherical shape (Ball shape).

このバンプ60は、例えば、半田、銀ろう、銅ろう、燐銅ろうのようなろう材を主材料として構成されている。   The bumps 60 are mainly composed of a brazing material such as solder, silver brazing, copper brazing, and phosphor copper brazing.

図1に示す電子部品10の半導体チップ20と、インターポーザー40は、例えばエポキシ系樹脂等の各種樹脂材料で構成される接着剤80により接着され、ワイヤ(金線)70を介して電気的に接続されている。   The semiconductor chip 20 of the electronic component 10 shown in FIG. 1 and the interposer 40 are bonded by an adhesive 80 made of various resin materials such as epoxy resin, and electrically via a wire (gold wire) 70. It is connected.

また、図2に示す電子部品90の半導体チップ(2つの積層体)30と、配線パターン50とは、電気的に接続されている。   Further, the semiconductor chip (two stacked bodies) 30 of the electronic component 90 shown in FIG. 2 and the wiring pattern 50 are electrically connected.

図1および図2に示すような電子部品10および90は、例えば、以下のようにして製造することができる。
図3は、半導体チップ(2つの積層体)20の製造方法を説明するための縦断面図、図
4は、半導体チップ(2つの積層体)30の製造方法を説明するための縦断面図、図5は半導体チップ(3つの積層体)30’の製造方法を説明するための縦断面図である。
The electronic components 10 and 90 as shown in FIGS. 1 and 2 can be manufactured as follows, for example.
FIG. 3 is a longitudinal sectional view for explaining a manufacturing method of the semiconductor chip (two stacked bodies) 20, and FIG. 4 is a longitudinal sectional view for explaining a manufacturing method of the semiconductor chip (two stacked bodies) 30. FIG. 5 is a longitudinal sectional view for explaining a method of manufacturing the semiconductor chip (three stacked bodies) 30 ′.

以下、本発明の半導体装置の製造方法を用いて、半導体ウエハー210と第1の半導体チップ220とを接合して半導体ウエハー/第1の半導体チップ接合体250、270および半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体290を得る方法について図3〜図5を用いて説明する。   Hereinafter, the semiconductor wafer 210 and the first semiconductor chip 220 are bonded to each other by using the method for manufacturing a semiconductor device of the present invention, and the semiconductor wafer / first semiconductor chip bonded body 250, 270 and the semiconductor wafer / first semiconductor are bonded. A method of obtaining the chip / second semiconductor chip assembly 290 will be described with reference to FIGS.

<第1の製造方法>
まず、半導体装置の第1の製造方法を用いて半導体ウエハー/第1の半導体チップ接合体250を得る方法について図3を用いて説明する。
<First manufacturing method>
First, a method for obtaining a semiconductor wafer / first semiconductor chip assembly 250 using the first method for manufacturing a semiconductor device will be described with reference to FIG.

[1A−1] まず、図3(a)に示すような、半導体ウエハー210と第1の半導体チップ220とを用意する。   [1A-1] First, a semiconductor wafer 210 and a first semiconductor chip 220 as shown in FIG.

本実施形態では、図3(a)に示すように、半導体ウエハー210、第1の半導体チップ220は、それぞれ、それらの機能面211、221に設けられ個別回路に接続する複数の第1の端子および第2の端子(図示せず)を有している。   In the present embodiment, as shown in FIG. 3A, the semiconductor wafer 210 and the first semiconductor chip 220 are provided on their functional surfaces 211 and 221 and are connected to individual circuits. And a second terminal (not shown).

[1A−2] 次に、図3(b)に示すように、半導体ウエハー210の機能面211に、樹脂組成物61と、半田箔又は錫箔から選ばれる金属箔62とから構成される積層構造を有する導電接続材料60を形成する。   [1A-2] Next, as shown in FIG. 3B, a laminated structure including a resin composition 61 and a metal foil 62 selected from solder foil or tin foil on the functional surface 211 of the semiconductor wafer 210. The conductive connection material 60 having the following is formed.

導電接続材料60を機能面211上に形成する方法としては、特に制限はなく、ラミネートによる方法、熱圧着による方法等が挙げられるが、半導体ウエハー210と導電接続材料60の界面に気泡を巻き込むことを防止できる真空ラミネートによる方法が好ましい。   The method for forming the conductive connection material 60 on the functional surface 211 is not particularly limited, and examples thereof include a laminating method and a thermocompression bonding method. However, air bubbles are involved in the interface between the semiconductor wafer 210 and the conductive connection material 60. A method using vacuum lamination that can prevent the above is preferable.

なお、本実施形態では、導電接続材料60は、半導体ウエハー210の機能面211側に単独で設けているが、第1の半導体チップ220の機能面221側に単独で設けるようにしてもよいし、半導体ウエハー210の機能面211側と第1の半導体チップ220の機能面221側との双方に設けるようにしてもよい。なお、半導体装置の製造方法における工程の簡略化を図るという観点からは、機能面211および機能面221のうちのいずれか一方に導電接続材料60を設けるのが好ましく、形成される半導体ウエハー/半導体チップ接合体250の密着性の向上を図るという観点からは、機能面211および機能面221の双方に導電接続材料60を設けるのが好ましい。   In the present embodiment, the conductive connecting material 60 is provided alone on the functional surface 211 side of the semiconductor wafer 210, but may be provided independently on the functional surface 221 side of the first semiconductor chip 220. The semiconductor wafer 210 may be provided on both the functional surface 211 side and the functional surface 221 side of the first semiconductor chip 220. From the viewpoint of simplifying the process in the method for manufacturing a semiconductor device, it is preferable to provide the conductive connection material 60 on either one of the functional surface 211 and the functional surface 221, and the semiconductor wafer / semiconductor to be formed is provided. From the viewpoint of improving the adhesion of the chip bonded body 250, it is preferable to provide the conductive connection material 60 on both the functional surface 211 and the functional surface 221.

ここで、本発明に係る導電接続材料について説明する。
本発明に係る導電接続材料は、樹脂成分およびフラックス機能を有する化合物を含有する樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される。その形態は、樹脂組成物層と金属箔層とからなる多層構造を有する積層体であり、樹脂組成物層および金属箔層は各々一層であっても複数層であってもよい。導電接続材料の積層構造は特に制限なく、樹脂組成物層と金属箔層との二層構造(樹脂組成物層/金属箔層)でもよいし、樹脂組成物層あるいは金属箔層の何れかまたは両方を複数含む三層構造またはそれ以上の多層構造でもよい。なお、樹脂組成物層又は金属箔層を複数用いる場合、各層の組成は同一でもよく、異なっていてもよい。
Here, the conductive connection material according to the present invention will be described.
The conductive connecting material according to the present invention includes a resin composition containing a resin component and a compound having a flux function, and a metal foil selected from solder foil or tin foil. The form is a laminate having a multilayer structure composed of a resin composition layer and a metal foil layer, and each of the resin composition layer and the metal foil layer may be a single layer or a plurality of layers. The laminated structure of the conductive connecting material is not particularly limited, and may be a two-layer structure (resin composition layer / metal foil layer) of a resin composition layer and a metal foil layer, either a resin composition layer or a metal foil layer, or It may be a three-layer structure including a plurality of both or a multi-layer structure having more. In addition, when using two or more resin composition layers or metal foil layers, the composition of each layer may be the same or different.

本発明に係る導電接続材料の一実施形態では、金属箔の表面酸化膜を、フラックス機能を有する化合物で還元する観点から、金属箔層の上下層は樹脂組成物層であることが好ま
しい。例えば、三層構造(樹脂組成物層/金属箔層/樹脂組成物層)が好ましい。この場合、金属箔層の両側にある樹脂組成物層の厚みは、同一でもよく、異なっていてもよい。樹脂組成物層の厚みは、接続しようとする電極の導体厚みなどによって適宜調整すればよい。
In one embodiment of the conductive connection material according to the present invention, from the viewpoint of reducing the surface oxide film of the metal foil with a compound having a flux function, the upper and lower layers of the metal foil layer are preferably resin composition layers. For example, a three-layer structure (resin composition layer / metal foil layer / resin composition layer) is preferable. In this case, the thickness of the resin composition layer on both sides of the metal foil layer may be the same or different. The thickness of the resin composition layer may be appropriately adjusted according to the conductor thickness of the electrode to be connected.

以下、本発明に係る導電接続材料を構成する樹脂組成物層および金属箔層についてより具体的に述べる。   Hereinafter, the resin composition layer and the metal foil layer constituting the conductive connection material according to the present invention will be described more specifically.

(1)樹脂組成物層
本発明に係る樹脂組成物層は、樹脂成分およびフラックス機能を有する化合物を含有する樹脂組成物で構成される。樹脂組成物は、常温で液状、固形状のいずれの形態も使用することができる。本発明において、「常温で液状」とは常温(25℃)で一定の形態を持たない状態を意味し、ペースト状もこれに含まれる。
(1) Resin composition layer The resin composition layer according to the present invention is composed of a resin composition containing a resin component and a compound having a flux function. The resin composition can be used in a liquid or solid form at room temperature. In the present invention, “liquid at normal temperature” means a state that does not have a certain form at normal temperature (25 ° C.), and includes a paste form.

本発明に係る樹脂組成物は、樹脂成分およびフラックス機能を有する化合物を含有するものであれば、特に制限はなく、硬化性樹脂組成物または熱可塑性樹脂組成物を用いることができる。硬化性樹脂組成物としては、加熱により硬化する硬化性樹脂組成物、化学線を照射することにより硬化する硬化性樹脂組成物などが挙げられる。中でも、硬化後の線膨張率や弾性率等の機械特性に優れるという点で、加熱により硬化する硬化性樹脂組成物が好ましい。
熱可塑性樹脂組成物は、所定の温度に加熱することにより、成形が可能な程度に柔軟性を有するものであれば、特に制限されない。
The resin composition according to the present invention is not particularly limited as long as it contains a resin component and a compound having a flux function, and a curable resin composition or a thermoplastic resin composition can be used. Examples of the curable resin composition include a curable resin composition that is cured by heating and a curable resin composition that is cured by irradiation with actinic radiation. Especially, the curable resin composition hardened | cured by heating is preferable at the point which is excellent in mechanical characteristics, such as a linear expansion coefficient and an elasticity modulus after hardening.
The thermoplastic resin composition is not particularly limited as long as it is flexible enough to be molded by heating to a predetermined temperature.

(a)硬化性樹脂組成物
本発明に係る樹脂組成物として好ましく用いられる硬化性樹脂組成物は、硬化性樹脂成分およびフラックス機能を有する化合物を含有し、加熱することにより溶融し硬化するものであれば特に制限されない。
(A) Curable resin composition The curable resin composition preferably used as the resin composition according to the present invention contains a curable resin component and a compound having a flux function, and is melted and cured by heating. If there is no particular limitation.

本発明の一実施態様では、半導体ウエハーの機能面211と第1の半導体チップの機能面の間に本発明の導電接続材料を配置し、該導電接続材料を加熱することによって、フラックス機能を有する化合物の作用で金属箔の表面酸化膜が除去されて金属の濡れ性が高められる。これにより溶融した半田又は錫が硬化性樹脂成分中を移動して、半導体ウエハーの機能面211の端子(第1の端子)と第1の半導体チップの機能面の端子(第2の端子)間に凝集して接続部を形成することができる。他方、硬化性樹脂成分は接続部の周囲を取り囲んで絶縁部を形成することができる。
第1の端子および第2の端子間が半田又は錫を介して電気的に接続された後は、必要に応じて硬化性樹脂成分を硬化させることにより導通を確保することができる。また、隣接する端子間の絶縁性を確保するとともに対向する第1の端子および第2の端子間の機械的接着強度を高めることができる。
In one embodiment of the present invention, the conductive connection material of the present invention is disposed between the functional surface 211 of the semiconductor wafer and the functional surface of the first semiconductor chip, and the conductive connection material is heated to have a flux function. The surface oxide film of the metal foil is removed by the action of the compound, and the wettability of the metal is enhanced. As a result, the melted solder or tin moves in the curable resin component, and between the terminal (first terminal) of the functional surface 211 of the semiconductor wafer and the terminal (second terminal) of the functional surface of the first semiconductor chip. Can be agglomerated to form a connection. On the other hand, the curable resin component can surround the connection portion to form an insulating portion.
After the first terminal and the second terminal are electrically connected via solder or tin, conduction can be ensured by curing the curable resin component as necessary. Moreover, while ensuring the insulation between adjacent terminals, the mechanical adhesive strength between the 1st terminal and 2nd terminal which oppose can be improved.

(i)硬化性樹脂成分
本発明に係る硬化性樹脂成分は、通常、半導体装置製造用の接着剤成分として使用できるものであれば特に限定されない。このような硬化性樹脂成分としては、特に制限されないが、前記金属箔の融点以上の温度において硬化するものであることが好ましく、例えば、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂などが挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂からなる群より選ばれる少なくとも1種を含む熱
硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるという観点からエポキシ樹脂が好ましい。また、これらの硬化性樹脂成分は1種単独で用いても、2種以上を併用してもよい。
(I) Curable resin component The curable resin component which concerns on this invention will not be specifically limited if normally used as an adhesive agent component for semiconductor device manufacture. Such a curable resin component is not particularly limited, but is preferably one that cures at a temperature equal to or higher than the melting point of the metal foil. For example, an epoxy resin, a phenoxy resin, a silicone resin, an oxetane resin, a phenol resin, (Meth) acrylate resin, polyester resin (unsaturated polyester resin), diallyl phthalate resin, maleimide resin, polyimide resin (polyimide precursor resin), bismaleimide-triazine resin and the like. In particular, the use of a thermosetting resin containing at least one selected from the group consisting of epoxy resins, (meth) acrylate resins, phenoxy resins, polyester resins, polyimide resins, silicone resins, maleimide resins, and bismaleimide-triazine resins. preferable. Among these, an epoxy resin is preferable from the viewpoint of excellent curability and storage stability, heat resistance of the cured product, moisture resistance, and chemical resistance. Moreover, these curable resin components may be used individually by 1 type, or may use 2 or more types together.

本発明に係る硬化性樹脂成分の形態は、硬化性樹脂組成物の形態などに応じて適宜選択することができる。液状の硬化性樹脂組成物を使用する場合には、液状の硬化性樹脂成分を用いることが好ましく、必要に応じて後述するフィルム形成性樹脂成分を併用してもよい。また、固形状の硬化性樹脂組成物を使用する場合には、液状および固形状のいずれの硬化性樹脂成分も用いることができ、フィルム形成性樹脂成分を併用することが好ま
しい。
The form of the curable resin component according to the present invention can be appropriately selected according to the form of the curable resin composition. When using a liquid curable resin composition, it is preferable to use a liquid curable resin component, and if necessary, a film-forming resin component described later may be used in combination. Moreover, when using a solid curable resin composition, both a liquid and solid curable resin component can be used, and it is preferable to use a film-forming resin component together.

本発明においては、前記エポキシ樹脂として、室温で液状および室温で固形状のいずれのエポキシ樹脂も使用することができる。また、室温で液状のエポキシ樹脂と室温で固形状のエポキシ樹脂とを併用することも可能である。硬化性樹脂組成物が液状の場合には、室温で液状のエポキシ樹脂を用いることが好ましく、硬化性樹脂組成物が固形状の場合には、液状および固形状のいずれのエポキシ樹脂も使用することが可能であり、フィルム形   In the present invention, any epoxy resin that is liquid at room temperature and solid at room temperature can be used as the epoxy resin. It is also possible to use an epoxy resin that is liquid at room temperature and an epoxy resin that is solid at room temperature. When the curable resin composition is liquid, it is preferable to use an epoxy resin that is liquid at room temperature. When the curable resin composition is solid, both liquid and solid epoxy resins should be used. Is possible, film shape

本発明に係る室温(25℃)で液状のエポキシ樹脂としては、特に制限はないが
、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂などが挙げられる。また、ビスフェノールA型エポキシ樹脂とビスフェノールF型エポキシ樹脂とを併用してもよい。
The epoxy resin that is liquid at room temperature (25 ° C.) according to the present invention is not particularly limited, and examples thereof include bisphenol A type epoxy resins and bisphenol F type epoxy resins. Moreover, you may use together a bisphenol A type epoxy resin and a bisphenol F type epoxy resin.

室温で液状のエポキシ樹脂のエポキシ当量は、150〜300g/eqであることが好ましく、160〜250g/eqであることがより好ましく、170〜220g/eqであることが特に好ましい。前記エポキシ当量が上記下限未満になると硬化物の収縮率が大きくなる傾向があり、反りが生じることがある。他方、前記上限を超えると、フィルム形成性樹脂成分を併用した場合に、フィルム形成性樹脂成分、特にポリイミド樹脂との反応性が低下する傾向にある。   The epoxy equivalent of the epoxy resin that is liquid at room temperature is preferably 150 to 300 g / eq, more preferably 160 to 250 g / eq, and particularly preferably 170 to 220 g / eq. If the epoxy equivalent is less than the above lower limit, the shrinkage of the cured product tends to increase, and warping may occur. On the other hand, when the above upper limit is exceeded, when a film-forming resin component is used in combination, the reactivity with the film-forming resin component, particularly the polyimide resin, tends to decrease.

本発明に係る室温(25℃)で固形状のエポキシ樹脂としては、特に制限はないが、ビスフェノールA型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、3官能エポキシ樹脂、4官能エポキシ樹脂などが挙げられる。中でも、固形3官能エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などが好ましい。また、これらのエポキシ樹脂は1種単独で用いても、2種以上を併用してもよい。室温で固形状のエポキシ樹脂の軟化点は、40〜120℃であることが好ましく、50〜110℃であることがより好ましく、60〜100℃であることが特に好ましい。前記軟化点が前記範囲内にあると、タック性を抑えることができ、容易に取り扱うことが可能となる。   The epoxy resin solid at room temperature (25 ° C.) according to the present invention is not particularly limited, but is bisphenol A type epoxy resin, bisphenol S type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, glycidylamine. Type epoxy resin, glycidyl ester type epoxy resin, trifunctional epoxy resin, tetrafunctional epoxy resin and the like. Among these, solid trifunctional epoxy resin, cresol novolac type epoxy resin and the like are preferable. Moreover, these epoxy resins may be used individually by 1 type, or may use 2 or more types together. The softening point of the epoxy resin that is solid at room temperature is preferably 40 to 120 ° C, more preferably 50 to 110 ° C, and particularly preferably 60 to 100 ° C. When the softening point is within the above range, tackiness can be suppressed and handling can be easily performed.

本発明においては、このような硬化性樹脂成分としての市販品を使用することができ、さらに、本発明の効果を損ねない範囲で、可塑剤、安定剤、酸化防止剤、無機フィラー、帯電防止剤や顔料などの各種添加剤を配合したものを使用することもできる。   In the present invention, commercially available products as such curable resin components can be used, and further, plasticizers, stabilizers, antioxidants, inorganic fillers, antistatic agents, as long as the effects of the present invention are not impaired. What mixed various additives, such as an agent and a pigment, can also be used.

本発明に係る導電接続材料において、前記硬化性樹脂成分の含有量は硬化性樹脂組成物の形態に応じて適宜設定することができる。
例えば、硬化性樹脂組成物が液状の場合、硬化性樹脂成分の含有量は、硬化性樹脂組成物の全重量に対して、10重量%以上が好ましく、15重量%以上がより好ましく、20重量%以上がさらに好ましく、25重量%以上がさらにより好ましく、30重量%以上がなお好ましく、35重量%以上が特に好ましい。また、100重量%未満が好ましく、9
5重量%以下がより好ましく、90重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
硬化性樹脂組成物が固形状の場合は、硬化性樹脂成分の含有量は、硬化性樹脂組成物の全重量に対して、5重量%以上が好ましく、10重量%以上がより好ましく、15重量%以上がさらに好ましく、20重量%以上が特に好ましい。また、90重量%以下が好ましく、85重量%以下がより好ましく、80重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
硬化性樹脂成分の含有量が前記範囲内にあると端子間の電気的接続強度及び機械的接着強度を十分に確保することができる。
In the conductive connection material according to the present invention, the content of the curable resin component can be appropriately set according to the form of the curable resin composition.
For example, when the curable resin composition is liquid, the content of the curable resin component is preferably 10% by weight or more, more preferably 15% by weight or more, and more preferably 20% by weight with respect to the total weight of the curable resin composition. % Or more is more preferable, 25% by weight or more is further more preferable, 30% by weight or more is still more preferable, and 35% by weight or more is particularly preferable. Moreover, less than 100 weight% is preferable, 9
5 wt% or less is more preferable, 90 wt% or less is more preferable, 75 wt% or less is even more preferable, 65 wt% or less is still more preferable, and 55 wt% or less is particularly preferable.
When the curable resin composition is solid, the content of the curable resin component is preferably 5% by weight or more, more preferably 10% by weight or more, and more preferably 15% by weight with respect to the total weight of the curable resin composition. % Or more is more preferable, and 20% by weight or more is particularly preferable. Moreover, 90 weight% or less is preferable, 85 weight% or less is more preferable, 80 weight% or less is further more preferable, 75 weight% or less is still more preferable, 65 weight% or less is still more preferable, 55 weight% or less is especially preferable.
When the content of the curable resin component is within the above range, the electrical connection strength between the terminals and the mechanical adhesive strength can be sufficiently secured.

(ii)フィルム形成性樹脂成分
本発明において、固形状の硬化性樹脂組成物を使用する場合には、前記硬化性樹脂成分とフィルム形成性樹脂成分とを併用することが好ましい。このようなフィルム形成性樹脂成分としては、有機溶媒に可溶であり、単独で製膜性を有するものであれば特に制限はない。熱可塑性樹脂または熱硬化性樹脂のいずれのものも使用することができ、また、これらを併用することもできる。具体的なフィルム形成性樹脂成分としては、例えば、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、ポリプロピレン樹脂、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロンなどが挙げられる。中でも、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリアミド樹脂およびポリイミド樹脂が好ましい。また、これらのフィルム形成性樹脂成分は1種単独で用いても、2種以上を併用してもよい。
(Ii) Film-forming resin component In the present invention, when a solid curable resin composition is used, the curable resin component and the film-forming resin component are preferably used in combination. Such a film-forming resin component is not particularly limited as long as it is soluble in an organic solvent and has film-forming properties alone. Either a thermoplastic resin or a thermosetting resin can be used, and these can be used in combination. Specific film-forming resin components include, for example, (meth) acrylic resins, phenoxy resins, polyester resins, polyurethane resins, polyimide resins, polyamideimide resins, siloxane-modified polyimide resins, polybutadiene resins, polypropylene resins, styrene-butadienes -Styrene copolymer, styrene-ethylene-butylene-styrene copolymer, polyacetal resin, polyvinyl butyral resin, polyvinyl acetal resin, butyl rubber, chloroprene rubber, polyamide resin, acrylonitrile-butadiene copolymer, acrylonitrile-butadiene-acrylic acid copolymer Examples thereof include polymers, acrylonitrile-butadiene-styrene copolymers, polyvinyl acetate, and nylon. Among these, (meth) acrylic resins, phenoxy resins, polyester resins, polyamide resins and polyimide resins are preferable. Moreover, these film-forming resin components may be used individually by 1 type, or may use 2 or more types together.

なお、本発明において、「(メタ)アクリル系樹脂」とは、(メタ)アクリル酸およびその誘導体の重合体、または(メタ)アクリル酸およびその誘導体と他の単量体との共重合体を意味する。ここで、「(メタ)アクリル酸」などと表記するときは、「アクリル酸またはメタクリル酸」などを意味する。   In the present invention, “(meth) acrylic resin” refers to a polymer of (meth) acrylic acid and its derivatives, or a copolymer of (meth) acrylic acid and its derivatives and other monomers. means. Here, “(meth) acrylic acid” or the like means “acrylic acid or methacrylic acid” or the like.

前記(メタ)アクリル系樹脂としては、例えば、ポリアクリル酸、ポリメタクリル酸、ポリアクリル酸メチル、ポリアクリル酸エチル、ポリアクリル酸ブチル、ポリアクリル酸−2−エチルヘキシルなどのポリアクリル酸エステル、ポリメタクリル酸メチル、ポリメタクリル酸エチル、ポリメタクリル酸ブチルなどのポリメタクリル酸エステル、ポリアクリロニトリル、ポリメタクリロニトリル、ポリアクリルアミド、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、アクリロニトリル−スチレン共重合体、メタクリル酸メチル−スチレン共重合体、メタクリル酸メチル−アクリロニトリル共重合体、メタクリル酸メチル−α−メチルスチレン共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート−メタクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート−アクリル酸共重合体、アクリル酸ブチル−アクリロニトリル−2−ヒドロキシエチルメタクリレート共重合体、アクリル酸ブチル−アクリロニトリル−アクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−N,N−ジメチルアクリルアミド共重合体などが挙げられる。中でも、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル
−N,N−ジメチルアクリルアミドが好ましい。また、これらの(メタ)アクリル系樹脂は1種単独で用いても、2種以上を併用してもよい。
Examples of the (meth) acrylic resin include polyacrylic acid, polymethacrylic acid, polymethyl acrylate, polyethyl acrylate, polybutyl acrylate, polyacrylic acid-2-ethylhexyl and other polyacrylic acid esters, poly Polymethacrylate such as methyl methacrylate, polyethyl methacrylate, polybutyl methacrylate, polyacrylonitrile, polymethacrylonitrile, polyacrylamide, butyl acrylate-ethyl acrylate-acrylonitrile copolymer, acrylonitrile-butadiene copolymer , Acrylonitrile-butadiene-acrylic acid copolymer, acrylonitrile-butadiene-styrene copolymer, acrylonitrile-styrene copolymer, methyl methacrylate-styrene copolymer, methyl methacrylate Acrylonitrile copolymer, methyl methacrylate-α-methylstyrene copolymer, butyl acrylate-ethyl acrylate-acrylonitrile-2-hydroxyethyl methacrylate-methacrylic acid copolymer, butyl acrylate-ethyl acrylate-acrylonitrile-2 -Hydroxyethyl methacrylate-acrylic acid copolymer, butyl acrylate-acrylonitrile-2-hydroxyethyl methacrylate copolymer, butyl acrylate-acrylonitrile-acrylic acid copolymer, butyl acrylate-ethyl acrylate-acrylonitrile copolymer And ethyl acrylate-acrylonitrile-N, N-dimethylacrylamide copolymer. Of these, butyl acrylate-ethyl acrylate-acrylonitrile copolymer and ethyl acrylate-acrylonitrile-N, N-dimethylacrylamide are preferable. Moreover, these (meth) acrylic resins may be used alone or in combination of two or more.

このような(メタ)アクリル系樹脂のうち、半導体ウエハーまたは半導体チップへの密着性および他の樹脂成分との相溶性を向上させることができるという観点から、ニトリル基、エポキシ基、水酸基、カルボキシル基などの官能基を有する単量体を共重合させてなる(メタ)アクリル系樹脂が好ましい。このような(メタ)アクリル系樹脂において、前記官能基を有する単量体の配合量は特に限定されないが、(メタ)アクリル系樹脂合成時の全単量体100mol%に対して0.1〜50mol%であることが好ましく、0.5〜45mol%であることがより好ましく、1〜40mol%であることが特に好ましい。前記官能基を有する単量体の配合量が前記下限値未満になると密着性が十分に向上しない傾向にあり、他方、前記上限を超えると粘着力が強すぎて作業性が十分に向上しない傾向にある。   Of these (meth) acrylic resins, nitrile groups, epoxy groups, hydroxyl groups, carboxyl groups from the viewpoint of improving adhesion to semiconductor wafers or semiconductor chips and compatibility with other resin components A (meth) acrylic resin obtained by copolymerizing a monomer having a functional group such as is preferable. In such a (meth) acrylic resin, the compounding amount of the monomer having the functional group is not particularly limited, but is 0.1 to 0.1 mol based on 100 mol% of all monomers during the synthesis of the (meth) acrylic resin. It is preferably 50 mol%, more preferably 0.5 to 45 mol%, and particularly preferably 1 to 40 mol%. When the blending amount of the monomer having the functional group is less than the lower limit value, the adhesion tends not to be sufficiently improved. On the other hand, when the upper limit is exceeded, the adhesive force is too strong and the workability is not sufficiently improved. It is in.

前記(メタ)アクリル系樹脂の重量平均分子量は特に限定されないが、10万以上であることが好ましく、15万〜100万であることがより好ましく、25万〜90万であることが特に好ましい。前記重量平均分子量が前記範囲内にあると製膜性を向上させることが可能となる。   The weight average molecular weight of the (meth) acrylic resin is not particularly limited, but is preferably 100,000 or more, more preferably 150,000 to 1,000,000, and particularly preferably 250,000 to 900,000. When the weight average molecular weight is within the above range, the film forming property can be improved.

本発明においてフィルム形成性樹脂成分としてフェノキシ樹脂を用いる場合、その数平均分子量は、5000〜15000であることが好ましく、6000〜14000であることがより好ましく、8000〜12000であることが特に好ましい。このようなフェノキシ樹脂を用いることにより、硬化前の導電接続材料の流動性を抑制することができる。   In the present invention, when a phenoxy resin is used as the film-forming resin component, the number average molecular weight is preferably 5000 to 15000, more preferably 6000 to 14000, and particularly preferably 8000 to 12000. By using such a phenoxy resin, the fluidity of the conductive connecting material before curing can be suppressed.

前記フェノキシ樹脂の骨格は、ビスフェノールAタイプ、ビスフェノールFタイプ、ビフェニルタイプなどが挙げられるが、本発明ではこれらに限定されない。また、飽和吸水率が1%以下であるフェノキシ樹脂は、接着時や半田実装時の高温下において、発泡または剥離などの発生を抑えることができるため好ましい。なお、飽和吸水率は、フェノキシ樹脂を25μm厚のフィルムに加工し、100℃雰囲気中で1時間乾燥(絶乾状態)し、さらに、そのフィルムを40℃、90%RH雰囲気の恒温恒湿槽に放置し、質量変化を24時間おきに測定し、質量変化が飽和した時点の質量を用いて、下記式により算出することができる。
飽和吸水率(%)={(飽和した時点の質量)−(絶乾時点の質量)}/
(絶乾時点の質量)×100
Examples of the skeleton of the phenoxy resin include a bisphenol A type, a bisphenol F type, and a biphenyl type, but are not limited to these in the present invention. A phenoxy resin having a saturated water absorption rate of 1% or less is preferable because it can suppress the occurrence of foaming or peeling at high temperatures during bonding or solder mounting. The saturated water absorption rate is obtained by processing a phenoxy resin into a film having a thickness of 25 μm, drying it in a 100 ° C. atmosphere for 1 hour (an absolutely dry state), and further heating the film at a constant temperature and humidity chamber at 40 ° C. and 90% RH atmosphere. The mass change is measured every 24 hours, and the mass at the time when the mass change is saturated can be calculated by the following formula.
Saturated water absorption (%) = {(mass when saturated) − (mass when absolutely dry)} /
(Mass when absolutely dry) x 100

本発明に用いられるポリイミド樹脂としては、繰り返し単位中にイミド結合を持つ樹脂であれば特に限定されず、例えば、ジアミンと酸二無水物を反応させ、得られたポリアミド酸を加熱、脱水閉環することにより得られるものが挙げられる。   The polyimide resin used in the present invention is not particularly limited as long as the resin has an imide bond in the repeating unit. For example, diamine and acid dianhydride are reacted, and the obtained polyamic acid is heated and dehydrated and cyclized. Can be obtained.

前記ジアミンとしては、例えば、3,3’−ジメチル−4,4’ジアミノジフェニル、4,6−ジメチル−m−フェニレンジアミン、2,5−ジメチル−p−フェニレンジアミンなどの芳香族ジアミン、1,3−ビス(3−アミノプロピル)―1,1,3,3―テトラメチルジシロキサンなどのシロキサンジアミンが挙げられる。これらのジアミンは1種単独で用いても、2種以上を併用してもよい。   Examples of the diamine include aromatic diamines such as 3,3′-dimethyl-4,4′diaminodiphenyl, 4,6-dimethyl-m-phenylenediamine, and 2,5-dimethyl-p-phenylenediamine, Examples thereof include siloxane diamines such as 3-bis (3-aminopropyl) -1,1,3,3-tetramethyldisiloxane. These diamines may be used alone or in combination of two or more.

また、前記酸二無水物としては、3,3,4,4’−ビフェニルテトラカルボン酸、ピロメリット酸二無水物、4,4’−オキシジフタル酸二無水物などが挙げられる。これらの酸二無水物は1種単独で用いても、2種以上を併用してもよい。   Examples of the acid dianhydride include 3,3,4,4'-biphenyltetracarboxylic acid, pyromellitic dianhydride, 4,4'-oxydiphthalic dianhydride, and the like. These acid dianhydrides may be used alone or in combination of two or more.

本発明に用いられるポリイミド樹脂は、溶剤に可溶なものでも、不溶なものでもよいが、他の成分と混合する際のワニス化が容易であり、取扱性に優れている点で溶剤可溶性のものが好ましい。特に、様々な有機溶媒に溶解できる点でシロキサン変性ポリイミド樹脂を用いることが好ましい。   The polyimide resin used in the present invention may be either soluble or insoluble in a solvent, but is easy to varnish when mixed with other components, and is solvent-soluble in terms of excellent handling properties. Those are preferred. In particular, a siloxane-modified polyimide resin is preferably used because it can be dissolved in various organic solvents.

本発明に用いられるポリアミド樹脂は、特に制限されないが、例えば、6−ナイロン、12−ナイロン等環状脂肪族ラクタムを開環重合したもの、6,6−ナイロン、4,6−ナイロン、6,10−ナイロン、6,12−ナイロン等脂肪族ジアミンと脂肪族ジカルボン酸とを縮重合させたもの、芳香族ジアミンと脂肪族ジカルボン酸とを縮重合させたもの、芳香族ジアミンと芳香族ジカルボン酸とを縮重合させたもの、アミノ酸を縮重合させたもの等が挙げられる。   The polyamide resin used in the present invention is not particularly limited. For example, ring-opening polymerization of cyclic aliphatic lactam such as 6-nylon and 12-nylon, 6,6-nylon, 4,6-nylon, 6,10 -Nylon, 6,12-nylon, etc., a polycondensation of aliphatic diamine and aliphatic dicarboxylic acid, a polycondensation of aromatic diamine and aliphatic dicarboxylic acid, aromatic diamine and aromatic dicarboxylic acid, And those obtained by condensation polymerization of amino acids.

本発明で用いられるポリアミド樹脂の分子量は、特に制限されないが、例えば、5000〜100000が好ましく、8000〜50000が特に好ましい。分子量が上記範囲以下であると、成形性は良好であるがフィルムの機械強度が弱く、上記範囲以上であると粘度が高くなり、それにより半田又は錫の動きが阻害され導通不良となる。
本発明に用いられるポリアミド樹脂は、溶剤に可溶なものでも、不溶なものでもよいが、他の成分と混合する際のワニス化が容易であり、取扱性に優れている点で溶剤可溶性のものがより好ましい。
Although the molecular weight of the polyamide resin used by this invention is not restrict | limited in particular, For example, 5000-100000 are preferable and 8000-50000 are especially preferable. If the molecular weight is not more than the above range, the moldability is good, but the mechanical strength of the film is weak, and if it is not less than the above range, the viscosity becomes high, thereby inhibiting the movement of solder or tin, resulting in poor conduction.
The polyamide resin used in the present invention may be either soluble or insoluble in a solvent, but it is easy to varnish when mixed with other components, and is solvent-soluble in that it is easy to handle. Those are more preferred.

本発明に用いられるポリエステル樹脂は、特に制限されないが、酸成分としてテレフタル酸等の2価の酸またはエステル形成能を持つそれらの誘導体を用い、グリコール成分として炭素数2〜10のグリコール、その他の2価のアルコールまたはエステル形成能を有するそれらの誘導体等を用いて得られる飽和ポリエステル樹脂をいう。   The polyester resin used in the present invention is not particularly limited, but a divalent acid such as terephthalic acid or a derivative thereof having an ester forming ability is used as an acid component, a glycol having 2 to 10 carbon atoms as a glycol component, other A saturated polyester resin obtained using a divalent alcohol or a derivative thereof having an ester-forming ability.

前記ポリエステル樹脂としては、例えば、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリトリメチレンテレフタレート樹脂、ポリヘキサメチレンテレフタレート樹脂等のポリアルキレンテレフタレート樹脂等が挙げられる。   Examples of the polyester resin include polyalkylene terephthalate resins such as polyethylene terephthalate resin, polybutylene terephthalate resin, polytrimethylene terephthalate resin, and polyhexamethylene terephthalate resin.

前記ポリエステル樹脂は、必要に応じて他の成分を共重合したポリエステル樹脂でも良い。前記共重合する成分としては、特に制限はないが、例えば、公知の酸成分、アルコール成分、フェノール成分またはエステル形成能を持つこれらの誘導体、ポリアルキレングリコール成分等が挙げられる。   The polyester resin may be a polyester resin copolymerized with other components as necessary. The component to be copolymerized is not particularly limited, and examples thereof include known acid components, alcohol components, phenol components, derivatives thereof having ester forming ability, polyalkylene glycol components, and the like.

前記共重合可能な酸成分としては、例えば、2価以上の炭素数8〜22の芳香族カルボン酸、2価以上の炭素数4〜12の脂肪族カルボン酸、さらには、2価以上の炭素数8〜15の脂環式カルボン酸、およびエステル形成能を有するこれらの誘導体が挙げられる。前記共重合可能な酸成分の具体例としては、例えばテレフタル酸、イソフタル酸、ナフタレンジカルボン酸、ビス(p−カルボジフェニル)メタンアントラセンジカルボン酸、4−4‘−ジフェニルカルボン酸、1,2−ビス(フェノキシ)エタン−4,4’−ジカルボン酸、5−ナトリウムスルホイソフタル酸、アジピン酸、セバシン酸、アゼライン酸、ドデカンジオン酸、マレイン酸、トリメシン酸、トリメリット酸、ピロメリット酸、1,3−シクロヘキサンジカルボン酸、1,4−シクロヘキサンジカルボン酸およびエステル形成能を有するこれらの誘導体が挙げられる。これらは、単独あるいは2種以上を併用して用いることができる。   Examples of the copolymerizable acid component include a divalent or higher aromatic carboxylic acid having 8 to 22 carbon atoms, a divalent or higher aliphatic carbon carboxylic acid having 4 to 12 carbons, and a divalent or higher carbon. The alicyclic carboxylic acid of several 8-15, and these derivatives which have ester formation ability are mentioned. Specific examples of the copolymerizable acid component include terephthalic acid, isophthalic acid, naphthalenedicarboxylic acid, bis (p-carbodiphenyl) methaneanthracene dicarboxylic acid, 4-4′-diphenylcarboxylic acid, and 1,2-bis. (Phenoxy) ethane-4,4′-dicarboxylic acid, 5-sodium sulfoisophthalic acid, adipic acid, sebacic acid, azelaic acid, dodecanedioic acid, maleic acid, trimesic acid, trimellitic acid, pyromellitic acid, 1,3 -Cyclohexanedicarboxylic acid, 1,4-cyclohexanedicarboxylic acid and derivatives thereof having the ability to form esters. These can be used alone or in combination of two or more.

前記共重合可能なアルコールおよび/またはフェノール成分としては、例えば、2価以上の炭素数2〜15の脂肪族アルコール、2価以上の炭素数6〜20の脂環式アルコール、炭素数6〜40の2価以上の芳香族アルコールまたは、フェノールおよびエステル形成能を有するこれらの誘導体が挙げられる。前記共重合可能なアルコールおよび/またはフ
ェノール成分の具体例としては、エチレングリコール、プロパンジオール、ブタンジオール、ヘキサンジオール、デカンジオール、ネオペンチルグリコール、シクロヘキサンジメタノール、シクロヘキサンジオール、2,2‘−ビス(4−ヒドロキシフェニル)プロパン、2,2’−ビス(4−ヒドロキシシクロヘキシル)プロパン、ハイドロキノン、グリセリン、ペンタエリスリトール、などの化合物、およびエステル形成能を有するこれらの誘導体、ε−カプロラクトン等の環状エステルが挙げられる。
Examples of the copolymerizable alcohol and / or phenol component include dihydric or higher aliphatic alcohols having 2 to 15 carbon atoms, divalent or higher alicyclic alcohols having 6 to 20 carbon atoms, and 6 to 40 carbon atoms. These divalent or higher valent aromatic alcohols or phenols and derivatives thereof having the ability to form esters. Specific examples of the copolymerizable alcohol and / or phenol component include ethylene glycol, propanediol, butanediol, hexanediol, decanediol, neopentylglycol, cyclohexanedimethanol, cyclohexanediol, 2,2′-bis ( 4-hydroxyphenyl) propane, 2,2′-bis (4-hydroxycyclohexyl) propane, hydroquinone, glycerin, pentaerythritol, and the like, derivatives having ester forming ability, and cyclic esters such as ε-caprolactone Can be mentioned.

前記共重合可能なポリアルキレングリコール成分としては、例えば、ポリエチレングリコール、ポリプロピレングリコール、ポリテトラメチレングリコールおよび、これらのランダムまたはブロック共重合体、ビスフェノール化合物のアルキレングリコール(ポリエチレングリコール、ポリプロピレングリコール、ポリテトラメチレングリコール、およびこれらのランダムまたはブロック共重合体等)付加物等の変性ポリオキシアルキレングリコール等が挙げられる。   Examples of the copolymerizable polyalkylene glycol component include polyethylene glycol, polypropylene glycol, polytetramethylene glycol, random or block copolymers thereof, and alkylene glycols of bisphenol compounds (polyethylene glycol, polypropylene glycol, polytetramethylene). And modified polyoxyalkylene glycols such as adducts such as glycol and random or block copolymers thereof.

本発明においては、このようなフィルム形成性樹脂成分として市販品を使用することができ、さらに、本発明の効果を損ねない範囲で、可塑剤、安定剤、無機フィラー、帯電防止剤や顔料などの各種添加剤を配合したものを使用することもできる。   In the present invention, commercially available products can be used as such film-forming resin components, and further, plasticizers, stabilizers, inorganic fillers, antistatic agents, pigments, etc., as long as the effects of the present invention are not impaired. What mixed these various additives can also be used.

本発明に係る導電接続材料において、前記フィルム形成性樹脂成分の含有量は、使用する硬化性樹脂組成物の形態に応じて適宜設定することができる。
例えば、固形状の硬化性樹脂組成物の場合には、フィルム形成性樹脂成分の含有量は、硬化性樹脂組成物の全重量に対して、5重量%以上であることが好ましく、10重量%以上であることがより好ましく、15重量%以上であることが特に好ましい。また、50重量%以下であることが好ましく、45重量%以下であることがより好ましく、40重量%以下であることが特に好ましい。フィルム形成性樹脂成分の含有量が前記範囲内にあると溶融前の硬化性樹脂組成物の流動性を抑制することができ、導電接続材料を容易に取り扱うことが可能となる。
In the conductive connection material according to the present invention, the content of the film-forming resin component can be appropriately set according to the form of the curable resin composition to be used.
For example, in the case of a solid curable resin composition, the content of the film-forming resin component is preferably 5% by weight or more with respect to the total weight of the curable resin composition, and is 10% by weight. More preferably, it is more preferably 15% by weight or more. Further, it is preferably 50% by weight or less, more preferably 45% by weight or less, and particularly preferably 40% by weight or less. When the content of the film-forming resin component is within the above range, the fluidity of the curable resin composition before melting can be suppressed, and the conductive connecting material can be easily handled.

(iii)フラックス機能を有する化合物
本発明に係るフラックス機能を有する化合物は、金属箔の表面酸化膜を還元する作用を有するものである。このようなフラックス機能を有する化合物としては、フェノール性水酸基および/またはカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5−キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−tert−ブチルフェノール、カテコール、p−tert−アミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂などのフェノール製水酸基を含有する樹脂が挙げられる。
(Iii) Compound having a flux function The compound having a flux function according to the present invention has an action of reducing the surface oxide film of the metal foil. As the compound having such a flux function, a compound having a phenolic hydroxyl group and / or a carboxyl group is preferable. Examples of the compound having a phenolic hydroxyl group include phenol, o-cresol, 2,6-xylenol, p-cresol, m-cresol, o-ethylphenol, 2,4-xylenol, 2,5-xylenol, m- Ethylphenol, 2,3-xylenol, meditol, 3,5-xylenol, p-tert-butylphenol, catechol, p-tert-amylphenol, resorcinol, p-octylphenol, p-phenylphenol, bisphenol F, bisphenol AF, biphenol Monomers containing phenolic hydroxyl groups such as diallyl bisphenol F, diallyl bisphenol A, trisphenol, tetrakisphenol, phenol novolac resins, o-cresol novolac resins, bisphenols Nord F novolak resins, resins containing phenolic manufactured hydroxyl and bisphenol A novolac resins.

カルボキシル基を有する化合物としては、例えば、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸などが挙げられる。前記脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などが挙げられる。前記脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物などが挙げられる。前記芳香族酸無水物として
は、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテートなどが挙げられる。
Examples of the compound having a carboxyl group include an aliphatic acid anhydride, an alicyclic acid anhydride, an aromatic acid anhydride, an aliphatic carboxylic acid, and an aromatic carboxylic acid. Examples of the aliphatic acid anhydride include succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride, and polysebacic acid anhydride. Examples of the alicyclic acid anhydride include methyltetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, methylhymic anhydride, hexahydrophthalic anhydride, tetrahydrophthalic anhydride, trialkyltetrahydrophthalic anhydride, methylcyclohexene dicarboxylic acid. An anhydride etc. are mentioned. Examples of the aromatic acid anhydride include phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic anhydride, ethylene glycol bistrimellitate, and glycerol tris trimellitate.

前記脂肪族カルボン酸としては、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸、カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸、グルタル酸、アジピン酸、セバシン酸、ドデカンジオン酸、ピメリン酸などが挙げられる。中でも、下記式(1):
HOOC−(CH−COOH (1)
(式(1)中、nは1〜20の整数である。)
で表される脂肪族カルボン酸が好ましく、アジピン酸、セバシン酸、ドデカンジオン酸がより好ましい。
Examples of the aliphatic carboxylic acid include formic acid, acetic acid, propionic acid, butyric acid, valeric acid, pivalic acid, caproic acid, caprylic acid, lauric acid, myristic acid, palmitic acid, stearic acid, acrylic acid, methacrylic acid, crotonic acid, Examples include oleic acid, fumaric acid, maleic acid, oxalic acid, malonic acid, succinic acid, glutaric acid, adipic acid, sebacic acid, dodecanedioic acid, and pimelic acid. Among them, the following formula (1):
HOOC- (CH 2) n -COOH ( 1)
(In Formula (1), n is an integer of 1-20.)
Are preferable, and adipic acid, sebacic acid, and dodecanedioic acid are more preferable.

芳香族カルボン酸の構造は特に制限されないが、下記式(2)又は(3)で表される化合物が好ましい。

Figure 2011086763
[式中、R〜Rは、それぞれ独立して、1価の有機基であり、R〜Rの少なくとも一つは水酸基である。]
Figure 2011086763
[式中、R〜R20は、それぞれ独立して、1価の有機基であり、R〜R20の少なくとも一つは水酸基又はカルボキシル基である。] The structure of the aromatic carboxylic acid is not particularly limited, but a compound represented by the following formula (2) or (3) is preferable.
Figure 2011086763
[Wherein, R 1 to R 5 are each independently a monovalent organic group, and at least one of R 1 to R 5 is a hydroxyl group. ]
Figure 2011086763
[Wherein, R 6 to R 20 are each independently a monovalent organic group, and at least one of R 6 to R 20 is a hydroxyl group or a carboxyl group. ]

前記芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレートニ酸、ピロメ
リット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,5−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)、4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,5−2−ジヒドロキシ−2−ナフトエ酸などのナフトエ酸誘導体;フェノールフタリン;ジフェノール酸などが挙げられる。
Examples of the aromatic carboxylic acid include benzoic acid, phthalic acid, isophthalic acid, terephthalic acid, hemimellitic acid, trimellitic acid, trimesic acid, merophanic acid, platnic acid, pyromellitic acid, merit acid, triylic acid, xylic acid, Hemellitic acid, mesitylene acid, prenylic acid, toluic acid, cinnamic acid, salicylic acid, 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5-dihydroxybenzoic acid), 2,6- Dihydroxybenzoic acid, 3,5-dihydroxybenzoic acid, gallic acid (3,4,5-trihydroxybenzoic acid), 4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy-2-naphthoic acid, 3, Naphthoic acid derivatives such as 5--2-dihydroxy-2-naphthoic acid; phenolphthaline; diphenolic acid And the like.

このようなフラックス機能を有する化合物のうち、硬化性樹脂成分の硬化剤として作用する化合物、すなわち、金属箔と端子とを電気的に接続できる程度に、金属箔および端子の表面酸化膜を還元する作用を示し、且つ、硬化性樹脂成分と反応可能な官能基を有する化合物がより好ましい。前記官能基は、硬化性樹脂成分の種類に応じて適宜選択することができ、例えば、硬化性樹脂成分がエポキシ樹脂の場合には、カルボキシル基、水酸基、アミノ基などのエポキシ基と反応可能な官能基が挙げられる。このようなフラックス機能を有する化合物は導電接続材料の溶融時には金属箔の表面酸化膜を還元して金属箔の表面の濡れ性を高め、接続部を容易に形成し、端子間を電気的に接続することが可能となる。また、端子間の電気的な接続が完了した後においては、この化合物は硬化剤として作用し、硬化性樹脂成分に付加して樹脂の弾性率またはTgを高められる。したがって、このようなフラックス機能を有する化合物をフラックスとして用いるとフラックス洗浄が不要であり、また、フラックスの残存に起因するイオンマイグレーションの発生を抑制することが可能となる。   Among the compounds having such a flux function, the compound that acts as a curing agent for the curable resin component, that is, the surface oxide film of the metal foil and the terminal is reduced to such an extent that the metal foil and the terminal can be electrically connected. A compound having a functional group capable of reacting with the curable resin component is more preferable. The functional group can be appropriately selected according to the type of the curable resin component. For example, when the curable resin component is an epoxy resin, it can react with an epoxy group such as a carboxyl group, a hydroxyl group, and an amino group. A functional group is mentioned. The compound having such a flux function reduces the surface oxide film of the metal foil when the conductive connection material is melted to increase the wettability of the surface of the metal foil, easily forms the connection portion, and electrically connects the terminals. It becomes possible to do. In addition, after the electrical connection between the terminals is completed, this compound acts as a curing agent and can be added to the curable resin component to increase the elastic modulus or Tg of the resin. Therefore, when a compound having such a flux function is used as the flux, flux cleaning is unnecessary and it is possible to suppress the occurrence of ion migration due to the remaining flux.

このような作用を有するフラックス機能を有する化合物としては、少なくとも1つのカルボキシル基を有する化合物が挙げられる。例えば、硬化性樹脂成分がエポキシ樹脂の場合には、脂肪族ジカルボン酸およびカルボキシル基とフェノール性水酸基とを有する化合物などが挙げられる。
前記脂肪族ジカルボン酸としては、特に制限はないが、脂肪族炭化水素基にカルボキシル基が2個結合した化合物が挙げられる。前記脂肪族炭化水素基は、飽和または不飽和の非環式であってもよいし、飽和または不飽和の環式であってもよい。また、脂肪族炭化水素基が非環式の場合には直鎖状でも分岐状でもよい。
Examples of the compound having such a function and having a flux function include compounds having at least one carboxyl group. For example, when the curable resin component is an epoxy resin, examples thereof include aliphatic dicarboxylic acids and compounds having a carboxyl group and a phenolic hydroxyl group.
The aliphatic dicarboxylic acid is not particularly limited, and examples thereof include compounds in which two carboxyl groups are bonded to an aliphatic hydrocarbon group. The aliphatic hydrocarbon group may be saturated or unsaturated acyclic, or may be saturated or unsaturated cyclic. Further, when the aliphatic hydrocarbon group is acyclic, it may be linear or branched.

このような脂肪族ジカルボン酸としては、例えば、前記式(1)においてnが1〜20の整数である化合物が挙げられる。前記式(1)中のnが前記範囲内にあると、フラックス活性、接着時のアウトガスおよび導電接続材料の硬化後の弾性率およびガラス転移温度のバランスが良好となる。特に、導電接続材料の硬化後の弾性率の増加を抑制し、半導体ウエハーや半導体チップとの接着性を向上させることができるという観点から、nは3以上であることが好ましく、弾性率の低下を抑制し、接続信頼性をさらに向上させることができるという観点から、nは10以下であることが好ましい。   Examples of such aliphatic dicarboxylic acids include compounds in which n is an integer of 1 to 20 in the formula (1). When n in the formula (1) is within the above range, the balance between the flux activity, the outgas at the time of bonding, the elastic modulus after curing of the conductive connecting material, and the glass transition temperature becomes good. In particular, n is preferably 3 or more from the viewpoint that the increase in the elastic modulus after curing of the conductive connecting material can be suppressed and the adhesion to the semiconductor wafer or the semiconductor chip can be improved. From the viewpoint that the connection reliability can be further improved, n is preferably 10 or less.

前記式(1)で示される脂肪族ジカルボン酸としては、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ウンデカン二酸、ドデカン二酸、トリデカン二酸、テトラデカン二酸、ペンタデカン二酸、オクタデカン二酸、ノナデカン二酸、エイコサン二酸などが挙げられる。中でも、アジピン酸、スベリン酸、セバシン酸、ドデンカン二酸が好ましく、セバシン酸が特に好ましい。   Examples of the aliphatic dicarboxylic acid represented by the formula (1) include glutaric acid, adipic acid, pimelic acid, suberic acid, azelaic acid, sebacic acid, undecanedioic acid, dodecanedioic acid, tridecanedioic acid, tetradecanedioic acid, and pentadecane. Examples include diacid, octadecanedioic acid, nonadecanedioic acid, and eicosanedioic acid. Among these, adipic acid, suberic acid, sebacic acid and dodencandioic acid are preferable, and sebacic acid is particularly preferable.

前記カルボキシル基とフェノール性水酸基とを有する化合物としては、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)などの安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸などのナフトエ
酸誘導体;フェノールフタリン;ジフェノール酸などが挙げられる。中でも、フェノールフタリン、ゲンチジン酸、2,4−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸が好ましく、フェノールフタリン、ゲンチジン酸が特に好ましい。
Examples of the compound having a carboxyl group and a phenolic hydroxyl group include salicylic acid, 2,3-dihydroxybenzoic acid, 2,4-dihydroxybenzoic acid, gentisic acid (2,5-dihydroxybenzoic acid), and 2,6-dihydroxybenzoic acid. Benzoic acid derivatives such as acid, 3,4-dihydroxybenzoic acid, gallic acid (3,4,5-trihydroxybenzoic acid); 1,4-dihydroxy-2-naphthoic acid, 3,5-dihydroxy-2- Naphthoic acid derivatives such as naphthoic acid; phenolphthaline; diphenolic acid and the like. Of these, phenolphthaline, gentisic acid, 2,4-dihydroxybenzoic acid, and 2,6-dihydroxybenzoic acid are preferable, and phenolphthalin and gentisic acid are particularly preferable.

本発明に係るフラックス機能を有する化合物は、1種単独で用いても2種以上を併用
してもよい。また、いずれの化合物も吸湿しやすく、ボイド発生の原因となるため、本発明においては、使用前に予め乾燥させることが好ましい。
The compound having a flux function according to the present invention may be used alone or in combination of two or more. In addition, since any compound easily absorbs moisture and causes voids, in the present invention, it is preferable to dry it before use.

本発明に係る導電接続材料において、前記フラックス機能を有する化合物の含有量は、使用する樹脂組成物の形態に応じて適宜設定することができる。
例えば、樹脂組成物が液状の場合、フラックス機能を有する化合物の含有量は、硬化性樹脂組成物の全重量に対して、1重量%以上が好ましく、2重量部%以上がより好ましく、3重量%以上が特に好ましい。また、50重量%以下が好ましく、40重量%以下がより好ましく、30重量%以下がさらに好ましく、25重量%以下が特に好ましい。
固形状の樹脂組成物の場合には、フラックス機能を有する化合物の含有量は、硬化性樹脂組成物の全重量に対して、1重量%以上が好ましく、2重量%以上がより好ましく、3重量%以上が特に好ましい。また、50重量%以下が好ましく、40重量%以下がより好ましく、30重量%以下がさらに好ましく、25重量%以下が特に好ましい。
フラックス機能を有する化合物の含有量が上記範囲内であると、金属箔及び端子の表面酸化膜を電気的に接合できる程度に除去することができる。さらに、樹脂組成物が硬化性樹脂の場合、硬化時に、樹脂に効率よく付加して樹脂の弾性率又はTgを高めることができる。また、未反応のフラックス機能を有する化合物に起因するイオンマイグレーションの発生を抑制することができる。
In the conductive connection material according to the present invention, the content of the compound having the flux function can be appropriately set according to the form of the resin composition to be used.
For example, when the resin composition is liquid, the content of the compound having a flux function is preferably 1% by weight or more, more preferably 2% by weight or more, more preferably 3% by weight with respect to the total weight of the curable resin composition. % Or more is particularly preferable. Moreover, 50 weight% or less is preferable, 40 weight% or less is more preferable, 30 weight% or less is further more preferable, and 25 weight% or less is especially preferable.
In the case of a solid resin composition, the content of the compound having a flux function is preferably 1% by weight or more, more preferably 2% by weight or more, more preferably 3% by weight with respect to the total weight of the curable resin composition. % Or more is particularly preferable. Moreover, 50 weight% or less is preferable, 40 weight% or less is more preferable, 30 weight% or less is further more preferable, and 25 weight% or less is especially preferable.
When the content of the compound having the flux function is within the above range, the metal foil and the surface oxide film of the terminal can be removed to such an extent that they can be electrically joined. Further, when the resin composition is a curable resin, it can be efficiently added to the resin at the time of curing to increase the elastic modulus or Tg of the resin. Moreover, generation | occurrence | production of the ion migration resulting from the compound which has an unreacted flux function can be suppressed.

本発明に係る硬化性樹脂組成物は、硬化促進剤を含むものであることが好ましい。硬化促進剤を添加することによって、前記溶融粘度と前記絶縁抵抗値を有する硬化性樹脂組成物を容易に得ることができる。   The curable resin composition according to the present invention preferably contains a curing accelerator. By adding a curing accelerator, a curable resin composition having the melt viscosity and the insulation resistance value can be easily obtained.

このような硬化促進剤としては、イミダゾール、2−メチルイミダゾール、2−ウンデシルイミダゾール、2−ヘプタデシルイミダゾール、1,2−ジメチルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−ベンジル−2−メチルイミダゾール、1−シアノエチル−2−メチルイミダゾール、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノエチル−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾリウムトリメリテイト、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2’−メチルイミダゾリル(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−ウンデシルイミダゾリル(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4−メチルイミダゾリル(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル(1’)]−エチル−s−トリアジンのイソシアヌル酸付加物、2−フェニルイミダゾールのイソシアヌル酸付加物、2−メチルイミダゾールのイソシアヌル酸付加物、2−フェニル−4,5−ジヒドロキシジメチルイミダゾール、2−フェニル−4−メチル−5−ヒ   Such curing accelerators include imidazole, 2-methylimidazole, 2-undecylimidazole, 2-heptadecylimidazole, 1,2-dimethylimidazole, 2-ethyl-4-methylimidazole, 2-phenylimidazole, 2 -Phenyl-4-methylimidazole, 1-benzyl-2-phenylimidazole, 1-benzyl-2-methylimidazole, 1-cyanoethyl-2-methylimidazole, 1-cyanoethyl-2-ethyl-4-methylimidazole, 1- Cyanoethyl-2-undecylimidazole, 1-cyanoethyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazolium trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino- 6- [ '-Methylimidazolyl (1')]-ethyl-s-triazine, 2,4-diamino-6- [2'-undecylimidazolyl (1 ')]-ethyl-s-triazine, 2,4-diamino-6 -[2'-ethyl-4-methylimidazolyl (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-methylimidazolyl (1')]-ethyl-s-triazine isocyanuric Acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-methylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxydimethylimidazole, 2-phenyl-4-methyl-5-hy

これらの中でも、硬化性樹脂組成物の硬化が完了する前に半田又は錫が端子の表面に移動することができ、端子間を良好に接続できるという観点から、融点が150℃以上のイミダゾール化合物が好ましい。このような融点が150℃以上のイミダゾールとしては、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、1−シアノエチル−2−フェニルイミダゾール、2,4−ジアミノ−6−[2’−メチルイミダゾリル(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−ウンデシルイミダゾ
リル(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4−メチルイミダゾリル(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル(1’)]−エチル−s−トリアジンのイソシアヌル酸付加物、2−フェニルイミダゾールのイソシアヌル酸付加物、2−フェニル−4,5−ジヒドロキシジメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールなどが挙げられる。また、本発明においては、このような硬化促進剤を1種単独で用いても、2種以上を併用してもよい。
Among these, from the viewpoint that the solder or tin can move to the surface of the terminals before the curing of the curable resin composition is completed and the terminals can be connected well, an imidazole compound having a melting point of 150 ° C. or higher is used. preferable. Examples of imidazole having a melting point of 150 ° C. or higher include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-cyanoethyl-2-phenylimidazole, 2,4-diamino-6- [2′-methylimidazolyl]. (1 ′)]-ethyl-s-triazine, 2,4-diamino-6- [2′-undecylimidazolyl (1 ′)]-ethyl-s-triazine, 2,4-diamino-6- [2 ′ -Ethyl-4-methylimidazolyl (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-methylimidazolyl (1')]-ethyl-s-triazine isocyanuric acid adduct, Isocyanuric acid adduct of 2-phenylimidazole, 2-phenyl-4,5-dihydroxydimethylimidazole, 2-phenyl-4-methyl-5-hydroxy Such as methylimidazole. Moreover, in this invention, such a hardening accelerator may be used individually by 1 type, or may use 2 or more types together.

本発明に係る導電接続材料において、前記硬化促進剤の含有量は、使用する硬化促進剤の種類に応じて適宜設定することができる。
例えば、イミダゾール化合物を使用する場合には、イミダゾール化合物の含有量は、硬化性樹脂組成物の全重量に対して、0.001重量%以上が好ましく、0.003重量%以上がより好ましく、0.005重量%以上が特に好ましい。また、1.0重量%以下が好ましく、0.7重量%以下がより好ましく、0.5重量%以下が特に好ましい。イミダゾール化合物の含有量が前記下限未満になると硬化促進剤としての作用が十分に発揮されず、硬化性樹脂組成物を十分に硬化できない場合がある。他方、イミダゾール化合物の含有量が前記上限を超えると、硬化性樹脂組成物の硬化が完了する前に半田又は錫が端子表面に十分に移動せず、絶縁性領域に半田又は錫が残り絶縁性が十分に確保できない場合がある。また、導電接続材料の保存安定性が低下する場合がある。
In the conductive connection material according to the present invention, the content of the curing accelerator can be appropriately set according to the type of the curing accelerator to be used.
For example, when an imidazole compound is used, the content of the imidazole compound is preferably 0.001% by weight or more, more preferably 0.003% by weight or more, based on the total weight of the curable resin composition. 0.005% by weight or more is particularly preferable. Moreover, 1.0 weight% or less is preferable, 0.7 weight% or less is more preferable, and 0.5 weight% or less is especially preferable. When the content of the imidazole compound is less than the lower limit, the effect as a curing accelerator is not sufficiently exhibited, and the curable resin composition may not be sufficiently cured. On the other hand, when the content of the imidazole compound exceeds the above upper limit, the solder or tin does not move sufficiently to the terminal surface before the curing of the curable resin composition is completed, and the solder or tin remains in the insulating region and is insulative. May not be sufficient. In addition, the storage stability of the conductive connection material may be reduced.

(iv)その他の添加剤
本発明に係る硬化性樹脂組成物には、硬化剤(フラックスとして作用するものを除く)、シランカップリング剤、可塑剤、安定剤、粘着付与剤、滑剤、酸化防止剤、無機フィラー、充てん材、帯電防止剤や顔料等の添加剤がさらに含まれていてもよい。
(Iv) Other additives The curable resin composition according to the present invention includes a curing agent (excluding those acting as a flux), a silane coupling agent, a plasticizer, a stabilizer, a tackifier, a lubricant, and an antioxidant. An additive such as an agent, an inorganic filler, a filler, an antistatic agent and a pigment may be further contained.

フラックス機能を有する化合物以外の硬化剤としては、フェノール類、アミン類、チオール類などが挙げられる。このような硬化剤は、硬化性樹脂成分の種類などに応じて適宜選択することができる。例えば、硬化性樹脂成分としてエポキシ樹脂を使用する場合には、エポキシ樹脂との良好な反応性、硬化時の低寸法変化および硬化後の適切な物性(例えば、耐熱性、耐湿性など)が得られる点で硬化剤としてフェノール類を用いることが好ましく、硬化性樹脂成分の硬化後の物性が優れている点で2官能以上のフェノール類がより好ましい。また、このような硬化剤は1種単独で用いてもよいし、2種以上を併用してもよい。   Examples of the curing agent other than the compound having a flux function include phenols, amines, and thiols. Such a hardening | curing agent can be suitably selected according to the kind etc. of curable resin component. For example, when an epoxy resin is used as the curable resin component, good reactivity with the epoxy resin, low dimensional change during curing, and appropriate physical properties after curing (eg, heat resistance, moisture resistance, etc.) are obtained. In view of the above, it is preferable to use a phenol as a curing agent, and a bifunctional or higher functional phenol is more preferable in terms of excellent physical properties after curing of the curable resin component. Moreover, such a hardening | curing agent may be used individually by 1 type, and may use 2 or more types together.

このようなフェノール類としては、例えば、ビスフェノールA、テトラメチルビスフェノールA、ジアリルビスフェノールA、ビフェノール、ビスフェノールF、ジアリルビスフェノールF、トリスフェノール、テトラキスフェノール、フェノールノボラック樹脂、クレゾールノボラック樹脂などが挙げられる。中でも、溶融粘度、エポキシ樹脂との反応性が良好であり、硬化後の物性が優れている点でフェノールノボラック樹脂およびクレゾールノボラック樹脂が好ましい。   Examples of such phenols include bisphenol A, tetramethyl bisphenol A, diallyl bisphenol A, biphenol, bisphenol F, diallyl bisphenol F, trisphenol, tetrakisphenol, phenol novolac resin, cresol novolac resin, and the like. Of these, phenol novolac resins and cresol novolac resins are preferred because they have good melt viscosity and reactivity with epoxy resins and are excellent in physical properties after curing.

本発明に係る導電接続材料において、前記硬化剤の配合量は、使用する硬化性樹脂成分や硬化剤の種類、およびフラックス機能を有する化合物が硬化剤として機能する官能基を有する場合、その官能基の種類や使用量によって適宜選択することができる。例えば、フェノールノボラック樹脂を使用する場合、その配合量は、硬化性樹脂組成物の全重量に対して、1重量%以上であることが好ましく、3重量%以上であることがより好ましく、5重量%以上であることが特に好ましく、また、50重量部%以下であることが好ましく、40重量%以下であることがより好ましく、30重量%以下であることが特に好ましい。フェノールノボラック樹脂の配合量が前記下限未満になると硬化性樹脂成分が十分に硬化しない傾向にあり、他方、前記上限を超えると未反応のフェノールノボラック樹脂が残存
してイオンマイグレーションが発生しやすい傾向にある。
In the conductive connection material according to the present invention, the compounding amount of the curing agent is such that the type of the curable resin component and the curing agent to be used, and the compound having a flux function have a functional group that functions as a curing agent. Can be appropriately selected depending on the type and amount of use. For example, when a phenol novolac resin is used, its blending amount is preferably 1% by weight or more, more preferably 3% by weight or more, more preferably 5% by weight with respect to the total weight of the curable resin composition. % Or more, particularly preferably 50% by weight or less, more preferably 40% by weight or less, and particularly preferably 30% by weight or less. When the amount of the phenol novolac resin is less than the lower limit, the curable resin component tends not to be cured sufficiently, and when the amount exceeds the upper limit, the unreacted phenol novolac resin remains and the ion migration tends to occur. is there.

また、硬化性樹脂成分としてエポキシ樹脂を用いた場合には、フェノールノボラック樹脂の配合量はエポキシ樹脂に対する当量比で規定してもよい。例えば、エポキシ樹脂に対するフェノールノボラック樹脂の当量比は0.5〜1.2であることが好ましく、0.6〜1.1であることがより好ましく、0.7〜0.98であることが特に好ましい。前記当量比が前記下限未満になると、エポキシ樹脂の硬化後の耐熱性、耐湿性が低下しやすい傾向にあり、他方、前記上限を超えると未反応のフェノールノボラック樹脂が残存し、イオンマイグレーションが発生しやすい傾向にある。   Further, when an epoxy resin is used as the curable resin component, the blending amount of the phenol novolac resin may be defined by an equivalent ratio with respect to the epoxy resin. For example, the equivalent ratio of phenol novolac resin to epoxy resin is preferably 0.5 to 1.2, more preferably 0.6 to 1.1, and 0.7 to 0.98. Particularly preferred. When the equivalent ratio is less than the lower limit, the heat resistance and moisture resistance after curing of the epoxy resin tend to decrease, and when the upper limit is exceeded, unreacted phenol novolac resin remains and ion migration occurs. It tends to be easy to do.

前記シランカップリング剤としては、例えば、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤などが挙げられる。このようなシランカップリング剤を添加することにより、半導体ウエハーまたは半導体チップと導電接続材料との密着性を高めることができる。また、このようなシランカップリング剤は1種単独で用いてもよいし、2種以上を併用してもよい。   Examples of the silane coupling agent include an epoxy silane coupling agent and an aromatic-containing aminosilane coupling agent. By adding such a silane coupling agent, the adhesion between the semiconductor wafer or semiconductor chip and the conductive connecting material can be enhanced. Moreover, such a silane coupling agent may be used individually by 1 type, and may use 2 or more types together.

本発明に係る導電接続材料において、前記シランカップリング剤の配合量は、半導体ウエハーまたは半導体チップの界面や硬化性樹脂成分などの種類に応じて適宜選択することができ、例えば、硬化性樹脂組成物の全重量に対して、0.01重量%以上であることが好ましく、0.05重量%以上であることがより好ましく、0.1重量%以上であることが特に好ましく、また、2重量%以下であることが好ましく、1.5重量%以下であることがより好ましく、1重量%以下であることが特に好ましい。   In the conductive connecting material according to the present invention, the blending amount of the silane coupling agent can be appropriately selected according to the type of the interface of the semiconductor wafer or the semiconductor chip, the curable resin component, etc., for example, the curable resin composition The total weight of the product is preferably 0.01% by weight or more, more preferably 0.05% by weight or more, particularly preferably 0.1% by weight or more, and 2% by weight. % Or less, more preferably 1.5% by weight or less, and particularly preferably 1% by weight or less.

本発明において、前記硬化性樹脂組成物は、上記各成分を混合・分散させることによって調製することができる。各成分の混合方法や分散方法は特に限定されず、従来公知の方法で混合、分散させることができる。   In the present invention, the curable resin composition can be prepared by mixing and dispersing the above components. The mixing method and dispersion method of each component are not specifically limited, It can mix and disperse | distribute by a conventionally well-known method.

また、本発明においては、前記各成分を溶媒中でまたは無溶媒下で混合して液状の硬化性樹脂組成物を調製してもよい。このとき用いられる溶媒としては、各成分に対して不活性なものであれば特に限定はないが、例えば、アセトン、メチルエチルケトン(MEK)、メチルイソブチルケトン(MIBK)、ジイソブチルケトン(DIBK)、シクロヘキサノン、ジアセトンアルコール(DAA)などのケトン類;ベンゼン、キシレン、トルエンなどの芳香族炭化水素類、メチルアルコール、エチルアルコール、イソプロピルアルコール、n−ブチルアルコールなどのアルコール類、メチルセロソルブ、エチルセロソルブ、ブチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテートなどのセロソルブ類、N−メチル−2−ピロリドン(NMP)、テトラヒドロフラン(THF)、ジメチルホルムアミド(DMF)、ニ塩基酸エステル(DBE)、3−エトキシプロピオン酸エチル(EEP)、ジメチルカーボネート(DMC)などが挙げられる。また、溶媒の使用量は、溶媒に混合した成分の固形分濃度が10〜80重量%となる量であることが好ましい。   In the present invention, a liquid curable resin composition may be prepared by mixing the above components in a solvent or without a solvent. The solvent used at this time is not particularly limited as long as it is inert to each component. For example, acetone, methyl ethyl ketone (MEK), methyl isobutyl ketone (MIBK), diisobutyl ketone (DIBK), cyclohexanone, Ketones such as diacetone alcohol (DAA); aromatic hydrocarbons such as benzene, xylene and toluene; alcohols such as methyl alcohol, ethyl alcohol, isopropyl alcohol and n-butyl alcohol; methyl cellosolve, ethyl cellosolve, butyl cellosolve; Cellosolves such as methyl cellosolve acetate and ethyl cellosolve acetate, N-methyl-2-pyrrolidone (NMP), tetrahydrofuran (THF), dimethylformamide (DMF), dibasic acid ester (DB ), Ethyl 3-ethoxypropionate (EEP), and dimethyl carbonate (DMC). Moreover, it is preferable that the usage-amount of a solvent is an quantity from which the solid content concentration of the component mixed with the solvent will be 10 to 80 weight%.

(b)熱可塑性樹脂組成物
本発明においては、樹脂組成物として熱可塑性樹脂組成物を用いることもできる。
本発明に用いられる熱可塑性樹脂組成物は、熱可塑性樹脂成分およびフラックス機能を有する化合物を含有し、所定温度により軟化するものであれば特に制限されない。
(B) Thermoplastic resin composition In this invention, a thermoplastic resin composition can also be used as a resin composition.
The thermoplastic resin composition used in the present invention is not particularly limited as long as it contains a thermoplastic resin component and a compound having a flux function and softens at a predetermined temperature.

(i)熱可塑性樹脂成分
前記熱可塑性樹脂成分としては、特に制限されないが、例えば、酢酸ビニル系、ポリビニルアルコール樹脂、ポリビニルブチラール樹脂、塩化ビニル樹脂、(メタ)アクリル樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロ
キサン変性ポリイミド樹脂、ポリブタジエン樹脂、アクリル樹脂、スチレン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、セルロース樹脂、イソブチレン樹脂、ビニルエーテル樹脂、液晶ポリマー樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、ポリエーテルサルフォン樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリウレタン樹脂、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル等が挙げられる。該熱可塑性樹脂成分は、単一の重合体でもよく、上記熱可塑樹脂成分の少なくとも2種以上の共重合体でもよい。
(I) Thermoplastic resin component The thermoplastic resin component is not particularly limited. For example, vinyl acetate, polyvinyl alcohol resin, polyvinyl butyral resin, vinyl chloride resin, (meth) acrylic resin, phenoxy resin, polyester resin, Polyimide resin, polyamideimide resin, siloxane-modified polyimide resin, polybutadiene resin, acrylic resin, styrene resin, polyethylene resin, polypropylene resin, polyamide resin, cellulose resin, isobutylene resin, vinyl ether resin, liquid crystal polymer resin, polyphenylene sulfide resin, polyphenylene ether resin , Polyethersulfone resin, polyetherimide resin, polyetheretherketone resin, polyurethane resin, styrene-butadiene-styrene copolymer, styrene -Ethylene-butylene-styrene copolymer, polyacetal resin, polyvinyl butyral resin, polyvinyl acetal resin, butyl rubber, chloroprene rubber, acrylonitrile-butadiene copolymer, acrylonitrile-butadiene-acrylic acid copolymer, acrylonitrile-butadiene-styrene copolymer And coalesced and polyvinyl acetate. The thermoplastic resin component may be a single polymer or a copolymer of at least two of the thermoplastic resin components.

前記熱可塑性樹脂成分の軟化点は、特に制限されないが、導電接続材料を構成する前記金属箔の融点より10℃以上低いことが好ましく、20℃以上低いことが特に好ましく、さらに、30℃以上低いことがより好ましい。
また、前記熱可塑性樹脂成分の分解温度は、特に制限されないが、導電接続材料を構成する金属箔の融点よりも10℃以上高いことが好ましく、20℃以上高いことが特に好ましく、さらに、30℃以上高いことがより好ましい。
The softening point of the thermoplastic resin component is not particularly limited, but is preferably 10 ° C. or more lower than the melting point of the metal foil constituting the conductive connection material, particularly preferably 20 ° C. or more, and more preferably 30 ° C. or less. It is more preferable.
The decomposition temperature of the thermoplastic resin component is not particularly limited, but is preferably 10 ° C. or higher, particularly preferably 20 ° C. or higher, more preferably 30 ° C. higher than the melting point of the metal foil constituting the conductive connecting material. More preferably, it is higher.

前記熱可塑性樹脂の含有量は使用する熱可塑性樹脂組成物の形態に応じて適宜設定することができる。
例えば、熱可塑性樹脂組成物が液状の場合、熱可塑性樹脂成分の含有量は、熱可塑性樹脂組成物の全重量に対して、10重量%以上が好ましく、15重量%以上がより好ましく、20重量%以上がさらに好ましく、25重量%以上がさらにより好ましく、30重量%以上がなお好ましく、35重量%以上が特に好ましい。また、100重量%以下が好ましく、95重量%以下がより好ましく、90重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
熱可塑性樹脂組成物が固形状の場合は、熱可塑性樹脂成分の含有量は、熱可塑性樹脂組成物の全重量に対して、5重量%以上が好ましく、10重量%以上がより好ましく、15重量%以上がさらに好ましく、20重量%以上が特に好ましい。また、90重量%以下が好ましく、85重量%以下がより好ましく、80重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
熱可塑性樹脂成分の含有量が上記の範囲内であると端子間の電気的接続強度及び機械的接着強度を十分に確保することができる。
Content of the said thermoplastic resin can be suitably set according to the form of the thermoplastic resin composition to be used.
For example, when the thermoplastic resin composition is liquid, the content of the thermoplastic resin component is preferably 10% by weight or more, more preferably 15% by weight or more, and more preferably 20% by weight with respect to the total weight of the thermoplastic resin composition. % Or more is more preferable, 25% by weight or more is further more preferable, 30% by weight or more is still more preferable, and 35% by weight or more is particularly preferable. Moreover, 100 weight% or less is preferable, 95 weight% or less is more preferable, 90 weight% or less is more preferable, 75 weight% or less is still more preferable, 65 weight% or less is still more preferable, 55 weight% or less is especially preferable.
When the thermoplastic resin composition is solid, the content of the thermoplastic resin component is preferably 5% by weight or more, more preferably 10% by weight or more, and more preferably 15% by weight with respect to the total weight of the thermoplastic resin composition. % Or more is more preferable, and 20% by weight or more is particularly preferable. Moreover, 90 weight% or less is preferable, 85 weight% or less is more preferable, 80 weight% or less is further more preferable, 75 weight% or less is still more preferable, 65 weight% or less is still more preferable, 55 weight% or less is especially preferable.
When the content of the thermoplastic resin component is within the above range, the electrical connection strength and the mechanical adhesive strength between the terminals can be sufficiently ensured.

(ii)フラックス機能を有する化合物
フラックス機能を有する化合物は、前記「(a)硬化性樹脂組成物」において説明したものと同じものを用いることができる。好ましい化合物および配合量についても同様である。
(Ii) Compound having flux function The compound having the flux function may be the same as described in the above “(a) curable resin composition”. The same applies to preferred compounds and blending amounts.

(iii)その他の添加剤
また、上記の熱可塑性樹脂成分に対し、本発明の効果を損ねない範囲でシランカップリング剤、可塑剤、安定剤、粘着付与剤、滑剤、酸化防止剤、無機フィラー、充てん材、帯電防止剤や顔料などを配合してもよい。
(Iii) Other additives In addition to the above thermoplastic resin components, silane coupling agents, plasticizers, stabilizers, tackifiers, lubricants, antioxidants, and inorganic fillers as long as the effects of the present invention are not impaired. Further, a filler, an antistatic agent, a pigment, and the like may be blended.

本発明に係る導電接続材料において樹脂組成物層の厚みは、特に制限されないが、1μm以上であることが好ましく、3μm以上であることがより好ましく、5μm以上であることが特に好ましい。また、樹脂組成物層の厚みは、200μm以下であることが好まし
く、150μm以下であることがより好ましく、100μm以下であることが特に好ましい。樹脂組成物層の厚みが前記範囲内にあると、隣接する端子間の間隙に樹脂組成物を十分に充填することができ、樹脂組成物の硬化または固化後の機械的接着強度および対向する端子間の電気的接続を十分に確保することができる。
In the conductive connection material according to the present invention, the thickness of the resin composition layer is not particularly limited, but is preferably 1 μm or more, more preferably 3 μm or more, and particularly preferably 5 μm or more. The thickness of the resin composition layer is preferably 200 μm or less, more preferably 150 μm or less, and particularly preferably 100 μm or less. When the thickness of the resin composition layer is within the above range, the gap between adjacent terminals can be sufficiently filled with the resin composition, and the mechanical adhesive strength and the opposing terminals after the resin composition is cured or solidified. A sufficient electrical connection can be ensured.

本発明の導電接続材料が樹脂組成物層を複数含む場合、各樹脂組成物層の組成は同一でもよいし、用いる樹脂成分の種類や配合処方の違いなどにより異なっていてもよい。樹脂組成物層の溶融粘度や軟化温度などの物性も同一でもよいし異なっていてもよい。例えば液状の樹脂組成物層と固形状の樹脂組成物層とを組み合わせて用いてもよい。   When the conductive connection material of the present invention includes a plurality of resin composition layers, the composition of each resin composition layer may be the same, or may differ depending on the type of resin component used, the difference in formulation, and the like. The physical properties such as melt viscosity and softening temperature of the resin composition layer may be the same or different. For example, a liquid resin composition layer and a solid resin composition layer may be used in combination.

(2)金属箔層
本発明において金属箔層は、半田箔又は錫箔から選ばれる金属箔で構成される層である。金属箔層は平面視で樹脂組成物層の少なくとも一部に形成されていればよく、樹脂組成物層の全面に形成されていてもよい。
(2) Metal foil layer In this invention, a metal foil layer is a layer comprised with the metal foil chosen from solder foil or tin foil. The metal foil layer should just be formed in at least one part of the resin composition layer by planar view, and may be formed in the whole surface of the resin composition layer.

金属箔層の形状は特に制限されなく、一定の形状が繰り返しパターン状に形成されていてもよいし、形状が不規則であってもよい。規則的な形状と不規則な形状とが混在していてもよい。金属箔層の形状としては、例えば、点線の抜き模様状(a)、縞模様状(b)、水玉模様状(c)、矩形模様状(d)、チェッカー模様状(e)、額縁状(f)、格子模様状(g)又は多重の額縁状(h)などが挙げられる。これらの形状は一例であり、目的や用途に応じてこれらの形状を組み合わせたり、変形させて用いることができる。   The shape of the metal foil layer is not particularly limited, and a certain shape may be repeatedly formed in a pattern shape, or the shape may be irregular. Regular shapes and irregular shapes may be mixed. As the shape of the metal foil layer, for example, a dotted pattern (a), a striped pattern (b), a polka dot pattern (c), a rectangular pattern (d), a checkered pattern (e), a frame shape ( f), lattice pattern (g), multiple frame shapes (h), and the like. These shapes are examples, and these shapes can be combined or deformed depending on the purpose and application.

本発明の一実施態様において、接続しようとする端子が半導体ウエハーおよび半導体チップの接続面全体に配置されているようなフルグリッド型の被着体を接続する場合、樹脂組成物の全面にシート状の金属箔を形成することが好ましい。   In one embodiment of the present invention, when connecting a full grid type adherend in which terminals to be connected are arranged on the entire connection surface of a semiconductor wafer and a semiconductor chip, a sheet-like shape is formed on the entire surface of the resin composition. It is preferable to form a metal foil.

また、接続しようとする端子が半導体ウエハーおよび半導体チップの接続面の周辺部に配置されるようなペリフェラル型の被着体を接続する場合、金属箔を有効に利用する観点、及び、隣接する端子間に金属箔を残存させないという観点から、樹脂組成物の少なくとも一部に繰り返しパターン状の金属箔を形成することが好ましい。このとき、金属箔の形状は端子のピッチや形態等によって適宜選択することができる。   In addition, when connecting a peripheral type adherend such that a terminal to be connected is disposed at the periphery of the connection surface of the semiconductor wafer and the semiconductor chip, a viewpoint of effectively using the metal foil, and an adjacent terminal From the viewpoint of not leaving the metal foil in between, it is preferable to repeatedly form a patterned metal foil on at least a part of the resin composition. At this time, the shape of the metal foil can be appropriately selected depending on the pitch and form of the terminals.

本発明に使用する金属箔は、特に限定されず、錫(Sn)、鉛(Pb)、銀(Ag)、ビスマス(Bi)、インジウム(In)、亜鉛(Zn)、ニッケル(Ni)、アンチモン(Sb)、鉄(Fe)、アルミニウム(Al)、金(Au)、ゲルマニウム(Ge)および銅(Cu)からなる群から選択される少なくとも2種以上の金属の合金、または錫単体からなることが好ましい。   The metal foil used in the present invention is not particularly limited, and tin (Sn), lead (Pb), silver (Ag), bismuth (Bi), indium (In), zinc (Zn), nickel (Ni), antimony (Sb), iron (Fe), aluminum (Al), gold (Au), germanium (Ge), an alloy of at least two metals selected from the group consisting of copper (Cu), or a simple tin Is preferred.

このような合金のうち、溶融温度および機械的物性を考慮すると、Sn−Pbの合金、鉛フリー半田であるSn−Biの合金、Sn−Ag−Cuの合金、Sn−Inの合金、Sn−Agの合金などのSnを含む合金からなることがより好ましい。Sn−Pbの合金の場合、錫の含有率は、30重量%以上100重量%未満であることが好ましく、35重量%以上100重量%未満であることがより好ましく、40重量%以上が特に好ましい。また、100重量%未満であることが好ましい。また、鉛フリー半田の場合の錫の含有率は、15重量%以上100重量%未満であることが好ましく、20重量%以上100重量%未満であることがより好ましく、25重量%以上100重量%未満であることが特に好ましい。例えば、Sn−Pbの合金としては、Sn63−Pb(融点183℃)、鉛フリー半田としては、Sn−3.0Ag−0.5Cu(融点217℃)、Sn−3.5Ag(融点221℃)、Sn−58Bi(融点139℃)、Sn−9.0Zn(融点199℃)、Sn−3.5Ag−0.5Bi−3.0In(融点193℃)、Au−20Sn(融点2
80℃)、等が挙げられる。
Among these alloys, in consideration of melting temperature and mechanical properties, Sn—Pb alloy, Sn—Bi alloy which is lead-free solder, Sn—Ag—Cu alloy, Sn—In alloy, Sn— More preferably, it is made of an alloy containing Sn, such as an alloy of Ag. In the case of an Sn-Pb alloy, the tin content is preferably 30% by weight or more and less than 100% by weight, more preferably 35% by weight or more and less than 100% by weight, and particularly preferably 40% by weight or more. . Moreover, it is preferable that it is less than 100 weight%. In the case of lead-free solder, the tin content is preferably 15% by weight or more and less than 100% by weight, more preferably 20% by weight or more and less than 100% by weight, and more preferably 25% by weight or more and less than 100% by weight. It is particularly preferred that it is less than. For example, Sn-Pb alloy is Sn63-Pb (melting point 183 ° C), and lead-free solder is Sn-3.0Ag-0.5Cu (melting point 217 ° C), Sn-3.5Ag (melting point 221 ° C) Sn-58Bi (melting point 139 ° C.), Sn-9.0Zn (melting point 199 ° C.), Sn-3.5Ag-0.5Bi-3.0In (melting point 193 ° C.), Au-20Sn (melting point 2
80 ° C.).

本発明においては、接続する半導体ウエハーまたは半導体チップの耐熱性に応じて適宜、所望の融点及び組成を有する金属箔を用いることができる。例えば、半導体ウエハーまたは半導体チップが熱履歴により損傷するのを防止するために、融点が330℃以下(より好ましくは300℃以下、特に好ましくは280℃以下、さらに好ましくは260℃以下)である金属箔を用いることが好ましい。なお、金属箔の融点は、示差走査熱量計(DSC)により測定することができる。   In the present invention, a metal foil having a desired melting point and composition can be used as appropriate according to the heat resistance of the semiconductor wafer or semiconductor chip to be connected. For example, a metal having a melting point of 330 ° C. or lower (more preferably 300 ° C. or lower, particularly preferably 280 ° C. or lower, more preferably 260 ° C. or lower) in order to prevent the semiconductor wafer or the semiconductor chip from being damaged by the thermal history. It is preferable to use a foil. In addition, melting | fusing point of metal foil can be measured with a differential scanning calorimeter (DSC).

前記金属箔の厚みは、対向する半導体ウエハーおよび半導体チップ間のギャップ、隣接する端子間の離隔距離などに応じて適宜選択することができ、例えば、金属箔の厚みは、0.5μm以上であることが好ましく、3μm以上であることがより好ましく、5μm以上であることが特に好ましく、また、100μm以下であることが好ましく、50μm以下であることがより好ましく、20μm以下であることが特に好ましい。金属箔の厚みが前記下限未満になると金属箔不足により未接続の端子が増加する傾向にあり、他方、前記上限を超えると金属箔余剰により隣接端子間でブリッジを起こし、ショートしやすくなる傾向にある。   The thickness of the metal foil can be appropriately selected according to the gap between the semiconductor wafer and the semiconductor chip facing each other, the separation distance between adjacent terminals, etc. For example, the thickness of the metal foil is 0.5 μm or more. It is preferably 3 μm or more, more preferably 5 μm or more, more preferably 100 μm or less, even more preferably 50 μm or less, and particularly preferably 20 μm or less. When the thickness of the metal foil is less than the lower limit, the number of unconnected terminals tends to increase due to insufficient metal foil.On the other hand, when the upper limit is exceeded, bridging occurs between adjacent terminals due to surplus metal foil, which tends to cause short circuit. is there.

金属箔の作製方法は、特に制限はないが、インゴットなどの塊から圧延により作製する方法、樹脂組成物層へ直接蒸着、スパッタ、めっきなどにより金属箔層を形成する方法などが挙げられる。また、繰り返しパターン状の金属箔の作製方法は、特に制限はないが、金属箔を所定のパターンに打抜く方法、エッチングなどにより所定のパターンを形成する方法、また、遮蔽板やマスクなどを使用することにより蒸着、スパッタ、めっきなどで形成する方法などが挙げられる。   The method for producing the metal foil is not particularly limited, and examples thereof include a method for producing from a lump such as an ingot by rolling, a method for forming a metal foil layer by direct vapor deposition, sputtering, plating, etc. on the resin composition layer. In addition, there is no particular limitation on a method for producing a metal foil having a repetitive pattern. However, a method of punching a metal foil into a predetermined pattern, a method of forming a predetermined pattern by etching, or a shielding plate or a mask is used. The method of forming by vapor deposition, sputtering, plating, etc. is mentioned.

前記金属箔の含有量は、導電接続材料の全重量に対して、5重量%以上が好ましく、20重量%以上がより好ましく、30重量%以上が特に好ましい。また、100重量%未満が好ましく、80重量%以下がより好ましく、70重量%以下が特に好ましい。金属箔の含有量が上記下限未満になると半田又は錫不足により未接続の端子が増加する場合がある。他方、金属箔の含有量が上記上限を超えると半田又は錫余剰により隣接端子間でブリッジを起こしやすくなる。   The content of the metal foil is preferably 5% by weight or more, more preferably 20% by weight or more, and particularly preferably 30% by weight or more with respect to the total weight of the conductive connecting material. Moreover, less than 100 weight% is preferable, 80 weight% or less is more preferable, and 70 weight% or less is especially preferable. If the content of the metal foil is less than the above lower limit, unconnected terminals may increase due to insufficient solder or tin. On the other hand, if the content of the metal foil exceeds the above upper limit, bridging is likely to occur between adjacent terminals due to excessive solder or tin.

あるいは、金属箔の配合量を導電接続材料に対する体積比率で定義してもよい。例えば、金属箔の配合量は、導電接続材料に対して1体積%以上であることが好ましく、5体積%以上であることがより好ましく、10体積%以上であることが特に好ましい。また、90体積%以下であることが好ましく、80体積%以下であることがより好ましく、70体積%以下であることが特に好ましい。金属箔の配合量が前記下限未満になると金属箔不足により未接続の端子が増加する傾向にある。他方、前記上限を超えると金属箔余剰により隣接端子間でブリッジを起こしやすくなる傾向がある。   Or you may define the compounding quantity of metal foil by the volume ratio with respect to a conductive connection material. For example, the blending amount of the metal foil is preferably 1% by volume or more, more preferably 5% by volume or more, and particularly preferably 10% by volume or more with respect to the conductive connection material. Moreover, it is preferable that it is 90 volume% or less, It is more preferable that it is 80 volume% or less, It is especially preferable that it is 70 volume% or less. When the blending amount of the metal foil is less than the lower limit, unconnected terminals tend to increase due to insufficient metal foil. On the other hand, when the upper limit is exceeded, there is a tendency that bridging is likely to occur between adjacent terminals due to excess metal foil.

(3)導電接続材料の形態
本発明において導電接続材料の形態は、樹脂組成物の形態などに応じて適宜選択することができる。例えば、樹脂組成物が液状の場合は、金属箔の両面に樹脂組成物を塗布したもの、ポリエステルシート等の剥離基材上に樹脂組成物を塗布し、所定温度で半硬化(Bステージ化)等の目的で乾燥、製膜させた後に金属箔を張り合わせてフィルム状にしたもの等を導電接続材料として供することができる。樹脂組成物が固形状の場合は、有機溶剤に溶解した樹脂組成物のワニスをポリエステルシート等の剥離基材上に塗布し、所定の温度で乾燥させた後に金属箔を張り合わせ、または、蒸着などの手法を使いフィルム状に形成したものを導電接続材料として供することができる。
(3) Form of conductive connection material In the present invention, the form of the conductive connection material can be appropriately selected according to the form of the resin composition. For example, when the resin composition is liquid, the resin composition is applied on both sides of a metal foil, or the resin composition is applied on a release substrate such as a polyester sheet, and semi-cured at a predetermined temperature (B-stage) For example, a film obtained by drying and forming a film and pasting metal foils together to form a film can be used as the conductive connection material. When the resin composition is in a solid state, a varnish of the resin composition dissolved in an organic solvent is applied onto a release substrate such as a polyester sheet and dried at a predetermined temperature, and then a metal foil is laminated or vapor deposited. A film formed using the above method can be used as a conductive connection material.

また、本発明の導電接続材料およびこれに用いられる金属箔は、端子との接触を高めるためにエンボス加工を施したものを用いることもできる。   In addition, the conductive connection material of the present invention and the metal foil used therefor can be embossed to improve contact with the terminal.

本発明の導電接続材料の厚みは、特に制限されないが、1μm以上であることが好ましく、3μm以上であることがより好ましく、5μm以上であることが特に好ましく、また、200μm以下であることが好ましく、150μm以下であることがより好ましく、100μm以下であることが特に好ましい。導電接続材料の厚みが前記範囲内にあると隣接する端子間の間隙に樹脂組成物を十分に充填することができる。また、樹脂成分の硬化後または固化後の機械的接着強度および対向する端子間の電気的接続を十分に確保することができる。   The thickness of the conductive connecting material of the present invention is not particularly limited, but is preferably 1 μm or more, more preferably 3 μm or more, particularly preferably 5 μm or more, and preferably 200 μm or less. 150 μm or less is more preferable, and 100 μm or less is particularly preferable. When the thickness of the conductive connecting material is within the above range, the resin composition can be sufficiently filled in the gap between adjacent terminals. In addition, the mechanical adhesive strength after the resin component is cured or solidified and the electrical connection between the opposing terminals can be sufficiently ensured.

次に、導電接続材料の製造方法について説明する。
本発明に用いる樹脂組成物が25℃で液状の場合は、例えば、金属箔を液状の樹脂組成物に浸漬させ、金属箔の両面に液状の樹脂組成物を付着させて、本発明の導電接続材料を製造することができる。樹脂組成物の厚み制御が必要な場合は、液状の樹脂組成物に浸漬させた金属箔を一定の間隙を有するバーコーターを通過させる方法や液状の樹脂組成物をスプレーコーター等により吹き付ける方法により作製することができる。
Next, a method for manufacturing the conductive connection material will be described.
When the resin composition used in the present invention is liquid at 25 ° C., for example, the metal foil is dipped in the liquid resin composition, and the liquid resin composition is adhered to both surfaces of the metal foil, so that the conductive connection of the present invention is performed. The material can be manufactured. When the thickness of the resin composition needs to be controlled, it is prepared by a method in which a metal foil immersed in a liquid resin composition is passed through a bar coater having a certain gap or a method in which a liquid resin composition is sprayed with a spray coater or the like. can do.

また、樹脂組成物が25℃でフィルム状の場合は、例えば、次のようにして導電接続材料を製造することができる。まず、有機溶剤に溶解した樹脂組成物のワニスをポリエステルシート等の剥離基材上に塗布し、所定の温度で乾燥させ製膜させてフィルム状の樹脂組成物を作製する。次に、剥離基材上に製膜させた樹脂組成物を2枚準備し金属箔を挟んで熱ロールでラミネートすることで、金属箔の上下に樹脂組成物を配置した時樹脂組成物/金属箔/樹脂組成物からなる3層の導電接続材料を作製することができる。また、上述のラミネート方式により、金属箔の片面に樹脂組成物を配置することで樹脂組成物/金属箔からなる2層の導電接続材料を作製することができる。   Moreover, when a resin composition is a film form at 25 degreeC, a conductive connection material can be manufactured as follows, for example. First, a varnish of a resin composition dissolved in an organic solvent is applied on a release substrate such as a polyester sheet, dried at a predetermined temperature to form a film, and a film-like resin composition is produced. Next, two resin compositions formed on the release substrate were prepared, and the resin composition was placed on top and bottom of the metal foil by laminating with a hot roll with the metal foil sandwiched between the resin composition / metal. A three-layer conductive connecting material made of a foil / resin composition can be produced. In addition, a two-layer conductive connecting material composed of a resin composition / metal foil can be produced by arranging the resin composition on one side of the metal foil by the above-described laminating method.

また、巻重状の金属箔を使用する場合は、金属箔をベース基材として、金属箔の上下または片側に前記フィルム状の樹脂組成物を熱ロールでラミネートすることで、巻重状の導電接続材料を得ることもできる。さらに、巻重状の金属箔を使用する場合、金属箔の上下または片側に、ワニス状の樹脂組成物を直接塗布し、溶剤を揮散させることにより巻重状の導電接続材料を作製することができる。   When using a wound metal foil, the film-shaped resin composition is laminated on the upper and lower sides or one side of the metal foil with a hot roll, using the metal foil as a base substrate, so that a wound conductive film is used. A connection material can also be obtained. Furthermore, when using a wound metal foil, it is possible to produce a wound conductive connecting material by directly applying a varnish-like resin composition to the upper or lower side or one side of the metal foil and volatilizing the solvent. it can.

パターン状の金属箔を使用して導電接続材料を作製する場合は、例えば、剥離基材上に金属箔を配置し、金属箔側から金型で金属箔をハーフカットし、余分な金属箔を除去することによりパターン状の金属箔を作製し、前記フィルム状の樹脂組成物を熱ロールでラミネートすればよい。パターン状の金属箔の両面に樹脂組成物を設ける場合は、前記剥離基材を剥がし、樹脂組成物が形成された面とは反対側のパターン状の金属箔の面に、フィルム状の樹脂組成物をさらにラミネートすればよい。
なお、導電接続材料の製造方法は上記方法に制限されない。導電接続材料の製造方法は、目的や用途に応じて当業者が適宜選択することができる。
When producing conductive connection materials using patterned metal foil, for example, place metal foil on the release substrate, half-cut the metal foil with a mold from the metal foil side, and remove excess metal foil. By removing, a patterned metal foil is produced, and the film-like resin composition may be laminated with a hot roll. When the resin composition is provided on both surfaces of the patterned metal foil, the release substrate is peeled off, and the film-shaped resin composition is formed on the surface of the patterned metal foil opposite to the surface on which the resin composition is formed. What is necessary is just to laminate the thing further.
In addition, the manufacturing method of a conductive connection material is not restrict | limited to the said method. The manufacturing method of the conductive connection material can be appropriately selected by those skilled in the art according to the purpose and application.

[1A−3] 次に、図3(c)に示すように、第1の接続端子を有する機能面211側に導電接続材料60が設けられた第1の半導体ウエハー210と、第2の接続端子を有する第1の半導体チップ220とを、機能面211と機能面221とが対向するようにして、半導体ウエハー210と、第1の半導体チップ220を配置させる。すなわち、機能面211と機能面221との間に導電接続材料60を介在させた状態で、半導体ウエハー210と、第1の半導体チップ220を配置させる。   [1A-3] Next, as shown in FIG. 3C, the first semiconductor wafer 210 in which the conductive connection material 60 is provided on the functional surface 211 side having the first connection terminals, and the second connection The semiconductor wafer 210 and the first semiconductor chip 220 are arranged so that the functional surface 211 and the functional surface 221 face the first semiconductor chip 220 having terminals. That is, the semiconductor wafer 210 and the first semiconductor chip 220 are disposed in a state where the conductive connection material 60 is interposed between the functional surface 211 and the functional surface 221.

そして、機能面211側における第1の端子(図示しない)と、機能面221側におけ
る第2の端子(図示しない)とが対応するように位置決めして、図3(c)に示すようにして、導電接続材料60を介して半導体ウエハー210と、第1の半導体チップ220を重ね合わせることにより、半導体ウエハー210と第1の半導体チップ220とが積層された半導体ウエハー/第1の半導体チップ積層体240を形成する(第2の工程)。
Then, the first terminal (not shown) on the functional surface 211 side and the second terminal (not shown) on the functional surface 221 side are positioned so as to correspond to each other as shown in FIG. A semiconductor wafer / first semiconductor chip stack in which the semiconductor wafer 210 and the first semiconductor chip 220 are stacked by overlapping the semiconductor wafer 210 and the first semiconductor chip 220 with the conductive connection material 60 interposed therebetween. 240 is formed (second step).

[1A−4] 次に、図3(d)に示すように、半導体ウエハー/第1の半導体チップ積層体240を、加熱する(第3の工程)。   [1A-4] Next, as shown in FIG. 3D, the semiconductor wafer / first semiconductor chip stack 240 is heated (third step).

前記加熱温度は、金属箔の融点より5℃以上高い温度が好ましく、10℃以上高い温度がより好ましく、20℃以上高い温度がさらに好ましく、30℃以上高い温度が特に好ましい。
具体的には、前記加熱温度は、金属箔の構成材料および導電接続材料60の構成材料等によっても異なるが、100〜260℃程度であるのが好ましく、130〜250℃程度であるのがより好ましい。
The heating temperature is preferably 5 ° C. or more higher than the melting point of the metal foil, more preferably 10 ° C. or more, more preferably 20 ° C. or more, and particularly preferably 30 ° C. or more.
Specifically, the heating temperature varies depending on the constituent material of the metal foil and the constituent material of the conductive connecting material 60, but is preferably about 100 to 260 ° C., more preferably about 130 to 250 ° C. preferable.

なお、半導体ウエハー/半導体チップ積層体240の加熱は、所定の単一温度で加熱する場合の他、例えば、180℃で100秒加熱した後、250℃で100秒加熱するステップキュアや、180℃で10秒熱圧着した後、240℃で10分オーブン硬化させるポストキュアを行うようにしてもよい。これにより、金属箔と、接続部212、222との金属接合により、確実に電気的に接続することができ、接続抵抗が低く、接続信頼性が高い導電部225を形成することができる。   The semiconductor wafer / semiconductor chip stack 240 may be heated at a predetermined single temperature, for example, step cure by heating at 180 ° C. for 100 seconds and then heating at 250 ° C. for 100 seconds, or 180 ° C. After 10 seconds of thermocompression bonding, post-curing may be performed by oven-curing at 240 ° C. for 10 minutes. As a result, the metal foil and the connection portions 212 and 222 can be reliably electrically connected by metal bonding, and the conductive portion 225 having low connection resistance and high connection reliability can be formed.

また、半導体ウエハー/第1の半導体チップ積層体240を、加熱しつつ、その厚さ方向の間隙が一定となるような制御をすることにより、金属箔を半導体ウエハーの第1の端子および第1の半導体チップの第2の端子の表面に、接触させることによりさらに効率よく凝集させることができる。
前記間隙が一定となるような制御を実施する方法は、特に制限されるわけではなく、フリップチップボンダー等を用いることにより実施することができる。
Further, by controlling the semiconductor wafer / first semiconductor chip stack 240 while heating the semiconductor wafer / first semiconductor chip stack 240 so that the gap in the thickness direction becomes constant, the metal foil is made to be the first terminal and the first of the semiconductor wafer. The semiconductor chip can be more efficiently aggregated by bringing it into contact with the surface of the second terminal of the semiconductor chip.
A method for performing the control such that the gap is constant is not particularly limited, and can be performed by using a flip chip bonder or the like.

これにより、金属箔を溶融させることができる。その結果、溶融した金属箔が、導電接続材料60中を移動して、第1の端子および第2の端子の表面に自己整合的に凝集する。その後、この凝集した凝集物が固化し、この固化した凝集物で構成される導電部225により、第1の端子および第2の端子を電気的に接続することができる。   Thereby, metal foil can be melted. As a result, the molten metal foil moves through the conductive connection material 60 and aggregates in a self-aligned manner on the surfaces of the first terminal and the second terminal. Thereafter, the aggregated aggregate is solidified, and the first terminal and the second terminal can be electrically connected by the conductive portion 225 configured by the solidified aggregate.

また、樹脂組成物の硬化または凝固が、金属箔の溶融に遅れて完了することにより、半導体ウエハー210と第1の半導体チップ220との間の金属箔の溶融物が凝集する領域以外の領域に、樹脂組成物の硬化物または凝固物で構成される絶縁部226を形成することができ、隣接する導電部225同士を確実に絶縁することができるとともに、半導体ウエハー210と第1の半導体チップ220とを確実に接着することができる。   Further, the curing or solidification of the resin composition is completed after the melting of the metal foil, so that the melt of the metal foil between the semiconductor wafer 210 and the first semiconductor chip 220 is in a region other than the region where the melt is agglomerated. Insulating portion 226 made of a cured or solidified resin composition can be formed, adjacent conductive portions 225 can be reliably insulated, and semiconductor wafer 210 and first semiconductor chip 220 can be insulated. Can be securely bonded.

樹脂組成物が硬化性樹脂組成物の場合、硬化性樹脂組成物の硬化は、硬化性樹脂組成物の組成に応じて適宜設定することができるが、前記加熱工程での加熱温度より少なくとも5℃低い温度であることが好ましく、少なくとも10℃低い温度であることが特に好ましい。具体的には、100℃以上であることが好ましく、120℃以上であることがより好ましく、130℃以上であることが特に好ましく、150℃以上であることが最も好ましい。また、300℃以下であることが好ましく、260℃以下であることがより好ましく、250℃以下であることが特に好ましく、240℃以下であることが最も好ましい。硬化温度が前記範囲内にあると、導電接続材料が熱分解せず、硬化性樹脂組成物を十分に硬化させることができる。   When the resin composition is a curable resin composition, the curing of the curable resin composition can be appropriately set according to the composition of the curable resin composition, but at least 5 ° C. from the heating temperature in the heating step. A low temperature is preferred, and a temperature at least 10 ° C. is particularly preferred. Specifically, it is preferably 100 ° C. or higher, more preferably 120 ° C. or higher, particularly preferably 130 ° C. or higher, and most preferably 150 ° C. or higher. Further, it is preferably 300 ° C. or lower, more preferably 260 ° C. or lower, particularly preferably 250 ° C. or lower, and most preferably 240 ° C. or lower. When the curing temperature is within the above range, the conductive connecting material is not thermally decomposed, and the curable resin composition can be sufficiently cured.

また、樹脂組成物が熱可塑性樹脂組成物の場合、熱可塑性樹脂組成物の凝固は、熱可塑性樹脂組成物の組成に応じて適宜設定することができるが、前記加熱工程での加熱温度よりも少なくとも10℃以上低いことが好ましく、20℃以上低いことが特に好ましい。また、前記熱可塑性樹脂組成物の凝固温度は、50℃以上であることが好ましく、60℃以上であることが特に好ましく、100℃以上であることがさらに好ましい。前記熱可塑性樹脂組成物の凝固温度が前記範囲内にあると、導電部225を確実に形成することができ、また、絶縁部226が所望の耐熱性を有することができる。このため、隣接する端子間の絶縁性が確保され、隣接する端子間のショートをより確実に防止することができる。   Moreover, when the resin composition is a thermoplastic resin composition, the solidification of the thermoplastic resin composition can be appropriately set according to the composition of the thermoplastic resin composition, but it is higher than the heating temperature in the heating step. It is preferably at least 10 ° C. or lower, particularly preferably 20 ° C. or higher. The coagulation temperature of the thermoplastic resin composition is preferably 50 ° C. or higher, particularly preferably 60 ° C. or higher, and further preferably 100 ° C. or higher. When the solidification temperature of the thermoplastic resin composition is within the above range, the conductive portion 225 can be reliably formed, and the insulating portion 226 can have a desired heat resistance. For this reason, the insulation between adjacent terminals is ensured, and a short circuit between adjacent terminals can be more reliably prevented.

以上のようにして、溶融した金属箔を凝集させた後、この凝集した凝集物を固化させ、次いで、樹脂組成物を硬化または凝固させる。その結果、導電接続材料60’を介して半導体ウエハー210と第1の半導体チップ220とが固着することとなり、溶融した金属箔が凝集した凝集物の固化物で構成される導電部225により、半導体ウエハーの第1の端子と第1の半導体チップの第2の端子とが電気的に接続された半導体ウエハー/第1の半導体チップ接合体250を形成することができる。   After the molten metal foil is aggregated as described above, the aggregated aggregate is solidified, and then the resin composition is cured or solidified. As a result, the semiconductor wafer 210 and the first semiconductor chip 220 are fixed via the conductive connection material 60 ′, and the conductive portion 225 composed of the solidified product of the aggregated aggregated molten metal foils causes the semiconductor to A semiconductor wafer / first semiconductor chip assembly 250 in which the first terminal of the wafer and the second terminal of the first semiconductor chip are electrically connected can be formed.

ここで、本発明では、半導体ウエハーの第1の端子および第1の半導体チップの第2の端子間は、導電部225のような固化物を介して電気的に接続される。そのため、後述する電子部品10の駆動時に、半導体チップ20の発熱により、たとえ樹脂組成物で構成される絶縁部226が膨張したとしても、この電気的接続が切断されるのを好適に防止することができ、半導体ウエハーの第1の端子および第1の半導体チップの第2の端子間で安定的な導通を得ることができる。すなわち、半導体ウエハーの第1の端子および第1の半導体チップの第2の端子間で接続信頼性に優れた電気的接続を得ることができる。   Here, in the present invention, the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip are electrically connected via a solidified material such as the conductive portion 225. Therefore, even when the insulating part 226 made of the resin composition expands due to heat generation of the semiconductor chip 20 when driving the electronic component 10 described later, this electrical connection is preferably prevented from being disconnected. Therefore, stable conduction can be obtained between the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip. That is, electrical connection with excellent connection reliability can be obtained between the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip.

導電部225の厚さ、すなわち、半導体ウエハー/第1の半導体チップ接合体250における、導電接続材料60’の厚さ(平均)は、特に限定されないが、第1の製造方法と同様にすることが好ましい。このように半導体ウエハー210と第1の半導体チップ220間の間隔を小さくすることにより、半導体ウエハー/第1の半導体チップ接合体250を個片化することにより得られる半導体チップ20(2つの積層体)の厚さを薄くすることができる。   The thickness of the conductive portion 225, that is, the thickness (average) of the conductive connection material 60 ′ in the semiconductor wafer / first semiconductor chip assembly 250 is not particularly limited, but is the same as in the first manufacturing method. Is preferred. Thus, by reducing the distance between the semiconductor wafer 210 and the first semiconductor chip 220, the semiconductor chip 20 (two stacked bodies) obtained by separating the semiconductor wafer / first semiconductor chip assembly 250 into pieces. ) Can be made thinner.

換言すれば、一つの電子部品10内に搭載することができる半導体チップ20の集積密度を高めることができ、また、電子部品10全体を小型化することができる。また、それぞれの機能面211、機能面221に設けられた第1の端子および第2の端子の間隔を小さくすることができるので、信号の高速化を実現することもできる。   In other words, the integration density of the semiconductor chips 20 that can be mounted in one electronic component 10 can be increased, and the entire electronic component 10 can be reduced in size. In addition, since the distance between the first terminal and the second terminal provided on each of the functional surface 211 and the functional surface 221 can be reduced, signal speed can be increased.

<第2の製造方法>
次に、半導体装置の第2の製造方法を用いて半導体ウエハー/第1の半導体チップ接合体270を得る方法について図4を用いて説明する。
<Second production method>
Next, a method for obtaining a semiconductor wafer / first semiconductor chip assembly 270 using the second method for manufacturing a semiconductor device will be described with reference to FIG.

[1B−1] まず、図4(a)に示すように、それぞれに、図示しない複数の個別回路が形成された接続部212を有する半導体ウエハー210と、接続部222を有する第1の半導体チップ220とを用意する(第1の工程)。   [1B-1] First, as shown in FIG. 4A, a semiconductor wafer 210 having a connection part 212 formed with a plurality of individual circuits (not shown) and a first semiconductor chip having a connection part 222, respectively. 220 are prepared (first step).

本実施形態では、図4(a)に示すように、半導体ウエハー210、第1の半導体チップ220は、それぞれ、それらの機能面211、裏面223に設けられた接続部212および222に連結する第1の端子(図示しない)および第2の端子(図示しない)を有している。   In this embodiment, as shown in FIG. 4A, the semiconductor wafer 210 and the first semiconductor chip 220 are connected to the connection portions 212 and 222 provided on the functional surface 211 and the back surface 223, respectively. One terminal (not shown) and a second terminal (not shown) are provided.

[1B−2] 次に、図4(b)に示すように、半導体ウエハー210の機能面211
に、樹脂組成物61と、半田箔又は錫箔から選ばれる金属箔62とから構成される積層構造を有する導電接続材料60を形成する。
[1B-2] Next, as shown in FIG. 4B, the functional surface 211 of the semiconductor wafer 210.
Then, a conductive connection material 60 having a laminated structure composed of a resin composition 61 and a metal foil 62 selected from solder foil or tin foil is formed.

導電接続材料60を機能面211上に形成する方法としては、特に制限はなく、ラミネートによる方法、熱圧着による方法等が挙げられるが、半導体ウエハー210と導電接続材料60の界面に気泡を巻き込むことを防止できる真空ラミネートに方法が好ましい。   The method for forming the conductive connection material 60 on the functional surface 211 is not particularly limited, and examples thereof include a laminating method and a thermocompression bonding method. However, air bubbles are involved in the interface between the semiconductor wafer 210 and the conductive connection material 60. The method is preferable for vacuum lamination that can prevent the above.

なお、本実施形態では、導電接続材料60は、半導体ウエハー210の機能面211側に単独で設けているが、第1の半導体チップ220の裏面223側に単独で設けるようにしてもよいし、半導体ウエハー210の機能面211側と第1の半導体チップ220の裏面223側との双方に設けるようにしてもよい。なお、半導体装置の製造方法における工程の簡略化を図るという観点からは、機能面211および裏面223のうちのいずれか一方に導電接続材料60を設けるのが好ましく、形成される半導体ウエハー/第1の半導体チップ接合体270の密着性の向上を図るという観点からは機能面211および裏面223の双方に導電接続材料60を設けるのが好ましい。   In the present embodiment, the conductive connection material 60 is provided alone on the functional surface 211 side of the semiconductor wafer 210, but may be provided alone on the back surface 223 side of the first semiconductor chip 220. You may make it provide in both the functional surface 211 side of the semiconductor wafer 210, and the back surface 223 side of the 1st semiconductor chip 220. FIG. From the viewpoint of simplifying the process in the method of manufacturing a semiconductor device, it is preferable to provide the conductive connection material 60 on one of the functional surface 211 and the back surface 223, and the semiconductor wafer / first formed From the viewpoint of improving the adhesion of the semiconductor chip bonded body 270, it is preferable to provide the conductive connection material 60 on both the functional surface 211 and the back surface 223.

ここで、導電接続材料60は、前記第1の製造方法で使用される導電接続材料60と同様のものを使用することができ、また、導電接続材料60を半導体ウエハー210または第1の半導体チップ220に形成する方法も同様のものを使用することができる。   Here, the conductive connection material 60 may be the same as the conductive connection material 60 used in the first manufacturing method, and the conductive connection material 60 may be the semiconductor wafer 210 or the first semiconductor chip. A similar method can be used for forming the layer 220.

[1B−3] 次に、図4(c)に示すように、第1の接続端子を有する機能面211側に導電接続材料60が設けられた第1の半導体ウエハー210と、裏面223側に第2の接続端子を有する第1の半導体チップ220とを、機能面211と裏面223とが対向するようにして、半導体ウエハー210と、第1の半導体チップ220を配置させる。すなわち、機能面211と裏面223との間に導電接続材料60を介在させた状態で、半導体ウエハー210と、第1の半導体チップ220を配置させる。   [1B-3] Next, as shown in FIG. 4C, the first semiconductor wafer 210 in which the conductive connection material 60 is provided on the functional surface 211 side having the first connection terminals, and the back surface 223 side. The semiconductor wafer 210 and the first semiconductor chip 220 are arranged so that the functional surface 211 and the back surface 223 face the first semiconductor chip 220 having the second connection terminal. That is, the semiconductor wafer 210 and the first semiconductor chip 220 are disposed in a state where the conductive connection material 60 is interposed between the functional surface 211 and the back surface 223.

そして、機能面211側における第1の端子(図示しない)と、裏面223側における第2の端子(図示しない)とが対応するように位置決めして、図4(c)に示すようにして、導電接続材料60を介して半導体ウエハー210と、第1の半導体チップ220を重ね合わせることにより、半導体ウエハー210と第1の半導体チップ220とが積層された半導体ウエハー/第1の半導体チップ積層体260を形成する(第2の工程)。   Then, the first terminal (not shown) on the functional surface 211 side and the second terminal (not shown) on the back surface 223 side are positioned so as to correspond, as shown in FIG. A semiconductor wafer / first semiconductor chip stacked body 260 in which the semiconductor wafer 210 and the first semiconductor chip 220 are stacked by overlapping the semiconductor wafer 210 and the first semiconductor chip 220 via the conductive connection material 60. Is formed (second step).

[1B−4] 次に、図4(d)に示すように、半導体ウエハー/第1の半導体チップ積層体260を、加熱する(第3の工程)。   [1B-4] Next, as shown in FIG. 4D, the semiconductor wafer / first semiconductor chip stack 260 is heated (third step).

この際、金属箔の溶融に遅れて、樹脂組成物が硬化または凝固するように徐々に加熱するのが好ましい。ここで、前記加熱温度は、第1の製造方法と同様の条件で行うことができる。   At this time, it is preferable to gradually heat the resin composition so as to be cured or solidified after the melting of the metal foil. Here, the said heating temperature can be performed on the conditions similar to a 1st manufacturing method.

また、半導体ウエハー/第1の半導体チップ積層体260を、加熱しつつ、その厚さ方向の間隙が一定となるような制御をすることにより、金属箔を半導体ウエハーの第1の端子および第1の半導体チップの第2の端子の表面に、接触させることによりさらに効率よく凝集させることができる。
前記間隙が一定となるような制御を実施する方法は、特に制限されるわけではなく、フリップチップボンダー等を用いることにより実施することができる。
In addition, by controlling the semiconductor wafer / first semiconductor chip stack 260 so that the gap in the thickness direction is constant while heating the metal foil, the metal foil is connected to the first terminal and the first of the semiconductor wafer. The semiconductor chip can be more efficiently aggregated by bringing it into contact with the surface of the second terminal of the semiconductor chip.
A method for performing the control such that the gap is constant is not particularly limited, and can be performed by using a flip chip bonder or the like.

これにより、金属箔を溶融させることができる。その結果、溶融した金属箔が、導電接続材料60中を移動して、第1の端子および第2の端子の表面に自己整合的に凝集する。その後、この凝集した凝集物が固化し、この固化した凝集物で構成される導電部225に
より、第1の端子および第2の端子を電気的に接続することができる。
Thereby, metal foil can be melted. As a result, the molten metal foil moves through the conductive connection material 60 and aggregates in a self-aligned manner on the surfaces of the first terminal and the second terminal. Thereafter, the aggregated aggregate is solidified, and the first terminal and the second terminal can be electrically connected by the conductive portion 225 configured by the solidified aggregate.

また、樹脂組成物の硬化または凝固が、金属箔の溶融に遅れて完了することにより、半導体ウエハー210と第1の半導体チップ220との間の金属箔の溶融物が凝集する領域以外の領域に、樹脂組成物の硬化物または凝固物で構成される絶縁部226を形成することができ、隣接する導電部225同士を確実に電気的に絶縁することができるとともに、半導体ウエハー210と第1の半導体チップ220とを確実に接合することができる。   Further, the curing or solidification of the resin composition is completed after the melting of the metal foil, so that the melt of the metal foil between the semiconductor wafer 210 and the first semiconductor chip 220 is in a region other than the region where the melt is agglomerated. The insulating part 226 made of a cured product or a solidified product of the resin composition can be formed, the adjacent conductive parts 225 can be reliably electrically insulated, and the semiconductor wafer 210 and the first The semiconductor chip 220 can be reliably bonded.

以上のようにして、溶融した金属箔を凝集させた後、この凝集した凝集物を固化させ、次いで、樹脂組成物を硬化または凝固させる。その結果、導電接続材料60’を介して半導体ウエハー210と第1の半導体チップ220とが固着することとなり、溶融した金属箔が凝集した凝集物の固化物で構成される導電部225により、半導体ウエハーの第1の端子と第1の半導体チップ第2の端子とが電気的に接続された半導体ウエハー/第1の半導体チップ接合体270を形成することができる。   After the molten metal foil is aggregated as described above, the aggregated aggregate is solidified, and then the resin composition is cured or solidified. As a result, the semiconductor wafer 210 and the first semiconductor chip 220 are fixed via the conductive connection material 60 ′, and the conductive portion 225 composed of the solidified product of the aggregated aggregated molten metal foils causes the semiconductor to A semiconductor wafer / first semiconductor chip assembly 270 in which the first terminal of the wafer and the first terminal of the first semiconductor chip are electrically connected can be formed.

ここで、本発明では、半導体ウエハーの第1の端子および第1の半導体チップの第2の端子間は、導電部225のような固化物を介して電気的に接続される。そのため、後述する電子部品90の駆動時に、半導体チップ30(2つの積層体)の発熱により、たとえ樹脂組成物で構成される絶縁部226が膨張したとしても、この電気的接続が切断されるのを好適に防止することができ、半導体ウエハーの第1端子および第1の半導体チップの第2の端子間で安定的な導通を得ることができる。すなわち、半導体ウエハーの第1の端子および第1の半導体チップの第2の端子間で接続信頼性に優れた電気的接続を得ることができる。   Here, in the present invention, the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip are electrically connected via a solidified material such as the conductive portion 225. Therefore, when the electronic component 90 described later is driven, even if the insulating part 226 made of the resin composition expands due to heat generated by the semiconductor chip 30 (two stacked bodies), this electrical connection is disconnected. Can be suitably prevented, and stable conduction can be obtained between the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip. That is, electrical connection with excellent connection reliability can be obtained between the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip.

導電部225の厚さ、すなわち、半導体ウエハー/第1の半導体チップ接合体270における、導電接続材料60’の厚さ(平均)は、特に限定されないが、第1の製造方法と同様にすることが好ましい。このように半導体ウエハー210と第1の半導体チップ220間の間隔を小さくすることにより、半導体ウエハー/第1の半導体チップ接合体270を個片化することにより得られる半導体チップ30(2つの積層体)の厚さを薄くすることができる。   The thickness of the conductive portion 225, that is, the thickness (average) of the conductive connection material 60 'in the semiconductor wafer / first semiconductor chip assembly 270 is not particularly limited, but is the same as in the first manufacturing method. Is preferred. Thus, by reducing the distance between the semiconductor wafer 210 and the first semiconductor chip 220, the semiconductor chip 30 (two stacked bodies) obtained by separating the semiconductor wafer / first semiconductor chip assembly 270 into pieces. ) Can be made thinner.

換言すれば、一つの電子部品90内に搭載することができる半導体チップ30の集積密度を高めることができ、また、電子部品90全体を小型化することができる。また、それぞれの機能面211、裏面223に設けられた第1の端子および第2の端子の間隔を小さくすることができるので、信号の高速化を実現することもできる。   In other words, the integration density of the semiconductor chips 30 that can be mounted in one electronic component 90 can be increased, and the entire electronic component 90 can be reduced in size. In addition, since the distance between the first terminal and the second terminal provided on each of the functional surface 211 and the back surface 223 can be reduced, signal speed can be increased.

<第3の製造方法>
次に、半導体装置の第3の製造方法を用いて半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体290を得る方法について図5を用いて説明する。
<Third production method>
Next, a method for obtaining the semiconductor wafer / first semiconductor chip / second semiconductor chip assembly 290 using the third manufacturing method of the semiconductor device will be described with reference to FIG.

[1C−1] まず、図5(a)に示すように、それぞれに、図示しない複数の個別回路が形成された接続部222を有する半導体ウエハー210/第1の半導体チップ220の接合体270と、接続部232を有する第2の半導体チップ230とを用意する(第1の工程)。   [1C-1] First, as shown in FIG. 5A, each of a bonded body 270 of a semiconductor wafer 210 / first semiconductor chip 220 having a connection portion 222 formed with a plurality of individual circuits (not shown), and Then, a second semiconductor chip 230 having a connection portion 232 is prepared (first step).

本実施形態では、図5(a)に示すように、半導体ウエハー210/第1の半導体チップ220の接合体270と、第2の半導体チップ230は、それらの機能面221、裏面233に設けられ個別回路に接続する複数の第3の端子(図示せず)および第4の端子(図示せず)を有している。   In the present embodiment, as shown in FIG. 5A, the bonded body 270 of the semiconductor wafer 210 / first semiconductor chip 220 and the second semiconductor chip 230 are provided on the functional surface 221 and the back surface 233 thereof. A plurality of third terminals (not shown) and a fourth terminal (not shown) connected to the individual circuit are provided.

[1C−2] 次に、図5(b)に示すように、第2半導体チップの裏面233に、樹脂組成物61と、半田箔又は錫箔から選ばれる金属箔62とから構成される積層構造を有する導電接続材料60を形成する。   [1C-2] Next, as shown in FIG. 5B, a laminated structure including a resin composition 61 and a metal foil 62 selected from solder foil or tin foil on the back surface 233 of the second semiconductor chip. The conductive connection material 60 having the following is formed.

導電接続材料60を裏面233上に形成する方法としては、特に制限はなく、ラミネートによる方法、熱圧着による方法等が挙げられるが、第2の半導体チップ230と導電接続材料60の界面に気泡を巻き込むことを防止できる真空ラミネートに方法が好ましい。   The method for forming the conductive connection material 60 on the back surface 233 is not particularly limited, and examples thereof include a laminating method and a thermocompression bonding method. However, air bubbles are generated at the interface between the second semiconductor chip 230 and the conductive connection material 60. A method is preferred for vacuum laminating that can prevent entrainment.

なお、本実施形態では、導電接続材料60は、第2の半導体チップ230の裏面233側に単独で設けているが、第1の半導体チップ220の機能面221側に単独で設けるようにしてもよいし、第2の半導体チップ230の裏面233側と第1の半導体チップ220の機能面221側との双方に設けるようにしてもよい。なお、半導体装置の製造方法における工程の簡略化を図るという観点からは、機能面221および裏面233のうちのいずれか一方に導電接続材料60を設けるが好ましく、形成される半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体290の密着性の向上を図るという観点からは裏面233および機能面221の双方に導電接続材料60を設けるのが好ましい。   In this embodiment, the conductive connection material 60 is provided alone on the back surface 233 side of the second semiconductor chip 230, but may be provided separately on the functional surface 221 side of the first semiconductor chip 220. Alternatively, it may be provided on both the back surface 233 side of the second semiconductor chip 230 and the functional surface 221 side of the first semiconductor chip 220. From the viewpoint of simplifying the process in the method of manufacturing a semiconductor device, it is preferable to provide the conductive connection material 60 on one of the functional surface 221 and the back surface 233, and the semiconductor wafer / first formed From the viewpoint of improving the adhesion of the semiconductor chip / second semiconductor chip assembly 290, it is preferable to provide the conductive connection material 60 on both the back surface 233 and the functional surface 221.

ここで、導電接続材料60は、前記第1の製造方法で使用される導電接続材料60と同様のものを使用することができ、また、導電接続材料60を第2の半導体チップ230または第1の半導体チップ220に形成する方法も同様のものを使用することができる。   Here, the conductive connection material 60 may be the same as the conductive connection material 60 used in the first manufacturing method, and the conductive connection material 60 may be the second semiconductor chip 230 or the first semiconductor device. The same method can be used for forming the semiconductor chip 220.

[1C−3] 次に、図5(c)に示すように、裏面233側に導電接続材料が設けられた第2の半導体チップ230と、第1の半導体チップ220とを、裏面233と機能面221とが対向するようにして、第2の半導体チップ230と、半導体ウエハー/第1の半導体チップ接合体270を配置させる。すなわち、機能面221と裏面233との間に導電接続材料60を介在させた状態で、第2の半導体チップ230と、半導体ウエハー/第1の半導体チップ接合体270を配置させる。   [1C-3] Next, as shown in FIG. 5C, the second semiconductor chip 230 provided with the conductive connection material on the back surface 233 side, the first semiconductor chip 220, the back surface 233, and the function The second semiconductor chip 230 and the semiconductor wafer / first semiconductor chip assembly 270 are arranged so that the surface 221 faces each other. That is, the second semiconductor chip 230 and the semiconductor wafer / first semiconductor chip assembly 270 are disposed in a state where the conductive connection material 60 is interposed between the functional surface 221 and the back surface 233.

そして、機能面221側における第3の端子と、裏面233側における第4の端子とが対応するように位置決めして、図5(c)に示すようにして、導電接続材料60を介して第2の半導体チップ230と、半導体ウエハー/第1の半導体チップ接合体270を重ね合わせることにより、第2の半導体チップ230と半導体ウエハー/第1の半導体チップ接合体270とが積層された半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体280を形成する(第2の工程)。   And it positions so that the 3rd terminal in the functional surface 221 side and the 4th terminal in the back surface 233 side may correspond, and as shown in FIG.5 (c), it is 1st via the conductive connection material 60. The semiconductor wafer / second semiconductor chip 230 and the semiconductor wafer / first semiconductor chip assembly 270 are superposed on each other to superimpose the second semiconductor chip 230 and the semiconductor wafer / first semiconductor chip assembly 270. A first semiconductor chip / second semiconductor chip stack 280 is formed (second step).

[1C−4] 次に、図5(d)に示すように、半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体280を、加熱する(第3の工程)。   [1C-4] Next, as shown in FIG. 5D, the semiconductor wafer / first semiconductor chip / second semiconductor chip stacked body 280 is heated (third step).

の際、金属箔の溶融に遅れて、樹脂組成物の硬化または凝固するように徐々に加熱するのが好ましい。ここで、前記加熱温度は、第1の製造方法と同様の条件で行うことができる。   At this time, it is preferable to gradually heat the resin composition so as to be cured or solidified after the melting of the metal foil. Here, the said heating temperature can be performed on the conditions similar to a 1st manufacturing method.

また、半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体280を、加熱しつつ、その厚さ方向の間隙が一定となるような制御をすることにより、金属箔を第1の半導体チップの第3の端子および第2の半導体チップの第4の端子の表面に、接触させることによりさらに効率よく凝集させることができる。
前記間隙が一定となるような制御を実施する方法は、特に制限されるわけではなく、フリップチップボンダー等を用いることにより実施することができる。
Further, by heating the semiconductor wafer / first semiconductor chip / second semiconductor chip stack 280 and controlling the gap in the thickness direction to be constant, the metal foil is made to be the first semiconductor. By contacting the surfaces of the third terminal of the chip and the fourth terminal of the second semiconductor chip, they can be more efficiently aggregated.
A method for performing the control such that the gap is constant is not particularly limited, and can be performed by using a flip chip bonder or the like.

これにより、金属箔を溶融させることができる。その結果、溶融した金属箔が、導電接
続材料60中を移動して、第3の端子および第4の端子の表面に自己整合的に凝集する。その後、この凝集した凝集物が固化し、この固化した凝集物で構成される導電部235により、第3の端子および第4の端子を電気的に接続することができる。
Thereby, metal foil can be melted. As a result, the molten metal foil moves through the conductive connection material 60 and aggregates in a self-aligned manner on the surfaces of the third terminal and the fourth terminal. Thereafter, the aggregated aggregate is solidified, and the third terminal and the fourth terminal can be electrically connected by the conductive portion 235 formed of the solidified aggregate.

また、樹脂組成物の硬化または凝固が、金属箔の溶融に遅れて完了することにより、第1の半導体チップ220と第2の半導体チップ230との間の金属箔の溶融物が凝集する領域以外の領域に、樹脂組成物の硬化物または凝固物で構成される絶縁部236を形成することができ、隣接する導電部235同士を確実に電気的に絶縁することができるとともに、第1の半導体チップ220と第2の半導体チップ230とを確実に接合することができる。   In addition, a region other than the region where the melt of the metal foil between the first semiconductor chip 220 and the second semiconductor chip 230 agglomerates due to the completion of the curing or solidification of the resin composition after the melting of the metal foil. The insulating portion 236 made of a cured product or a solidified product of the resin composition can be formed in the region, and the adjacent conductive portions 235 can be reliably electrically insulated from each other, and the first semiconductor The chip 220 and the second semiconductor chip 230 can be reliably bonded.

以上のようにして、溶融した金属箔を凝集させた後、この凝集した凝集物を固化させ、次いで、樹脂組成物を硬化または凝固させる。その結果、導電接続材料60’を介して第1の半導体チップ220と第2の半導体チップ230とが固着することとなり、溶融した金属箔が凝集した凝集物の固化物で構成される導電部235により、第1半導体チップの第3の端子と、第2の半導体チップの第4の端子とが電気的に接続された半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体290を形成することができる。   After the molten metal foil is aggregated as described above, the aggregated aggregate is solidified, and then the resin composition is cured or solidified. As a result, the first semiconductor chip 220 and the second semiconductor chip 230 are fixed via the conductive connection material 60 ′, and the conductive portion 235 is formed of a solidified product of aggregated aggregated molten metal foil. Thus, a semiconductor wafer / first semiconductor chip / second semiconductor chip assembly 290 in which the third terminal of the first semiconductor chip and the fourth terminal of the second semiconductor chip are electrically connected is formed. can do.

ここで、本発明では、半導体ウエハーの端子、第1の半導体チップの端子および第2の半導体チップ間は、導電部225および235のような固化物を介して電気的に接続される。そのため、半導体チップ30’(3つの積層体)の発熱により、たとえ樹脂組成物で構成される絶縁部226および236が膨張したとしても、この電気的接続が切断されるのを好適に防止することができ、半導体ウエハー、第1の半導体チップおよび第2の半導体チップ間で安定的な導通を得ることができる。すなわち、半導体ウエハー、第1の半導体チップおよび第2の半導体チップ間で接続信頼性に優れた電気的接続を得ることができる。   Here, in the present invention, the terminals of the semiconductor wafer, the terminals of the first semiconductor chip, and the second semiconductor chip are electrically connected via the solidified material such as the conductive portions 225 and 235. Therefore, even if the insulating portions 226 and 236 made of the resin composition expand due to heat generation of the semiconductor chip 30 ′ (three stacked bodies), this electrical connection is preferably prevented from being disconnected. Therefore, stable conduction can be obtained among the semiconductor wafer, the first semiconductor chip, and the second semiconductor chip. That is, electrical connection with excellent connection reliability can be obtained among the semiconductor wafer, the first semiconductor chip, and the second semiconductor chip.

導電部225の厚さ、すなわち、半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体290における、導電接続材料60’の厚さ(平均)は、特に限定されないが、第1の製造方法と同様にすることが好ましい。このように第1の半導体チップ220と第2の半導体チップ230間の間隔を小さくすることにより、半導体ウエハー/第1の半導体チップ接合体/第2の半導体チップ接合体290を個片化することにより得られる半導体チップ30’(2つの積層体)の厚さを薄くすることができる。   The thickness of the conductive portion 225, that is, the thickness (average) of the conductive connection material 60 ′ in the semiconductor wafer / first semiconductor chip / second semiconductor chip assembly 290 is not particularly limited. The method is preferably the same. In this way, the semiconductor wafer / first semiconductor chip assembly / second semiconductor chip assembly 290 is separated into pieces by reducing the distance between the first semiconductor chip 220 and the second semiconductor chip 230. Thus, the thickness of the semiconductor chip 30 ′ (two stacked bodies) obtained can be reduced.

換言すれば、一つの電子部品内に搭載することができる半導体チップ30’の集積密度を高めることができ、また、電子部品全体を小型化することができる。また、それぞれの機能面221、裏面233に設けられた第3の端子および第4の端子の間隔を小さくすることができるので、信号の高速化を実現することもできる。   In other words, the integration density of the semiconductor chip 30 ′ that can be mounted in one electronic component can be increased, and the entire electronic component can be reduced in size. In addition, since the distance between the third terminal and the fourth terminal provided on each of the functional surface 221 and the back surface 233 can be reduced, signal speed can be increased.

ここで、第1および第2の製造方法では、半導体ウエハーに半導体チップを1段、第3の製造方法では、半導体ウエハーに半導体チップを2段積層する実施形態を記載したが、本発明は、これに限定されることなく、半導体チップの積層は3段以上行ってもよい。   Here, in the first and second manufacturing methods, an embodiment is described in which one semiconductor chip is stacked on a semiconductor wafer, and in the third manufacturing method, two semiconductor chips are stacked on a semiconductor wafer. Without being limited thereto, the semiconductor chips may be stacked in three or more stages.

また、第1〜第3の製造方法では、機能面同士の積層または機能面と裏面の積層を記載したが、これに限定されることなく、裏面同士の積層を行ってもよい。   Moreover, in the 1st-3rd manufacturing method, although lamination | stacking of functional surfaces or lamination | stacking of a functional surface and a back surface was described, you may laminate | stack the back surfaces, without being limited to this.

[2] 次に、図3(e)、図4(e)および図5(e)に示すように、半導体ウエハー210、第1の半導体チップ220、第2の半導体チップ230に形成された個別回路に対応するように、半導体ウエハー/第1の半導体チップ接合体250、270または半導体ウエハー/第1の半導体チップ接合体/第2の半導体チップ接合体290を個片化す
ることにより、複数の半導体チップ(積層体)20、30、30’
を得る。
[2] Next, as shown in FIG. 3E, FIG. 4E, and FIG. 5E, the individual formed on the semiconductor wafer 210, the first semiconductor chip 220, and the second semiconductor chip 230, respectively. The semiconductor wafer / first semiconductor chip assembly 250, 270 or the semiconductor wafer / first semiconductor chip assembly / second semiconductor chip assembly 290 is separated into a plurality of pieces so as to correspond to the circuit. Semiconductor chip (laminated body) 20, 30, 30 ′
Get.

このように、本発明の半導体装置の製造方法により形成された半導体ウエハー/第1の半導体チップ接合体250、270または半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体290を個片化して、一括して複数の半導体チップ(積層体)20、30、30’を得る構成とすることにより、上述した従来技術で説明したように、半導体チップと半導体ウエハーを積層・接合して個片化する場合と比較して、半導体チップ間の安定的な電気的接続が得られ、また、良品のみを積層することができることから歩留り良く半導体チップ(半導体チップ接合体)20、30、30’を製造することができる。   As described above, the semiconductor wafer / first semiconductor chip assembly 250, 270 or the semiconductor wafer / first semiconductor chip / second semiconductor chip assembly 290 formed by the method for manufacturing a semiconductor device of the present invention is separated. To obtain a plurality of semiconductor chips (laminated bodies) 20, 30, 30 ′ in a lump, thereby stacking and joining the semiconductor chips and the semiconductor wafers as described in the prior art. Compared with the case of singulation, stable electrical connection between the semiconductor chips can be obtained, and only good products can be stacked, so that the semiconductor chips (semiconductor chip assemblies) 20, 30, 30 ′ can be obtained with a high yield. Can be manufactured.

[3] 次に、上面に配線パターン50と、下面にバンプ60とがそれぞれ設けられたインターポーザー40(基板)を用意し、このインターポーザー40上に配線パターン50を介して半導体チップ(積層体)20、30、30’を搭載する。
以上のような工程を経ることにより、電子部品10および90を製造することができる。
[3A]半導体チップ(2つの積層体)20をインターポーザー40上に配線パターン50を介して搭載する方法は、特に限定されないが、エポキシ系樹脂等の各種樹脂材料で構成される接着剤80で搭載することができる。さらに、ワイヤー(金線)70により、インタポーザー40と半導体チップ(2つの積層体)20の電気的接続を行うことができる。
[3B]また、半導体チップ(2つの積層体)30または半導体チップ(3つの積層体)30’をインターポーザー40上に配線パターン50を介して搭載する方法は、特に限定されないが、第1および第2の製造方法で説明した導電接続材料と同様のものを用い半導体チップ(半導体チップ接合体)30または30’とインターポーザー40上の配線パターン50を電気的に接続することができる。
[3] Next, an interposer 40 (substrate) having a wiring pattern 50 on the upper surface and a bump 60 on the lower surface is prepared, and a semiconductor chip (laminated body) is disposed on the interposer 40 via the wiring pattern 50. ) 20, 30, 30 'are mounted.
Through the steps as described above, the electronic components 10 and 90 can be manufactured.
[3A] A method of mounting the semiconductor chip (two stacked bodies) 20 on the interposer 40 via the wiring pattern 50 is not particularly limited, but with an adhesive 80 made of various resin materials such as an epoxy resin. Can be installed. Furthermore, the interposer 40 and the semiconductor chip (two stacked bodies) 20 can be electrically connected by a wire (gold wire) 70.
[3B] The method of mounting the semiconductor chip (two stacked bodies) 30 or the semiconductor chip (three stacked bodies) 30 ′ on the interposer 40 via the wiring pattern 50 is not particularly limited. The semiconductor chip (semiconductor chip assembly) 30 or 30 ′ and the wiring pattern 50 on the interposer 40 can be electrically connected using the same conductive connection material as described in the second manufacturing method.

このようにして製造された電子部品10および90は、一つのパッケージ内に搭載することができる半導体チップ20または30の集積密度を高めることができるので、電子機器の高機能化および小型化に対応することができる。   Since the electronic components 10 and 90 manufactured in this way can increase the integration density of the semiconductor chips 20 or 30 that can be mounted in one package, the electronic devices 10 and 90 can cope with high functionality and downsizing of electronic devices. can do.

なお、本発明の電子部品の製造方法により製造された電子部品10および90は、例えば、携帯電話、デジタルカメラ、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、ゲーム機、液晶テレビ、液晶ディスプレイ、有機エレクトロルミネッセンスディスプレイ、プリンタ等に広く用いることができる。   The electronic components 10 and 90 manufactured by the method for manufacturing an electronic component of the present invention include, for example, a mobile phone, a digital camera, a video camera, a car navigation system, a personal computer, a game machine, a liquid crystal television, a liquid crystal display, and an organic electroluminescence. It can be widely used for displays, printers and the like.

以上、本発明の半導体装置の製造方法および電子部品の製造方法について説明したが、本発明は、これらに限定されるものではない。   Although the semiconductor device manufacturing method and the electronic component manufacturing method of the present invention have been described above, the present invention is not limited to these.

本発明の半導体装置の製造方法は、半導体ウエハーおよび半導体チップ間を電気的に接続し、半導体ウエハーと半導体チップを固着する際に好適に用いることができる。本発明の半導体装置の製造方法を用いることで、半導体ウエハーおよび半導体チップ間の良好な電気的接続を実現できるとともに、半導体チップ(積層体)を製造する際の歩留りを向上することができる。また、本発明の半導体装置の製造方法を用いることで、電子部品の小型化、薄型化の要求にも対応することが可能である。   The method for manufacturing a semiconductor device of the present invention can be suitably used when the semiconductor wafer and the semiconductor chip are electrically connected and the semiconductor wafer and the semiconductor chip are fixed. By using the method for manufacturing a semiconductor device of the present invention, it is possible to realize a good electrical connection between a semiconductor wafer and a semiconductor chip, and to improve the yield when manufacturing a semiconductor chip (laminated body). In addition, by using the method for manufacturing a semiconductor device of the present invention, it is possible to meet the demand for downsizing and thinning of electronic components.

10、90 電子部品
20、30、30’ 半導体チップ(積層体)
40 インターポーザー
50 配線パターン
60、60’ 導電接続材料
61 樹脂組成物
62 金属箔
70 ワイヤ(金線)
80 接着剤
210 半導体ウエハー
220 第1の半導体チップ
230 第2の半導体チップ
211、221、231 機能面
212、222、232 接続部
213、223、233 裏面
225、235 導電部
226、236 絶縁部
240、260 半導体ウエハー/第1の半導体チップ積層体
250、270 半導体ウエハー/第1の半導体チップ接合体
280 半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体
290 半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体
510 第1の半導体チップ
520 半導体ウエハー
511、521 接続部
530 接合体
540 第2の半導体チップ
550 半導体チップ接合体
620 バンプ
630 インターポーザー
640 配線パターン
100 電子部品
10, 90 Electronic component 20, 30, 30 ′ Semiconductor chip (laminated body)
40 Interposer 50 Wiring pattern 60, 60 'Conductive connection material 61 Resin composition 62 Metal foil 70 Wire (gold wire)
80 Adhesive 210 Semiconductor wafer 220 First semiconductor chip 230 Second semiconductor chip 211, 221, 231 Functional surface 212, 222, 232 Connection portion 213, 223, 233 Back surface 225, 235 Conductive portion 226, 236 Insulating portion 240, 260 Semiconductor wafer / first semiconductor chip stack 250, 270 Semiconductor wafer / first semiconductor chip assembly 280 Semiconductor wafer / first semiconductor chip / second semiconductor chip stack 290 Semiconductor wafer / first semiconductor chip / Second semiconductor chip assembly 510 First semiconductor chip 520 Semiconductor wafer 511, 521 Connection portion 530 Joint body 540 Second semiconductor chip 550 Semiconductor chip assembly 620 Bump 630 Interposer 640 Wiring pattern 100 Electronic component

Claims (13)

半導体ウエハーと第1の半導体チップとを積層して電気的に接続する半導体装置の製造方法であって、
前記半導体ウエハーおよび前記第1の半導体チップをそれぞれ用意する第1の工程と、
前記半導体ウエハーと、前記第1の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させるとともに、前記半導体ウエハーの第1の端子と、前記第1の半導体チップの第2の端子とが対応するように位置決めして、前記半導体ウエハーと第1の半導体チップとが積層された半導体ウエハー/第1の半導体チップ積層体を得る第2の工程と、
前記半導体ウエハー/第1の半導体チップ積層体を加熱することにより、前記金属箔を溶融し、前記半導体ウエハーの第1の端子と前記第1の半導体チップの第2の端子との間に金属箔を凝集させた後、固化し、さらに、前記樹脂組成物を硬化または凝固させて、前記半導体ウエハーと前記第1の半導体チップとが固着することにより、前記金属箔が溶融した凝集物の固化物で、前記半導体ウエハーの第1の端子と前記第1の半導体チップの第2の端子とが電気的に接続された半導体ウエハー/第1の半導体チップ接合体を得る第3の工程とを有することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device in which a semiconductor wafer and a first semiconductor chip are stacked and electrically connected,
A first step of preparing each of the semiconductor wafer and the first semiconductor chip;
Between the semiconductor wafer and the first semiconductor chip, a conductive connection material having a laminated structure composed of a resin composition and a metal foil selected from solder foil or tin foil is interposed, and the semiconductor wafer Semiconductor wafer / first semiconductor chip in which the semiconductor wafer and the first semiconductor chip are laminated by positioning so that the first terminal of the first semiconductor chip and the second terminal of the first semiconductor chip correspond to each other A second step of obtaining a laminate;
The metal foil is melted by heating the semiconductor wafer / first semiconductor chip stack, and the metal foil is interposed between the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip. Then, the resin composition is hardened or solidified, and the semiconductor wafer and the first semiconductor chip are fixed to each other, whereby the solidified product of the aggregate obtained by melting the metal foil. And a third step of obtaining a semiconductor wafer / first semiconductor chip assembly in which the first terminal of the semiconductor wafer and the second terminal of the first semiconductor chip are electrically connected. A method of manufacturing a semiconductor device.
前記第1の半導体チップの第2の端子とは反対側の面に第2の半導体チップがさらに配設されてなる請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein a second semiconductor chip is further disposed on a surface of the first semiconductor chip opposite to the second terminal. 前記半導体ウエハー/第1の半導体チップ接合体と第4の端子を有する第2の半導体チップとを積層して電気的に接続する半導体装置の製造方法であって、
前記半導体ウエハー/第1の半導体チップ接合体および前記第2の半導体チップをそれぞれ用意する第1の工程と、
前記半導体ウエハー/第1の半導体チップ接合体と、前記第2の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させるとともに、前記第1の半導体チップの第2の端子とは反対側の面に配設された第3の端子と前記第4の端子とが対応するように位置決めして、前記半導体ウエハー/第1の半導体チップ接合体と第2の半導体チップとが積層された半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体を得る第2の工程と、
前記半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体を加熱することにより、前記金属箔を溶融し、前記第3の端子と前記第4の端子との間に金属箔を凝集させた後、固化し、さらに、前記樹脂組成物を硬化または凝固させて、前記半導体ウエハー/第1の半導体チップ接合体と前記第2の半導体チップとが固着することにより、前記金属箔が溶融した凝集物の固化物で、前記半導体ウエハー/第1の半導体チップ接合体と前記第2の半導体チップとが電気的に接続された半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体を得る第3の工程とを有することを特徴とする、請求項1または2に記載の半導体装置の製造方法。
A method of manufacturing a semiconductor device in which the semiconductor wafer / first semiconductor chip assembly and a second semiconductor chip having a fourth terminal are stacked and electrically connected,
A first step of preparing each of the semiconductor wafer / first semiconductor chip assembly and the second semiconductor chip;
Conductive connection material having a laminated structure composed of a resin composition and a metal foil selected from solder foil or tin foil between the semiconductor wafer / first semiconductor chip assembly and the second semiconductor chip And the semiconductor wafer is positioned so that the third terminal and the fourth terminal disposed on the surface opposite to the second terminal of the first semiconductor chip correspond to each other. / A second step of obtaining a semiconductor wafer / first semiconductor chip / second semiconductor chip stacked body in which a first semiconductor chip bonded body and a second semiconductor chip are stacked;
By heating the semiconductor wafer / first semiconductor chip / second semiconductor chip stack, the metal foil is melted, and the metal foil is agglomerated between the third terminal and the fourth terminal. Then, it is solidified, and further, the resin composition is cured or solidified, and the semiconductor wafer / first semiconductor chip assembly and the second semiconductor chip are fixed, thereby melting the metal foil. A semiconductor wafer / first semiconductor chip / second semiconductor chip assembly in which the semiconductor wafer / first semiconductor chip assembly and the second semiconductor chip are electrically connected with a solidified product of aggregates. A method for manufacturing a semiconductor device according to claim 1, further comprising: a third step of obtaining.
前記第3の工程において、前記半導体ウエハー/第1の半導体チップ積層体または前記半導体ウエハー/第1の半導体チップ/第2の半導体チップ積層体が加熱される際に、前記金属箔の溶融に遅れて、前記樹脂組成物の硬化または凝固が完了する請求項1ないし3のいずれかに記載の半導体装置の製造方法。   In the third step, when the semiconductor wafer / first semiconductor chip stack or the semiconductor wafer / first semiconductor chip / second semiconductor chip stack is heated, the metal foil is delayed in melting. The method for manufacturing a semiconductor device according to claim 1, wherein the resin composition is completely cured or solidified. 前記樹脂組成物が熱硬化性樹脂を含む、請求項1ないし4のいずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the resin composition includes a thermosetting resin. 前記樹脂組成物がフラックス機能を有する化合物を含む、請求項1ないし5のいずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the resin composition includes a compound having a flux function. 前記導電接続材料が、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含む、請求項1ないし6のいずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the conductive connecting material includes a laminated structure including a resin composition layer / metal foil layer / resin composition layer. 前記導電接続材料が、樹脂組成物層/金属箔層からなる積層構造を含む、請求項1ないし6のいずれか1に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the conductive connection material includes a laminated structure including a resin composition layer / a metal foil layer. 請求項1ないし8のいずれかに記載の製造方法で製造されたことを特徴とする半導体装置。   A semiconductor device manufactured by the manufacturing method according to claim 1. 請求項1ないし8のいずれかに記載の半導体装置の製造方法により製造された前記半導体ウエハー/第1の半導体チップ接合体または半導体ウエハー/第1の半導体チップ/第2の半導体チップ接合体を個別回路毎に切断して、複数の半導体チップに個片化する工程を有することを特徴とする半導体装置の製造方法。   9. The semiconductor wafer / first semiconductor chip assembly or the semiconductor wafer / first semiconductor chip / second semiconductor chip assembly manufactured by the method for manufacturing a semiconductor device according to claim 1 individually. A method for manufacturing a semiconductor device, comprising a step of cutting each circuit into pieces into a plurality of semiconductor chips. 請求項10に記載の製造方法で製造されたことを特徴とする半導体装置。   A semiconductor device manufactured by the manufacturing method according to claim 10. 前記個片化した半導体装置を基板に搭載する工程を有することを特徴とする電子部品の製造方法。   A method for manufacturing an electronic component comprising a step of mounting the separated semiconductor device on a substrate. 請求項12に記載の製造方法で製造されたことを特徴とする電子部品。   An electronic component manufactured by the manufacturing method according to claim 12.
JP2009238359A 2009-10-15 2009-10-15 Manufacturing method of semiconductor device Expired - Fee Related JP5353628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009238359A JP5353628B2 (en) 2009-10-15 2009-10-15 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009238359A JP5353628B2 (en) 2009-10-15 2009-10-15 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011086763A true JP2011086763A (en) 2011-04-28
JP5353628B2 JP5353628B2 (en) 2013-11-27

Family

ID=44079502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009238359A Expired - Fee Related JP5353628B2 (en) 2009-10-15 2009-10-15 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5353628B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019429A (en) * 2004-06-30 2006-01-19 Nec Electronics Corp Semiconductor device and semiconductor wafer, and manufacturing method thereof
JP2007129131A (en) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd Component mounter and method of manufacturing stack component
WO2008054011A1 (en) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Semiconductor electronic component and semiconductor device using the same
WO2008136352A1 (en) * 2007-04-27 2008-11-13 Sumitomo Bakelite Company Limited Method for bonding semiconductor wafers and method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019429A (en) * 2004-06-30 2006-01-19 Nec Electronics Corp Semiconductor device and semiconductor wafer, and manufacturing method thereof
JP2007129131A (en) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd Component mounter and method of manufacturing stack component
WO2008054011A1 (en) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Semiconductor electronic component and semiconductor device using the same
WO2008136352A1 (en) * 2007-04-27 2008-11-13 Sumitomo Bakelite Company Limited Method for bonding semiconductor wafers and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5353628B2 (en) 2013-11-27

Similar Documents

Publication Publication Date Title
WO2010027017A1 (en) Electroconductive connecting material, method for connecting terminals to each other using the electroconductive connecting material, and method for manufacturing connecting terminal
JP4752985B2 (en) Conductive connection material and connection method between terminals using the same
JP2011108770A (en) Method of manufacturing semiconductor device, semiconductor device, method of manufacturing electronic component, and electronic component
JP2011151251A (en) Conductive connection material with back grind tape, inter-terminal connection method, and electric/electronic component
JP2011171258A (en) Conductive connection sheet, method of connecting between terminals, method of forming connection terminal, semiconductor device, and electronic apparatus
JP2014075317A (en) Conductive connection sheet, semiconductor device and electronic apparatus
JP5461239B2 (en) Semiconductor device manufacturing method, semiconductor device, electronic component manufacturing method, and electronic component
JP5263121B2 (en) Manufacturing method of semiconductor device and manufacturing method of electronic component
JP5397233B2 (en) Connection method between terminals and electronic member with conductive connection material
JP5471551B2 (en) Conductive connection sheet, connection method between terminals, formation method of connection terminal, semiconductor device and electronic device
JP2011181467A (en) Method for manufacturing conductive connection sheet, connection method between terminals, method for forming connection terminal, semiconductor device, and electronic device
JP5564964B2 (en) Conductive connection sheet, connection method between terminals, formation method of connection terminal, semiconductor device and electronic device
JP5482143B2 (en) Conductive connection material, connection method between terminals, and manufacturing method of connection terminals
JP5353628B2 (en) Manufacturing method of semiconductor device
JP2013251562A (en) Conductive connection material with dicing sheet function, connection method between terminals, and electrical and electronic components
JP5381774B2 (en) Method for forming solder layer, method for connecting terminals, semiconductor device and electronic device
JP5471163B2 (en) Manufacturing method of semiconductor device
JP5381814B2 (en) Method for connecting terminals, method for manufacturing semiconductor device using the same, and method for forming connection terminals
JP2011165954A (en) Conductive connection material, connection method between terminals, method of manufacturing connection terminal, electronic member, and electric and electronic component
JP2011187487A (en) Conductive connection sheet, method of making connection between terminals, method of forming connection terminal, and electronic apparatus
JP2011187489A (en) Method for manufacturing electronic component, electronic component, method for manufacturing electronic apparatus and electronic apparatus
JP5381783B2 (en) Conductive connection sheet, connection method between terminals, formation method of connection terminal, semiconductor device and electronic device
JP5381784B2 (en) Conductive connection sheet, connection method between terminals, formation method of connection terminal, semiconductor device and electronic device
JP5471601B2 (en) Conductive connection sheet, connection method between terminals, formation method of connection terminal, semiconductor device and electronic device
JP2011181703A (en) Method of manufacturing conductive connection sheet, method of connecting terminals, method of forming connection terminal, semiconductor device, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees