JP2011083120A

JP2011083120A - スイッチングレギュレータ

Info

Publication number: JP2011083120A
Application number: JP2009233472A
Authority: JP
Inventors: Takuya Ishii; 卓也石井
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2009-10-07
Filing date: 2009-10-07
Publication date: 2011-04-21

Abstract

【課題】ヒステリティック制御方式のスイッチングレギュレータの給電能力を向上する。
【解決手段】スイッチングレギュレータは、基準電圧（Ｖｒｅｆ）と出力電圧（Ｖｆｂ）とを比較する比較部（７）と、比較部（７）の出力が所定の論理遷移をしたとき出力を一定時間アクティブにする一定時間トリガ回路（８）と、一定時間トリガ回路（８）の出力と比較部（７）の出力との論理演算を行う論理回路（１０）とを備え、スイッチ素子（１）は、論理回路（１０）の出力に従ってスイッチング動作を行う。
【選択図】図１

Description

本発明は、スイッチングレギュレータに関し、特に、ヒステリティック制御方式のスイッチングレギュレータの給電能力向上に関する。

一般に、スイッチングレギュレータは、効率よく電力を変換することができるため多くの電子機器の電源回路として用いられる。特にバッテリーを入力電圧源とする携帯機器では、長時間の使用を可能とするため使用状況に応じて電子回路に供給する電力を適時変更するなどの制御が行われる。したがって、使用状況の変化に高速に応答するスイッチングレギュレータが求められている。

このようなスイッチングレギュレータとして、誤差増幅器を用いたフィードバック制御ではなく、比較器を用いて出力電圧が所定の範囲内となるようにスイッチ素子を制御するヒステリティック制御を行うものがある。ヒステリティック制御では、誤差増幅器のスルーレートによって決まる動作時間を要しないため高速に応答することができる。

安定したヒステリティック制御を行うためには、出力リップルの振幅を大きくする必要があるが、振幅を大きくしすぎると適切な出力電圧を得ることができないという問題がある。そこで、基準電圧に出力リップルと逆波形の電圧を重畳した疑似リップル電圧を用いて、出力電圧が疑似リップル電圧を下回ったときにスイッチ素子を一定時間オン制御するようにしている（例えば、特許文献１参照）。

米国特許第７，２０２，６４２号明細書

スイッチングレギュレータの入力電圧をＶｉｎ、出力電圧をＶｏｕｔ、スイッチング制御に係るデューティ比をδとすると、入出力電圧の関係は、
Ｖｏｕｔ＝δ×Ｖｉｎ
で表される。従来のスイッチングレギュレータでは、スイッチ素子は一定時間Ｔ１だけオンした後にターンオフする。そのため、スイッチ素子が次にターンオンするまでにオフ時間Ｔ２が存在する。したがって、デューティ比δは、
δ＝Ｔ１／（Ｔ１＋Ｔ２）
で表される。ここで、時間Ｔ１が一定であるためデューティ比δは時間Ｔ２によって決まる。したがって、デューティ比δの最大値δｍａｘは、時間Ｔ２の最小値をＴ２ｍｉｎとして、
δｍａｘ＝Ｔ１／(Ｔ１+Ｔ２ｍｉｎ)
となる。ここで問題なのは、Ｔ２ｍｉｎがゼロにならないため、δｍａｘは１にならないということである。したがって、入力電圧が低下したり、負荷が重くなったりすると、出力負荷に充分な電気エネルギを供給することができずに出力電圧が低下するおそれがある。

本発明は、かかる点に鑑みてなされたものであり、ヒステリティック制御方式のスイッチングレギュレータの給電能力を向上することを課題とする。

上記課題を解決するため本発明によって次のような解決手段を講じた。すなわち、スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータとして、目標電圧と出力電圧とを比較する比較部と、比較部の出力が所定の論理遷移をしたとき出力を一定時間アクティブにする一定時間トリガ回路と、一定時間トリガ回路の出力と比較部の出力との論理演算を行う論理回路とを備え、スイッチ素子は、論理回路の出力に従ってスイッチング動作を行うものとする。

これによると、出力電圧が目標電圧を下回り、一定時間経過後に一定時間トリガ回路の出力がインアクティブになっても、比較部の出力によってスイッチ素子はオンし続ける。したがって、出力電圧が定常的に目標電圧を下回る場合に出力負荷に連続的に入力電圧が印加され、出力電圧の低下を抑制することができる。

好ましくは、上記スイッチングレギュレータは、目標電圧として、与えられた基準電圧に、スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した電圧を発生させる疑似リップル発生器を備え、比較部は、基準電圧と出力電圧とを比較する第１の比較器と、目標電圧と出力電圧とを比較する第２の比較器とを有し、一定時間トリガ回路は、第２の比較器の出力が所定の論理遷移をしたとき出力を一定時間アクティブにするものであり、論理回路は、一定時間トリガ回路の出力と第１の比較器の出力との論理演算を行うものとする。

あるいは、上記スイッチングレギュレータは、目標電圧として、与えられた基準電圧に、スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した電圧を発生させる疑似リップル発生器を備えているものとする。

本発明によると、入力電圧が低下した場合、スイッチ素子を連続的にオンすることができるため、出力電圧の低下を抑制することができる。また、負荷が重くなった場合、スイッチ素子を連続的にオンすることで、低下した出力電圧を所望の出力電圧に迅速に戻すことができる。すなわち、スイッチングレギュレータの給電能力を向上させることができる。

第１の実施形態に係るスイッチングレギュレータの回路構成図である。第１の実施形態に係るスイッチングレギュレータの動作波形図である。第２の実施形態に係るスイッチングレギュレータの回路構成図である。第２の実施形態に係るスイッチングレギュレータの動作波形図である。

＜第１の実施形態＞
図１は、第１の実施形態に係るスイッチングレギュレータの回路構成図である。本実施形態に係るスイッチングレギュレータは、インダクタ３に接続されたスイッチ素子１、２を交互にオンオフすることによって例えばバッテリー等からの入力電圧Ｖｉｎを降圧して、コンデンサ４で平滑化した出力電圧Ｖｏｕｔを出力負荷５に供給する。

疑似リップル発生器６は、スイッチ素子１がターンオフするごとに基準電圧Ｖｒｅｆから徐々に上昇し、スイッチ素子１がオンのとき基準電圧Ｖｒｅｆまで徐々に下降する目標電圧Ｖｒｅｆ１を出力する。

比較部７は、２つの比較器７１、７２で構成されている。具体的には、比較器７１は、出力電圧Ｖｏｕｔをフィードバックした電圧Ｖｆｂと目標電圧Ｖｒｅｆ１とを比較し、目標電圧Ｖｒｅｆ１が電圧Ｖｆｂを上回ると出力をＨレベルにする。比較器７２は、電圧Ｖｆｂと基準電圧Ｖｒｅｆとを比較し、電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回ると出力をＬレベルにする。なお、目標電圧Ｖｒｅｆ１は、基準電圧Ｖｒｅｆを下回っても所定値以下とはならないように設定されている。

一定時間トリガ回路８は、比較器７１の出力を受けて、その出力がＬレベルからＨレベルに遷移したとき、出力を一定時間Ｈレベルにする。

論理回路１０は、一定時間トリガ回路８および比較器７２の出力を受けていずれか一方の出力がＨレベルであるとき出力をＨレベルにする。論理回路１０は、例えばＯＲ回路で構成することができる。論理回路１０の出力がスイッチ素子１の制御信号となる。一方、論理回路１０の出力をインバータ１１で反転した信号はスイッチ素子２の制御信号となる。

次に、本実施形態に係るスイッチングレギュレータの動作を図２を参照して説明する。まず、時刻ｔ０から時刻ｔ１までは、電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回っているため、比較器７２の出力はＬレベルのままである。したがって、論理回路１０の出力は一定時間トリガ回路８の出力によって決まる。電圧Ｖｆｂが目標電圧Ｖｒｅｆ１を下回ると、比較器７１の出力はＬレベルからＨレベルに遷移する。この遷移をトリガとして、一定時間トリガ回路８の出力はＨレベルとなるため、論理回路１０の出力もＨレベルとなる。

論理回路１０の出力がＨレベルになると、スイッチ素子１がオンするため電圧Ｖｆｂは上昇する一方、目標電圧Ｖｒｅｆ１は下降する。そのため、電圧Ｖｆｂが目標電圧Ｖｒｅｆ１を上回って比較器７１の出力はすぐにＬレベルとなる。

一定時間トリガ回路８の出力は、時間Ｔ１にわたってＨレベルであるため、論理回路１０の出力も時間Ｔ１にわたってＨレベルとなる。時間Ｔ１が経過すると、一定時間トリガ回路８の出力および論理回路１０の出力はＬレベルとなる。これにより、スイッチ素子１がターンオフするため電圧Ｖｆｂは下降する一方、目標電圧Ｖｒｅｆ１は上昇する。以後、これらの動作を繰り返す。

バッテリーの長時間の使用等により入力電圧Ｖｉｎが低下すると電圧Ｖｆｂの平均レベルが低下するため、電圧Ｖｆｂが下降し始めてから目標電圧Ｖｒｅｆ１を下回るまでの時間が短くなる。すなわち、スイッチ素子１のオフ時間が徐々に短くなる。そして、時刻ｔ１で、電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回ると、比較器７１の出力および比較器７２の出力はＨレベルになる。これにより、一定時間トリガ回路８の出力および論理回路１０の出力はＨレベルとなり、スイッチ素子１はオンする。時刻ｔ１以降、電圧Ｖｆｂは定常的に基準電圧Ｖｒｅｆを下回るため、比較器７１の出力および比較器７２の出力はそれぞれＨレベルのままとなる。

時刻ｔ２で、一定時間トリガ回路８の出力はＬレベルとなるが、比較器７２の出力はＨレベルのままである。したがって、論理回路１０の出力は一定時間トリガ回路８の出力にかかわらずＨレベルのままとなり、スイッチ素子１はオン状態を維持する。

以上、本実施形態によると、入力電圧Ｖｉｎが充分高いときにはスイッチ素子１が一定時間オン制御され、入力電圧Ｖｉｎが低下するとスイッチ素子１が連続オン制御される。

なお、目標電圧Ｖｒｅｆ１の波形は、スイッチ素子１がターンオフするごとに基準電圧Ｖｒｅｆから上昇する波形であればよい。また、電圧Ｖｆｂは出力電圧Ｖｏｕｔそのものでなくとも出力電圧Ｖｏｕｔに比例していればよい。例えば、電圧Ｖｆｂとして出力電圧Ｖｏｕｔを抵抗分圧した電圧を用いてもよい。

＜第２の実施形態＞
図３は、第２の実施形態に係るスイッチングレギュレータの回路構成図である。以下、第１の実施形態との相違点についてのみ説明する。

疑似リップル発生器６Ａは、スイッチ素子１がターンオフするごとに基準電圧Ｖｒｅｆから徐々に上昇し、スイッチ素子１がオンのとき基準電圧Ｖｒｅｆと同レベルとなる目標電圧Ｖｒｅｆ２を出力する。疑似リップル発生器６Ａは、例えば論理回路１０の出力からスイッチ素子１がターンオフしたことを検知することができる。

比較部７Ａは、電圧Ｖｆｂと目標電圧Ｖｒｅｆ２とを比較し、電圧Ｖｆｂが目標電圧Ｖｒｅｆ２を下回ると出力をＨレベルにする。

論理回路１０は、一定時間トリガ回路８および比較部７Ａの出力を受けていずれか一方の出力がＨレベルであるとき出力をＨレベルにする。

次に、本実施形態に係るスイッチングレギュレータの動作を図４を参照して説明する。まず、時刻ｔ０から時刻ｔ１において電圧Ｖｆｂが目標電圧Ｖｒｅｆ２を上回ると、比較部７Ａの出力はＬレベルとなる。電圧Ｖｆｂが下降して目標電圧Ｖｒｅｆ２を下回ると、比較部７Ａの出力はＬレベルからＨレベルに遷移する。この遷移をトリガとして、一定時間トリガ回路８の出力はＨレベルとなるため、論理回路１０の出力もＨレベルとなる。

論理回路１０の出力がＨレベルになると、スイッチ素子１がオンするため電圧Ｖｆｂは上昇する一方、目標電圧Ｖｒｅｆ２は基準電圧Ｖｒｅｆと同レベルとなる。そのため、電圧Ｖｆｂが目標電圧Ｖｒｅｆ２を上回って比較部７Ａの出力はすぐにＬレベルとなる。

一定時間トリガ回路８の出力は、時間Ｔ１にわたってＨレベルであるため、論理回路１０の出力も時間Ｔ１にわたってＨレベルとなる。時間Ｔ１が経過すると、一定時間トリガ回路８の出力および論理回路１０の出力はＬレベルとなる。これにより、スイッチ素子１がターンオフするため電圧Ｖｆｂは下降する一方、目標電圧Ｖｒｅｆ２は上昇する。以後、これらの動作を繰り返す。

そして、時刻ｔ１で、電圧Ｖｆｂは目標電圧Ｖｒｅｆ２を下回ると、比較部７Ａの出力はＨレベルになる。これにより、一定時間トリガ回路８の出力および論理回路１０の出力はＨレベルとなり、スイッチ素子１はオンする。時刻ｔ１以降、電圧Ｖｆｂが定常的に目標電圧Ｖｒｅｆ２を下回るため、比較部７Ａの出力がＨレベルのままとなる。

時刻ｔ２で、一定時間トリガ回路８の出力はＬレベルとなるが、比較部７Ａの出力はＨレベルのままである。したがって、論理回路１０の出力は一定時間トリガ回路８の出力にかかわらずＨレベルのままとなり、スイッチ素子１はオン状態を維持する。

以上、本実施形態によると、比較器の数を減らしながらも、第１の実施形態に係るスイッチングレギュレータと同等の給電能力を発揮することができる。

なお、上記２つの実施形態において、疑似リップル発生器６、６Ａを省略してもよい。この場合、第１の実施形態については比較器７１、７２を１つにまとめてもよい。また、スイッチ素子２の代わりにダイオードを用いてもよい。また、各構成要素の出力論理は上記と逆であってもよい。

本発明に係るスイッチングレギュレータは、出力電圧の低下を抑制することができるため、長時間の使用が求められる携帯用電子機器等に有用である。

１スイッチ素子
６、６Ａ疑似リップル発生器
７、７Ａ比較部
８一定時間トリガ回路
１０論理回路
７１比較器（第２の比較器）
７２比較器（第１の比較器）

Claims

スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
目標電圧と前記出力電圧とを比較する比較部と
前記比較部の出力が所定の論理遷移をしたとき出力を一定時間アクティブにする一定時間トリガ回路と、
前記一定時間トリガ回路の出力と前記比較部の出力との論理演算を行う論理回路とを備え、
前記スイッチ素子は、前記論理回路の出力に従ってスイッチング動作を行う
ことを特徴とするスイッチングレギュレータ。
請求項１のスイッチングレギュレータにおいて、
前記目標電圧として、与えられた基準電圧に、前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した電圧を発生させる疑似リップル発生器を備え、
前記比較部は、
前記基準電圧と前記出力電圧とを比較する第１の比較器と、
前記目標電圧と前記出力電圧とを比較する第２の比較器とを有するものであり、
前記一定時間トリガ回路は、前記第２の比較器の出力が前記所定の論理遷移をしたとき出力を一定時間アクティブにするものであり、
前記論理回路は、前記一定時間トリガ回路の出力と前記第１の比較器の出力との論理演算を行うものである
ことを特徴とするスイッチングレギュレータ。
請求項１のスイッチングレギュレータにおいて、
前記目標電圧として、与えられた基準電圧に、前記スイッチ素子がターンオフするごとに所定の時間変化をする電圧を重畳した電圧を発生させる疑似リップル発生器を備えている
ことを特徴とするスイッチングレギュレータ。
請求項２および３のうち何れか１つのスイッチングレギュレータにおいて、
前記疑似リップル発生器は、前記論理回路の出力に基づいて、前記スイッチ素子がターンオフしたことを検知する
ことを特徴とするスイッチングレギュレータ。
スイッチ素子をスイッチング制御して入力電圧を降圧して出力電圧を生成するスイッチングレギュレータであって、
目標電圧と前記出力電圧とを比較し、前記出力電圧が前記目標電圧を下回ったとき前記スイッチ素子を一定時間オンする一定時間オン制御を行い、
前記出力電圧が定常的に前記目標電圧を下回ると、前記一定時間オン制御に優先して前記スイッチ素子をオンし続ける連続オン制御を行う
ことを特徴とするスイッチングレギュレータ。