JP2011061481A - チャンネルデータ伝送方法とその方法を用いた制御装置、及び制御対象装置とそれらを備える制御システム、及び充放電試験システム - Google Patents

Abstract

【課題】迅速なデータ伝送が可能なチャンネルデータ伝送方法とその方法を用いた制御装置、及び制御対象装置とそれらを備える制御システム、及び充放電試験システムを提供することを目的とする。
【解決手段】複数の制御対象装置の少なくとも一部の制御対象装置に指令を伝送するシリアル通信のチャンネルデータ伝送方法において、チャンネルデータは、制御対象装置ごとに個別に割り当てられたアドレスビットを有するチャンネルデータ伝送方法とする。また、好ましくはチャンネルデータが、少なくとも複数の制御対象装置の総数と同じ数のビット数を有するチャンネルデータ伝送方法とする。
【選択図】図１

Description

本発明は、チャンネルデータ伝送方法とその方法を用いた制御装置、及び制御対象装置とそれらを備える制御システム、及び充放電試験システムに関する。

現在、シングルチップマイクロコントローラが高集積化され、シングルチップマイクロコントローラを用いて多数の周辺ＩＣを制御することが可能である。また、ユニットを小型化するように、シングルチップマイクロコントローラの端子数を増大させない設計とし、チップの大きさの範囲内で許容される端子数には物理的な制約が設けられる。

このため、シングルチップマイクロコントローラと周辺ＩＣとの間でシリアル伝送をして、相互の端子数を低減させている。このようなシリアル伝送方式として、Ｉ２Ｃ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスが知られている。Ｉ２Ｃバスは、ＩＣ間で相互に制御を効率よく実施することを目的としており、双方向のシリアルデータライン（ＳＤＡ：Ｓｅｒｉａｌ Ｄａｔａ Ｌｉｎｅ）と、シリアルクロックライン（ＳＣＬ：Ｓｅｒｉａｌ Ｃｌｏｃｋ Ｌｉｎｅ）とからなる２本のバスラインのみで構成される。

図１０は、Ｉ２Ｃバスプロトコルを示す図である。図１０において、開始条件ビット「Ｓ」に続く１バイトの情報は、スレーブアドレスとリード／ライト指定ビットとからなる。スレーブアドレスとは、マスタとなるシングルチップマイクロコントローラのバスに接続される複数のスレーブＩＣを識別する固有のアドレスである。

また、スレーブアドレスを含む１バイト情報に続いて、コマンドデータ、表示データ等が１バイト単位で伝送され、各バイトの後にはスレーブからの確認応答ビット（アクノリッジ ビット）「Ａ」が必要とされる。

図１０では、スレーブアドレスを含む１バイト情報の後の１バイト情報は、１ビットのコンティエーション「Ｃ」と７ビットのコマンドデータとで構成される。コンティエーション「Ｃ」＝０であれば、このビット「Ｃ」に続く７ビットのデータが最後のコマンドデータであることを意味し、「Ｃ」＝１であればさらに他のコマンドデータが１バイト単位で継続することを意味する。

そして、最後のコマンドの後に必要に応じて１バイト単位で表示データが送出され、確認応答ビットの後の停止条件ビット「Ｐ」にて伝送が終了する。図１０のＩ２Ｃバスプロトコルでは、１バイトのうちの１ビットをコンティエーション「Ｃ」として用いているため、コマンドデータは７ビットを使用することとなる。

このように、１バイトデータのうちの上位ビットを他の機能に用いる技術は、例えば下記特許文献１にも開示されている。また、１バイトのシリアルデータの上位２ビットに、例えば周辺回路の状態を制御するデータを割り当てることができる。

さらに、１バイトまたはそれ以上のビット数のコマンドデータを送出可能とするために、図１１と図１２とに示すＩ２Ｃバスプロトコルが利用される。図１１と図１２とは、１バイトまたはそれ以上のビット数のコマンドデータを送出可能なＩ２Ｃバスプロトコルを示す図である。

図１１に示すように、スレーブアドレスを含む１バイトの情報及び確認応答ビット「Ａ」に続いて、コントロールバイト及びコマンドデータを含む２バイトの情報が送出される。また、後半のコマンドデータには下位８ビットのコマンドビットが送出され、前半のコントロールバイトに残りの上位ビットのコマンドビットが送出される。

これにより、１バイト（８ビット）以上のデータから成るコマンドデータの送出が可能となる。なお、コントロールバイトの最上位ビット「Ｃｏ」がコンティエーションとして機能する。

図１２では、コントロールバイトの上位２ビット目に、後に続くのがコマンドかデータかを識別するためのＤ／Ｃビットを設けている。

特開２００１−３４３７４号公報 特開２００２−６４５２０号公報

従来、複数の制御対象装置に対して同一の動作・処理指令を伝達する場合には、各制御対象装置に対して各々個別アドレスを指定して、制御対象装置毎に同一のコマンドを各々伝送していた。すなわち、制御しようとする制御対象装置に対応する数だけ、同一データを複数回伝送する必要があった。

このため、全ての制御対象装置に動作・処理指令を伝達し終えるのに相当の時間を要することとなり処理遅延が生じるだけではなく、制御対象装置間で動作・処理指令を受信し実行するタイミングにずれが生じることとなる。

本発明は、上述の問題点に鑑み為されたものであり、迅速なデータ等伝送が可能なチャンネルデータ伝送方法とその方法を用いた制御装置、及び制御対象装置とそれらを備える制御システム、及び充放電試験システムを提供することを目的とする。

本発明にかかるチャンネルデータ伝送方法は、複数の制御対象装置の少なくとも一部の制御対象装置に指令を伝送するシリアル通信のチャンネルデータ伝送方法において、チャンネルデータは、制御対象装置ごとに個別に割り当てられたアドレスビットを有することを特徴とする。

また、本発明にかかるチャンネルデータ伝送方法は、好ましくはチャンネルデータが、少なくとも複数の制御対象装置の総数と同じ数のビット数を有することを特徴とする。

また、本発明にかかるチャンネルデータ伝送方法は、さらに好ましくはチャンネルデータが、複数の制御対象装置の少なくとも一部の制御対象装置からなる複数の制御対象装置グループごとに個別に割り当てられたアドレスビットを有することを特徴とする。

また、本発明にかかるチャンネルデータ伝送方法は、さらに好ましくはチャンネルデータが、少なくとも複数の制御対象装置の総数と複数の制御対象装置グループの総グループ数との和と同じ数のビット数を有することを特徴とする。

また、本発明にかかる制御装置は、上述したいずれかのチャンネルデータ伝送方法でチャンネルデータを伝送する制御装置であることを特徴とする。

また、本発明にかかる制御装置は、好ましくは制御対象となる制御対象装置および制御対象となる制御対象装置グループに対し、個別に１ビットずつ割り当てられたアドレスビットを有するチャンネルデータを送信することを特徴とする。

また、本発明にかかる制御対象装置は、上述のいずれかに記載のチャンネルデータ伝送方法で伝送されたチャンネルデータを受信することを特徴とする。

また、本発明にかかる制御対象装置は、好ましくは制御対象装置および制御対象装置グループに対し、個別に１ビットずつ割り当てられたアドレスビットを有するチャンネルデータを受信することを特徴とする。

また、本発明にかかる制御システムは、上述のいずれかに記載の制御装置と、上述のいずれかに記載の制御対象装置とからなることを特徴とする。

また、本発明にかかる充放電試験システムは、制御システムが充放電試験システムであり、制御対象となる蓄電池の充放電試験ユニットと、各々異なる種類の蓄電池について蓄電池の種類ごとに同一の充放電試験をするようにグループ分けされた充放電試験ユニットを制御する制御装置と、を備えることを特徴とする。

迅速なデータ伝送が可能なチャンネルデータ伝送方法とその方法を用いた制御装置、及び制御対象装置とそれらを備える制御システム、及び充放電試験システムを提供できる。

第一の実施形態にかかるチャンネルビットの各チャンネルへの割り当て例を説明する図である。 一般的なデータの送信をする制御システムについて説明する図である。 制御パソコンが送信する制御データのデータフォーマットを説明する概念図である。 制御パソコンが同一のデータを送信する場合に要する時間を概念的に説明する図である。 第一の実施形態にかかる制御システムの構成概要を概念的に説明する図である。 制御システムが、ｃｈ１とｃｈ２とｃｈ８とに対してデータＡを同時に伝送し、その後ｃｈ３に対してデータＢを伝送する場合について説明する図である。 第二の実施形態にかかる蓄電池の充放電試験システムの概要を説明するブロック概念図である。 充放電試験システムが用いるチャンネルデータを説明する概念図である。 充放電制御装置が送信する制御データと、送信された制御データを受信する充放電試験ユニットとの関係を例示する概念図である。 Ｉ２Ｃバスプロトコルを示す図である。 １バイトまたはそれ以上のビット数のコマンドデータを送出可能なＩ２Ｃバスプロトコルを示す図である。 １バイトまたはそれ以上のビット数のコマンドデータを送出可能なＩ２Ｃバスプロトコルを示す図である。 制御システムにおける制御パソコンの処理フローを説明する概念図である。 制御システムにおける制御対象装置の処理フローを説明する概念図である。 充放電試験システムにおける充放電制御装置の処理フローを説明する概念図である。 充放電試験システムにおける充放電試験ユニットの処理フローを説明する概念図である。

実施形態で説明する制御システムは、一つの制御装置が複数の制御対象装置を制御する。複数の制御対象装置は、一つの制御装置から同一の指令を受信した場合には同一の動作処理により同一の機能を発揮する。制御装置は、典型的には制御パソコンであり、制御対象装置は、典型的には蓄電池の充放電試験ユニットである。

蓄電池の充放電試験システムは、異なる種類の蓄電池について各々任意の複数個ずつ同時に充放電試験をする場合がある。この場合に、同一種類の蓄電池については、同時に同一タイミングの充放電サイクル等により、充放電試験をすることが好ましい。

この制御システムにおいては、複数の制御対象装置に対して同一の動作処理指令（または制御データ）を伝達する場合、制御装置が一回の動作処理指令を送信する。制御装置から送信される動作処理指令には、その動作処理指令の対象となる全ての制御対象装置を指定するアドレスデータが含まれる。

動作処理指令を受信した制御対象装置は、アドレスデータを参照して自身のアドレスビットが「１」であれば、その動作処理指令を実行する。また、動作・処理指令を受信した制御対象装置が、アドレスデータを参照した結果自身のアドレスビットが「１」でなければ、その動作処理指令を実行しない。

このため、制御装置が送信する動作処理指令のアドレスデータは、複数の制御対象装置の各々に対応して、各自一つのアドレスビットを有するものとなる。また、複数の制御対象装置は、各々自身のアドレスビットが何処であるか予め設定されて記憶しており、動作処理指令等のコマンド（または制御データ）を受信した場合に、アドレスデータの中の自身のアドレスビットが立っているか否か（典型的には「１」であるか否か）を判断する。

このようなアドレスデータを有する動作処理指令等を送信することで、制御装置は、複数の制御対象装置に同一の指令を送信する場合に、一回の送信で済むこととなる。このため、制御対象装置が受信した動作処理指令に対応する動作や処理を実行する場合に、複数の制御対象装置間で、時間ずれやタイムラグ等を生じることがなく、同一の時間に動作・処理を開始し、また同一の時間に動作・処理を終了したりできる。

また、複数の制御対象装置の個々に対するアドレスビットに代えてまたは複数の制御対象装置の個々に対するアドレスビットと共に、複数の制御対象装置のうちの一部の制御対象装置を一つのグループとして、当該グループに属する制御対象装置が識別可能なグループビットを付加的に設けてもよい。

（第一の実施形態）
図１は、第一の実施形態にかかるチャンネルビット（アドレスビットに相当）の各チャンネルへの割り当て例を説明する図である。図１に示すように、本実施形態の制御システムにおいては、一つの制御パソコン（制御装置に相当）に対して、例えば１チャンネルから８チャンネルまでの各チャンネルに計８個の制御対象装置が接続される。

第一の実施形態で説明するチャンネルビットは、各チャンネルに対応して、各チャンネルに一つずつアドレスビットを有する。すなわちチャンネルビットは、各制御対象装置に対して一つずつアドレスビットを有する。

図１においては、１チャンネルには第０ビットがアドレスビットとして割り当てられており、２チャンネルには第１ビットがアドレスビットとして割り当てられている。また、３チャンネルには第２ビットがアドレスビットとして割り当てられており、４チャンネルには第３ビットがアドレスビットとして割り当てられている。

また、５チャンネルには第４ビットがアドレスビットとして割り当てられており、６チャンネルには第５ビットがアドレスビットとして割り当てられている。また、７チャンネルには第６ビットがアドレスビットとして割り当てられており、８チャンネルには第７ビットがアドレスビットとして割り当てられている。

また、各ｃｈには、各々一つの制御対象装置がシリアル通信可能なように接続されている。従って、第一の実施形態で示すチャンネルビットは、少なくともチャンネル数に対応する数のビット数、すなわち少なくとも制御対象装置数に対応する数のビット数を有する。

第一の実施形態においては、各制御対象装置は、受信した制御データの中の自身に割り当てられたアドレスビットを参照し、このアドレスビットが「１」に立っていれば、当該制御データを自身宛てと判断して実行する。具体的には、１チャンネルに接続されている制御対象装置は、受信した制御データの第０ビットが「１」であるか否かを識別する。

そして、受信した制御データの第０ビットが「１」であれば、当該受信した制御データのコマンドを実行し、指示された動作や処理をして所定の機能を発揮する。受信した制御データの第０ビットが「１」でなければ、当該受信した制御データのコマンドを実行しない。また、２チャンネルに接続されている制御対象装置は、受信した制御データの第１ビットが「１」であるか否かを識別する。

そして、受信した制御データの第１ビットが「１」であれば、当該受信した制御データのコマンドを実行し、指示された動作や処理をして所定の機能を発揮する。受信した制御データの第１ビットが「１」でなければ、当該受信した制御データのコマンドを実行しない。

以下、同様にして３〜８チャンネルに接続された各制御対象装置は、それぞれ自身に割り当てられたアドレスビットのフラグ有無を識別し、フラグが立っていれば当該データの指示を実行し、フラグが立っていなければ当該データの指示を実行しない。

図１に示すように、第一の実施形態で示すアドレスデータは、各チャンネルに接続された各制御対象装置が、各々独立に固有のアドレスビットを有する。このため、例えば１チャンネルと３チャンネルとに対して同時に同一の指示を送信する場合においては、制御装置は、チャンネルビットの第０ビットと第２ビットとにフラグを立てればよい（すなわち「１」とすればよい）。

図１に比較例として示すようなアドレスデータにおいては、１チャンネルと３チャンネルとを同時に対象とすることはできないので、１チャンネルと３チャンネルとに対して、各々個別に別途に同一のデータを計２回送信する必要が生じる。

このため、受信するタイミングが、１チャンネルの制御対象装置と３チャンネルの制御対象装置とでずれることとなり、その後の処理実行タイミングにも時間的なずれが生じる。一方、第一の実施形態で示すチャンネルデータにおいては、１チャンネルの制御対象装置と３チャンネルの制御対象装置とに同時に１回で動作・処理指令を送信することが可能であり、例えば同時スタートや同時終了等時間的に一致させ、シンクロさせた制御も可能である。ここで、一般的なデータの送信について概略説明をする。

図２は、一般的なデータの送信をする制御システム２０００について説明する図である。制御システム２０００は、いわゆるＩ／Ｏやマスタースレーブ等、典型的にはシリアル通信により制御パソコン２１１０から複数の制御対象装置２１２０へと動作・処理や各種指令等の制御データ等を伝達し指示する。

図２に示すように、制御パソコン２１１０が例えばデータＡを、チャンネル１〜チャンネルｎに接続された各制御対象装置２１２０（１）〜２１２０（ｎ）に伝達する場合には、制御パソコン２１１０は各制御対象装置２１２０（１）〜２１２０（ｎ）に対して、個々にアドレスを指定し合計ｎ回の送信を実行する。

図３は、制御パソコン２１１０が送信する制御データ３０００のデータフォーマットを説明する概念図である。制御対象装置２１２０の動作や処理を指示し所望の機能を発揮させるために、制御データ３０００は、ヘッダ３０１０とバイト数３０２０とｃｈ＿Ｎｏ．３０３０とコマンド３０４０とデータ３０５０とＢＣＣ３０６０とを順に有する。なお、ＢＣＣ３０６０は、データの正誤検出のためのＢＣＣ（Ｂｌｏｃｋ Ｃｈｅｃｋ Ｃｈａｒａｃｔｅｒ）である。

制御システム２０００は、例えば制御パソコン２１１０がｃｈ３に対応する制御対象装置２１２０（３）にデータを送信する場合には、制御データ３０００のｃｈ＿Ｎｏ．３０３０を「ｃｈ３」を示す情報（典型的には図１に示す「００００，００１１」）にして、制御対象装置２１２０（３）に対して制御データ３０００を送信する。

また、例えば制御パソコン２１１０が、同一のデータをｃｈ１に対応する制御対象装置２１２０（１）とｃｈ２に対応する制御対象装置２１２０（２）とに共に伝達指示する場合には、まず制御データ３０００のｃｈ＿Ｎｏ．３０３０を「ｃｈ１」を示す情報（典型的には図１に示す「００００，０００１」）にして、制御対象装置２１２０（１）に対して制御データ３０００を送信する。次に、制御データ３０００のｃｈ＿Ｎｏ．３０３０を「ｃｈ２」を示す情報（典型的には図１に示す「００００，００１０」）にして、制御対象装置２１２０（２）に対して同一の処理内容を指示する制御データ３０００を送信する。

このように、同一情報を送信する場合においても、制御パソコン２１１０は、各制御対象装置２１２０ごとに個別に複数回送信することとなるので、送信対象となる制御対象装置２１２０の総数が多くなればなるほど、同一データの送信開始から送信完了までに比較的長い時間を要することとなる。

図４は、制御システム２０００において、制御パソコン２１１０が同一のデータを送信する場合に要する時間を概念的に説明する図である。

図４から理解されるように、制御システム２０００においては、制御パソコン２１１０が、データＡ４８１０，４８２０を各々ＣＨ１（制御対象装置２１２０（１））とＣＨ２（制御対象装置２１２０（２））とに共に順次送信し、その後データＢ４８３０をＣＨ３（制御対象装置２１２０（３））に送信し、その後再びデータＡ４８４０をＣＨｎ（制御対象装置２１２０（ｎ））に送信する場合には、順次送信に対応する相当時間を要することとなり、制御対象装置２１２０（１）へのデータＡ４８１０の送信完了から制御対象装置２１２０（ｎ）へのデータＡ４８４０の送信完了までに相当時間のタイムラグが生じることとなる。

このため、例えば制御対象装置２１２０（１）と制御対象装置２１２０（２）と制御対象装置２１２０（ｎ）とを、同一のデータＡの制御指示に基づいて、同時スタートによる同期した同一制御を実行させようとする場合には、制御対象装置２１２０（ｎ）によるデータＡ４８４０の受信処理が完了するまでは、各制御対象装置２１２０が動作・処理を開始できないこととなる。このため制御システム２０００全体として処理時間が遅延し、処理速度が遅くなることとなる。

このような場面が想定される制御システム２０００には、種々のシステムが考えられるが、例えば同一種類の複数の蓄電池を充放電試験するための充放電試験システムがその典型例として挙げられる。

図５は、第一の実施形態にかかる制御システム５０００の構成概要を概念的に説明する図である。図５に示すように、制御パソコン５１１０は、制御対象装置５１２０（１）と制御対象装置５１２０（３）とに同一のデータＡを送信する場合に、第０ビットと第２ビットとを「１」としたチャンネルデータ（アドレスデータに同じ）「００００，０１０１」をデータＡに付与して送信する。

制御対象装置５１２０（１）は、受信したデータＡのアドレスデータ「００００，０１０１」の第０ビットが「１」であることから、当該データＡが自身宛てであることを認識してデータＡの動作処理を実行する。

また、制御対象装置５１２０（３）は、受信したデータＡのアドレスデータ「００００，０１０１」の第２ビットが「１」であることから、当該データＡが自身宛てであることを認識してデータＡの動作処理を実行する。

このような処理により、制御システム５０００は、一回の送信処理でデータＡを制御対象装置５１２０（１）と制御対象装置５１２０（３）とに同時に伝達指示することができるので、制御対象装置５１２０（１）と制御対象装置５１２０（３）との間のデータＡに基づく動作処理に、時間差や遅延が生じる懸念を低減することが可能となる。

図５を用いた説明においては、ｃｈ１に接続される制御対象装置５１２０（１）とｃｈ３に接続される制御対象装置５１２０（３）とに、同一のデータＡを送信する場合について説明したが、制御システム５０００は、制御システム５０００が備える任意の数の制御対象装置５１２０に対してアドレスビットを立てることにより同時に任意の制御データを伝達・指示することができる。

図６は、制御システム５０００が、ＣＨ１とＣＨ２とＣＨ８とに対してデータＡを同時に伝送し、その後ＣＨ３に対してデータＢを伝送する場合について説明する図である。

図６に示すように、制御装置（制御パソコン５１１０に相当）は、制御データ６５００のＣＨデータ６５１０（アドレスデータに相当）にＣＨ１とＣＨ２とＣＨ８とを指定する宛先情報を搭載したデータＡ６５２０を転送処理する。

制御装置は、例えば制御データ６５００のＣＨデータ６５１０を、第０ビットと第１ビットと第７ビットとを「１」とした８ビットのアドレスデータ「１０００，００１１」とする。このアドレスデータを受信した８個の制御対象装置５１２０は、自身のアドレスビットが「１」であることを識別する制御対象装置５１２０（１），５１２０（２），５１２０（８）のみが、自身宛てのデータとしてデータＡ６５２０の指示に従った動作・処理を実行する。

また、制御装置（制御パソコン５１１０に相当）は、制御データ６６００のＣＨデータ６６１０（アドレスデータに相当）にＣＨ３を指定する宛先情報を搭載したデータＢ６６２０を転送処理する。

制御装置は、例えば制御データ６６００のＣＨデータ６６１０を、第２ビットを「１」とした８ビットのアドレスデータ「００００，０１００」とする。このアドレスデータを受信した８個の制御対象装置５１２０は、自身のアドレスビットが「１」であることを識別する制御対象装置５１２０（３）のみが、自身宛てのデータとしてデータＢ６６２０の指示に従った動作処理を実行する。

これにより、制御装置は、制御対象装置５１２０（１），５１２０（２），５１２０（８）が同時にデータＡ６５２０に基づく同一の処理を実行することが可能となり、その後、迅速にデータＢ６６２０を制御対象装置５１２０（３）に伝送処理することが可能となる。

また、例えばデータＡ６５２０を転送する転送先ＣＨが、ＣＨ１，ＣＨ２，ＣＨ４，ＣＨ７，ＣＨ８である場合には、制御装置は、アドレスデータ（チャンネルデータに同じ）の第０ビット、第１ビット、第３ビット、第６ビット、第７ビットを立てて「１１００，１０１１」とすることができる。

また、例えばデータＢ６６２０を転送する転送先ＣＨが、ＣＨ３，ＣＨ５，ＣＨ６である場合には、アドレスデータ（チャンネルデータに同じ）の第２ビット、第４ビット、第５ビットを立てて「００１１，０１００」とすることができる。このように、制御システム５０００のアドレスデータは、少なくとも制御対象装置５１２０に各々１ビットずつ割り当て、制御対象装置５１２０の総数すなわち総ＣＨ数と同一のビット数を少なくとも有するものとする。

図１３は、制御システム５０００における制御パソコン５１１０の処理フローを説明する概念図である。そこで、図１３に示すステップごとに制御パソコン５１１０の処理について以下に説明する。

（ステップＳ１３００）
制御パソコン５１１０は、動作・処理指令を伝達する対象となる制御対象装置５１２０が確定したか否かを判断する。動作・処理指令を伝達する対象となる制御対象装置５１２０は、例えばさらに上位の制御装置から指示されてもよく、オペレータにより指示入力されてもよく、予め定められた所定のプログラムにより決定されてもよい。

制御パソコン５１１０は、動作・処理指令を伝達する対象となる制御対象装置５１２０が確定した場合には、ステップＳ１３１０へと進む。また、制御パソコン５１１０は、動作・処理指令を伝達する対象となる制御対象装置５１２０が確定していない場合には、ステップＳ１３００で待機する。

（ステップＳ１３１０）
制御パソコン５１１０は、制御パソコン５１１０から動作・処理指令を送出する対象となる制御対象装置５１２０について、各々対応するアドレスビットを「１」として立てたチャンネルデータ（アドレスデータに同じ）を生成する。この場合に、制御パソコン５１１０は、各制御対象装置５１２０について少なくとも１ビットずつ重複しないようにアドレスビットを割り当てる。また、各制御対象装置５１２０は、自身に割り当てられたアドレスビットにフラグが立っているか否かを認識可能であるものとする。

従って、制御パソコン５１１０から各制御対象装置５１２０に対し、伝達する制御情報を受け取るべき制御対象装置５１２０を通知可能な識別情報、すなわちどの制御対象装置５１２０宛ての制御データであるのかを通知可能な識別情報を当該アドレスビットに付加するものであればよく、必ずしも２進数での「１」とすることに限定されるものではない。但し、説明の便宜上、以下受け取るべき識別情報を示すアドレスビットを「１」であるものとして説明することとする。

（ステップＳ１３２０）
制御パソコン５１１０は、ステップＳ１３１０で生成したチャンネルデータ（アドレスデータ）を含む制御動作・処理指令を、各制御対象装置５１２０に対して送信する。

また、図１４は、制御システム５０００における制御対象装置５１２０の処理フローを説明する概念図である。そこで、図１４に示すステップごとに制御対象装置５１２０の処理について以下に説明する。

（ステップＳ１４００）
各制御対象装置５１２０は、制御パソコン５１１０から送信された制御動作・処理指令（制御データに相当）を受信したか否かを判断する。各制御対象装置５１２０が、制御パソコン５１１０から送信された制御動作・処理指令を受信した場合には、ステップＳ１４１０へと進む。また、各制御対象装置５１２０が、制御パソコン５１１０から送信された制御動作・処理指令を受信していない場合には、ステップＳ１４００で待機する。

（ステップＳ１４１０）
各制御対象装置５１２０は、受信した制御データのアドレスデータについて、自身のアドレスビットが「１」であるか否かを識別判断する。制御対象装置５１２０は、自身のアドレスビットが「１」である場合には、ステップＳ１４２０へと進む。また、制御対象装置５１２０は、自身のアドレスビットが「１」でない場合には、ステップＳ１４３０へと進む。

なお、制御パソコン５１１０が送信した動作・処理指令は、全ての制御対象装置５１２０に伝送され、各制御対象装置５１２０において各々アドレスデータが自身宛てであるか否かにより、処理実行可否が判断されることとなる。

（ステップＳ１４２０）
制御対象装置５１２０は、制御パソコン５１１０から受信した制御データで指示された動作・処理指令を実行する。この場合に、動作・処理指令を実行する各制御対象装置５１２０間には、タイムラグや時間的な遅延・ずれは生じない。また、各制御対象装置５１２０は、制御パソコン５１１０の１回の送信処理の制御データを各々受信する。このため、制御システム５０００全体として、迅速に次の動作処理に移行することができるので、処理速度を向上させたシステムとできる。

（ステップＳ１４３０）
制御対象装置５１２０は、受信した制御データが有する動作・処理指令を実行しない。制御対象装置５１２０は、受信した制御データのアドレスデータにおいて、自身のアドレスビットに自身宛てであることを示す情報が付加されていない、すなわち典型的には「１」のフラグが立っていないことを識別する。

これにより、制御対象装置５１２０は、当該受信した制御データが自身宛てではないことを認識して、典型的には受信した制御データを破棄する。従って、制御システム５０００は、無駄な時間や電力を削減し、省エネルギで効率的かつ高速なシリアル通信のチャンネル選択ビットデータ転送及び制御を実現できる。

制御システム５０００の制御パソコン５１１０は、典型的には同一の機能を有する複数の制御対象装置５１２０に対してシリアル通信で制御データ等の指令を伝達する。同一の機能を有する複数の制御対象装置５１２０は、制御パソコン５１１０からの例えば同じ命令指示に基づいて同一の処理をするものとする。

また、蓄電池の充放電試験においては、多数のチャンネルを用いて複数種類の多数の蓄電池について、種類ごとに同一の充放電サイクルで同時に試験する場合がある。このような場合に、迅速なデータ伝送と同一タイミングでの指示命令とを伝達できる制御システム５０００は、特に有用である。また、例えば電気自動車用の複数の蓄電池について、パルス特性を整合させた充放電試験をする場合には、同一の放電パルスまたは同一の充電パルスによりタイミングを揃えた試験処理が必要となる。このような場合においても、制御システム５０００は、タイムラグなく処理の実行が可能であるので好適である。

（第二の実施形態）
図７は、第二の実施形態にかかる蓄電池の充放電試験システム８０００の概要を説明するブロック概念図である。図７に示すように、充放電制御装置８１１０は１２個の充放電試験ユニット８１２０を制御する。

各充放電試験ユニット８１２０（１）〜８１２０（１２）（以下、充放電試験ユニット８１２０と称する）は、充放電制御装置８１１０から各ｃｈ別に個々に接続されシリアル通信により、制御データや動作・処理指令を受ける。また、充放電試験システム８０００においては、充放電試験ユニット８１２０が、充放電試験ユニット８１２０（１），８１２０（２），８１２０（３）からなるグループＡ８１５０（１）と、充放電試験ユニット８１２０（４），８１２０（５），８１２０（６）からなるグループＢ８１５０（２）と、充放電試験ユニット８１２０（７），８１２０（８），８１２０（９），８１２０（１０），８１２０（１１），８１２０（１２）からなるグループＣ８１５０（３）との３つのグループから構成される。

このようなグループ８１５０分けは、例えば試験する蓄電池の種類ごとのグループとしてもよく、試験条件ごとのグループとしてもよい。また、同一グループ８１５０内の各充放電試験ユニット８１２０は、所属する各グループ８１５０に対する充放電制御装置８１１０からの動作指示に基づいて、同一の処理を実行し同一の機能を発揮するものとする。

図８は、充放電試験システム８０００が用いるチャンネルデータ（アドレスデータに相当）を説明する概念図である。図８（ａ）は、各グループＡ，Ｂ，Ｃに属するｃｈ種類について説明する図であり、図８（ｂ）は、各グループＡ，Ｂ，Ｃ，Ｄに割り当てられたグループ別のチャンネルビット（グループ別のアドレスビットに相当）について説明する図である。

図８（ｂ）から理解されるように、グループＡ８１５０（１）にはグループ別アドレスビットの第０ビットが割り当てられる。また、グループＢ８１５０（２）にはグループ別アドレスビットの第１ビットが割り当てられる。また、グループＣ８１５０（３）にはグループ別アドレスビットの第２ビットが割り当てられる。また、グループＤにはグループ別アドレスビットの第３ビットが割り当てられる。

図８（ｃ）は、充放電試験システム８０００が用いるチャンネルデータを説明する図である。図８（ｃ）に示すように、充放電試験システム８０００が用いるチャンネルデータは、各ｃｈ、すなわち各充放電試験ユニット８１２０に一つずつ割り当てられたチャンネルビット（アドレスビット）と、各グループ８１５０に一つずつ割り当てられたグループ別ビットとを有する。

すなわち、充放電試験システム８０００が用いるチャンネルデータは、ｃｈ数すなわち充放電試験ユニット８１２０の個数と、グループ８１５０の個数との和に相当するビット数を有することとなる。充放電試験ユニット８１２０は、グループ８１５０に所属しなくてもよく、二つ以上のグループ８１５０に重複して所属してもよい。

図８（ｃ）において、仮にチャンネルデータのグループ別ビットの第０ビットが「１」であれば、充放電制御装置８１１０から送信される制御データがグループＡ８１５０（１）宛てであることを示すこととなる。この場合には、当該制御データを受信したグループＡ８１５０に属する各充放電試験ユニット８１２０（１），８１２０（２），８１２０（３）は、各々受信した制御データによる動作・処理指示に従って同一の処理を同時に実行することができる。

すなわち、充放電試験システム８０００は、グループ別ビットの第０ビットを「１」とするだけで、一回の制御データの送信で、グループＡ８１５０（１）に属する各充放電試験ユニット８１２０（１），８１２０（２），８１２０（３）に対して、動作処理を同時に指示することが可能となる。

換言すれば、充放電制御装置８１１０は、各充放電試験ユニット８１２０（１），８１２０（２），８１２０（３）に割り当てられた個別のアドレスビット、すなわちチャンネルビットの第０ビットと第１ビットと第２ビットとの計３ビットをそれぞれ「１」に立てる必要がない。

また、図８（ｃ）において、仮にチャンネルデータのグループ別ビットの第１ビットが「１」であれば、充放電制御装置８１１０から送信される制御データがグループＢ８１５０（２）宛てであることを示すこととなる。この場合には、当該制御データを受信したグループＢ８１５０（２）に属する各充放電試験ユニット８１２０（４），８１２０（５），８１２０（６）は、各々受信した制御データによる動作・処理指示に従って同一の処理を同時に実行することができる。

すなわち、充放電試験システム８０００は、グループ別ビットの第１ビットを「１」とするだけで、一回の制御データの送信で、グループＢ８１５０（２）に属する各充放電試験ユニット８１２０（４），８１２０（５），８１２０（６）に対して、動作処理を同時に指示することが可能となる。

換言すれば、充放電制御装置８１１０は、各充放電試験ユニット８１２０（４），８１２０（５），８１２０（６）に割り当てられた個別のアドレスビット、すなわちチャンネルビットの第３ビットと第４ビットと第５ビットとの計３ビットをそれぞれ「１」に立てる必要がない。

また、図８（ｃ）において、仮にチャンネルデータのグループ別ビットの第２ビットが「１」であれば、充放電制御装置８１１０から送信される制御データがグループＣ８１５０（３）宛てであることを示すこととなる。この場合には、当該制御データを受信したグループＣ８１５０（３）に属する各充放電試験ユニット８１２０（７），８１２０（８），８１２０（９），８１２０（１０），８１２０（１１），８１２０（１２）は、各々受信した制御データによる動作・処理指示に従って同一の処理を同時に実行することができる。

すなわち、充放電試験システム８０００は、グループ別ビットの第２ビットを「１」とするだけで、グループＣ８１５０（３）に属する全ての充放電試験ユニット８１２０（７），８１２０（８），８１２０（９），８１２０（１０），８１２０（１１），８１２０（１２）に対して、一回の制御データの送信で、動作・処理を同時に指示することが可能となる。

換言すれば、充放電制御装置８１１０は、各充放電試験ユニット８１２０（７），８１２０（８），８１２０（９），８１２０（１０），８１２０（１１），８１２０（１２）に割り当てられた個別のアドレスビット、すなわちチャンネルビットの第６ビットと第７ビットと第８ビットと第９ビットと第１０ビットと第１１ビットとの計６ビットを、それぞれ「１」に立てる必要がない。

これにより、充放電制御装置８１１０は、簡易なビット処理により迅速かつ的確に複数の充放電試験ユニット８１２０に対して、制御データ送信し動作・処理をさせることができる。特に、ｃｈ数が増大して例えば２４０ｃｈ等である場合であって、例えば８０ｃｈごとに異なる３種類の蓄電池各８０個の充放電試験を実施する場合には、当該８０ｃｈを一グループとして３つのグループビットを設けることで、当該８０ｃｈ毎に対して一括して同時制御が可能となる。このため、充放電制御装置８１１０は、８０ｃｈ分の個別のチャンネルビットを立てる必要がないので、充放電試験システム８０００全体としての処理速度がさらに向上することとなる。

また、充放電試験システム８０００は、予めグループ分けされた充放電試験ユニット８１２０の枠を超える複数の充放電試験ユニット８１２０に制御データを同時に送信する場合には、各充放電試験ユニット８１２０ごとのチャンネルビットを「１」に立てて制御システム５０００と同様の処理をすることができる。また、充放電試験システム８０００は、複数のグループに対して同時に制御データを送信する場合には、当該複数のグループに対応するグループ別ビットを各々「１」に立てて、同時に制御データを送信することができる。

また、各グループ８１５０に属する複数の充放電試験ユニット８１２０は、複数のグループ８１５０に重複して属していてもよい。各充放電試験ユニット８１２０が、自身の個別のチャンネルビットと、自身が属する複数のグループ８１５０のグループ別ビットと、を各々認識し、受信した制御データの動作・処理を実行するか否かを判断できればよい。

図９は、充放電制御装置８１１０が送信する制御データと、送信された制御データを受信する充放電試験ユニット８１２０との関係を例示する概念図である。

図９に示すように、充放電制御装置８１１０が一回だけ送信した、チャンネルデータ９５１０とデータＡ９５２０とを含む制御データ９５００を、グループＡ８１５０（１）のｃｈ１，２，３に接続された充放電試験ユニット８１２０（１），８１２０（２），８１２０（３）が同時に受信し、指示された動作処理を同時に開始する。この場合に、チャンネルデータ９５１０は、図８（ｃ）に示すようにグループＡ８１５０（１）に対応するグループ別ビットの第０ビットが「１」とされている。

また、充放電制御装置８１１０が一回だけ送信した、チャンネルデータ９６１０とデータＢ９６２０とを含む制御データ９６００を、グループＢ８１５０（２）のｃｈ４，５，６に接続された充放電試験ユニット８１２０（４），８１２０（５），８１２０（６）が同時に受信し、指示された動作・処理を同時に開始する。この場合に、チャンネルデータ９６１０は、図８（ｃ）に示すようにグループＢ８１５０（２）に対応するグループ別ビットの第１ビットが「１」とされている。

また、充放電制御装置８１１０が一回だけ送信した、チャンネルデータ９７１０とデータＣ９７２０とを含む制御データ９７００を、グループＣ８１５０（３）のｃｈ７，８，９，１０，１１，１２に接続された充放電試験ユニット８１２０（７），８１２０（８），８１２０（９），８１２０（１０），８１２０（１１），８１２０（１２）が同時に受信し、指示された動作・処理を同時に開始する。この場合に、チャンネルデータ９７１０は、図８（ｃ）に示すようにグループＣ８１５０（３）に対応するグループ別ビットの第２ビットが「１」とされている。

図１５は、充放電試験システム８０００における充放電制御装置８１１０の処理フローを説明する概念図である。そこで、図１５に示すステップごとに充放電制御装置８１１０の処理について以下に説明する。

（ステップＳ１５００）
充放電制御装置８１１０は、動作・処理指令を伝達する対象となる充放電試験ユニット８１２０が確定したか否かを判断する。動作・処理指令を伝達する対象となる充放電試験ユニット８１２０は、例えばさらに上位の制御装置から指示されてもよく、オペレータにより指示入力されてもよく、予め定められた所定のプログラムにより決定されてもよい。

充放電制御装置８１１０は、動作・処理指令を伝達する対象となる充放電試験ユニット８１２０が確定した場合には、ステップＳ１５１０へと進む。また、充放電制御装置８１１０は、動作・処理指令を伝達する対象となる充放電試験ユニット８１２０が確定していない場合には、ステップＳ１５００で待機する。

（ステップＳ１５１０）
充放電制御装置８１１０は、充放電制御装置８１１０から動作・処理指令を送信する対象となる充放電試験ユニット８１２０について、各々対応するアドレスビットを「１」として立てる。この場合に、充放電制御装置８１１０は、各充放電試験ユニット８１２０について少なくとも１ビットずつ重複しないようにアドレスビットを割り当てる。また、各充放電試験ユニット８１２０は、自身に割り当てられたアドレスビットにフラグが立っているか否かを認識可能であるものとする。

従って、充放電制御装置８１１０から各充放電試験ユニット８１２０へと伝達する制御情報を受け取るべき充放電試験ユニット８１２０を通知可能な識別情報、すなわちどの充放電試験ユニット８１２０宛ての制御情報であるかを通知可能な識別情報、を当該アドレスビットに付加するものであればよく、必ずしも２進数での「１」とすることに限定されるものではない。但し、説明の便宜上、以下受け取るべき識別情報を示すアドレスビットを「１」であるものとして説明をする。

（ステップＳ１５２０）
充放電制御装置８１１０は、ステップＳ１５１０で作成したチャンネルデータ（アドレスデータ）を含む制御動作・処理指令を、各充放電試験ユニット８１２０に対して送信する。

また、図１６は、充放電試験システム８０００における充放電試験ユニット８１２０の処理フローを説明する概念図である。そこで、図１６に示すステップごとに充放電試験ユニット８１２０の処理について以下に説明する。

（ステップＳ１６００）
各充放電試験ユニット８１２０は、充放電制御装置８１１０から送信された制御動作・処理指令（制御データに相当）を受信したか否かを判断する。各充放電試験ユニット８１２０が、充放電制御装置８１１０から送信された制御動作・処理指令を受信した場合には、ステップＳ１６１０へと進む。また、各充放電試験ユニット８１２０が、充放電制御装置８１１０から送信された制御動作・処理指令を受信していない場合には、ステップＳ１６００で待機する。

（ステップＳ１６１０）
各充放電試験ユニット８１２０は、受信した制御データのアドレスデータについて、自身のチャンネルビット（アドレスビット）が「１」であるか否かを識別判断する。充放電試験ユニット８１２０は、自身のアドレスビットが「１」である場合には、ステップＳ１６３０へと進む。また、充放電試験ユニット８１２０は、自身のアドレスビットが「１」でない場合には、ステップＳ１６２０へと進む。

なお、充放電制御装置８１１０が送信した動作・処理指令は、全ての充放電試験ユニット８１２０に伝達され、各充放電試験ユニット８１２０において各々チャンネルデータ（アドレスデータ）を基に自身宛てであるか否かが判断されることとなる。

（ステップＳ１６２０）
各充放電試験ユニット８１２０は、受信した制御データのアドレスデータについて、自身の所属するグループのグループ別ビットが「１」であるか否かを識別判断する。充放電試験ユニット８１２０は、自身のグループ別ビットが「１」である場合には、ステップＳ１６３０へと進む。また、充放電試験ユニット８１２０は、自身のグループ別ビットが「１」でない場合には、ステップＳ１６４０へと進む。

なお、充放電制御装置８１１０が送信した動作・処理指令は、全ての充放電試験ユニット８１２０に伝達され、各充放電試験ユニット８１２０において、各々グループ別ビットを基に自身の所属するグループ宛てであるか否かを判断されることとなる。

（ステップＳ１６３０）
充放電試験ユニット８１２０は、充放電制御装置８１１０から受信した制御データで指示された動作・処理指令を実行する。この場合に、動作・処理指令を実行する同一グループ内の各充放電試験ユニット８１２０間には、タイムラグや時間的な遅延・ずれは生じない。

また、各充放電試験ユニット８１２０は、充放電制御装置８１１０の１回の送信処理の制御データを各々受信することができる。このため、充放電試験システム８０００全体として、迅速に次の動作処理に移行することができ、処理速度を向上させたシステムとできる。

（ステップＳ１６４０）
充放電試験ユニット８１２０は、受信した制御データが有する動作・処理指令を実行しない。充放電試験ユニット８１２０は、受信した制御データのアドレスデータにおいて、自身のアドレスビットに自身宛てであることを示す情報が付加されていない、すなわち典型的には「１」のフラグが立っていないことを識別する。

これにより、充放電試験ユニット８１２０は、当該受信した制御データが自身宛てや自身の所属するグループ宛てではないことを認識して、典型的には受信した制御データを破棄する。従って、充放電試験システム８０００は、無駄な時間や電力を削減し、省エネルギで効率的かつ高速なシリアル通信のチャンネル選択ビットデータ転送及び制御を実現できる。

第二の実施形態における説明では、充電と放電とを動作可能な充放電試験システム８０００として説明したが、充電専用の充電装置または放電専用の放電装置としてもよい。また、上述の制御システム５０００と充放電試験システム８０００とは、各実施形態での説明に限定されるものではなく、自明な範囲で構成を適宜変更してもよく、また自明な範囲で動作と処理とを適宜変更してもよい。

本発明は、チャンネルデータ伝送方法とその方法を用いた制御装置及び制御対象装置とそれらを備える制御システム及び充放電試験システム等に幅広く利用できる。

５０００・・制御システム、５１１０・・制御パソコン、５１２０・・制御対象装置、６５００・・制御データ、６５１０・・ＣＨデータ、６５２０・・データＡ、８０００・・充放電試験システム、８１１０・・充放電制御装置、８１２０・・充放電試験ユニット、８１５０・・グループ。

Claims (10)

1. 複数の制御対象装置の少なくとも一部の制御対象装置に指令を伝送するシリアル通信のチャンネルデータ伝送方法において、
   前記チャンネルデータは、制御対象装置ごとに個別に割り当てられたアドレスビットを有する
   ことを特徴とするチャンネルデータ伝送方法。
2. 請求項１に記載のチャンネルデータ伝送方法において、
   前記チャンネルデータは、少なくとも複数の制御対象装置の総数と同じ数のビット数を有する
   ことを特徴とするチャンネルデータ伝送方法。
3. 請求項１または請求項２に記載のチャンネルデータ伝送方法において、
   前記チャンネルデータは、前記複数の制御対象装置の少なくとも一部の制御対象装置からなる複数の制御対象装置グループごとに個別に割り当てられたグループ別アドレスビットを有する
   ことを特徴とするチャンネルデータ伝送方法。
4. 請求項３に記載のチャンネルデータ伝送方法において、
   前記チャンネルデータは、少なくとも前記複数の制御対象装置の総数と前記複数の制御対象装置グループの総グループ数との和と同じ数のビット数を有する
   ことを特徴とするチャンネルデータ伝送方法。
5. 請求項１乃至請求項４のいずれか一項に記載のチャンネルデータ伝送方法でチャンネルデータを伝送する
   ことを特徴とする制御装置。
6. 制御対象となる制御対象装置と、前記制御対象装置で構成された制御対象装置グループとに対し、個別に各々１ビットずつ割り当てられたアドレスビットを有するチャンネルデータを送信する
   ことを特徴とする制御装置。
7. 請求項１乃至請求項４のいずれか一項に記載のチャンネルデータ伝送方法で伝送されたチャンネルデータを受信する
   ことを特徴とする制御対象装置。
8. 制御対象装置と、前記制御対象装置で構成された制御対象装置グループとに対し、個別に各々１ビットずつ割り当てられたアドレスビットを有するチャンネルデータを受信する
   ことを特徴とする制御対象装置。
9. 請求項５または請求項６に記載の制御装置と、請求項７または請求項８に記載の制御対象装置とからなる
   ことを特徴とする制御システム。
10. 請求項９に記載の制御システムは充放電試験システムであり、
    異なる種類の蓄電池について、前記蓄電池の種類ごとに同一の充放電試験をするようにグループ分けされ、制御対象となる充放電試験ユニットと、
    前記充放電試験ユニットを制御する制御装置と、を備える
    ことを特徴とする充放電試験システム。

Images