JP2011055591A - インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム - Google Patents

インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム Download PDF

Info

Publication number
JP2011055591A
JP2011055591A JP2009199924A JP2009199924A JP2011055591A JP 2011055591 A JP2011055591 A JP 2011055591A JP 2009199924 A JP2009199924 A JP 2009199924A JP 2009199924 A JP2009199924 A JP 2009199924A JP 2011055591 A JP2011055591 A JP 2011055591A
Authority
JP
Japan
Prior art keywords
value
information
control
output
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009199924A
Other languages
English (en)
Other versions
JP5498100B2 (ja
JP2011055591A5 (ja
Inventor
Daisuke Tsukiyama
大輔 築山
Masayuki Hattori
将之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2009199924A priority Critical patent/JP5498100B2/ja
Publication of JP2011055591A publication Critical patent/JP2011055591A/ja
Publication of JP2011055591A5 publication Critical patent/JP2011055591A5/ja
Application granted granted Critical
Publication of JP5498100B2 publication Critical patent/JP5498100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】制御の速応性の向上と安定性の向上とを適切に実現することができるインバータ制御回路を提供する。
【解決手段】インバータ制御回路Ａ５において、インバータ回路の出力有効電力Ｐの偏差量ΔＰの絶対値に基づいて、ゲインＫ1およびＫ2を算出するゲイン算出手段１２，１３と、インバータ回路から出力すべき交流信号の周波数を補正するための周波数補正値Δωを、ゲインＫ1に基づいて算出する、速応性の高い第１の制御手段２２，２３と、出力すべき交流信号の振幅を補正するための電圧同相成分補正値ΔＶqを、ゲインＫ2に基づいて算出する、安定性の高い第２の制御手段３２とを設け、ゲイン算出手段１２，１３が、偏差量ΔＰの絶対値が大きい場合に、ゲインＫ1が相対的に大きくなり、偏差量ΔＰの絶対値が小さい場合に、ゲインＫ2が相対的に大きくなるように、ゲインＫ1およびＫ2を算出するようにした。
【選択図】図２

Description

本発明は、直流電力を交流電力に変換するインバータ回路をＰＷＭ制御するためのインバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、および、このプログラムを記録した記録媒体に関する。
近年、太陽光などの自然エネルギーを用いた分散型電源と負荷とを持つ小規模電力系統で、電源および熱源を一括管理し、既存の商用電力系統から独立して運転可能な電力供給システムである「マイクログリッド」という概念が注目されている。
マイクログリッドの自立状態での小規模電力系統においては、商用電力系統の場合と比較して、分散型電源に対する同期発電機の連系数が少ない。したがって、同期発電機の周波数維持能力のみでは、系統内の周波数を一定に保つことが難しくなる。大規模電力系統であっても、大量の分散型電源が導入されることにより、分散型電源に対する同期発電機の相対的な連系数が減少するので、同様に、系統内の周波数を維持することが難しくなる。これを解消するために、周波数維持能力を有する分散型電源が開発されている。例えば、特開２００７‐３１８８３３号公報には、連系された系統の周波数を自立的に維持することができる系統連系インバータシステムが記載されている。
図１２は、周波数維持能力を有する系統連系インバータシステムを説明するためのブロック図である。
系統連系インバータシステム１００のインバータ制御回路１６０は、インバータ回路１２０の出力有効電力Ｐを目標有効電力Ｐ0にフィードバック制御するものである。電圧位相補正値算出部１６２は、有効電力算出部１６１によって算出されたインバータ回路１２０の出力有効電力Ｐと目標有効電力Ｐ0との偏差ΔＰに基づいて、電圧位相補正値θを算出する。指令値信号生成部１６３は、検出された系統電圧信号の位相ωｔ、目標振幅Ｖ、および電圧位相補正値θから指令値信号Ｖ0＝Ｖｓｉｎ（ωｔ−θ）を生成する。ＰＷＭ信号生成部１６４は、指令値信号Ｖ0とキャリア信号（三角波信号）とから、三角波比較方式でＰＷＭ信号を生成しインバータ回路１２０に出力する。
系統連系インバータシステム１００は、出力有効電力の偏差ΔＰに基づいて出力電圧の位相を制御することで、出力有効電力Ｐを制御しており、同期発電機と同様の制御特性を持っている。したがって、系統連系インバータシステム１００は、同期発電機と協調して系統１５０の周波数を維持することができる。
特開２００７‐３１８８３３号公報
インバータ制御回路１６０において、負荷の変動に対する制御の応答の速さ（速応性）は、制御パラメータの設定によって調整される。制御を速応性の高い設定とすると、インバータ制御回路１６０は、負荷の急変に対して素早く反応して制御を行い、早く目標値に収束させる。しかし、定常状態において負荷が小さく変動した場合でも敏感に反応するので、安定性が低くなる。一方、制御を速応性の低い設定とすると、インバータ制御回路１６０は、定常状態において負荷が小さく変動しても反応が鈍いので、安定性が高い制御を行うことができる。しかし、反応が鈍いので、負荷が急変した場合に目標値に収束させるのに時間がかかる。すなわち、制御の速応性と安定性は、速応性を高くすると安定性が低くなり、安定性を高くするためには速応性を低くする必要があるという、トレードオフの関係にある。
インバータ制御回路１６０は、系統１５０で生じる負荷変動に対して出力有効電力Ｐが不安定になることを防ぐために、安定性の高い制御を行うように設計されている。したがって、インバータ制御回路１６０が行う制御は速応性が低くなっており、負荷変動が生じた場合に、変化した出力有効電力Ｐを目標有効電力Ｐ0に戻すために時間を要する。系統連系インバータシステム１００は、同期発電機と比べて応答性がよいので、負荷変動による出力有効電力Ｐの変化が早い。したがって、負荷変動により上昇した出力有効電力Ｐが目標有効電力Ｐ0に戻る前に負荷変動が生じて出力有効電力Ｐがさらに上昇すると、過剰出力となって系統連系インバータシステム１００が系統１５０から解列する可能性がある。系統１５０の安定化維持のためには、このような不要の解列は望ましくない。
図１３および図１４は、系統連系インバータシステム１００を、同期発電機および負荷を有する小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステム１００の出力電力の変化を示す図である。
図１３において、波形ＩＮＶは系統連系インバータシステム１００の出力有効電力Ｐの変化を示しており、波形ＤＧは同期発電機の出力有効電力の変化を示している。当該シミュレーションでは、系統連系インバータシステム１００の目標有効電力Ｐ0を３０ｋＷとし、０秒時、１０秒時、２０秒時に負荷を追加し（同図において、タイミングを実線矢印で図示）、３５秒時にこれらの負荷を離脱（同図において、タイミングを破線矢印で図示）させた。系統連系インバータシステム１００の出力有効電力Ｐは、負荷追加時に上昇し、目標有効電力Ｐ0に制御される前に更に負荷が追加されることにより、目標有効電力Ｐ0を大幅に上回っている。なお、追加された負荷に対して系統連系インバータシステム１００が有効電力を供給し続けるので、同期発電機の出力有効電力は、負荷追加のとき一瞬上昇するがすぐ元に戻っている。
図１４において、波形ＩＮＶは系統連系インバータシステム１００の出力無効電力の変化を示しており、波形ＤＧは同期発電機の出力無効電力の変化を示している。当該シミュレーションでは、系統連系インバータシステム１００の目標無効電力を０Varとし、０秒時、１０秒時、２０秒時に負荷（無効電力を要求する負荷）を追加（同図において、タイミングを実線矢印で図示）、３５秒時にこれらの負荷を離脱（同図において、タイミングを破線矢印で図示）させた。負荷追加により同期発電機の出力無効電力が大きく変化し、必要な無効電力の大部分を同期発電機が供給している。しかし、系統連系インバータシステム１００の出力無効電力も、負荷追加により変化して、目標無効電力から外れている。
一方、インバータ制御回路１６０を速応性の高い制御を行うように設計すると、負荷変動に対して出力有効電力が不安定となる。このように、従来の制御則では、速応性の向上と安定性の向上とを同時に実現することができなかった。
本発明は上記した事情のもとで考え出されたものであって、制御の速応性の向上と安定性の向上とを適切に実現することができるインバータ制御回路を提供することをその目的としている。
上記課題を解決するため、本発明では、次の技術的手段を講じている。
本発明の第１の側面によって提供されるインバータ制御回路は、直流電力を交流電力に変換して負荷に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路であって、検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第１の状態変数情報を入力する入力手段と、前記第１の状態変数情報に対する目標値からの偏差量または前記第１の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第１の重み付け値が第２の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第２の重み付け値が前記第１の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出する重み付け値算出手段と、前記電気的情報または当該電気的情報から算出される情報のいずれかである第２の状態変数情報を制御するための第１の補正値を、前記第１の重み付け値に基づいて算出する第１の制御手段と、前記第２の状態変数情報を制御するための第２の補正値を、前記第２の重み付け値に基づいて算出する、前記第１の制御部より制御の速応性の低い第２の制御手段と、前記第１の補正値と第２の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、前記指令値信号に基づいて前記インバータ回路をＰＷＭ制御するためのＰＷＭ信号を生成するＰＷＭ信号生成手段とを備えている。
この構成によると、前記重み付け参照値に基づいて第１の重み付け値および第２の重み付け値が算出され、算出された第１の重み付け値および第２の重み付け値に基づいて第１の制御手段および第２の制御手段によって、第２の状態変数情報が制御される。重み付け参照値が所定値より大きい場合は、第１の重み付け値が相対的に大きい値となり、重み付け参照値が所定値より小さい場合は、第２の重み付け値が相対的に大きい値となる。したがって、重み付け参照値が大きい場合は、速応性の高い第１の制御手段による制御の割合が大きくなり、重み付け参照値が小さい場合は、安定性の高い第２の制御手段による制御の割合が大きくなる。これにより、制御の速応性の向上と安定性の向上とを適切に実現することができる。
本発明の好ましい実施の形態においては、前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の位相に関する情報を検出する位相情報検出手段と、前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の振幅に関する情報を検出する振幅情報検出手段とを更に備え、前記第１の制御手段は、前記出力すべき交流信号の位相を補正するための位相補正値を、前記第１の補正値として算出し、前記第２の制御手段は、前記出力すべき交流信号の振幅を補正するための振幅補正値を、前記第２の補正値として算出し、前記指令値信号は、前記位相に関する情報に前記位相補正値を加算した値と、前記振幅に関する情報に前記振幅補正値を加算した値とに基づいて、指令値信号を生成する。
本発明の好ましい実施の形態においては、前記第１の制御手段は、前記検出手段により検出される前記インバータ回路の入力電圧の当該入力電圧に対する目標値からの入力電圧偏差量を算出する偏差量算出手段と、前記入力電圧偏差量に基づいて、第３の補正値を出力する補正値出力手段と、前記補正値出力手段により出力される第３の補正値に前記第１の重み付け値を乗算して、前記位相補正値を算出する乗算手段とを備えている。
本発明の好ましい実施の形態においては、前記負荷は三相電力系統であり、前記振幅情報検出手段により検出される前記振幅に関する情報は、三相二相変換におけるｄｑ座標上の振幅に関する情報であり、前記第２の制御手段により算出される前記振幅補正値（ΔＶd／ΔＶq）は、前記ｄｑ座標上の振幅に関する情報に対する補正値である。
本発明の好ましい実施の形態においては、前記重み付け参照値は、前記インバータ回路の出力有効電力に対する目標値からの偏差量の絶対値であり、前記位相情報検出手段により検出される前記位相に関する情報は、前記インバータ回路から出力される交流信号の周波数であり、前記第１の制御手段により算出される前記位相補正値は、前記出力すべき交流信号の周波数の補正値であり、前記振幅情報検出手段により検出される前記ｄｑ座標上の振幅に関する情報は、ｄ軸成分とｑ軸成分に分解した情報のうちのｑ軸成分の情報であり、前記第２の制御手段により算出される前記振幅補正値は、前記ｄｑ座標上のｑ軸成分の補正値である。
この構成によると、前記出力有効電力に対する目標値からの偏差量の絶対値が大きい場合、前記出力すべき交流信号の周波数の制御の割合が相対的に大きくなり、当該絶対値が小さい場合、前記ｄｑ座標上の振幅のｑ軸成分の制御の割合が相対的に大きくなる。したがって、負荷変動により前記出力有効電力が変化した直後は、速応性の高い設定とした周波数制御の割合が大きくなるので、速応性の高い制御状態となる。また、定常状態においては、安定性の高い設定とした振幅のｑ軸成分の制御の割合が大きくなるので、安定した制御状態となる。さらに、負荷変動直後から定常状態にいたるまでに、速応性の高い制御状態から安定性の高い制御状態に適切に推移することができる。
本発明の好ましい実施の形態においては、前記重み付け値算出手段は、前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第３の重み付け値を算出し、前記第３の重み付け値に基づいて、前記ｄｑ座標上のｄ軸成分の補正値を算出する第３の制御手段をさらに備え、前記振幅情報検出手段は、前記ｄｑ座標上の振幅に関する情報をｄ軸成分とｑ軸成分に分解した情報のうちのｄ軸成分の情報も検出し、前記指令値信号生成手段は、前記振幅情報検出手段により検出されるｄ軸成分の情報に前記第３の制御手段により算出される前記ｄ軸成分の補正値を加算した値も入力される。
本発明の好ましい実施の形態においては、前記重み付け値算出手段は、前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第３の重み付け値を算出し、前記第３の重み付け値に基づいて、前記ｄｑ座標上のｄ軸成分の補正値を算出する第３の制御手段をさらに備え、前記振幅情報検出手段は、前記ｄｑ座標上の振幅に関する情報をｄ軸成分とｑ軸成分に分解した情報のうちのｄ軸成分の情報も検出し、前記指令値信号生成手段は、前記振幅情報検出手段により検出されるｄ軸成分の情報に前記第３の制御手段により算出される前記ｄ軸成分の補正値を加算した値も入力される。
本発明の好ましい実施の形態においては、前記重み付け値算出手段は、前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第３の重み付け値を算出し、前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第４の重み付け値を算出し、前記第３の重み付け値に基づく補正値と前記第４の重み付け値に基づく補正値とを加算して、前記ｄｑ座標上のｄ軸成分の補正値として算出する第３の制御手段をさらに備え、前記振幅情報検出手段は、前記ｄｑ座標上の振幅に関する情報をｄ軸成分とｑ軸成分に分解した情報のうちのｄ軸成分の情報も検出し、前記指令値信号生成手段は、前記振幅情報検出手段により検出されるｄ軸成分の情報に前記第３の制御手段により算出される前記ｄ軸成分の補正値を加算した値も入力される。
この構成によると、前記出力有効電力に対する目標値からの偏差量の絶対値が大きい場合、前記出力すべき交流信号の周波数の制御の割合が相対的に大きくなり、当該絶対値が小さい場合、前記ｄｑ座標上の振幅のｄ軸成分の制御の割合が相対的に大きくなる。したがって、負荷変動により前記出力有効電力が変化した直後は、速応性の高い設定とした周波数制御の割合が大きくなるので、速応性の高い制御状態となる。また、定常状態においては、安定性の高い設定とした振幅のｄ軸成分の制御の割合が大きくなるので、安定した制御状態となる。
また、前記出力電圧に対する目標値からの偏差量の絶対値が大きい場合、前記第４の重み付け値が相対的に大きい値となり、当該絶対値が小さい場合、前記第３の重み付け値が相対的に大きい値となる。したがって、前記出力電圧が目標値から離れるに従って、出力電圧に基づく制御の割合が大きくなり、前記出力電圧が目標値に近づくに従って、出力無効電力に基づく制御の割合が大きくなる。
本発明の第２の側面によって提供される系統連系インバータシステムは、直流電源と、前記インバータ回路と、本発明の第１の側面によって提供されるインバータ制御回路とを備えている。
本発明の第３の側面によって提供されるプログラムは、コンピュータを、直流電力を交流電力に変換して負荷に出力するインバータ回路をＰＷＭ制御するためのインバータ制御手段として機能させるためのプログラムであって、前記コンピュータを、検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第１の状態変数情報を入力する入力手段と、前記第１の状態変数情報に対する目標値からの偏差量または前記第１の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第１の重み付け値が第２の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第２の重み付け値が前記第１の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出する重み付け値算出手段と、前記電気的情報または当該電気的情報から算出される情報のいずれかである第２の状態変数情報を制御するための第１の補正値を、前記第１の重み付け値に基づいて算出する第１の制御手段と、前記第２の状態変数情報を制御するための第２の補正値を、前記第２の重み付け値に基づいて算出する、前記第１の制御部より制御の速応性の低い第２の制御手段と、前記第１の補正値と第２の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、前記指令値信号に基づいて前記インバータ回路をＰＷＭ制御するためのＰＷＭ信号を生成するＰＷＭ信号生成手段として機能させることを特徴とする。
本発明の第４の側面によって提供される記録媒体は、本発明の第３の側面によって提供されるプログラムを記録したコンピュータ読み取り可能な記録媒体であることを特徴とする。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明に係るインバータ制御回路の第１実施形態を備えた系統連系インバータシステムを説明するためのブロック図である。 第１実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。 ゲインＫ1およびＫ2の算出関数の例について説明するための図である。 第１実施形態のインバータ制御回路を有する系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力有効電力の変化を示す図である。 第１実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。 第２実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。 第２実施形態のインバータ制御回路を有する系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力有効電力の変化を示す図である。 第３実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。 第４実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。 第４実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。 第１実施形態の変形例のインバータ制御回路の内部構成を説明するためのブロック図である。 従来の系統連系インバータシステムを説明するためのブロック図である。 従来の系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力有効電力の変化を示す図である。 従来の系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力無効電力の変化を示す図である。
以下、本発明の実施の形態を、添付図面を参照して具体的に説明する。
図１は、本発明に係るインバータ制御回路の第１実施形態を備えた系統連系インバータシステムを説明するためのブロック図である。系統連系インバータシステムＡは、小規模電力系統Ｂ（（以下、「系統Ｂ」と略称する。）に連系しており、生成した電力を系統Ｂに供給している。
系統連系インバータシステムＡは、直流電源Ａ１、インバータ回路Ａ２、フィルタ回路Ａ３、変圧回路Ａ４、インバータ制御回路Ａ５、直流電圧センサＡ６、電流センサＡ７、系統電圧センサＡ８を備えている。直流電源Ａ１は、インバータ回路Ａ２に接続している。インバータ回路Ａ２、フィルタ回路Ａ３、および変圧回路Ａ４は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインに直列に接続されている。インバータ回路Ａ２にはインバータ制御回路Ａ５が接続されている。系統連系インバータシステムＡは、直流電源Ａ１により生成された直流電力を、インバータ回路Ａ２で交流電力に変換し、系統Ｂに供給するものである。
直流電源Ａ１は、直流電力を生成するものであり、太陽光エネルギーを電気エネルギーに変換する太陽電池を備えている。なお、直流電源Ａ１は、これに限られず、燃料電池を備えていてもよく、交流電力を直流電力に変換して出力する装置であってもよい。
インバータ回路Ａ２は、三相インバータであり、図示しない３組６個のスイッチング素子を備えたＰＷＭ制御型インバータ回路である。インバータ回路Ａ２は、インバータ制御回路Ａ５から入力されるＰＷＭ信号に基づいて各スイッチング素子をオンオフ動作させることで、直流電源Ａ１から入力される直流電力を交流電力に変換する。なお、インバータ回路Ａ２は、これに限られず、単相インバータであってもよい。
フィルタ回路Ａ３は、リアクトルとキャパシタとを備えたローパスフィルタである。フィルタ回路Ａ３は、インバータ回路Ａ２から出力される交流電圧に含まれるスイッチングノイズを除去する。変圧回路Ａ４は、フィルタ回路Ａ３から出力される交流電圧を系統電圧とほぼ同一のレベルに昇圧または降圧する。
インバータ制御回路Ａ５は、インバータ回路Ａ２のスイッチング素子のオンオフ動作を制御するＰＷＭ信号を生成するものである。インバータ制御回路Ａ５は、直流電圧センサＡ６から直流電圧信号Ｅを入力され、電流センサＡ７から交流電流信号Ｉを入力され、系統電圧センサＡ８から系統電圧信号Ｖｓを入力され、これらの信号を用いてＰＷＭ信号を生成して、インバータ回路Ａ２に出力する。
直流電圧センサＡ６は、直流電源Ａ１から出力される直流電圧を検出するものである。検出された直流電圧信号Ｅは、インバータ制御回路Ａ５に入力される。電流センサＡ７は、変圧回路Ａ４から出力される交流電流を検出するものである。検出された交流電流信号Ｉは、インバータ制御回路Ａ５に入力される。系統電圧センサＡ８は、系統Ｂの各相の系統電圧を検出するものである。検出された系統電圧信号Ｖｓは、インバータ制御回路Ａ５に入力される。なお、系統連系インバータシステムＡが出力する出力電圧は、系統電圧と一致している。
系統連系インバータシステムＡは、直流電圧センサＡ６、電流センサＡ７、および系統電圧センサＡ８が検出した検出信号に基づいて、インバータ回路Ａ２から出力される出力電圧の波形を変化させることで、系統Ｂに供給する電力を変化させる。
系統Ｂで負荷変動が発生した場合、インバータは同期発電機に比べて応答性が高いことから、系統連系インバータシステムＡの出力有効電力Ｐは、負荷変動が発生した瞬間にステップ状に変化する。その後、系統Ｂの負荷は、過渡状態を経たうえで、定常状態となる。系統Ｂの負荷が急変した場合、および、その後の定常状態にいたる過渡状態において、系統連系インバータシステムＡは、出力有効電力Ｐを早く目標有効電力Ｐ0に戻すことが望まれる。一方、系統Ｂの負荷が定常状態の場合、系統連系インバータシステムＡは、出力有効電力Ｐを変化させず安定して供給することが望まれる。このように、系統Ｂの負荷の状態によって、最適となる制御則は異なる。すなわち、負荷変動が発生した瞬間および過渡状態においては、過剰出力を防ぐために、速応性の高い制御則が適切となる。一方、定常状態においては、安定性の高い制御則が適切となる。
負荷変動が発生した瞬間の出力有効電力Ｐは、目標有効電力Ｐ0から離れた値となる。一方、定常状態では、出力有効電力Ｐは目標有効電力Ｐ0に近い値となる。したがって、出力有効電力Ｐと目標有効電力Ｐ0の偏差ΔＰの絶対値が大きい場合、速応性の高い制御則を主として機能させ、偏差ΔＰの絶対値が小さい場合、安定性の高い制御則を主として機能させるようにすればよい。
図２は、インバータ制御回路Ａ５の内部構成を説明するためのブロック図である。インバータ制御回路Ａ５は、有効電力算出部１１、ゲイン算出部１２，１３、周波数検出部２１、ＰＩ制御部２２、乗算部２３、目標周波数算出部２４、電圧情報検出部３１、ＰＩ制御部３２、目標振幅算出部３３、指令値信号生成部４１、およびＰＷＭ信号生成部４２を備えている。
有効電力算出部１１は、系統連系インバータシステムＡの出力有効電力Ｐを算出するものである。有効電力算出部１１は、系統電圧センサＡ８より入力される系統電圧信号Ｖｓと、電流センサＡ７より入力される交流電流信号Ｉとから、出力有効電力Ｐを算出して出力する。
ゲイン算出部１２は、有効電力算出部１１より出力される出力有効電力Ｐとあらかじめ設定されている目標有効電力Ｐ0との偏差ΔＰを入力され、偏差ΔＰの絶対値に基づいて、ゲインＫ1を算出するものである。ゲイン算出部１３は、偏差ΔＰを入力され、偏差ΔＰの絶対値に基づいて、ゲインＫ2を算出するものである。なお、ゲイン算出部１３は、偏差ΔＰが負の場合、ゲインＫ2に（-１）を乗算したうえで出力する。当該「ゲインＫ1、Ｋ2」は、本発明の「重み付け値」に対応する。
ゲインＫ1およびＫ2を算出するための計算式は、あらかじめ設定されており、偏差ΔＰの絶対値が大きいときにゲインＫ1がＫ2より大きくなり、偏差ΔＰの絶対値が小さいときにゲインＫ1がＫ2より小さくなるように設定されている。
図３は、ゲインＫ1およびＫ2の算出関数の例について説明するための図である。
同図においては、横軸を偏差ΔＰの絶対値、縦軸をゲインＫ1およびＫ2として、偏差ΔＰの絶対値に対してゲインＫ1およびＫ2を算出するための関数を示している。同図によると、ゲインＫ1およびＫ2の算出関数は、ともに一次関数として設定されており、両者の傾きに差がある。したがって、偏差ΔＰの絶対値が大きいときにはＫ1がＫ2より大きくなり（同図のＰ1参照）、偏差ΔＰの絶対値が小さいときにはＫ2がＫ1より大きくなる（同図のＰ3参照）。
なお、同図の算出関数は例示であって、ゲインＫ1およびＫ2の算出関数は、これに限定されない。例えば、両者の傾きが、一方が正の値で他方が負の値であってもよいし、ともに負の値であってもよい。また、一次関数に限られず、二次関数や指数関数であってもよい。制御対象に応じて、最適な制御となるような計算式をシミュレーションにより求めて設定すればよい。なお、デジタル処理の場合は、計算式でゲインＫ1およびＫ2を算出する代わりに、偏差ΔＰの絶対値に対応付けてテーブルに記録されたゲインＫ1およびＫ2の値を用いるようにしてもよい。
周波数検出部２１は、ＰＬＬ（Phase-Locked Loop）回路であり、系統電圧センサＡ８より入力される系統電圧信号Ｖｓの周波数ω0を検出するものである。検出された周波数ω0は、目標周波数算出部２４に入力される。
ＰＩ制御部２２は、直流電圧センサＡ６より入力される入力直流電圧Ｅをあらかじめ設定されている目標直流電圧Ｅ0にフィードバック制御するためのものである。ＰＩ制御部２２は、入力直流電圧Ｅと目標直流電圧Ｅ0との偏差ΔＥに基づいてＰＩ制御による補正演算を行ない、その演算結果である補正値を乗算部２３に出力する。ＰＩ制御部２２は、速応性の高い制御となるように設定されている。なお、ＰＩ制御部２２に代えて、他のフィードバック制御を行うものとしてもよい。乗算部２３は、ＰＩ制御部２２より入力される補正値とゲイン算出部１２より入力されるゲインＫ1との乗算により周波数補正値Δωを算出して出力するものである。目標周波数算出部２４は、系統連系インバータシステム１００の出力電圧の目標周波数ωを算出するものである。目標周波数算出部２４は、周波数検出部２１より入力される周波数ω0に乗算部２３より入力される周波数補正値Δωを加算して目標周波数ωを算出し、指令値信号生成部４１に出力する。
電圧情報検出部３１は、系統電圧センサＡ８（図１参照）が検出する三相（Ｕ相，Ｖ相，Ｗ相）の系統電圧信号を三相二相変換でｄ軸成分とｑ軸成分に変換して、目標電圧同相成分Ｖq0および目標電圧位相差成分Ｖd0として出力するものである。ＰＩ制御部３２は、ゲイン算出部１３より入力されるゲインＫ2に基づいてＰＩ制御による補正演算を行ない、その演算結果である電圧同相成分補正値ΔＶqを出力するものである。ＰＩ制御部３２は、安定性の高い制御となるように設定されている。なお、ＰＩ制御部３２に代えて、他のフィードバック制御を行うものとしてもよい。目標振幅算出部３３は、系統連系インバータシステム１００の出力電圧の目標振幅Ｖを算出するものである。目標振幅算出部３３は、電圧情報検出部３１から出力される目標電圧同相成分Ｖq0にＰＩ制御部３２から出力される電圧同相成分補正値ΔＶqを加算した補正電圧同相成分Ｖq、および、補正電圧位相差成分Ｖd（目標無効電力値がゼロなので、Ｖd＝０としている。）を入力され、目標振幅Ｖを算出し、指令値信号生成部４１に出力する。
指令値信号生成部４１は、目標周波数算出部２４より入力される目標周波数ωと、目標振幅算出部３３より入力される目標振幅Ｖに基づいて、指令値信号を生成するものである。具体的には、指令値信号生成部４１は、入力される目標周波数ωを時間ｔで積分したものを位相とし、入力される目標振幅Ｖを振幅とする正弦波（Ｖｓｉｎωｔ）を生成する。指令値信号生成部４１は、この正弦波をＵ相の指令値信号として、ＰＷＭ信号生成部４２に出力する。また、指令値信号生成部４１は、Ｕ相の指令値信号より位相が（１/３）π遅れた正弦波（Ｖｓｉｎ[ωｔ−（１/３）π）]）をＶ相の指令値信号として、（２/３）π遅れた正弦波（Ｖｓｉｎ[ωｔ−（２/３）π）]）をＷ相の指令値信号として、ＰＷＭ信号生成部４２に出力する。
なお、目標振幅算出部３３を設けずに、指令値信号生成部４１で、補正電圧同相成分Ｖq、補正電圧位相差成分Ｖd、および目標位相ωｔを用いた二相三相変換により、直接各相の指令値信号を生成するようにしてもよい。
ＰＷＭ信号生成部４２は、指令値信号生成部４１より入力されるＵ相、Ｖ相、Ｗ相の指令値信号と予め設定されているキャリア信号（三角波信号）との差分に基づいて、デッドタイムを付加したＵ相、Ｖ相、Ｗ相のパルス信号をそれぞれ生成する。ＰＷＭ信号生成部４２は、生成されたＵ相、Ｖ相、Ｗ相のパルス信号をそれぞれＵ相、Ｖ相、Ｗ相のＰＷＭ信号としてインバータ回路Ａ２に出力する。インバータ回路Ａ２のＵ相、Ｖ相、Ｗ相のスイッチング素子は、それぞれＵ相、Ｖ相、Ｗ相のＰＷＭ信号に基づいてオンオフ動作する。なお、ＰＷＭ信号生成部４２は、Ｕ相、Ｖ相、Ｗ相のパルス信号を反転したパルス信号も生成し、逆相のＰＷＭ信号としてインバータ回路Ａ２に出力する。インバータ回路Ａ２のＵ相、Ｖ相、Ｗ相の各スイッチング素子に直列接続されているスイッチング素子は、それぞれ逆相のＰＷＭ信号に基づいて、Ｕ相、Ｖ相、Ｗ相の各スイッチング素子とは反対にオンオフ動作する。
なお、インバータ制御回路Ａ５は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータをインバータ制御回路Ａ５として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。
次に、系統連系インバータシステムＡの動作について説明する。
インバータ回路Ａ２は、直流電源Ａ１が出力する直流電圧を交流電圧に変換する。フィルタ回路Ａ３は、インバータ回路Ａ２が出力する交流電圧のスイッチングノイズを除去する。変圧回路Ａ４は、フィルタ回路Ａ３が出力する交流電圧を変圧して、系統Ｂに供給する。インバータ制御回路Ａ５は、直流電圧センサＡ６が検出した直流電圧信号、電流センサＡ７が検出した交流電流信号、および系統電圧センサＡ８が検出した系統電圧信号に基づいてＰＷＭ信号を生成し、インバータ回路Ａ２に出力する。
例えば日射強度が増加するなどして直流電源Ａ１の出力する直流電圧が増加し、入力直流電圧Ｅと目標直流電圧Ｅ0との偏差ΔＥがプラスとなった場合、ＰＩ制御部２２からプラスの値の補正値が出力される。乗算部２３は、この補正値にゲインＫ1を乗算した周波数補正値Δωを出力する。したがって、指令値信号生成部４１が出力する正弦波は、この周波数補正値Δωの分だけ周波数が大きいものとなる。インバータ制御回路Ａ５は、出力するＰＷＭ信号を変化させて、インバータ回路Ａ２の出力電圧の周波数を指令値信号生成部４１が出力する正弦波の周波数に応じて大きくする。これにより、インバータ回路Ａ２が出力する電流が増加されて、入力直流電圧Ｅが減少する。一方、後述するように、インバータ回路Ａ２の出力電圧の周波数の増加による系統電圧の周波数ω0の増加は、系統Ｂで吸収されて、所定の周波数に制御される。
逆に、入力直流電圧Ｅと目標直流電圧Ｅ0との偏差ΔＥがマイナスとなった場合、指令値信号生成部４１が出力する正弦波は、周波数が小さいものとなる。インバータ制御回路Ａ５は、インバータ回路Ａ２の出力電圧の周波数を指令値信号生成部４１が出力する正弦波の周波数に応じて小さくする。これにより、インバータ回路Ａ２が出力する電流が減少されて、入力直流電圧Ｅが増加する。一方、後述するように、インバータ回路Ａ２の出力電圧の周波数の減少による系統電圧の周波数ω0の減少は、系統Ｂで吸収されて、所定の周波数に制御される。
負荷の変動により系統Ｂで有効電力の需要が増加した場合、系統電圧の周波数が減少するので、周波数検出部２１が出力する系統電圧の周波数ω0が減少する。すると、指令値信号生成部４１が出力する正弦波は、周波数ω0の減少分だけ周波数が小さいものとなり、インバータ回路Ａ２の出力電圧の周波数も小さくなる。これにより、インバータ回路Ａ２が出力する電流が減少されて、入力直流電圧Ｅが増加する。入力直流電圧Ｅの増加により、乗算部２３が出力する周波数補正値Δωが増加し、インバータ回路Ａ２の出力電圧の周波数が大きくなって、有効電力が系統Ｂに供給される。
逆に、有効電力の需要が減少した場合、系統電圧の周波数が増加するので、周波数検出部１４が出力する系統電圧の周波数ω0が増加する。すると、指令値信号生成部３１が出力する正弦波は、周波数ω0の増加分だけ周波数が大きいものとなり、インバータ回路Ａ２の出力電圧の周波数も大きくなる。これにより、インバータ回路Ａ２が出力する電流が増加されて、直流電圧Ｅiが減少する。直流電圧Ｅiの減少により、乗算部２３が出力する周波数補正値Δωが減少し、インバータ回路Ａ２の出力電圧の周波数が小さくなって、系統Ｂへの有効電力の供給が抑制される。
このように、系統連系インバータシステムＡは、負荷変動によって系統Ｂの有効電力の需要が増加して系統電圧の周波数が減少すると、出力電圧の周波数を増加させて出力有効電力を増加することにより、系統Ｂの系統電圧の周波数の減少を抑制することができる。逆に、負荷変動によって系統Ｂの有効電力の需要が減少して系統電圧の周波数が増加すると、出力電圧の周波数を減少させて出力有効電力を減少することにより、系統Ｂの系統電圧の周波数の増加を抑制することができる。すなわち、系統連系インバータシステムＡは、同期発電機と同様の周波数維持能力を有している。
負荷変動により出力有効電力Ｐが変化すると、目標有効電力Ｐ0との偏差ΔＰが変化し、偏差ΔＰの絶対値が大きくなる。したがって、算出されるゲインＫ1は相対的に大きい値となり、ゲインＫ2は相対的に小さい値となる（図３のＰ1参照）。したがって、乗算部２３から出力される周波数補正値Δωの絶対値は大きくなり、インバータ回路Ａ２の出力電圧の周波数の変化は大きくなる。一方、ＰＩ制御部３２から出力される電圧同相成分補正値ΔＶqの絶対値は相対的に小さくなるので、目標振幅算出部３３から出力される目標振幅Ｖの変化は相対的に小さくなって、インバータ回路Ａ２の出力電圧の振幅の変化は相対的に小さくなる。つまり、速応性が高くなるように設定された周波数制御の割合が大きく、安定性が高くなるように設定された電圧同相成分制御の割合が小さい、速応性の高い制御状態となる。
その後、制御によって出力有効電力Ｐが目標有効電力Ｐ0に近づくため、偏差ΔＰの絶対値が小さくなっていく。これに伴い、ゲインＫ1は小さくなってゆき、ゲインＫ2は大きくなってゆく。つまり、周波数制御の割合が小さくなってゆき、電圧同相成分制御の割合が大きくなってゆく。定常状態では、偏差ΔＰの絶対値が小さい状態となるので、ゲインＫ1は相対的に小さい値となり、ゲインＫ2は相対的に大きい値となる（図３のＰ3参照）。したがって、速応性が高くなるように設定された周波数制御の割合が小さく、安定性が高くなるように設定された電圧同相成分制御の割合が大きい、安定した制御状態となる。
このように、上述する第１実施形態においては、負荷変動の直後には速応性の高い制御を行うことができ、定常状態には安定性の高い制御を行うことができる。また、本実施形態においては、負荷変動直後から定常状態にいたるまでに、速応性の高い制御状態から安定性の高い制御状態に適切に推移することができる。
図４は、インバータ制御回路Ａ５を有する系統連系インバータシステムＡを、同期発電機および負荷を有する小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムＡの出力有効電力の変化を示す図である。
図４において、波形ＩＮＶは系統連系インバータシステムＡの出力有効電力の変化を示しており、波形ＤＧは同期発電機の出力有効電力の変化を示している。当該シミュレーションでは、図１３の系統連系インバータシステム１００におけるシミュレーションと同様に、系統連系インバータシステムＡの目標有効電力を３０ｋＷとし、０秒時、１０秒時、２０秒時に負荷を追加（同図において、タイミングを実線矢印で図示）、３５秒時にこれらの負荷を離脱（同図において、タイミングを破線矢印で図示）させた。
系統連系インバータシステムＡの出力有効電力は、負荷追加直後に上昇するが、速やかに目標有効電力３０ｋＷに収束している。また、負荷離脱直後に低下するが、速やかに目標有効電力３０ｋＷに収束している。このように、系統連系インバータシステムＡは、負荷追加時および負荷離脱時とも、出力有効電力を５秒以内に目標有効電力３０ｋＷに収束することができる。そして、定常状態では発散することなく、安定して目標有効電力３０ｋＷを出力している。従来の系統連系インバータシステム１００においては、追加された負荷が要求する有効電力を供給し続ける結果、さらなる負荷追加により出力有効電力が上昇して目標有効電力を大幅に上回ったのと比べて（図１３参照）、系統連系インバータシステムＡにおいては、出力有効電力が負荷変動時には速やかに収束している。また、定常状態には安定した状態を保っており、本発明によって制御を改善できたことが示されている。なお、負荷追加後の系統連系インバータシステム１００の出力有効電力の収束に合わせて、同期発電機の出力有効電力が上昇しており、負荷の増加分の有効電力を同期発電機が供給していることも示されている。
なお、上記第１実施形態において、指令値信号生成部４１は、目標周波数ωに基づいて、指令値信号を生成しているが、これに限られない。乗算部２３で位相補正値Δθを算出し、系統電圧信号Ｖｓの位相θ0を検出し、これらを加算した目標位相θに基づいて指令値信号を生成するようにしてもよい。
図５は、上記第１実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。
コントローラＰ１は、第１制御則を示しており、制御量Ｐと目標値Ｐ0との偏差ΔＰに基づいて操作量を出力する。コントローラＰ２は、第２制御則を示しており、偏差ΔＰに基づいて操作量を出力する。第１実施形態では、第１制御則および第２制御則とも出力有効電力Ｐの制御を行うものであり、第１制御則を速応性の高い制御則として設計された周波数制御とし、第２制御則を安定性の高い制御則として設計された電圧同相成分制御としている。また、第１制御則は、偏差ΔＰに代えて、入力直流電圧Ｅと目標直流電圧Ｅ0との偏差ΔＥに基づく制御とされている。
なお、第１制御則を速応性の高い制御則として設計された電圧同相成分制御とし、第２制御則を安定性の高い制御則として設計された周波数制御としてもよいし、それぞれ他の制御則を用いてもよい。また、各制御則に入力される偏差は、各制御則に応じて設定される。
コントローラＫは、ゲインを算出するものであり、偏差ΔＰの絶対値に基づいて、第１制御則のゲインＫ1および第２制御則のゲインＫ2を算出して、それぞれコントローラＰ１およびコントローラＰ２に出力する。コントローラＷは、重み付け値を算出するものであり、偏差ΔＰの絶対値に基づいて、第１制御側の重み付け値Ｗ1および第２制御則の重み付け値Ｗ2を算出して、それぞれブロックＷ１およびブロックＷ２に出力する。
重み付け値Ｗ1およびＷ2は、第１制御則と第２制御則に対して重み付けをするためのもので、２つの制御則が制御対象に及ぼす影響を調整するものである。第１実施形態では、偏差ΔＰの絶対値が大きいときに第１制御則が主として機能するように、重み付け値Ｗ1が重み付け値Ｗ2より大きくなるように算出され、偏差ΔＰの絶対値が小さいときに第２制御則が主として機能するように、重み付け値Ｗ2が重み付け値Ｗ1より大きくなるように算出される。
なお、第１実施形態におけるゲイン算出部１２，１３（図２参照）は、図５のコントローラＫに対応する。また、図５のコントローラＷにおける重み付けの演算も、ゲイン算出部１２，１３での計算で実現されている。
ブロックＷ１およびＷ２は、第１制御則と第２制御側の重み付けを行うものである。ブロックＷ１は、コントローラＰ１から入力された操作量に、コントローラＷから入力される重み付け値Ｗ1を乗算して、制御対象ＰＬに出力する。ブロックＷ２は、コントローラＰ２から入力された操作量に、コントローラＷから入力される重み付け値Ｗ2を乗算して、制御対象ＰＬに出力する。制御対象ＰＬは、制御の対象となるシステムであり、本実施形態では系統連系インバータシステムＡである。
図５に示す制御側は、制御対象ＰＬが出力する制御量Ｐを目標値Ｐ0にするように制御する。このとき、偏差ΔＰの絶対値に基づいて第１制御側による制御と第２制御則による制御の重み付けを行うことにより、制御量Ｐが目標値Ｐ0に近づいた場合と制御量Ｐが目標値Ｐ0から離れている場合とで、主として機能する制御則を変更する。これにより制御対象ＰＬの状態に応じた制御を行うことができる。
上記第１実施形態では、有効電力制御を行う場合について説明しているが、本発明の適用範囲はこれに限られない。本発明は、無効電力制御、電圧制御、電流制御など他の制御にも適用することができる。また、上記第１実施形態では、２つの制御則を用いる場合について説明しているが、本発明の適用範囲はこれに限られない。本発明は、３つ以上の制御則を用いる場合にも適用することができる。
図６は、第２実施形態のインバータ制御回路Ａ５’の内部構成を説明するためのブロック図である。なお、同図において、上記第１実施形態のインバータ制御回路Ａ５（図２参照）と同一または類似の要素には、同一の符号を付している。
インバータ制御回路Ａ５’は、出力無効電力Ｑと目標出力無効電力Ｑ0との偏差ΔＱに基づく電圧位相差成分制御の構成を備えている点で、第１実施形態に示すインバータ制御回路Ａ５（図２参照）と異なる。具体的には、インバータ制御回路Ａ５’は、無効電力算出部５１、ゲイン算出部５２、ＰＩ制御部５３をさらに備えている。
無効電力算出部５１は、系統連系インバータシステムＡ（図１参照）の出力無効電力Ｑを算出するものである。無効電力算出部５１は、系統電圧センサＡ８より入力される系統電圧信号Ｖｓと、電流センサＡ７より入力される交流電流信号Ｉとから、出力無効電力Ｑを算出して出力する。
ゲイン算出部５２は、無効電力算出部５１より出力される出力無効電力Ｑとあらかじめ設定されている目標無有効電力Ｑ0との偏差ΔＱを入力され、偏差ΔＱの絶対値に基づいて、ゲインＫ3を算出するものである。ゲインＫ3を算出するための計算式は、あらかじめ設定されており、偏差ΔＱの絶対値が大きいときにゲインＫ3が大きくなり、偏差ΔＱの絶対値が小さいときにゲインＫ3が小さくなるように設定されている。なお、ゲイン算出部５２は、偏差ΔＱが負の場合、ゲインＫ3に（-１）を乗算したうえで出力する。
ＰＩ制御部５３は、ゲイン算出部５２より入力されるゲインＫ3に基づいてＰＩ制御による補正演算を行ない、その演算結果である電圧位相差成分補正値ΔＶdを出力するものである。なお、ＰＩ制御部５３に代えて、他のフィードバック制御を行うものとしてもよい。
目標振幅算出部３３は、上記第１実施形態のもの（図２参照）と同様であるが、ＰＩ制御部５３から出力される電圧位相差成分補正値ΔＶdを電圧情報検出部３１より出力される目標電圧位相差成分Ｖd0に加算した補正電圧同相成分Ｖdを入力される点が異なる。
第２実施形態においては、負荷変動の直後の偏差ΔＰの絶対値が大きい状態では、ゲインＫ1が相対的に大きい値となるので、周波数制御の割合が大きくなる。一方、偏差ΔＱの絶対値が大きい状態では、ゲインＫ3が相対的に大きい値となるので、電圧位相差成分制御の割合が大きくなる。これにより、出力有効電力Ｐが目標有効電力Ｐ0から離れた場合に主として有効電力制御が機能し、出力無効電力Ｑが目標無効電力Ｑ0から離れた場合に主として無効電力制御が機能することになる。
図７は、インバータ制御回路Ａ５’を有する系統連系インバータシステムＡを、同期発電機および負荷を有する小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムＡの出力無効電力Ｑの変化を示す図である。
図７において、波形ＩＮＶは系統連系インバータシステムＡの出力無効電力の変化を示しており、波形ＤＧは同期発電機の出力無効電力の変化を示している。当該シミュレーションでは、図１４の系統連系インバータシステム１００におけるシミュレーションと同様に、系統連系インバータシステムＡの目標無効電力を０Varとし、０秒時、１０秒時、２０秒時に負荷（無効電力を要求する負荷）を追加（同図において、タイミングを実線矢印で図示）、３５秒時にこれらの負荷を離脱（同図において、タイミングを破線矢印で図示）させた。
系統連系インバータシステムＡは負荷追加直後に無効電力を出力しているが、出力無効電力は速やかに目標無効電力０Varに収束している。また、負荷離脱直後にも無効電力を出力しているが、出力無効電力は速やかに目標無効電力０Varに収束している。このように、系統連系インバータシステムＡは、負荷追加時および負荷離脱時とも、出力無効電力を速やかに目標無効電力０Varに収束することができる。従来の系統連系インバータシステム１００の出力無効電力が負荷追加により目標無効電力から外れているのと比べて（図１４参照）、系統連系インバータシステムＡの出力無効電力は、負荷変動時に速やかに収束し、本発明によって制御を改善できたことが示されている。なお、負荷が要求する無効電力は、同期発電機が供給していることも示されている。
図８は、第３実施形態のインバータ制御回路Ａ５”の内部構成を説明するためのブロック図である。なお、同図において、上記第１実施形態のインバータ制御回路Ａ５（図２参照）と同一または類似の要素には、同一の符号を付している。
インバータ制御回路Ａ５”は、系統電圧Ｖsと目標系統電圧Ｖs0との偏差ΔＶsに基づく電圧位相差成分制御の構成を備えている点で、第１実施形態に示すインバータ制御回路Ａ５（図２参照）と異なる。具体的には、インバータ制御回路Ａ５’は、ゲイン算出部６１、ＰＩ制御部６２をさらに備えている。
ゲイン算出部６１は、系統電圧センサＡ８（図１参照）より入力される系統電圧信号Ｖｓとあらかじめ設定されている目標系統電圧Ｖｓ0との偏差ΔＶｓを入力され、偏差ΔＶｓの絶対値に基づいて、ゲインＫ4を算出するものである。ゲインＫ4を算出するための計算式は、あらかじめ設定されており、偏差ΔＶｓの絶対値が大きいときにゲインＫ4が大きくなり、偏差ΔＶｓの絶対値が小さいときにゲインＫ4が小さくなるように設定されている。なお、ゲイン算出部６１は、偏差ΔＶｓが負の場合、ゲインＫ4に（-１）を乗算したうえで出力する。
ＰＩ制御部６２は、ゲイン算出部６１より入力されるゲインＫ4に基づいてＰＩ制御による補正演算を行ない、その演算結果である電圧位相差成分補正値ΔＶdを出力するものである。なお、ＰＩ制御部６２に代えて、他のフィードバック制御を行うものとしてもよい。
目標振幅算出部３３は、上記第１実施形態のもの（図２参照）と同様であるが、ＰＩ制御部６２から出力される電圧位相差成分補正値ΔＶdを電圧情報検出部３１より出力される目標電圧位相差成分Ｖd0に加算した補正電圧同相成分Ｖdを入力される点が異なる。
第３実施形態においては、負荷変動の直後の偏差ΔＰの絶対値が大きい状態では、ゲインＫ1が相対的に大きい値となるので、周波数制御の割合が大きくなる。一方、偏差ΔＶsの絶対値が大きい状態では、ゲインＫ4が相対的に大きい値となるので、電圧位相差成分制御の割合が大きくなる。これにより、出力有効電力Ｐが目標有効電力Ｐ0から離れた場合に主として有効電力制御が機能し、系統電圧信号Ｖｓが目標系統電圧Ｖｓ0から離れた場合に主として無効電力制御が機能することになる。
図９は、第４実施形態のインバータ制御回路Ａ５”’の内部構成を説明するためのブロック図である。なお、同図において、上記第１実施形態のインバータ制御回路Ａ５（図２参照）と同一または類似の要素には、同一の符号を付している。
インバータ制御回路Ａ５”’は、出力無効電力Ｑと目標出力無効電力Ｑ0との偏差ΔＱ、および、系統電圧Ｖsと目標系統電圧Ｖs0との偏差ΔＶsに基づく電圧位相差成分制御の構成を備えている点で、第１実施形態に示すインバータ制御回路Ａ５（図２参照）と異なる。具体的には、インバータ制御回路Ａ５’は、無効電力算出部５１、ゲイン算出部５２、ＰＩ制御部５３、ゲイン算出部６１、ＰＩ制御部６２をさらに備えている。
無効電力算出部５１、ゲイン算出部５２、ＰＩ制御部５３は、上記第２実施形態のもの（図６参照）と同様であり、ゲイン算出部６１、ＰＩ制御部６２は、上記第３実施形態のもの（図８参照）と同様である。
目標振幅算出部３３は、上記第１実施形態のもの（図２参照）と同様であるが、ＰＩ制御部５３から出力される電圧位相差成分補正値ΔＶd1とＰＩ制御部６２から出力される電圧位相差成分補正値ΔＶd2との加算値である電圧位相差成分補正値ΔＶdを電圧情報検出部３１より出力される目標電圧位相差成分Ｖd0に加算した補正電圧同相成分Ｖdを入力される点が異なる。
第４実施形態においては、負荷変動の直後の偏差ΔＰの絶対値が大きい状態では、ゲインＫ1が相対的に大きい値となるので、周波数制御の割合が大きくなる。一方、偏差ΔＰの絶対値が小さい定常状態では、ゲインＫ1が相対的に小さい値となるので、電圧位相差成分制御の割合が大きくなる。また、系統電圧Ｖsが目標系統電圧Ｖs0から離れるに従って、偏差ΔＶsの絶対値が大きくなり、ゲインＫ4が相対的に大きい値となるので、系統電圧に基づく制御の割合が大きくなる。一方、系統電圧Ｖsが目標系統電圧Ｖs0に近づく従って、偏差ΔＶsの絶対値が小さくなり、ゲインＫ4が相対的に小さい値となるので、出力無効電力に基づく制御の割合が大きくなる。
図１０は、上記第４実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。なお、同図において、上記第１実施形態（図５参照）と同一または類似の要素には、同一の符号を付している。
コントローラＰ１は、第１実施形態の第１制御則と同じ制御則を示しており、第４実施形態においても、入力直流電圧Ｅと目標直流電圧Ｅ0との偏差ΔＥに基づく周波数制御による出力有効電力Ｐの制御を行う。コントローラＱは、出力無効電力Ｑと目標出力無効電力Ｑ0との偏差ΔＱに基づく電圧位相差成分制御による出力無効電力Ｑの制御を行うものである。コントローラＶsは、系統電圧Ｖsと目標系統電圧Ｖs0との偏差ΔＶsに基づく電圧位相差成分制御による出力無効電力Ｑの制御を行うものである。
コントローラＫ１は、ゲインを算出するものであり、偏差ΔＰの絶対値に基づいて、コントローラＰ１の制御則のゲインＫ1を算出して、コントローラＰ１に出力する。コントローラＫ２は、ゲインを算出するものであり、偏差ΔＱの絶対値に基づいて、コントローラＱの制御則のゲインＫ3およびコントローラＶsの制御則のゲインＫ4を算出して、それぞれコントローラＱおよびコントローラＶsに出力する。
コントローラＷは、重み付け値を算出するものであり、偏差ΔＰ、偏差ΔＱ、および偏差ΔＶsのそれぞれの絶対値に基づいて、コントローラＰ１の制御則の重み付け値Ｗ1、コントローラＱの制御則の重み付け値Ｗ3をおよびコントローラＶsの重み付け値Ｗ4を算出して、それぞれブロックＷ１、ブロックＷ３およびブロックＷ４に出力する。
本実施形態では、コントローラＷは、偏差ΔＶsの絶対値が大きいときに、コントローラＶsの重み付け値Ｗ4が相対的に大きくなり、偏差ΔＶsの絶対値が小さいときに、コントローラＱの重み付け値Ｗ3が相対的に大きくなるように、重み付け値を算出する。これにより、系統電圧Ｖsが目標系統電圧Ｖs0から離れるに従って、コントローラＶsによる制御の割合が大きくなり、系統電圧Ｖsが目標系統電圧Ｖs0に近づくに従って、コントローラＱによる制御の割合が大きくなる。また、コントローラＷは、偏差ΔＰの絶対値が大きいときに、コントローラＰ１の重み付け値Ｗ1が相対的に大きくなり、偏差ΔＰの絶対値が小さいときに、コントローラＱの重み付け値Ｗ3およびコントローラＶsの重み付け値Ｗ4が相対的に大きくなるように、重み付け値を算出する。これにより、出力有効電力Ｐが目標出力有効電力Ｐ0から離れている場合に、コントローラＰ１の制御則が主として機能し、出力有効電力Ｐが目標出力有効電力Ｐ0に近い場合に、コントローラＱの制御則およびコントローラＶsの制御則が主として機能する。
なお、第４実施形態におけるゲイン算出部５２およびゲイン算出部６１（図９参照）は、図１０のコントローラＫ２に対応する。また、図１０のコントローラＷにおける重み付けの演算も、ゲイン算出部５３およびゲイン算出部６１での計算で実現されている。
ブロックＷ１、Ｗ３およびＷ４は、コントローラＰ１の制御則、コントローラＱの制御則およびコントローラＶsの制御則の重み付けを行うものである。ブロックＷ１は、コントローラＰ１から入力された操作量に、コントローラＷから入力される重み付け値Ｗ1を乗算して、制御対象ＰＬに出力する。ブロックＷ３は、コントローラＱから入力された操作量に、コントローラＷから入力される重み付け値Ｗ3を乗算して出力する。ブロックＷ４は、コントローラＶsから入力された操作量に、コントローラＷから入力される重み付け値Ｗ4を乗算して出力する。ブロックＷ３からの出力とブロックＷ４からの出力とは加算されて、制御対象ＰＬに入力される。
制御対象ＰＬは、制御の対象となるシステムであり、本実施形態では系統連系インバータシステムＡである。
図１０に示す制御側は、制御対象ＰＬが出力する出力有効電力Ｐを目標出力有効電力Ｐ0にするように制御し、制御対象ＰＬが出力する出力無効電力Ｑを目標出力無効電力Ｑ0にするように制御する。このとき、偏差ΔＰ、ΔＱ、ΔＶsの絶対値に基づいて、３つの制御則の重み付けを行うことにより、制御対象ＰＬの状態に応じた制御を行うことができる。
なお、上記第１ないし第４実施形態においては、状態変数（Ｐ、Ｑ、Ｖs）と目標値（Ｐ0、Ｑ0、Ｖs0）との偏差（ΔＰ、ΔＱ、ΔＶs）によってゲインの値を変化させて、各制御則の重み付けを行っているが、偏差ではなく状態変数そのものによって変化させるようにしてもよい。また、重み付けのための値を算出する関数（演算式）は、適宜設定することができる。また、用いる状態変数は、出力有効電力Ｐ、出力無効電力Ｑ、系統電圧Ｖsに限られず、系統連系インバータシステムＡで検出された各種の状態変数を用いることができる。例えば、出力電圧、出力電流、入力電圧、入力電流、系統電圧の周波数や位相、または、これらの微分値や積分値などを用いることもできる。例えば、出力電流の増加時における適切な制御則と、出力電流の減少時における適切な制御則とを、出力電流の微分値に基づいて重み付けすることもできる。
また、ゲインの値に代えて時定数を変化させることで重み付けを行うようにしてもよい。図１１は、第１実施形態の内部構成を、時定数を変化させることで重み付けを行うようにした変形例のブロック図である。同図においては、ゲイン算出部１２に代えて設けられた時定数算出部１２'が算出した時定数Ｔ1をＰＩ制御部２２に入力し、ゲイン算出部１３に代えて設けられた時定数算出部１３'が算出した時定数Ｔ2をＰＩ制御部３２に入力している。また、乗算部２３を固定のゲインＫを乗算する乗算部２３'とし、ＰＩ制御部３２を偏差ΔＰに基づいてＰＩ制御を行うようにしている。この構成でも、第１実施形態と同様の効果を奏することができる。また、第２ないし第４実施形態においても、同様に、時定数を変化させることで重み付けを行うようにすることができる。
なお、上記第１ないし第４実施形態においては、系統連系インバータシステムＡを小規模電力系統Ｂに連系する場合について説明したが、これに限られない。本発明は、商用電力系統などの大規模電力系統に連系するための系統連系インバータシステムにも適用することができる。また、系統に連系するインバータシステムに限定されず、各種のインバータシステムにも適用することができる。
本発明に係るインバータ制御回路は、上述した実施形態に限定されるものではない。本発明に係るインバータ制御回路の各部の具体的な構成は、種々に設計変更自在である。
Ａ 系統連系インバータシステム
Ａ１ 直流電源
Ａ２ インバータ回路
Ａ３ フィルタ回路
Ａ４ 変圧回路
Ａ５，Ａ５’，Ａ５”，Ａ５”’ インバータ制御回路
１１ 有効電力算出部（入力手段）
１２、１３ ゲイン算出部（重み付け値算出手段）
２１ 周波数検出部（位相情報検出手段）
２２ ＰＩ制御部（第１の制御手段、補正値出力手段）
２３ 乗算部（第１の制御手段）
２４ 目標周波数算出部
３１ 電圧情報検出部（振幅情報検出手段）
３２ ＰＩ制御部（第２の制御手段）
３３ 目標振幅算出部
４１ 指令値信号生成部
４２ ＰＷＭ信号生成部
５１ 無効電力算出部
５２ ゲイン算出部（重み付け値算出手段）
５３ ＰＩ制御部（第３の制御手段）
６１ ゲイン算出部（重み付け値算出手段）
６２ ＰＩ制御部（第３の制御手段）
Ａ６ 直流電圧センサ
Ａ７ 電流センサ
Ａ８ 系統電圧センサ
Ｂ 小規模電力系統

Claims (11)

  1. 直流電力を交流電力に変換して負荷に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路であって、
    検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第１の状態変数情報を入力する入力手段と、
    前記第１の状態変数情報に対する目標値からの偏差量または前記第１の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第１の重み付け値が第２の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第２の重み付け値が前記第１の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出する重み付け値算出手段と、
    前記電気的情報または当該電気的情報から算出される情報のいずれかである第２の状態変数情報を制御するための第１の補正値を、前記第１の重み付け値に基づいて算出する第１の制御手段と、
    前記第２の状態変数情報を制御するための第２の補正値を、前記第２の重み付け値に基づいて算出する、前記第１の制御部より制御の速応性の低い第２の制御手段と、
    前記第１の補正値と第２の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、
    前記指令値信号に基づいて前記インバータ回路をＰＷＭ制御するためのＰＷＭ信号を生成するＰＷＭ信号生成手段と、
    を備えていることを特徴とするインバータ制御回路。
  2. 前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の位相に関する情報を検出する位相情報検出手段と、
    前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の振幅に関する情報を検出する振幅情報検出手段と、を更に備え、
    前記第１の制御手段は、前記出力すべき交流信号の位相を補正するための位相補正値を、前記第１の補正値として算出し、
    前記第２の制御手段は、前記出力すべき交流信号の振幅を補正するための振幅補正値を、前記第２の補正値として算出し、
    前記指令値信号は、
    前記位相に関する情報に前記位相補正値を加算した値と、前記振幅に関する情報に前記振幅補正値を加算した値とに基づいて、指令値信号を生成する、
    請求項１に記載のインバータ制御回路。
  3. 前記第１の制御手段は、
    前記検出手段により検出される前記インバータ回路の入力電圧の当該入力電圧に対する目標値からの入力電圧偏差量を算出する偏差量算出手段と、
    前記入力電圧偏差量に基づいて、第３の補正値を出力する補正値出力手段と、
    前記補正値出力手段により出力される第３の補正値に前記第１の重み付け値を乗算して、前記位相補正値を算出する乗算手段と、
    を備えている、
    請求項２に記載のインバータ制御回路。
  4. 前記負荷は三相電力系統であり、
    前記振幅情報検出手段により検出される前記振幅に関する情報は、三相二相変換におけるｄｑ座標上の振幅に関する情報であり、
    前記第２の制御手段により算出される前記振幅補正値（ΔＶd／ΔＶq）は、前記ｄｑ座標上の振幅に関する情報に対する補正値である、
    請求項３に記載のインバータ制御回路。
  5. 前記重み付け参照値は、前記インバータ回路の出力有効電力に対する目標値からの偏差量の絶対値であり、前記位相情報検出手段により検出される前記位相に関する情報は、前記インバータ回路から出力される交流信号の周波数であり、
    前記第１の制御手段により算出される前記位相補正値は、前記出力すべき交流信号の周波数の補正値であり、
    前記振幅情報検出手段により検出される前記ｄｑ座標上の振幅に関する情報は、ｄ軸成分とｑ軸成分に分解した情報のうちのｑ軸成分の情報であり、
    前記第２の制御手段により算出される前記振幅補正値は、前記ｄｑ座標上のｑ軸成分の補正値である、
    請求項４に記載のインバータ制御回路。
  6. 前記重み付け値算出手段は、前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第３の重み付け値を算出し、
    前記第３の重み付け値に基づいて、前記ｄｑ座標上のｄ軸成分の補正値を算出する第３の制御手段をさらに備え、
    前記振幅情報検出手段は、前記ｄｑ座標上の振幅に関する情報をｄ軸成分とｑ軸成分に分解した情報のうちのｄ軸成分の情報も検出し、
    前記指令値信号生成手段は、前記振幅情報検出手段により検出されるｄ軸成分の情報に前記第３の制御手段により算出される前記ｄ軸成分の補正値を加算した値も入力される、
    請求項５に記載のインバータ制御回路。
  7. 前記重み付け値算出手段は、前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第３の重み付け値を算出し、
    前記第３の重み付け値に基づいて、前記ｄｑ座標上のｄ軸成分の補正値を算出する第３の制御手段をさらに備え、
    前記振幅情報検出手段は、前記ｄｑ座標上の振幅に関する情報をｄ軸成分とｑ軸成分に分解した情報のうちのｄ軸成分の情報も検出し、
    前記指令値信号生成手段は、前記振幅情報検出手段により検出されるｄ軸成分の情報に前記第３の制御手段により算出される前記ｄ軸成分の補正値を加算した値も入力される、
    請求項５に記載のインバータ制御回路。
  8. 前記重み付け値算出手段は、
    前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第３の重み付け値を算出し、
    前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第４の重み付け値を算出し、
    前記第３の重み付け値に基づく補正値と前記第４の重み付け値に基づく補正値とを加算して、前記ｄｑ座標上のｄ軸成分の補正値として算出する第３の制御手段をさらに備え、
    前記振幅情報検出手段は、前記ｄｑ座標上の振幅に関する情報をｄ軸成分とｑ軸成分に分解した情報のうちのｄ軸成分の情報も検出し、
    前記指令値信号生成手段は、前記振幅情報検出手段により検出されるｄ軸成分の情報に前記第３の制御手段により算出される前記ｄ軸成分の補正値を加算した値も入力される、
    請求項５に記載のインバータ制御回路。
  9. 直流電源と、前記インバータ回路と、請求項１ないし８のいずれかに記載のインバータ制御回路とを備えている系統連系インバータシステム。
  10. コンピュータを、
    直流電力を交流電力に変換して負荷に出力するインバータ回路をＰＷＭ制御するためのインバータ制御手段として機能させるためのプログラムであって、
    前記コンピュータを、
    検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第１の状態変数情報を入力する入力手段と、
    前記第１の状態変数情報に対する目標値からの偏差量または前記第１の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第１の重み付け値が第２の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第２の重み付け値が前記第１の重み付け値より大きい値となるように当該第１の重み付け値および第２の重み付け値を算出する重み付け値算出手段と、
    前記電気的情報または当該電気的情報から算出される情報のいずれかである第２の状態変数情報を制御するための第１の補正値を、前記第１の重み付け値に基づいて算出する第１の制御手段と、
    前記第２の状態変数情報を制御するための第２の補正値を、前記第２の重み付け値に基づいて算出する、前記第１の制御部より制御の速応性の低い第２の制御手段と、
    前記第１の補正値と第２の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、
    前記指令値信号に基づいて前記インバータ回路をＰＷＭ制御するためのＰＷＭ信号を生成するＰＷＭ信号生成手段と
    して機能させるためのプログラム。
  11. 請求項１０に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
JP2009199924A 2009-08-31 2009-08-31 インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム Active JP5498100B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009199924A JP5498100B2 (ja) 2009-08-31 2009-08-31 インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199924A JP5498100B2 (ja) 2009-08-31 2009-08-31 インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム

Publications (3)

Publication Number Publication Date
JP2011055591A true JP2011055591A (ja) 2011-03-17
JP2011055591A5 JP2011055591A5 (ja) 2012-09-06
JP5498100B2 JP5498100B2 (ja) 2014-05-21

Family

ID=43944023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199924A Active JP5498100B2 (ja) 2009-08-31 2009-08-31 インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム

Country Status (1)

Country Link
JP (1) JP5498100B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015100224A (ja) * 2013-11-20 2015-05-28 株式会社ダイヘン インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法
KR20160070473A (ko) * 2014-12-10 2016-06-20 한양대학교 산학협력단 위상각을 제어입력으로 사용하는 정지형 무효전력 보상장치의 제어장치 및 제어방법
CN110045595A (zh) * 2019-04-16 2019-07-23 南京智真电子科技股份有限公司 稳台尖峰自抑制控制方法
JP2020124058A (ja) * 2019-01-31 2020-08-13 東京電力ホールディングス株式会社 電力変換器、及び制御方法
JP2020127273A (ja) * 2019-02-01 2020-08-20 三菱重工エンジン＆ターボチャージャ株式会社 複数発電電源システムにおける指令生成装置および指令生成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553668A (ja) * 1991-08-21 1993-03-05 Hitachi Ltd 無効電力補償装置
JP2004153957A (ja) * 2002-10-31 2004-05-27 Hitachi Ltd 電力変換装置
JP2005341680A (ja) * 2004-05-25 2005-12-08 Canon Inc 電力制御装置及び電力制御方法
JP2007318833A (ja) * 2006-05-23 2007-12-06 Mitsubishi Electric Corp インバータ電源制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553668A (ja) * 1991-08-21 1993-03-05 Hitachi Ltd 無効電力補償装置
JP2004153957A (ja) * 2002-10-31 2004-05-27 Hitachi Ltd 電力変換装置
JP2005341680A (ja) * 2004-05-25 2005-12-08 Canon Inc 電力制御装置及び電力制御方法
JP2007318833A (ja) * 2006-05-23 2007-12-06 Mitsubishi Electric Corp インバータ電源制御装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015100224A (ja) * 2013-11-20 2015-05-28 株式会社ダイヘン インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法
KR20160070473A (ko) * 2014-12-10 2016-06-20 한양대학교 산학협력단 위상각을 제어입력으로 사용하는 정지형 무효전력 보상장치의 제어장치 및 제어방법
KR101675203B1 (ko) * 2014-12-10 2016-11-10 한양대학교 산학협력단 위상각을 제어입력으로 사용하는 정지형 무효전력 보상장치의 제어장치 및 제어방법
JP2020124058A (ja) * 2019-01-31 2020-08-13 東京電力ホールディングス株式会社 電力変換器、及び制御方法
JP2020127273A (ja) * 2019-02-01 2020-08-20 三菱重工エンジン＆ターボチャージャ株式会社 複数発電電源システムにおける指令生成装置および指令生成方法
JP7351620B2 (ja) 2019-02-01 2023-09-27 三菱重工エンジン＆ターボチャージャ株式会社 複数発電電源システムにおける指令生成装置および指令生成方法
CN110045595A (zh) * 2019-04-16 2019-07-23 南京智真电子科技股份有限公司 稳台尖峰自抑制控制方法
CN110045595B (zh) * 2019-04-16 2022-05-20 南京智真电子科技股份有限公司 稳台尖峰自抑制控制方法

Also Published As

Publication number Publication date
JP5498100B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
US9166500B2 (en) Power decoupling controller and method for power conversion system
CN109217335B (zh) 一种海上风电vsc-hvdc输出系统的交流电力系统低频振荡阻尼控制方法
Guerrero et al. Output impedance design of parallel-connected UPS inverters with wireless load-sharing control
Nian et al. Flexible grid connection technique of voltage-source inverter under unbalanced grid conditions based on direct power control
Kurohane et al. Control strategy for a distributed DC power system with renewable energy
JP5226540B2 (ja) インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム
JP5585371B2 (ja) 分散型電源システム
CN108964040B (zh) 电网不平衡下虚拟同步发电机功率-电流协调控制方法
CN109617082B (zh) 一种抑制微电网电压频率越限的暂态稳定控制方法
JP5498100B2 (ja) インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム
JP2016185018A (ja) 系統電圧抑制制御装置及び系統電圧抑制制御方法
Thakur et al. Control of a PMSG wind-turbine under asymmetrical voltage sags using sliding mode approach
Singh et al. Multifunctional control for PV-integrated battery energy storage system with improved power quality
Ebad et al. Improved design and control of proportional resonant controller for three-phase voltage source inverter
CN110350551B (zh) 一种电压源型并网变换装置电流直接幅频控制方法及系统
JP2011055591A5 (ja)
Bouzid et al. Structured H∞ design method of PI controller for grid feeding connected voltage source inverter
Gupta et al. AES-FLL control of RES powered microgrid for power quality improvement with synchronization control
JP5580377B2 (ja) 静止型無効電力補償装置及び電圧制御方法
JP5776308B2 (ja) 系統連系電力変換装置
JP2013048504A (ja) 太陽光発電設備
Lim et al. PR based output voltage regulation for harmonic compensation under islanded mode of microgrid with magnitude restoration
Li et al. Grid voltage modulated control of grid-connected voltage source inverters under unbalanced grid conditions
Al-Dwa et al. New Modeling and Improved Current Control Strategy to Eliminate the Impact of Synchronization Method and Parks Transformation for Grid-connected Four-leg PWM Inverter
Naeem et al. A robust auto-synchronizer for synchronverter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140307

R150 Certificate of patent or registration of utility model

Ref document number: 5498100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250