JP2011044683A - Ceramic substrate, and manufacturing method therefor - Google Patents
Ceramic substrate, and manufacturing method therefor Download PDFInfo
- Publication number
- JP2011044683A JP2011044683A JP2009260269A JP2009260269A JP2011044683A JP 2011044683 A JP2011044683 A JP 2011044683A JP 2009260269 A JP2009260269 A JP 2009260269A JP 2009260269 A JP2009260269 A JP 2009260269A JP 2011044683 A JP2011044683 A JP 2011044683A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pattern
- forming
- fine electrode
- fine
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、セラミック基板及びその製造方法に関するものであり、より詳細には、微細電極パターン領域にのみフォトエッチング(photo etching)工法を適用して微細電極パターンを形成し、該微細電極パターンより線幅の大きい一般電極パターンはスクリーン印刷工程によって形成したセラミック基板及びその製造方法に関するものである。 The present invention relates to a ceramic substrate and a method for manufacturing the same, and more specifically, a fine electrode pattern is formed by applying a photo etching method only to a fine electrode pattern region, and the fine electrode pattern stranded wire is formed. The wide general electrode pattern relates to a ceramic substrate formed by a screen printing process and a manufacturing method thereof.
最近、電子機器技術の発達に伴って機器自体の短小薄型化が進んでおり、そのために、部品の集積化が必須となっている。 Recently, along with the development of electronic device technology, the device itself has become shorter, thinner and thinner, and for this reason, integration of components has become essential.
部品の集積化のために、多数のセラミックシートを積層して形成した多層セラミック基板が開発されている。このような多層セラミック基板は耐熱性、耐摩耗性及び電気的特性に優れており、従来印刷回路基板の振替品として多く用いられるようになってきており、その需要が段々増加する傾向にある。 In order to integrate parts, a multilayer ceramic substrate formed by laminating a large number of ceramic sheets has been developed. Such a multilayer ceramic substrate is excellent in heat resistance, wear resistance, and electrical characteristics, and has been widely used as a replacement for a conventional printed circuit board, and the demand thereof tends to increase gradually.
このような多層セラミック基板は、FAモジュール基板、RFダイオードスイッチ、フィル夕、チップアンテナ、各種パッケージ部品、複合デバイスなど多様な電子部品を構成するために広く使われている。 Such a multilayer ceramic substrate is widely used to constitute various electronic components such as FA module substrates, RF diode switches, fill filters, chip antennas, various package components, and composite devices.
このような多層セラミック基板上には、外部と電気的に接続するための電極パターンが形成され、該電極パターンを形成する方法は、グリーンシート上に電極物質を印刷した後、該グリーンシートと同時に焼成する方法と、既に焼成された基板上に電極物質を印刷した後焼成する後焼成方法とに分けることができる。 An electrode pattern for electrical connection to the outside is formed on such a multilayer ceramic substrate. The electrode pattern is formed by printing an electrode material on the green sheet and then simultaneously with the green sheet. The method can be divided into a firing method and a post-firing method in which an electrode material is printed on a substrate that has already been fired and then fired.
特に、微細な線幅が要求される基板の場合、上記の2種類の方法のうちのいずれか一つによって焼成される基板上に電極物質を塗布した後、フォトリソグラフィを用いたフォトエッチング工法によって電極パターンを形成することができる。 In particular, in the case of a substrate that requires a fine line width, an electrode material is applied on a substrate that is fired by any one of the two methods described above, and then a photo-etching method using photolithography. An electrode pattern can be formed.
ここで、通常のセラミック基板は、微細線幅が要求される部分と、一般的な表面実装素子を搭載するために相対的に線幅の広い部分とから構成されることがある。従来は、電極パターン形成のための電極物質を基板全面に塗布した後、有効パターン以外の部分をエッチングしているが、この手法には、高価な金属成分の損失が大きく、相対的にパターンのライン及び線幅が広いスペックの場合、スクリーン印刷法でも十分に形成が可能なので、有効性が低いという短所がある。 Here, a normal ceramic substrate may be composed of a portion requiring a fine line width and a portion having a relatively wide line width for mounting a general surface mount device. Conventionally, an electrode material for electrode pattern formation is applied to the entire surface of the substrate, and then portions other than the effective pattern are etched. In the case of a specification with a wide line and line width, it can be sufficiently formed even by a screen printing method, so that there is a disadvantage that its effectiveness is low.
また、フォトエッチング工法を用いる場合、エッチングされる電極物質の厚さが基板全体で均一でなければならないが、基板全面に塗布される電極物質の厚さの均一性を確保するのが難しいという問題がある。 In addition, when using the photo-etching method, the thickness of the electrode material to be etched must be uniform over the entire substrate, but it is difficult to ensure the uniformity of the thickness of the electrode material applied to the entire surface of the substrate. There is.
従って、本発明は上記の問題点に鑑みて成されたものであって、本発明の目的は、セラミック基板上の、微細線幅及び高精度が要求される部位にのみ選択的にフォトエッチング工法を適用し、相対的に線幅の広い部位にはスクリーン印刷方法を適用することによって、エッチングされる電極物質の面積を最小化して材料の損失を減らし、電極パターンの厚さ均一性を容易に確保することができる、セラミック基板及びその製造方法を提供することにある。 Therefore, the present invention has been made in view of the above-mentioned problems, and the object of the present invention is to selectively perform photoetching on a ceramic substrate only at a site where a fine line width and high accuracy are required. By applying the screen printing method to the relatively wide line width, the area of the electrode material to be etched is minimized, the material loss is reduced, and the thickness uniformity of the electrode pattern is facilitated. An object of the present invention is to provide a ceramic substrate and a method for manufacturing the same that can be secured.
上記目的を達成するために、本発明の一つの好適な実施形態によるセラミック基板は、微細電極パターン領域及び一般電極パターン領域が備えられ、多層のセラミック層が積層されたセラミック積層体と、セラミック積層体の微細電極パターン領域上に形成され、フォトエッチング工程により形成された微細電極パターンと、セラミック積層体の一般電極パターン領域上に形成され、微細電極パターンより線幅が大きく、スクリーン印刷工程により形成された一般電極パターンと、を含むことができる。 In order to achieve the above object, a ceramic substrate according to a preferred embodiment of the present invention includes a ceramic laminate in which a fine electrode pattern region and a general electrode pattern region are provided, and multilayer ceramic layers are laminated. Formed on the fine electrode pattern area of the body and formed on the general electrode pattern area of the ceramic laminate by the fine electrode pattern formed by the photoetching process, and the line width is larger than the fine electrode pattern, formed by the screen printing process General electrode patterns may be included.
ここで、微細電極パターンの側面は、セラミック積層体の表面に対して垂直面を有することができる。 Here, the side surface of the fine electrode pattern may have a surface perpendicular to the surface of the ceramic laminate.
また、微細電極パターンは、ナノサイズ用の導電性ベーストを含む構成とすることができる。 Further, the fine electrode pattern can include a nano-sized conductive base.
また、微細電極パターンは、50μm以下の線幅を有することができる。 The fine electrode pattern can have a line width of 50 μm or less.
また、一般電極パターンは、マイクロサイズ用の導電性ペーストを含む構成とすることができる。 Further, the general electrode pattern can include a conductive paste for micro size.
また、一般電極パターンは、50μmより大きい線幅を有することができる。 The general electrode pattern may have a line width greater than 50 μm.
また、上記目的を達成するために、本発明の他の好適な実施形態によるセラミック基板の製造方法は、微細電極パターン領域及び一般電極パターン領域を備え、多層のセラミック層が積層されたセラミック積層体を準備するステップと、セラミック積層体の微細電極パターン領域上に微細電極パターン形成用導電層を形成するステップと、セラミック積層体の一般電極パターン領域上にスクリーン印刷法で一般電極パターンを形成するステップと、微細電極パターン形成用導電層及び一般電極パターンを含むセラミック積層体の上部に、微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと、感光膜パターンによって露出された微細電極パターン形成用導電層をエッチングし、微細電極パターンを形成するステップと、を含むことができる。 In order to achieve the above object, a method of manufacturing a ceramic substrate according to another preferred embodiment of the present invention includes a ceramic laminate including a fine electrode pattern region and a general electrode pattern region, and multilayer ceramic layers are laminated. A step of forming a conductive layer for fine electrode pattern formation on the fine electrode pattern region of the ceramic laminate, and a step of forming a general electrode pattern by screen printing on the general electrode pattern region of the ceramic laminate And a step of forming a photosensitive film pattern exposing a part of the conductive layer for forming the fine electrode pattern on the ceramic laminate including the conductive layer for forming the fine electrode pattern and the general electrode pattern; Etching the conductive layer for fine electrode pattern formation to form a fine electrode pattern A step may include.
ここで、微細電極パターン形成用導電層を形成するステップにて、微細電極パターン形成用導電層は、スクリーン印刷法によって形成することができる。 Here, in the step of forming the fine electrode pattern forming conductive layer, the fine electrode pattern forming conductive layer can be formed by a screen printing method.
また、微細電極パターン形成用導電層は、ナノサイズ用の導電性ペーストを含む構成とすることができる。 The conductive layer for forming a fine electrode pattern can be configured to include a nano-size conductive paste.
また、微細電極パターンは、50μm以下の線幅を有するように形成することができる。 The fine electrode pattern can be formed to have a line width of 50 μm or less.
また、一般電極パターンは、マイクロサイズ用の導電性ベーストを含む構成とすることができる。 The general electrode pattern may include a micro-size conductive base.
また、一般電極パターンは、50μmより大きい線幅を有するように形成することができる。 The general electrode pattern can be formed to have a line width greater than 50 μm.
また、一般電極パターンを形成するステップの後に、微細電極パターン形成用導電層及び一般電極パターンを焼成するステップを、さらに含むことができる。 In addition, after the step of forming the general electrode pattern, a step of firing the conductive layer for forming a fine electrode pattern and the general electrode pattern can be further included.
また、感光膜パターンを形成するステップは、微細電極パターン形成用導電層及び一般電極パターンを含むセラミック積層体の上部に感光膜を形成するステップと、感光膜の一部分を選択的に露光及び現像し、微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと、を含むことができる。 The step of forming a photosensitive film pattern includes a step of forming a photosensitive film on the ceramic laminate including the conductive layer for forming a fine electrode pattern and a general electrode pattern, and selectively exposing and developing a part of the photosensitive film. Forming a photosensitive film pattern exposing a portion of the conductive layer for forming a fine electrode pattern.
また、微細電極パターンを形成するステップの後に、感光膜パターンを除去するステップを、さらに含むことができる。 In addition, the method may further include a step of removing the photosensitive film pattern after the step of forming the fine electrode pattern.
以上で説明した通り、本発明のセラミック基板及びその製造方法によれば、微細線幅及び高精度が要求される微細電極パターン領域には、フォトエッチング法で、微細電極パターンを形成し、微細電極パターンより相対的に広い線幅が要求される一般電極パターン領域には、スクリーン印刷方法で一般電極パターンを形成することによって、セラミック積層体上に微細電極パターン及びこれより大きい線幅の一般電極パターンを共に効率よく形成することができる。 As described above, according to the ceramic substrate and the manufacturing method thereof of the present invention, the fine electrode pattern is formed by the photoetching method in the fine electrode pattern region where the fine line width and high accuracy are required, and the fine electrode In a general electrode pattern area where a line width relatively wider than the pattern is required, a general electrode pattern is formed by a screen printing method, whereby a fine electrode pattern and a general electrode pattern having a larger line width are formed on the ceramic laminate Can be formed efficiently.
また、本発明によれば、微細電極パターンを形成するに当たって、微細電極パターン形成用導電層をセラミック積層体の全面に印刷するのではなく、微細電極パターン領域にのみ印刷した後、これをエッチングすることによって、エッチングされる導電層の面積を最小化して材料の損失を減らすと共に、微細電極パターンの厚さ均一性を容易に確保することができるという効果が得られる。 Further, according to the present invention, in forming the fine electrode pattern, the fine electrode pattern forming conductive layer is not printed on the entire surface of the ceramic laminate, but is printed only on the fine electrode pattern region and then etched. As a result, the area of the conductive layer to be etched can be minimized to reduce material loss, and the thickness uniformity of the fine electrode pattern can be easily ensured.
また、本発明によれば、焼成された微細電極パターン形成用導電層をフォトエッチング工程でエッチングして微細電極パターンを形成することによって、微細電極パターンの形状が焼成工程の影響を受けることなく、その側面が垂直面となるようにすることができる。そのため、微細電極パターンの側壁境界を明確にすることができ、微細な間隔及び線幅を有するパターンを実現することができるという長所がある。 Further, according to the present invention, the shape of the fine electrode pattern is not affected by the firing step by etching the fired conductive layer for forming the fine electrode pattern in the photoetching step to form the fine electrode pattern. The side surface can be a vertical surface. Therefore, there is an advantage that the side wall boundary of the fine electrode pattern can be clarified and a pattern having a fine interval and a line width can be realized.
以下、本発明の好適な実施の形態をセラミック基板の図面を参照して詳細に説明する。以下に示す各実施の形態は、当業者に本発明の思想を十分に伝達できるようにするための例として挙げるものである。従って、本発明は以下に示す各実施の形態に限定されることなく他の形態で実現すことができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現することがある。明細書全体に渡って同一の参照符号は同一の構成要素を示している。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the drawings of ceramic substrates. Each embodiment shown below is given as an example for enabling the person skilled in the art to fully convey the idea of the present invention. Therefore, the present invention is not limited to the following embodiments and can be realized in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals refer to like elements throughout the specification.
図1は、本発明の実施形態によるセラミック基板を示した断面図である。 FIG. 1 is a cross-sectional view illustrating a ceramic substrate according to an embodiment of the present invention.
同図のように、本発明の実施形態によるセラミック基板は、微細電極パターン領域A及び一般電極パターン領域Bが備えられたセラミック積層体100と、該セラミック積層体100上に形成された微細電極パターン110a及び一般電極パターン120aを含むことができる。
As shown in the figure, the ceramic substrate according to the embodiment of the present invention includes a
ここで、セラミック積層体100は、約800〜1000℃の低温焼成で形成されるLTCC基板で、多層に積層されたセラミック層10a、10b、10c、10dを含むことができる。
Here, the
また、セラミック積層体100は、多層のセラミック層10a、10b、10c、10dの間に介在した配線層(図示せず)と、これらのセラミック層10a、10b、10c、10dを貫通して配線層間を電気的に接続するビア(図示せず)とを含む構成とすることができる。
The
この時、配線層は、セラミック層10a、10b、10c、10dの表面に、Agなどのような伝導性ペーストを用いたスクリーン印刷法などによって形成したものであってよい。
At this time, the wiring layer may be formed on the surfaces of the
また、ビアは、基板回路パターンに応じて各セラミック層10a、10b、10c、10dの適切な位置にパンチングなどの方式でビアホールを形成した後、該ビアホールにAgなどのような伝導性ペーストを充填して形成したものであってよい。
In addition, vias are formed in via holes by a method such as punching at appropriate positions of the
微細電極パターン110aは、セラミック積層体100の微細電極パターン領域A上に形成されたもので、一般電極パターン120aは、微細電極パターン110aより線幅の大きいものであって、セラミック積層体100の一般電極パターン領域B上に形成されたものである。
The
微細電極パターン領域Aは微細線幅及び高精度が要求される部位であり、一般電極パターン領域Bは微細電極パターン領域Aに比べて相対的に線幅が広くてよい部位であり、例えば表面実装素子が搭載される部位などである。 The fine electrode pattern area A is a part that requires a fine line width and high accuracy, and the general electrode pattern area B is a part that may have a relatively wide line width compared to the fine electrode pattern area A. This is the part where the element is mounted.
ここで、微細電極パターン領域Aに形成された微細電極パターン110aは、50μm以下の線幅を有することができ、ナノサイズ用の導電性ペーストを含む構成とすることができる。
Here, the
そして、一般電極パターン領域Bに形成された一般電極パターン120aは、50μmより大きい線幅を有することができ、マイクロサイズ用の導電性ペーストを含む構成とすることができる。
And the
特に、本発明の実施形態によるセラミック基板において、微細電極パターン110aは、フォトエッチング(photo etching)工程により形成されたもので、一般電極パターン120aは、スクリーン印刷(screen printing)工程により形成されたものである。
Particularly, in the ceramic substrate according to the embodiment of the present invention, the
この時、本発明の実施形態によるセラミック基板の微細電極パターン110aは、焼成されたセラミック積層体100の微細電極パターン領域A上に微細電極パターン形成のための導電層(図2の符号110参照)を形成した後、導電層110を焼成し、その後、フォトエッチング工程により導電層110の一部分をエッチングして形成したもので、その側面がセラミック積層体100の表面に対して垂直な面を有するように形成することができる。
At this time, the
即ち、微細電極パターン110aは、焼成された導電層110をエッチングしてパターニングすることによって、焼成工程の影響を受けることなくその側面を垂直面として形成することができる。そのため、本発明の実施形態によれば、微細電極パターン110aの側壁境界を明確にすることができ、微細な間隔及び線幅を有するパターンを実現することができるという長所がある。
That is, the
また、本発明の実施形態によれば、微細電極パターン形成用導電層をセラミック積層体100の全面に塗布せず、微細電極パターン領域A上にのみ形成した後、これをエッチングして微細電極パターン110aを形成することによって、エッチングされる導電層の面積を最小化して材料の損失を減らすと共に、微細電極パターン110aの厚さ均一性を容易に確保することができるという効果が得られる。
According to the embodiment of the present invention, the conductive layer for forming a fine electrode pattern is not applied to the entire surface of the
そして、微細電極パターン110aとして形成しなくてもよい部位、即ち一般電極パターン領域B上には、前述のようにスクリーン印刷法で、微細電極パターン110aより線幅の大きい一般電極パターン120aを形成することによって、セラミック基板の全体的な製造費用を節減すると共に、微細電極パターン110a及び一般電極パターン120aを効率よく形成することができる。
Then, the
以下、図2〜図7を参照して、本発明の実施形態によるセラミック基板の製造方法を詳細に説明する。 Hereinafter, a method for manufacturing a ceramic substrate according to an embodiment of the present invention will be described in detail with reference to FIGS.
図2〜図7は、本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。 2 to 7 are cross-sectional views sequentially showing processes for explaining a method of manufacturing a ceramic substrate according to an embodiment of the present invention.
図2に示すように、微細電極パターン領域A及び一般電極パターン領域Bを備えたセラミック積層体100を準備する。ここで、セラミック積層体100は、約800〜1000℃の低温焼成で形成されたLTCC基板であってよい。このセラミック積層体100は、多層のセラミック層10a、10b、10c、10dと、これらの多層のセラミック層10a、10b、10c、10d間に介在した配線層と、これらのセラミック層10a,10b、10c、10dを貫通して配線層間を電気的に接続するビアとを含む構成とすることができる。
As shown in FIG. 2, the ceramic
続いて、セラミック積層体100上に微細電極パターン領域Aのみを露出させる第1のマスクパターン(図示せず)を形成した後、第1のマスクパターンによって露出された微細電極パターン領域A上に微細電極パターン形成用導電層110をスクイズで満たして形成する。
Subsequently, a first mask pattern (not shown) that exposes only the fine electrode pattern region A is formed on the
続いて、第1のマスクパターンを除去する。 Subsequently, the first mask pattern is removed.
このように微細電極パターン形成用導電層110は、スクリーン印刷方法などによって形成することができる。この時、微細電極パターン形成用導電層110は、ナノサイズ用の導電性ペーストなどを含む構成とすることができる。例えば、微細電極パターン形成用導電層110の主成分は、Ag、AuまたはCuなどであってよい。
As described above, the
次に、図3に示すように、セラミック積層体100の一般電極パターン領域B上に、スクリーン印刷法で一般電極パターン120aを形成する。
Next, as shown in FIG. 3, a
ここで、スクリーン印刷法を用いた一般電極パターン120aは、セラミック積層体100上に、一般電極パターン120aが形成される領域を露出させる開口部が設けられた第2のマスクパターン(図示せず)を形成した後、スクイズにより該開口部に一般電極パターン形成用導電層を満たして形成することができる。しかる後、第2のマスクパターンは除去される。
Here, the
ここで、一般電極パターン120aは、マイクロサイズ用の導電性ペーストなどを含む構成とすることができる。また、一般電極パターン120aは、50μmより大きい線幅を有するように形成することができる。
Here, the
続いて、微細電極パターン形成用導電層110及び一般電極パターン120aを焼成する。
Subsequently, the fine electrode pattern forming
続いて、図4に示すように、微細電極パターン形成用導電層110及び一般電極パターン120aを含むセラミック積層体100の上部に感光膜130を形成する。
Subsequently, as shown in FIG. 4, a
その後に、図5に示すように、感光膜130の一部分を選択的に露光及び現像し、微細電極パターン形成用導電層110の一部分を露出させる感光膜パターン130aを形成する。
Thereafter, as shown in FIG. 5, a portion of the
次に、図6に示すように、感光膜パターン130aをマスクとして用いて微細電極パターン形成用導電層110をエッチングし、微細電極パターン110aを形成する。ここで、微細電極パターン110aは、50μm以下の線幅を有するように形成することができる。
Next, as shown in FIG. 6, the fine electrode pattern forming
続いて、図7に示すように、感光膜パターン130aを除去する。
Subsequently, as shown in FIG. 7, the
この時、本発明の実施形態によれば、微細電極パターン形成用導電層110を焼成した後、フォトエッチング工程によって、焼成された微細電極パターン形成用導電層110をエッチングして微細電極パターン110aを形成することによって、微細電極パターン110aの形状が焼成工程の影響を受けることなく、その側面が垂直面となるようにすることができる。従って、本発明の実施形態によれば、微細電極パターン110aの側壁境界を明確にすることができ、微細な間隔及び線幅を有するパターンを実現することができる。
At this time, according to the embodiment of the present invention, after the fine electrode pattern forming
そして、前述のように、本発明の実施形態では、微細電極パターン110aは感光膜パターン130aを用いたフォトエッチング法によって形成し、微細電極パターン110aより大きい線幅を有する一般電極パターン120aは、線幅が相対的に大きい電極パターンを形成するのに適したスクリーン印刷方法によって形成することによって、セラミック積層体100上に微細電極パターン110a及び一般電極パターン120aを効率よく形成することができる。
As described above, in the embodiment of the present invention, the
また、微細電極パターン110aを形成するに当たって、微細電極パターン形成用導電層110をセラミック積層体100の全面に塗布するのではなく、微細電極パターン領域A上にのみ形成した後、これをエッチングすることによって、エッチングされる導電層110の面積を最小化して材料の損失を減らすと共に、微細電極パターン110aの厚さ均一性を容易に確保することができるという効果が得られる。
In forming the
今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
10a、10b、10c、10d セラミック層
100 セラミック積層体
110 微細電極パターン形成用導電層
110a 微細電極パターン
120a 一般電極パターン
130 感光膜
130a 感光膜パターン
A 微細電極パターン領域
B 一般電極パターン領域
DESCRIPTION OF
Claims (15)
前記セラミック積層体の前記微細電極パターン領域上に形成され、フォトエッチング工程により形成された微細電極パターンと、
前記セラミック積層体の前記一般電極パターン領域上に形成され、前記微細電極パターンより線幅が大きく、スクリーン印刷工程により形成された一般電極パターンと、
を含むセラミック基板。 A ceramic laminate in which a fine electrode pattern region and a general electrode pattern region are provided, and a multilayer ceramic layer is laminated;
A fine electrode pattern formed on the fine electrode pattern region of the ceramic laminate and formed by a photoetching process;
A general electrode pattern formed on the general electrode pattern region of the ceramic laminate, having a line width larger than the fine electrode pattern, and formed by a screen printing process;
Including ceramic substrate.
前記セラミック積層体の前記微細電極パターン領域上に微細電極パターン形成用導電層を形成するステップと、
前記セラミック積層体の前記一般電極パターン領域上にスクリーン印刷法によって一般電極パターンを形成するステップと、
前記微細電極パターン形成用導電層及び前記一般電極パターンを含む前記セラミック積層体の上部に、前記微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと、
前記感光膜パターンによって露出された前記微細電極パターン形成用導電層をエッチングして微細電極パターンを形成するステップと、
を含むセラミック基板の製造方法。 Preparing a ceramic laminate including a fine electrode pattern region and a general electrode pattern region, and a multilayer ceramic layer laminated;
Forming a conductive layer for forming a fine electrode pattern on the fine electrode pattern region of the ceramic laminate;
Forming a general electrode pattern by screen printing on the general electrode pattern region of the ceramic laminate;
Forming a photosensitive film pattern exposing a portion of the conductive layer for forming a fine electrode pattern on the ceramic laminate including the conductive layer for forming a fine electrode pattern and the general electrode pattern;
Etching the fine electrode pattern forming conductive layer exposed by the photosensitive film pattern to form a fine electrode pattern;
A method for manufacturing a ceramic substrate comprising:
前記微細電極パターン形成用導電層は、スクリーン印刷法によって形成する請求項7に記載のセラミック基板の製造方法。 In the step of forming the conductive layer for forming the fine electrode pattern,
The method for manufacturing a ceramic substrate according to claim 7, wherein the conductive layer for forming a fine electrode pattern is formed by a screen printing method.
前記微細電極パターン形成用導電層及び前記一般電極パターンを焼成するステップをさらに含む請求項7に記載のセラミック基板の製造方法。 After the step of forming the general electrode pattern,
The method for manufacturing a ceramic substrate according to claim 7, further comprising a step of firing the conductive layer for forming a fine electrode pattern and the general electrode pattern.
前記微細電極パターン形成用導電層及び前記一般電極パターンを含む前記セラミック積層体の上部に感光膜を形成するステップと、
前記感光膜の一部分を選択的に露光及び現像し、前記微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと
を備える請求項7に記載のセラミック基板の製造方法。 The step of forming the photosensitive film pattern includes:
Forming a photosensitive film on top of the ceramic laminate including the fine electrode pattern forming conductive layer and the general electrode pattern;
The method of manufacturing a ceramic substrate according to claim 7, further comprising: exposing and developing a part of the photosensitive film selectively to form a photosensitive film pattern exposing a part of the conductive layer for forming the fine electrode pattern.
前記感光膜パターンを除去するステップを、さらに含む請求項7に記載のセラミック基板の製造方法。 After the step of forming the fine electrode pattern,
The method of manufacturing a ceramic substrate according to claim 7, further comprising a step of removing the photosensitive film pattern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090078388A KR101051590B1 (en) | 2009-08-24 | 2009-08-24 | Ceramic substrate and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011044683A true JP2011044683A (en) | 2011-03-03 |
Family
ID=43831853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009260269A Pending JP2011044683A (en) | 2009-08-24 | 2009-11-13 | Ceramic substrate, and manufacturing method therefor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011044683A (en) |
KR (1) | KR101051590B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101632975B1 (en) | 2015-04-07 | 2016-06-24 | (주)에스팩솔루션 | Method for manufacturing an infrared sensor package and infrafed sensor package by the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5435359A (en) * | 1977-08-24 | 1979-03-15 | Nippon Electric Co | Method of forming thick film conductive pattern |
JPH05315754A (en) * | 1992-05-07 | 1993-11-26 | Nippon Cement Co Ltd | Forming method for circuit on low temperature baked ceramic multilayer circuit board |
JP2561537B2 (en) * | 1989-03-30 | 1996-12-11 | 真空冶金株式会社 | Metal paste and manufacturing method thereof |
JPH11126971A (en) * | 1997-10-24 | 1999-05-11 | Sumitomo Metal Ind Ltd | Manufacture of glass ceramics wiring board |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101235A (en) | 1998-09-25 | 2000-04-07 | Murata Mfg Co Ltd | Producing method for ceramic moltilayer substrate |
KR100769459B1 (en) * | 2005-10-28 | 2007-10-23 | 주식회사 코미코 | Method for manufacturing ceramic device having fine electrodes |
-
2009
- 2009-08-24 KR KR1020090078388A patent/KR101051590B1/en not_active IP Right Cessation
- 2009-11-13 JP JP2009260269A patent/JP2011044683A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5435359A (en) * | 1977-08-24 | 1979-03-15 | Nippon Electric Co | Method of forming thick film conductive pattern |
JP2561537B2 (en) * | 1989-03-30 | 1996-12-11 | 真空冶金株式会社 | Metal paste and manufacturing method thereof |
JPH05315754A (en) * | 1992-05-07 | 1993-11-26 | Nippon Cement Co Ltd | Forming method for circuit on low temperature baked ceramic multilayer circuit board |
JPH11126971A (en) * | 1997-10-24 | 1999-05-11 | Sumitomo Metal Ind Ltd | Manufacture of glass ceramics wiring board |
Also Published As
Publication number | Publication date |
---|---|
KR20110020661A (en) | 2011-03-03 |
KR101051590B1 (en) | 2011-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375998B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
JP4538486B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP2008060573A (en) | Manufacturing method of electronic element built-in printed circuit board | |
KR20060050532A (en) | Multilayer wiring board and process for fabricating a multilayer wiring board | |
JP2004031682A (en) | Method of manufacturing printed wiring board | |
JP2010283056A (en) | Wiring board | |
JP2008159973A (en) | Electronic component module and circuit board with built-in components incorporating the module | |
KR100832650B1 (en) | Multi layer printed circuit board and fabricating method of the same | |
JP2011044681A (en) | Ceramic substrate, and manufacturing method therefor | |
JPWO2016117122A1 (en) | Wiring board manufacturing method and wiring board | |
JP2008085083A (en) | Manufacturing method of capacitor | |
JP4863076B2 (en) | Wiring board and manufacturing method thereof | |
JP4190989B2 (en) | Wiring circuit board manufacturing method and multilayer wiring board manufacturing method | |
JP2011044683A (en) | Ceramic substrate, and manufacturing method therefor | |
JP2004056115A (en) | Multilayer wiring board | |
TWI449147B (en) | Method for embedding electronic component into multi-layer substrate | |
JP2007335653A (en) | Circuit board, method of manufacturing the same, and circuit module using the same | |
JP2005032931A (en) | Substrate, manufacturing method thereof, and electronic circuit device | |
KR20090091441A (en) | Method of fabricating printed circuit board with fine pitch metal bump | |
KR100882101B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate | |
KR20060013950A (en) | Method for manufacturing multilayer substrate using dissimilar dielectric material | |
JP2005026470A (en) | Module with built-in component and its manufacturing method | |
KR101154352B1 (en) | Imbeded printed circuit board member and manufacturing method the same and imbeded printed circuit board using the same | |
JP4137412B2 (en) | Manufacturing method of wiring board for electronic parts | |
JP2009200294A (en) | Laminated substrate, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |