JP2011040712A - 固体撮像素子及び撮像装置 - Google Patents

Abstract

【課題】ドレイン領域等の不純物拡散領域からフローティングゲートに電荷が注入されてしまうことを防止でき、Ｓ／Ｎを向上できる固体撮像素子及び撮像装置を提供する。
【解決手段】半導体基板に配列された複数の画素部が配列され、画素部が、半導体基板に形成された光電変換部と半導体基板の上方に設けられた電荷蓄積領域と、電荷蓄積領域に電荷を蓄積させて、該電荷に応じた信号を読み出すトランジスタ構造とを備え、トランジスタ構造がソース領域及びドレイン領域を含み、ソース領域及びドレイン領域と光電変換部との間の半導体基板に、ソース領域及びドレイン領域と光電変換部との間で移動する電荷に対して電位勾配のポテンシャル障壁となる障壁層を備える。
【選択図】図３

Description

本発明は、固体撮像素子及び撮像装置に関する。

現在、フォトダイオードで生成された電荷をフローティングゲート等の電荷蓄積部を有する不揮発性のＭＯＳ型メモリトランジスタによって記録し、該電荷に応じた信号を読み出す構成の固体撮像素子が提案されている。この構成では、フォトダイオードからフローティングゲートへ注入される電荷量に応じてメモリトランジスタの閾値電圧を変化させ、閾値電圧の変化を撮像信号として読み出している。

下記特許文献１は、半導体基板に形成された各画素が、フォトダイオードと、該フォトダイオードで生成された電荷を取り込み、電荷に対応する信号電圧を発生する不揮発性メモリ構造とを備えた固体撮像装置に関する。

特許文献１の固体撮像装置は、半導体基板に複数の画素が設けられている。各画素は、半導体基板のウェル領域内に設けられた埋め込み型のフォトダイオードを含む。また、各画素は、第１のＭＯＳトランジスタ構造と、第２のＭＯＳトランジスタ構造とを有している。

この固体撮像装置において、第１のＭＯＳトランジスタ構造は、フォトダイオードをソース領域とし、前記半導体基板上方に形成された第１のフローティングゲートと、該第１のフローティングゲートと容量結合する第１のコントロールゲートと、ウェル領域内に形成された第１のドレイン領域とを含む。第１のＭＯＳトランジスタ構造は、フォトダイオードから電荷を第１のフローティングゲートへ注入する。

第２のＭＯＳトランジスタ構造は、第１のＭＯＳトランジスタ構造の近傍に配置され、ウェル領域内に形成された第２のソース領域と第２のドレイン領域と、半導体基板上方に形成され、第１のフローティングゲートと電気的に接続された第２のフローティングゲートと、該第２のフローティングゲートと容量結合する第２のコントロールゲートを有する。第２のＭＯＳトランジスタ構造は、第２のフローティングゲートに蓄積した電荷に応じた撮像信号を読み出す。

特開２００２−２８０５３７号公報

ところで、特許文献１の固体撮像装置では、第１のＭＯＳトランジスタ構造や第２のＭＯＳトランジスタ構造のドレイン領域が、ウェル領域の不純物とは逆の導電型を有する、高濃度の不純物拡散領域によって構成される。例えば、ウェル領域をＰ型の不純物領域で形成したとき、ドレイン領域は、高濃度のＮ型の不純物領域である。

第１のＭＯＳトランジスタ構造で書き込みを行う際には、第１のコントロールゲートに電圧を印加してフォトダイオードに蓄積している電荷を第１のフローティングゲートに注入する。このとき、第１のドレイン領域から第１のフローティングゲートに電荷が注入され、Ｓ／Ｎを低下させるおそれがある点で改善の余地があった。

本発明は、ドレイン領域等の不純物拡散領域からフローティングゲートに電荷が注入されてしまうことを防止でき、Ｓ／Ｎを向上できる固体撮像素子及び撮像装置を提供する。

本発明は、半導体基板に複数の画素部が配列された固体撮像素子であって、
前記画素部が、前記半導体基板に形成された光電変換部と、前記光電変換部で発生した電荷が注入されるように前記半導体基板の上方に設けられた電荷蓄積領域と、前記電荷蓄積領域に電荷を蓄積させて、該電荷に応じた信号を読み出すトランジスタ構造と、を備え、
前記トランジスタ構造がソース領域及びドレイン領域を含み、前記ソース領域及び前記ドレイン領域と前記光電変換部との間の前記半導体基板に、前記ソース領域及び前記ドレイン領域と前記光電変換部との間で移動する電荷に対して電位勾配のポテンシャル障壁となる障壁層を備え、前記障壁層と前記光電変換部との間には前記ソース領域及び前記ドレイン領域が設けられていない固体撮像素子である。

固体撮像素子の半導体基板には、トランジスタ構造のソース領域及びドレイン領域と前記光電変換部との間に障壁層が設けられている。障壁層は、電荷に対して電位勾配のポテンシャル障壁として機能する。すると、トランジスタ構造をオンして光電変換部から電荷蓄積領域に電荷を注入するときに、ソース領域及びドレイン領域から電荷蓄積領域に電荷が注入されることを防止できる。このため、固体撮像素子のＳ／Ｎの劣化を防止できる。

また、本発明は、上記固体撮像素子を備えた撮像装置である。

本発明によれば、ドレイン領域等の不純物拡散領域からフローティングゲートに電荷が注入されてしまうことを防止でき、Ｓ／Ｎを向上できる固体撮像素子及び撮像装置を提供できる。

固体撮像素子の構成例を示す図である。 図１に示す固体撮像素子の画素部の等価回路図である。 画素部を平面視した状態を示す図である。 図３のＡ−Ａ’線の断面を模式的に示す図である。 画素部を平面視した状態を示す図である。 固体撮像素子の駆動を説明するためのタイミングチャートである。

以下、固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置に搭載して用いられるものである。

図１は、固体撮像素子の構成例を示す図であり、図１（ａ）は平面視した状態を模式的に示し、図１（ｂ）は読み出し回路の構成を示している。図２は、図１に示す画素部の等価回路図を示す。図３は、画素部を平面視した状態を示している。図４は、図３のＡ−Ａ’線の断面を模式的に示している。

固体撮像素子１０は、同一平面上の行方向とこれに直交する列方向にアレイ状（ここでは正方格子状）に配列された複数の画素部１００を備える。

画素部１００は、Ｐ型シリコン基板１とこの上に形成されたＰウェル層２からなる半導体基板内に形成されたＮ型不純物層３を備える。Ｎ型不純物層３はＰウェル層２内に形成され、このＮ型不純物層３とＰウェル層２とのＰＮ接合により、光電変換部として機能するフォトダイオード（ＰＤ）が形成される。以下では、Ｎ型不純物層３のことを光電変換部３と言う。光電変換部３は、その表面に完全空乏化や暗電流抑制のためにＰ型不純物層５が形成された、所謂、埋め込み型のフォトダイオードとなっている。

半導体基板の上面には、酸化シリコン等の絶縁膜７が形成されている。

半導体基板には、光電変換部３で発生した電荷に応じた電圧信号（以下、撮像信号ともいう）を発生させるトランジスタ構造が形成されている。

この構成例では、トランジスタ構造は、書き込みトランジスタＷＴと、読み出しトランジスタＲＴとを備える。書き込みトランジスタＷＴと読み出しトランジスタＲＴとは、光電変換部３の隣り合うように互いに並んで設けられている。また、Ｐウェル層２内の画素部１００同士の構成要素は、素子分離層４によって互いに分離されている。

素子分離法には、ＬＯＣＯＳ（Local Oxidation of Silicon）法、ＳＴＩ（Shallow Trench Isolation）法、及び高濃度不純物イオン注入による方法等が適用できる。

書き込みトランジスタＷＴは、ソース領域及びドレイン領域として機能する光電変換部３と、絶縁膜７上に形成されたフローティングゲートＦＧとを備えている。この構成例では、フローティングゲートＦＧが電荷蓄積領域として機能する。また、書き込みトランジスタＷＴは、フローティングゲートＦＧ上に絶縁膜９を介して設けられた書き込みコントロールゲートＷＣＧを備えている。書き込みトランジスタＷＴは、図３に示すように、ソース（ドレインと兼用）が光電変換部３に接続された２端子構成のＭＯＳトランジスタとなっている。

書き込みコントロールゲートＷＣＧを構成する導電性材料は、例えばポリシリコンを用いることができる。リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）を高濃度にドープしたドープドポリシコンでもよい。あるいは、チタン（Ｔｉ）やタングステン（Ｗ）等の各種金属とシリコンを組み合わせたシリサイド（Silicide）やサリサイド（Self-alingn Silicide）でもよい。

読み出しトランジスタＲＴは、素子分離層４に隣接して設けられた高濃度のＮ型不純物からなるドレイン領域ＲＤと、ドレイン領域ＲＤから少し離間して設けられたＮ型不純物からなるソース領域ＲＳと、ドレイン領域ＲＤとソース領域ＲＳとの間の半導体基板上方に絶縁膜７を介して設けられたゲート電極である読み出しコントロールゲートＲＣＧと、読み出しコントロールゲートＲＣＧと酸化膜との間に設けられたフローティングゲートＦＧとを備えたＭＯＳトランジスタ構造となっている。ドレイン領域ＲＤとソース領域ＲＳとの間の半導体基板には、読み出しトランジスタＲＴをオンしたときに電荷が移動するためのチャネル領域Ｃが形成される。ソース領域ＲＳ、ドレイン領域ＲＤ、チャネル領域Ｃを不純物拡散領域とする。

読み出しコントロールゲートＲＣＧを構成する導電性材料は、書き込みコントロールゲートＷＣＧと同じものを用いることができる。ドレイン領域ＲＤには列信号線１２が接続されている。ソース領域ＲＳにはグランド線が接続されている。ドレイン領域ＲＤは、列信号線１２とオーミック接触が取れるように不純物濃度が調整されている。ソース領域ＲＳは、グランド線とオーミック接触が取れるように不純物濃度が調整されている。

フローティングゲートＦＧは、半導体基板上方に絶縁膜７を介して設けられた電気的に浮遊した電極である。フローティングゲートＦＧ上には酸化シリコン等の絶縁膜９を介して書き込みコントロールゲートＷＣＧ及び読み出しコントロールゲートＲＣＧが設けられている。フローティングゲートＦＧを構成する導電性材料は、書き込みコントロールゲートＷＣＧや読み出しコントロールゲートＲＣＧと同じものを用いることができる。

この構成例では、書き込みトランジスタＷＴ側の半導体基板上方に設けられた絶縁膜７の膜厚が、読み出しトランジスタＲＴ側の半導体基板上方に設けられた絶縁膜７の膜厚よりも薄い構成である。例えば、書き込みトランジスタＷＴ側の半導体基板上方に設けられた絶縁膜７の膜厚を５ｎｍ未満とし、読み出しトランジスタＲＴ側の半導体基板上方に設けられた絶縁膜７の膜厚を５ｎｍ以上とする。この構成によれば、光電変換部３から書き込みトランジスタＷＴ側のフローティングゲートＦＧに電荷を注入しやすく、読み出しトランジスタＲＴの不純物拡散領域に存在する電荷（ノイズとなる）を注入し難くなるため、Ｓ／Ｎが向上する。

本実施形態の固体撮像素子の構造は、書き込みトランジスタＷＴと読み出しトランジスタＲＴとを備え、それぞれのトランジスタ構造がフローティングゲートＦＧを共有した構造である。書き込みトランジスタは、書き込み動作、及び、ＦＧ蓄積電荷の基板への排出動作の２つの動作を受け持っている。これら動作は２端子構造で実現することが可能である。このため、本実施形態の固体撮像素子１０では、書き込みトランジスタＷＴを２端子構造とすることで、構成の簡略化を図っている。

書き込みトランジスタＷＴは、コントロールゲートＷＣＧに例えば７Ｖ〜２０Ｖの書き込みコントロール電圧を印加することで、光電変換部３で発生した電荷をフローティングゲートＦＧに注入し、記録させることができる。

読み出しトランジスタＲＴは、フローティングゲートＦＧと、ソース領域ＲＳと、ドレイン領域ＲＤと、コントロールゲートＲＣＧとを備えた３端子構造のトランジスタとなっている。読み出しトランジスタＲＴは、ドレイン領域ＲＤに例えば０．７Ｖのドレイン電圧を印加した状態で、連続的又は階段状に増加する読み出しコントロール電圧をコントロールゲートＲＣＧに印加し、読み出しトランジスタＲＴのチャネル領域が導通したときのコントロールゲートＲＣＧの電圧値（閾値電圧）を検出することで、この検出したＲＣＧの値を、フローティングゲートＦＧに蓄積された電荷に応じた撮像信号として外部に読み出すことが可能になっている。

フローティングゲートＦＧは、書き込みトランジスタＷＴと読み出しトランジスタＲＴとで共通の一枚構成に限らず、書き込みトランジスタＷＴと読み出しトランジスタＲＴとでそれぞれ分離して設け、分離した２つのフローティングゲートＦＧを配線によって電気的に接続した構成としてもよい。また、光電変換部３からフローティングゲートＦＧへの電荷注入が起こり易いように、書き込みコントロールゲートＷＣＧと光電変換部３を一部オーバーラップさせてもよい。

画素部１００は、半導体基板の光が入射する側の上方に図示しない遮光膜を設け、遮光膜に形成した開口を通過する光を光電変換部３で受光することで、光電変換部３の一部以外の領域に光が入射しない構造になっている。

固体撮像素子１０は、書き込みトランジスタＷＴ及び読み出しトランジスタＲＴの制御を行う制御部４０と、読み出しトランジスタＲＴの閾値電圧を検出する読み出し回路２０と、読み出し回路２０で検出された１ライン分の閾値電圧を撮像信号として信号線７０に順次読み出す制御を行う水平シフトレジスタ５０と、信号線７０に接続された出力アンプ６０とを備える。

読み出し回路２０は、列方向に並ぶ複数の画素部１００で構成される各列に対応して設けられており、対応する列の各画素部１００の読み出しドレインＲＤに列信号線１２を介して接続されている。又、読み出し回路２０は制御部４０にも接続されている。

読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、プリチャージ回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。

読み出し制御部２０ａは、画素部１００から信号を読み出す際、トランジスタ２０ｆをオンしてプリチャージ回路２０ｃから画素部１００の読み出しドレインＲＤに列信号線１２を介してドレイン電圧を供給する（プリチャージ）。次に、トランジスタ２０ｅをオンして画素部１００の読み出しドレインＲＤとセンスアンプ２０ｂを導通させる。

センスアンプ２０ｂは、画素部１００の読み出しドレインＲＤの電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、プリチャージ回路２０ｃによってプリチャージされたドレイン電圧が降下したことを検出しセンスアンプ出力を反転させる。

ランプアップ回路２０ｄは、Ｎ−ｂｉｔ（例えばＮ＝８〜１２）カウンタを内蔵しており、制御部４０を介して画素部１００の読み出しコントロールゲートＲＣＧに漸増又は漸減するランプ波形電圧を供給すると共に、ランプ波形電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。

読み出しコントロールゲートＲＣＧの電圧が読み出しトランジスタＲＴの閾値電圧を越えると読み出しトランジスタＲＴが導通し、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として閾値電圧の変化（撮像信号）を読み出すことができる。

水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで保持されているカウンタ値が信号線７０に出力され、これが撮像信号として出力アンプ６０から出力される。

なお、読み出し回路２０による読み出しトランジスタＲＴの閾値電圧の変化を読み出す方法としては上述したものに限らない。例えば、読み出しコントロールゲートＲＣＧと読み出しドレインＲＤに一定の電圧を印加した場合の読み出しトランジスタＲＴのドレイン電流を撮像信号として読み出してもよい。

画素部１００の半導体基板には、撮像信号を読み出した後、光電変換部３に蓄積した電荷を排出するためのリセットトランジスタＲＳＴが設けられている。リセットトランジスタＲＳＴは、ソース領域として機能する光電変換部３と、素子分離層４に隣接して設けられた高濃度のＮ型不純物からなるリセットドレイン領域ＲＳＤと、光電変換部３とリセットドレイン領域ＲＳＤとの間の半導体基板上には、絶縁膜７を介してリセットコントロールゲートＲＳＧが設けられている。リセットコントロールゲートＲＳＧは、上記の書き込みコントロールゲートＷＣＧや読み出しコントロールゲートＲＣＧと同じ導電性材料で構成することができる。リセットドレインＲＳＤには、ドレイン電圧ＶＣＣが予め印加されている。

制御部４０は、行方向に並ぶ複数の画素部１００からなる各ラインの各画素部１００の書き込みコントロールゲートＷＣＧ、読み出しコントロールゲートＲＣＧ、及びリセットトランジスタＲＳＴに、それぞれ書き込み制御線、読み出し制御線、リセット線を介して接続されている。

制御部４０は、書き込みトランジスタＷＴを制御して、光電変換部３で発生した電荷をフローティングゲートＦＧに注入して蓄積させる駆動を行う。フローティングゲートＦＧに電荷を注入する方法としては、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流を用いて電荷を注入するＦＮトンネル注入、ダイレクトトンネル注入、ホットエレクトロン注入等がある。

制御部４０は、上述した方法で読み出しトランジスタＲＴを制御して、フローティングゲートＦＧに蓄積された電荷に応じた撮像信号を読み出す駆動を行う。

制御部４０は、リセットトランジスタＲＳＴを制御して、光電変換部３に蓄積された電荷を引き抜いて消去するリセット駆動を行う。具体的には、リセットトランジスタＲＳＴのリセットコントロールゲートＲＳＧはリセット線を介して制御部４０に接続され、制御部４０からリセットパルスが入力されると、リセットトランジスタＲＳＴがＯＮ状態となり、光電変換部３の電荷がリセットドレイン領域ＲＳＤへ移動し、排出される。このように光電変換部３の電荷を排出する期間をリセット期間とする。

固体撮像素子では、光電変換部３の電荷のリセット期間に、フローティングゲートＦＧに蓄積された電荷を消去する駆動を行う。フローティングゲートＦＧに蓄積された電荷を消去する駆動については後述する。

なお、読み出しドレインＲＤへの電圧の印加は、読み出し制御部２０ａとプリチャージ回路２０ｃを制御することで行う。電荷消去時には、書き込みトランジスタ及び読み出しトランジスタのうち少なくとも一方のコントロールゲートをＬＯＷにする動作、又は、基板の電圧をＨＩＧＨにする動作のどちらかの動作が行われることで、フローティングゲートＦＧからフォトダイオードＰＤへ電荷が排出される。その後（又は同時に）、フォトダイオードＰＤのリセットゲートをＯＮにしてリセットドレインに電荷を排出する。なお、電荷をフローティングゲートＦＧからフォトダイオードＰＤへ排出する動作の前にリセットゲートをＯＮにしてもよい。ここで、絶縁膜７は、読み出しドレインＲＤの電圧を制御しても読み出しトランジスタＲＴ側からトンネル電流が流れないように厚く構成されている。

なお、図１では、制御部４０が固体撮像素子１０に内蔵されているが、制御部４０の機能を、固体撮像素子１０を搭載する撮像装置側に持たせてもよい。

図４に示すように、光電変換部３は、遮光膜の開口部下方に形成された本体部３ａと、光電変換部３の一部である延在部３ｂとを有し、延在部３ｂが、本体部３ａからフローティングゲートＦＧの下方まで延びる。図４では、本体部３ａと延在部３ｂとを区別するために両者の間に破線で境界を示している。

平面視した状態では、光電変換部３の延在部３ｂとフローティングゲートＦＧとが重なり合う領域が存在する。この重なり合う領域をトンネル注入領域とし、図４においてＴで示している。

次に、フローティングゲートＦＧに電荷を注入するときの状態を説明する。この構成例では、光電変換部３の延在部３ｂがフローティングゲートＦＧと重なり合う構成とした。すると、コントロールゲートＷＣＧに印加した電圧によって、図４中矢印で示すように、ほぼ垂直方向に光電変換部３からフローティングゲートＦＧに電界を加えることができる。ここで、トンネル効率は、ポテンシャル障壁（ここでは絶縁膜７）に対して垂直方向の電子の運動エネルギーの大きさにも依存する。フォトダイオードＰＤがトランジスタ構造の直下まで張り出ている構成では、電界による加速によって効率よく絶縁膜７に対して垂直方向に電子の運動エネルギーを大きくすることができる。このため、効率よく電荷をトンネルさせることができ、書き込みコントロールゲートＷＴの電圧を小さくすることができる。

光電変換部３を形成する際に、イオン注入のマスクパターンの制御によって、半導体基板表面に対して平行の長さ寸法を設定できる。イオン注入のエネルギーの制御によって、半導体基板表面に対して垂直の長さ寸法を設定できる。これら両方の制御によって、光電変換部３の本体部３ａと延在部３ｂを所望の寸法で形成することができる。

書き込みコントロールゲートＷＣＧに電圧を印加すると、不純物拡散領域と光電変換部３との間の半導体基板中に電子をドリフトさせるための電位勾配が形成される。不純物拡散領域にはほぼ無限に電荷が存在するソース領域ＲＳ及びドレイン領域ＲＤが含まれる。光電変換部３からフローティングゲートＦＧに電荷が注入されるとともに、ソース領域ＲＳ及びドレイン領域ＲＤから電子がフローティングゲートＦＧに注入される現象が生じる。ソース領域ＲＳ及びドレイン領域ＲＤからの電子の注入はＳ／Ｎを劣化させる要因となる。

そこで、この構成例の固体撮像素子１０は、電荷に対して電位勾配のポテンシャル障壁となる障壁層２２を備えた構成とする。

具体的には、図３及び図４に示すように、不純物拡散領域と光電変換部３との間の半導体基板に、高濃度でかつ導電型がＰ型の不純物拡散層からなる障壁層２２を設けている。ここで、高濃度とは、周囲のウェル領域を構成するＰ型の不純物の濃度と比較して十分に濃度が高いことを意味する。障壁層２２と光電変換部３との間には、不純物拡散領域であるソース領域ＲＳ、ドレイン領域ＲＤ及びチャネル領域Ｃのいずれも設けられていない。こうすれば、不純物拡散領域からフローティングゲートＦＧに電荷が注入されることを障壁層２２で防止できる。

この構成例では、撮像信号として取り出す電荷が電子の場合を想定し、各不純物の領域の導電型を設定している。撮像信号が正孔の場合には、各不純物の導電型のＮ型をＰ型とし、Ｐ型をＮ型として入れ替えればよい。つまり、障壁層２２はＰ型の不純物拡散層に限らず、ソース領域ＲＳ及びドレイン領域ＲＤそれぞれの導電型に対して異なる導電型を有する高濃度不純物拡散層で形成してもよい。

この構成例では、既に述べたように、半導体基板の表面の絶縁膜７のうち、フローティングゲートＦＧの下方のうち光電変換部３に近い部分が他の部分に比べて該絶縁膜７の厚みが薄い構成である。絶縁膜７の膜厚が厚い領域が障壁層２２の上方を覆う構成であることが好ましい。絶縁膜７は厚い領域の膜厚が５ｎｍ以上であることが好ましい。こうすることで、不純物拡散領域からフローティングゲートＦＧに電荷が注入されることをより確実に防止できる。

固体撮像素子１０は、トランジスタ構造をオンして光電変換部３からフローティングゲートＦＧに電荷を注入するときに、不純物拡散領域からフローティングゲートＦＧに電荷が注入されることを防止できる。このため、固体撮像素子１０のＳ／Ｎの劣化を防止できる。

上記構成例では、トランジスタ構造として、フローティングゲートＦＧを有するトランジスタを例に説明した。しかし、トランジスタ構造には、本構造以外の構造も採用することができる。例えば、フローティングゲートＦＧを窒化膜で形成し、コントロールゲートを窒化膜上に直接形成したＭＮＯＳ型のトランジスタ構造や、フローティングゲートを窒化膜で形成したＭＯＮＯＳ型のトランジスタ構造であってもよい。いずれの場合も、窒化膜が電荷を蓄積する電荷蓄積領域として機能する。

固体撮像素子の他の構成例を説明する。図５を参照し、固体撮像素子の画素部の１つを例に構成例を説明する。なお、以下に説明する構成例において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。

この構成例の固体撮像素子は、半導体基板に複数の画素部１００が配列された構成である点で基本的に上記構成例と同じである。また、各画素部１００が、半導体基板に形成された光電変換部３と、光電変換部３で発生した電荷が注入されるように半導体基板の上方に設けられたフローティングゲートＦＧと、フローティングゲートＦＧに電荷を蓄積させて、該電荷に応じた信号を読み出すトランジスタ構造とを備えている。トランジスタ構造は、上記構成例と同様に、１つの画素部について、書き込みトランジスタＷＴと、読み出しトランジスタＲＴとの２つが設けられた構成である。

この構成例では、フローティングゲートＦＧは、平面視した状態で、障壁層２２と光電変換部３の間の上方を覆う領域が、障壁層２２と不純物拡散領域との間の上方を覆う領域より、面積が広い構成である。

フローティングゲートＦＧの容量が小さいほど、電荷注入前後におけるフローティングゲートＦＧの電位振幅が大きくなるため、Ｓ／Ｎは高くなる。つまり、フローティングＦＧを製造プロセスの許容範囲内で小さく構成することが好ましい。一方で、光電変換部３からフローティングゲートＦＧへの電荷を注入する領域では、電荷の注入効率を大きくするため、フローティングゲートＦＧを大きくすることが好ましい。

書き込みコントロールゲートＷＣＧは、読み出しコントロールゲートＲＣＧより平面視の面積が大きい。障壁層２２と光電変換部３の間の上方を覆う領域のフローティングゲートＦＧは、書き込みコントロールゲートＷＣＧと平面視において略同じ形状に形成されている。障壁層２２と不純物拡散領域との間の上方を覆う領域のフローティングゲートＦＧは、読み出しコントロールゲートＲＣＧと平面視において略同じ形状に形成されている。書き込みコントロールゲートＷＣＧ及び読み出しコントロールゲートＲＣＧは、図５に示したものに限らず任意に選択してもよい。

障壁層２２と光電変換部３の間の上方を覆う領域のフローティングゲートＦＧの平面視の面積を大きくすることで、光電変換部３からの電荷の注入効率を大きくすることができる。

同様に、障壁層２２と光電変換部３の間の上方を覆う領域の絶縁膜７の膜厚を薄くすることで、光電変換部３からの電荷の注入効率を大きくすることができる。また、障壁層２２と不純物拡散領域との間の上方を覆う領域の絶縁膜７の膜厚保を厚くすることで、不純物拡散領域から光電変換部３への電荷の注入を抑制することができ、Ｓ／Ｎをより改善することができる。

固体撮像素子の他の構成例としては、障壁層２２をＳＴＩ（Shallow Trench Isolation）で形成してもよい。ＳＴＩは、半導体基板に素子を作りこむ際の素子分離法の一種である。例えばシリコンなどの表面に異方性エッチングで溝を形成し、そこに酸化膜などの絶縁膜を埋め込む手法がある。障壁層２２は、上記構成例のように高濃度の不純物拡散層かＳＴＩで形成する層のいずれでもよい。

上記構成例の固体撮像素子の構成では、各画素部に書き込みトランジスタと読み出しトランジスタとの２つのトランジスタが設けられたトランジスタ構造とした。しかし、トランジスタ構造は、画素部ごとに１つのトランジスタのみが設けられていてもよい。画素部ごとに１つのトランジスタを設ける構成としては、フローティングゲートの上に絶縁膜を介して単一のコントロールゲートを設ける。そして、上記構成例の読み出しトランジスタのソース領域及びドレイン領域を構成すればよい。そして、ソース領域、ドレイン領域及びチャネル領域を不純物拡散領域とし、不純物拡散領域と光電変換部との間の前記半導体基板に、障壁層を形成すればよい。

次に、図６に基づいて固体撮像素子の駆動を説明する。以下では、図１（ａ）に示す固体撮像素子を用いたデジタルカメラ等の撮像装置による静止画撮像時の駆動を例に説明する。

最初に、使用者によって撮像指示が入力されると、シャッタートリガが生成される。制御部４０は、リセットトランジスタＲＳＴをＯＮ状態に設定し、同時に、書き込みトランジスタＷＴの書き込みコントロールゲートＷＣＧと読み出しトランジスタＲＴのコントロールゲートＲＴの読み出しコントロールゲートＲＣＧにパルス信号を印加し、撮像開始前に光電変換部３に蓄積されていた電荷を全てリセットトランジスタＲＳＴのリセットドレインへ排出するリセット駆動が行われる。このリセット駆動によって、全画素部１００の各光電変換部３には電荷が存在していない状態となる。同時に、フローティングゲートＦＧに蓄積されている電荷が存在する場合には、該電荷も光電変換部３を経由してリセットドレインへ排出される。

リセット駆動後から書き込みトランジスタＷＴのコントロールゲートＷＣＧに書き込みパルスが入力されるまで露光が実行され、この露光期間に全画素部１００の光電変換部３で電荷が生成される。

露光期間終了時には、書き込みトランジスタＷＴの書き込みコントロールゲートＷＣＧに書き込みパルスが入力され、露光期間中に全画素部１００の光電変換部３で生成された電荷が絶縁膜７を通過してフローティングゲートＦＧへと注入される。露光期間中には、全画素部１００で同時に電荷の蓄積が行われる。このとき、読み出しトランジスタＲＴのソース領域ＲＳ、ドレイン領域ＲＤ及びチャネル領域Ｃを含む不純物拡散領域と光電変換部３との間の半導体基板に設けられた障壁層２２が、不純物拡散領域と光電変換部３との間で移動する電荷に対して電位勾配のポテンシャル障壁として機能する。

光電変換部３からフローティングゲートＦＧへと電荷を注入する蓄積期間が終了した後、撮像信号の読み出しを実行する。撮像信号の読み出し期間には、読み出しトランジスタＲＴの読み出しドレインＲＤを所定の電位に設定し、各ラインに各画素部１００の読み出しトランジスタＲＴの読み出しコントロールゲートＲＣＧへのランプ波形電圧の印加を行う。そして、読み出しドレインＲＤの電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持され、このカウント値が撮像信号として出力アンプ６０から出力される。

制御部４０は、撮像信号の読み出し駆動を各ラインにタイミングをずらして実施する。全ての画素部１００から撮像信号を順次読み出した後、制御部４０は、リセットトランジスタＲＳＴをＯＮ状態として、光電変換部３に蓄積した電荷を消去するリセット期間を開始する。このリセット期間に書き込みコントロールゲートＷＣＧと読み出しコントロールゲートＲＣＧに消去パルスを印加し、フローティングゲートＦＧに蓄積した電荷を、光電変換部３側へ引き抜く。そして、静止画撮像終了フラグを設定し、静止画撮像を終了する。

以上の説明では、下記事項を開示している。
（１）半導体基板に複数の画素部が配列された固体撮像素子であって、
前記画素部が、前記半導体基板に形成された光電変換部と、前記光電変換部で発生した電荷が注入されるように前記半導体基板の上方に設けられた電荷蓄積領域と、前記電荷蓄積領域に電荷を蓄積させて、該電荷に応じた信号を読み出すトランジスタ構造と、を備え、
前記トランジスタ構造がソース領域及びドレイン領域を含み、前記ソース領域及び前記ドレイン領域と前記光電変換部との間の前記半導体基板に、前記ソース領域及び前記ドレイン領域と前記光電変換部との間で移動する電荷に対して電位勾配のポテンシャル障壁となる障壁層を備え、前記障壁層と前記光電変換部との間には前記ソース領域及び前記ドレイン領域が設けられていない固体撮像素子。
（２）上記（１）に記載の固体撮像素子であって、
前記障壁層が高濃度の不純物拡散層である固体撮像素子。
（３）上記（１）又は（２）に記載の固体撮像素子であって、
前記半導体基板上にウェル領域が形成され、該ウェル領域に前記光電変換部と、前記ソース領域及び前記ドレイン領域が形成され、前記障壁層が、前記ソース領域及び前記ドレイン領域それぞれの導電型に対して異なる導電型を有する高濃度不純物拡散層で形成されている固体撮像素子。
（４）上記（１）から（３）のうちいずれか１つに記載の固体撮像素子であって、
前記障壁層の導電型がＰ型である固体撮像素子。
（５）上記（１）から（４）のうちいずれか１つに記載の固体撮像素子であって、
前記障壁層がＳＴＩで形成されている固体撮像素子。
（６）上記（１）から（５）のうちいずれか１つに記載の固体撮像素子であって、
前記半導体基板の表面に酸化膜が形成され、前記酸化膜が前記電荷蓄積領域の下方のうち前記光電変換部に近い部分が他の部分に比べて該酸化膜の厚みが薄い固体撮像素子。
（７）上記（６）に記載の固体撮像素子であって、
前記酸化膜の膜厚が厚い領域が前記障壁層の上方を覆う固体撮像素子。
（８）上記（６）又は（７）に記載の固体撮像素子であって、
前記酸化膜は厚い領域の膜厚が５ｎｍ以上である固体撮像素子。
（９）上記（１）から（８）のうちいずれか１つに記載の固体撮像素子であって、
前記電荷蓄積領域は、平面視した状態で、前記障壁層と前記光電変換部の間の上方を覆う領域が、前記障壁層と前記ソース領域及び前記ドレイン領域との間の上方を覆う領域より、面積が広い固体撮像素子。
（１０）上記（１）から（９）のうちいずれか１つに記載の固体撮像素子であって、
前記光電変換部が埋め込み型のフォトダイオードである固体撮像素子。
（１１）上記（１）から（１０）のうちいずれか１つに記載の固体撮像素子であって、
前記光電変換部に蓄積した電荷を排出するためのリセットトランジスタを備える固体撮像素子。
（１２）上記（１）から（１１）のうちいずれか１つに記載の固体撮像素子であって、
平面視した状態で、前記光電変換部の一部と前記電荷蓄積領域とが重なり合う領域が存在する固体撮像素子。
（１３）上記（１）から（１２）のうちいずれか１つに記載の固体撮像素子を備える撮像装置。

３ 光電変換部
１０ 固体撮像素子
２０ 読み出し回路
２２ 障壁層
１００ 画素部
ＦＧ フローティングゲート（電荷蓄積領域）
ＲＴ 読み出しトランジスタ
ＷＴ 書き込みトランジスタ

Claims (13)

1. 半導体基板に複数の画素部が配列された固体撮像素子であって、
   前記画素部が、前記半導体基板に形成された光電変換部と、前記光電変換部で発生した電荷が注入されるように前記半導体基板の上方に設けられた電荷蓄積領域と、前記電荷蓄積領域に電荷を蓄積させて、該電荷に応じた信号を読み出すトランジスタ構造と、を備え、
   前記トランジスタ構造がソース領域及びドレイン領域を含み、前記ソース領域及び前記ドレイン領域と前記光電変換部との間の前記半導体基板に、前記ソース領域及び前記ドレイン領域と前記光電変換部との間で移動する電荷に対して電位勾配のポテンシャル障壁となる障壁層を備え、前記障壁層と前記光電変換部との間には前記ソース領域及び前記ドレイン領域が設けられていない固体撮像素子。
2. 請求項１に記載の固体撮像素子であって、
   前記障壁層が高濃度の不純物拡散層である固体撮像素子。
3. 請求項１又は２に記載の固体撮像素子であって、
   前記半導体基板上にウェル領域が形成され、該ウェル領域に前記光電変換部と、前記ソース領域及び前記ドレイン領域が形成され、前記障壁層が、前記ソース領域及び前記ドレイン領域それぞれの導電型に対して異なる導電型を有する高濃度不純物拡散層で形成されている固体撮像素子。
4. 請求項１から３のいずれか１項に記載の固体撮像素子であって、
   前記障壁層の導電型がＰ型である固体撮像素子。
5. 請求項１から４のいずれか１項に記載の固体撮像素子であって、
   前記障壁層がＳＴＩで形成されている固体撮像素子。
6. 請求項１から５のいずれか１項に記載の固体撮像素子であって、
   前記半導体基板の表面に酸化膜が形成され、前記酸化膜が前記電荷蓄積領域の下方のうち前記光電変換部に近い部分が他の部分に比べて該酸化膜の厚みが薄い固体撮像素子。
7. 請求項６に記載の固体撮像素子であって、
   前記酸化膜の膜厚が厚い領域が前記障壁層の上方を覆う固体撮像素子。
8. 請求項６又は７に記載の固体撮像素子であって、
   前記酸化膜は厚い領域の膜厚が５ｎｍ以上である固体撮像素子。
9. 請求項１から８のいずれか１項に記載の固体撮像素子であって、
   前記電荷蓄積領域は、平面視した状態で、前記障壁層と前記光電変換部の間の上方を覆う領域が、前記障壁層と前記ソース領域及び前記ドレイン領域との間の上方を覆う領域より、面積が広い固体撮像素子。
10. 請求項１から９のいずれか１項に記載の固体撮像素子であって、
    前記光電変換部が埋め込み型のフォトダイオードである固体撮像素子。
11. 請求項１から１０のいずれか１項に記載の固体撮像素子であって、
    前記光電変換部に蓄積した電荷を排出するためのリセットトランジスタを備える固体撮像素子。
12. 請求項１から１１のいずれか１項に記載の固体撮像素子であって、
    平面視した状態で、前記光電変換部の一部と前記電荷蓄積領域とが重なり合う領域が存在する固体撮像素子。
13. 請求項１から１２のいずれか１項に記載の固体撮像素子を備える撮像装置。

Images