JP2010103233A - 固体撮像素子及び撮像装置 - Google Patents

Abstract

【課題】ノイズの原因となる電荷の注入を防止することができる固体撮像素子及び撮像装置を提供する。
【解決手段】固体撮像素子は、光電変換部３と、半導体基板上に設けられた絶縁膜と、絶縁膜上に設けられた電荷蓄積部と、光電変換部３で発生した電荷を電荷蓄積部に注入するゲート電極を含むトランジスタとを有する固体撮像素子であって、トランジスタのドレイン領域の上方の絶縁膜の少なくとも一部が他の部分よりも厚く形成されている。
【選択図】図２

Description

本発明は、固体撮像素子及び撮像装置に関する。

フォトダイオード（ＰＤ）等の光電変換素子で発生した電荷を、電荷蓄積部として機能するフローティングゲート（ＦＧ）を有するＭＯＳトランジスタによって該ＦＧに注入して蓄積し、ＦＧに蓄積された電荷に応じた信号を外部に読み出すことで撮像を行う固体撮像装置が提案されている（特許文献１参照）。

特許文献１には、書き込みトランジスタの制御ゲートに電圧を印加することで、ＰＤからＦＧに電荷を注入する構成が開示されている。

特開２００２−２８０５３７号公報

ところで、半導体基板上に形成されているゲート絶縁膜の厚みが均一であるため、書き込みトランジスタの制御ゲートに電圧を印加すると、ＰＤ近傍だけでなく、書き込みトランジスタのドレイン領域近傍のゲート絶縁膜にも電界が印加される。すると、ＰＤからＦＧに注入される信号電荷に加えて、書き込みトランジスタのドレイン領域からも電荷が注入され、この電荷がノイズとなる。このような光電変換素子を例えば撮像装置に用いた場合に、ドレイン領域からのノイズ電荷の注入によって画質が低下するため、更なる改善が望まれる。

本発明は、上記事情に鑑みてなされたもので、その目的は、ノイズとなる電荷の注入を防止することができる固体撮像素子及び撮像装置を提供することにある。

本発明の固体撮像装置は、光電変換部と、半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた電荷蓄積部と、前記光電変換部で発生した電荷を前記電荷蓄積部に注入するゲート電極を含むトランジスタとを有する固体撮像素子であって、前記トランジスタのドレイン領域の上方の前記絶縁膜の少なくとも一部が他の部分よりも厚い。

この固体撮像装置は、ドレイン領域の上方が厚い絶縁膜で覆われているため、光電変換部で発生した電荷を電荷蓄積部に注入する際にゲート電極に電圧を印加しても、ドレイン領域から電荷蓄積部へ電荷が注入することを防止することができる。

上記固体撮像素子は、前記絶縁膜が単一の材料からなる。

上記固体撮像素子は、前記絶縁膜が複数の材料からなる固体撮像素子。

上記固体撮像素子は、前記トランジスタが、トンネルエレクトロン注入によって前記電荷を注入する。

上記固体撮像素子は、前記トランジスタが、ホットエレクトロン注入によって前記電荷を注入する。

上記固体撮像素子は、前記光電変換部が、前記半導体基板に設けられたフォトダイオードである。

上記固体撮像素子は、前記光電変換部が、前記半導体基板上方に設けられた光電変換膜であり、前記トランジスタのソース領域が前記光電変換膜と電気的に接続されている。

上記固体撮像素子は、前記光電変換膜が、アモルファスシリコン、ＣＩＧＳ（銅−インジウム−ガリウム−セレン）系材料、又は有機材料で構成されている。

また、本発明の撮像装置は、上記で説明した構成の固体撮像素子を備えたものである。

本発明によれば、ノイズの原因となる電荷の注入を防止することができる固体撮像素子及び撮像装置を提供できる。

以下、本発明の一実施形態を説明するための固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置に搭載して用いられるものである。

図１は、本発明の実施形態を説明するための固体撮像素子の概略構成を示す平面模式図である。図２は、図１に示す画素部の概略構成を示す断面模式図である。図３は、図２に示す画素部の等価回路図である。

固体撮像素子１０は、同一平面上の行方向とこれに直交する列方向にアレイ状（ここでは正方格子状）に配列された複数の画素部１００を備える。

画素部１００は、Ｎ型シリコン基板１とこの上に形成されたＰウェル層２からなる半導体基板内に形成されたＮ型不純物層３を備える。Ｎ型不純物層３はＰウェル層２内に形成され、このＮ型不純物層３とＰウェル層２とのＰＮ接合により、光電変換部として機能するフォトダイオード（ＰＤ）が形成される。以下では、Ｎ型不純物層３のことを光電変換部３と言う。光電変換部３は、その表面に完全空乏化や暗電流抑制のためにＰ型不純物層９が形成された、所謂埋め込み型フォトダイオードとなっている。

半導体基板には、光電変換部３で発生した電荷に応じた電圧信号（以下、撮像信号ともいう）を外部に読み出すことが可能な読み出し部が形成されている。

この読み出し部は、書き込みトランジスタＷＴと、読み出しトランジスタＲＴとを備える。書き込みトランジスタＷＴと読み出しトランジスタＲＴとは、光電変換部３の右隣に少し離間して設けられた素子分離領域５によって分離されている。また、Ｐウェル層２内の画素部１００同士の構成要素は、素子分離領域８によって互いに分離されている。

素子分離法には、ＬＯＣＯＳ（Local Oxidation of Silicon）法、ＳＴＩ（Shallow Trench Isolation）法、及び高濃度不純物イオン注入による方法等が適用できる。

書き込みトランジスタＷＴは、ソース領域として機能する光電変換部３と、光電変換部３の右に離間して設けられた高濃度のＮ型不純物からなるドレイン領域である書き込みドレインＷＤと、光電変換部３と書き込みドレインＷＤとの間の半導体基板上方に酸化膜１１を介して設けられたゲート電極である書き込みコントロールゲートＷＧと、書き込みコントロールゲートＷＧと酸化膜１１との間に設けられたフローティングゲートＦＧとを備えたＭＯＳトランジスタ構造となっている。酸化膜１１は、絶縁膜として機能する。また、絶縁膜としては、酸化膜１１のように単一の材料からなる構成だけでなく、その上の全部又は一部に窒化膜など他の材料を含む膜を形成することで、複数の材料からなる構成とすることもできる。絶縁膜を複数の材料からなる構成とすれば、各材料を適宜選択することで印加する電界強度やエネルギー順位の調整が可能になる。

書き込みコントロールゲートＷＧを構成する導電性材料は、例えばポリシリコンを用いることができる。リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）を高濃度にドープしたドープドポリシコンでもよい。あるいは、チタン（Ｔｉ）やタングステン（Ｗ）等の各種金属とシリコンを組み合わせたシリサイド（Silicide）やサリサイド（Self-alingn Silicide）でもよい。

読み出しトランジスタＲＴは、素子分離領域５の右隣に設けられた高濃度のＮ型不純物からなるドレイン領域である読み出しドレインＲＤと、読み出しドレインＲＤの右隣に少し離間して設けられたＮ型不純物からなるソース領域である読み出しソースＲＳと、読み出しドレインＲＤと読み出しソースＲＳとの間の半導体基板上方に酸化膜１１を介して設けられたゲート電極である読み出しコントロールゲートＲＧと、読み出しコントロールゲートＲＧと酸化膜１１との間に設けられたフローティングゲートＦＧとを備えたＭＯＳトランジスタ構造となっている。

読み出しコントロールゲートＲＧを構成する導電性材料は、書き込みコントロールゲートＷＧと同じものを用いることができる。読み出しドレインＲＤには列信号線１２が接続されている。読み出しソースＲＳにはグランド線が接続されている。読み出しドレインＲＤは、列信号線１２とオーミック接触が取れるように不純物濃度が調整されている。読み出しソースＲＳは、グランド線とオーミック接触が取れるように不純物濃度が調整されている。

フローティングゲートＦＧは、Ｐ型不純物層９と読み出しソースＲＳとの間の半導体基板上方に酸化膜１１を介して設けられた電気的に浮遊した電極である。フローティングゲートＦＧ上には酸化シリコン等の絶縁膜１９を介して書き込みコントロールゲートＷＧ及び読み出しコントロールゲートＲＧが設けられている。フローティングゲートＦＧを構成する導電性材料は、書き込みコントロールゲートＷＧと同じものを用いることができる。フローティングゲートＦＧは、光電変換部３で発生した電荷を蓄積させることが可能な電荷蓄積部として機能する。

酸化膜１１は、書き込みドレインＷＤと重なる領域１１ａが、該酸化膜１１の他の領域よりも厚くなるように形成されている。書き込みドレインＷＤ上の厚い酸化膜１１ａは、書き込みコントロールゲートＷＧに電圧を印加して光電変換部３からフローティングゲートＦＧに電荷を注入する際に、書き込みドレインＷＤとフローティングゲートＦＧとの間に電界が発生することを抑えることにより、書き込みドレインＷＤの電荷がフローティングゲートＦＧに注入されることを防止する機能を有している。フローティングゲートＦＧに注入される信号電荷にノイズとなる電荷が混入することを防止することができる。また、光電変換部３近傍の酸化膜１１は、書き込みドレインＷＤの上方の酸化膜１１ａよりも薄くでき、強い電界を印加することが可能なため、酸化膜１１の厚みに阻まれることがなく、光電変換部３からフローティングゲートＦＧへの電荷の注入が妨げられない。

例えば、酸化膜１１の厚みを５〜７ｎｍとし、書き込みドレインＷＤ上方の酸化膜１１ａの厚みを７〜１０ｎｍとすることができる。

なお、書き込みドレインＷＤの上方の酸化膜１１の少なくとも一部を他の部分よりも厚くすれば、書き込みドレインＷＤからフローティングゲートＦＧへの電荷の注入を防止する効果を得られる。

読み出しドレインＲＤ及び書き込みドレインＷＤの近傍には、各ドレインからの電荷の漏れ出しを抑制するような不純物層が設けられていてもよい。これにより、読み出しドレインＲＤ及び書き込みドレインＷＤからの電荷の漏れ出しに起因にするノイズを更に低減することができる。

尚、フローティングゲートＦＧは、書き込みトランジスタＷＴと読み出しトランジスタＲＴとで共通の一枚構成に限らず、書き込みトランジスタＷＴと読み出しトランジスタＲＴとでそれぞれ分離して設け、分離した２つのフローティングゲートＦＧを配線によって電気的に接続した構成としてもよい。また、光電変換部３からフローティングゲートＦＧへの電荷注入が起こり易いように、書き込みコントロールゲートＷＧと光電変換部３を一部オーバーラップさせてもよい。

画素部１００は、図示しない遮光膜によって、光電変換部３の一部以外の領域に光が入射しない構造になっている。

固体撮像素子１０は、書き込みトランジスタＷＴ及び読み出しトランジスタＲＴの制御を行う制御部４０と、読み出しトランジスタＲＴの閾値電圧を検出する読み出し回路２０と、読み出し回路２０で検出された１ライン分の閾値電圧を撮像信号として信号線７０に順次読み出す制御を行う水平シフトレジスタ５０と、信号線７０に接続された出力アンプ６０とを備える。

読み出し回路２０は、列方向に並ぶ複数の画素部１００で構成される各列に対応して設けられており、対応する列の各画素部１００の読み出しドレインＲＤに列信号線１２を介して接続されている。又、読み出し回路２０は制御部４０にも接続されている。

読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、プリチャージ回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。

読み出し制御部２０ａは、画素部１００から信号を読み出す際、トランジスタ２０ｆをオンしてプリチャージ回路２０ｃから画素部１００の読み出しドレインＲＤに列信号線１２を介してドレイン電圧を供給する（プリチャージ）。次に、トランジスタ２０ｅをオンして画素部１００の読み出しドレインＲＤとセンスアンプ２０ｂを導通させる。

センスアンプ２０ｂは、画素部１００の読み出しドレインＲＤの電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、プリチャージ回路２０ｃによってプリチャージされたドレイン電圧が降下したことを検出しセンスアンプ出力を反転させる。

ランプアップ回路２０ｄは、Ｎ−ｂｉｔカウンタを内蔵しており、制御部４０を介して画素部１００の読み出しコントロールゲートＲＧに漸増または漸減するランプ波形電圧を供給すると共に、ランプ波形電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。

読み出しコントロールゲートＲＧの電圧が読み出しトランジスタＲＴの閾値電圧を越えると読み出しトランジスタＲＴが導通し、このとき、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として閾値電圧の変化（撮像信号）を読み出すことができる。

水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで保持されているカウンタ値が信号線７０に出力され、これが撮像信号として出力アンプ６０から出力される。

なお、読み出し回路２０による読み出しトランジスタＲＴの閾値電圧の変化を読み出す方法としては上述したものに限らない。例えば、読み出しコントロールゲートＲＧと読み出しドレインＲＤに一定の電圧を印加した場合の読み出しトランジスタＲＴのドレイン電流を撮像信号として読み出してもよい。

制御部４０は、行方向に並ぶ複数の画素部１００からなる各ラインの各画素部１００の書き込みコントロールゲートＷＧ、読み出しコントロールゲートＲＧ、及び書き込みドレインＷＤに、それぞれ書き込み制御線、読み出し制御線、書き込みドレイン線を介して接続されている。書き込みドレインＷＤは、書き込みドレイン線とオーミック接触が取れるように不純物濃度が調整されている。

制御部４０は、書き込みトランジスタＷＴを制御して、光電変換部３で発生した電荷をフローティングゲートＦＧに注入して蓄積させる駆動を行う。フローティングゲートＦＧに電荷を注入する方法としては、チャンネルホットエレクトロン（ＣＨＥ）等のホットエレクトロンを用いてフローティングゲートＦＧに電荷を注入するホットエレクトロン注入や、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流等を用いてフローティングゲートＦＧにトンネリングによって電荷を注入するトンネルエレクトロン注入などがある。

また、制御部４０は、上述した方法で読み出しトランジスタＲＴを制御して、フローティングゲートＦＧに蓄積された電荷に応じた撮像信号を読み出す駆動を行う。

また、制御部４０は、フローティングゲートＦＧに蓄積された電荷を外部に排出して消去する駆動を行う。具体的には、書き込みドレインＷＤ及び読み出しドレインＲＤにそれぞれ第一の極性（例えば正極性）の電圧を印加し、書き込みコントロールゲートＷＧ及び読み出しコントロールゲートＲＧにそれぞれ第一の極性と反対極性（例えば負極性）の電圧を印加し、フローティングゲートＦＧに蓄積された電荷を書き込みドレインＷＤ及び読み出しドレインＲＤに排出することで、フローティングゲートＦＧ内の電荷の消去を行う。

なお、読み出しドレインＲＤへの電圧の印加は、読み出し制御部２０ａとプリチャージ回路２０ｃを制御することで行う。プリチャージ回路２０ｃは、撮像信号読み出しのために読み出しドレインＲＤに印加する電圧（Ｖｒ）と、電荷消去のために読み出しドレインＲＤに印加する電圧（Ｖｃｃ）との２種類のレベルの電圧を生成して列信号線１２に供給することが可能となっており、電荷消去時には、制御部４０の指示により、読み出しドレインＲＤに電圧Ｖｃｃを供給する。読み出し制御部２０ａは、電荷消去時には、制御部４０の指示により、トランジスタ２０ｅをオフ、トランジスタ２０ｆをオンにする。

なお、図１では、制御部４０が固体撮像素子１０に内蔵されているが、制御部４０の機能を、固体撮像素子１０を搭載する撮像装置側に持たせてもよい。

次に、以上のように構成された固体撮像素子の撮像動作の一例を説明する。以下では、電荷注入をホットエレクトロン注入によって行う第一の動作例と、トンネルエレクトロン注入によって行う第二の動作例を説明する。

（第一の動作例）
図４は、図１に示す固体撮像素子を搭載する撮像装置の撮像動作の第一の例を説明するためのタイミングチャートである。図４では、iライン目の画素部１００内の各部の電位変化を時間と共に示してある。

まず、露光・蓄積開始前の時刻ｔ１において、制御部４０は、電子シャッタ動作として半導体基板の電位をＶｃｃにし、時刻ｔ１以前に光電変換部３に蓄積された電荷を全て半導体基板に排出する。この排出動作により光電変換部３には電荷が存在しない状態になる。フローティングゲートＦＧは時刻ｔ１以前に電荷の消去を行っているため、時刻ｔ１ではフローティングゲートＦＧ中にも電荷は蓄積されていない。従って、時刻ｔ１での排出動作により、光電変換部３及びフローティングゲートＦＧのいずれにも電荷が蓄積されていない状態になる。

露光・蓄積期間の開始タイミングである時刻ｔ２になると、制御部４０は、半導体基板の電位をＬｏｗレベルに設定する。また、全ての画素部１００の書き込みコントロールゲートＷＧの電位をＶｐｐ（＞Ｖｃｃ）に、書き込みドレインＷＤの電位をＶｃｃに設定する。このような電圧設定により、露光・蓄積期間中に光電変換部３で発生した電荷は、酸化膜１１を通過してフローティングゲートＦＧへと注入される（ＣＨＥ注入）。制御部４０は、露光・蓄積期間中は読み出しドレインＲＤからの電荷の漏れ出しを抑えるように、全ての画素部１００の読み出しドレインＲＤの電圧をＬｏｗレベルに設定しておく。これにより、感度低下を防ぐことができる。

このように、時刻ｔ２からｔ３の露光・蓄積期間中には、全ての画素部１００で同時に電荷の蓄積が行われる。なお、光電変換部３で発生した電荷が速やかに且つ確実にフローティングゲートＦＧへと注入されるように、酸化膜１１の膜厚等は調整されている。

露光・蓄積期間の終了タイミングである時刻ｔ３になると、制御部４０は、全ての画素部１００の書き込みコントロールゲートＷＧと書き込みドレインＷＤの電位をそれぞれＬｏｗレベルに設定する。これにより、時刻ｔ３以後に全ての画素部１００の光電変換部３で発生する電荷はフローティングゲートＦＧに注入されなくなり、電荷の蓄積が終了する。

撮像信号の読み出し期間の開始タイミングである時刻ｔ４になると、制御部４０は、ｉライン目の各画素部１００の読み出しドレインＲＤの電位をプリチャージし、ｉライン目の各画素部１００の読み出しコントロールゲートＲＧへのランプ波形電圧の印加を開始する。そして、ｉライン目の読み出しドレインＲＤの電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持され、このカウント値が撮像信号として出力アンプ６０から出力される。

制御部４０は、時刻ｔ４〜ｔ５の信号読み出し駆動を各ライン毎にタイミングをずらして実施する。ライン毎に信号の読み出しを行うため、時刻ｔ３からｔ４までの読み出し待機期間はライン毎に異なり、最も長いラインにおいては１ｍｓｅｃを遥かに上回る期間にも及ぶ。このため、露光・蓄積期間および読み出し待機期間に電荷の漏れ出しが起こらないように、酸化膜１１の構造が調整されている。

全ての画素部１００から撮像信号を順次読み出した後、制御部４０は、全ての画素部１００の書き込みコントロールゲートＷＧ及び読み出しコントロールゲートＲＧの電位を−Ｖｐｐに設定し、全ての画素部１００の書き込みドレインＷＤ及び読み出しドレインＲＤの電位をＶｃｃに設定する（時刻ｔ６）。なお、このとき半導体基板の電位は変化させない。これによりフローティングゲートＦＧに蓄積されていた電荷は、書き込みドレインＷＤ及び読み出しドレインＲＤに全て排出されることになる。書き込みドレインＷＤ及び読み出しドレインＲＤはそれぞれ高濃度不純物層であり、ポテンシャルが深いため、電荷は全て確実にドレインへと排出されることになる。

なお、任意のラインの各画素部１００からの撮像信号の読み出し完了毎に、そのラインの各画素部１００のフローティングゲートＦＧ内の電荷を消去するようにしてもよい。つまり、ライン毎に電荷の消去を独立に行うようにしてもよい。

（第二の動作例）
図５は、図１に示す固体撮像素子を搭載する撮像装置の撮像動作の第二の例を説明するためのタイミングチャートである。図５では、ｉライン目の画素部１００内の各部の電位変化を時間と共に示してある。図５において図４と異なる点は、露光・蓄積期間において書き込みドレインＷＤの電位がＬｏｗレベルに設定されている点のみである。これにより、光電変換部３で発生した電荷は、Ｆ−Ｎトンネル電流によりフローティングゲートＦＧに注入される。

以上のように、上述した撮像装置によれば、画素部１００のフローティングゲートＦＧに蓄積された電荷が該画素部１００の書き込みトランジスタＷＴ及び読み出しトランジスタＲＴのドレイン領域に排出される。このため、半導体基板に電荷を排出している従来と比べて、酸化膜１１の劣化や半導体基板電位の変調、書き込みトランジスタＷＴ及び読み出しトランジスタＲＴのソース・ドレイン接合部近傍の暗電流増加等を防ぐことができる。また、フローティングゲートＦＧから排出された電荷が半導体基板内に残ってしまうのを防ぐこともでき、次のフレームの信号にノイズとして混入してしまうリスクも軽減することができる。

また、上述した撮像装置によれば、ホットエレクトロン注入によりフローティングゲートＦＧに電荷を注入する駆動を採用することで、電荷の注入速度を向上させることができる。また、トンネルエレクトロン注入によりフローティングゲートＦＧに電荷を注入する駆動を採用することで、フローティングゲートＦＧへの電荷蓄積期間中に、書き込みドレインＷＤから暗電流が発生するのを抑えることができ、ノイズの少ない高画質の画像を提供することが可能になる。

なお、以上の説明では、フローティングゲートＦＧに蓄積された電荷を書き込みドレインＷＤと読み出しドレインＲＤに排出するものとしたが、電荷の排出先はこれらのいずれか一方であってもよい。つまり、図４及び図５の時刻ｔ６からｔ７の間において、書き込みドレインＷＤ又は読み出しドレインＲＤの電位をＬｏｗレベルに設定する駆動を採用してもよい。なお、フローティングゲートＦＧに蓄積された電荷の消去は、書き込みドレインＷＤや読み出しドレインＲＤに限定されず、例えば、半導体基板に引き抜いてもよい。

また、以上の説明では、画素部１００が書き込みトランジスタＷＴと読み出しトランジスタＲＴの２つを含む構成を例にしたが、書き込みトランジスタＷＴと読み出しトランジスタＲＴのそれぞれの機能を１つのトランジスタで実現することも可能である。単一のトランジスタとする場合には、フローティングゲートに蓄積された電荷を排出するドレイン領域の上方の酸化膜１１の少なくとも一部を他の部分よりも厚くすればよい。

例えば、図２において、読み出しトランジスタＲＴを省略し、書き込みドレインＷＤに列信号線１２を介して読み出し回路２０を接続した構成としてもよい。この構成の場合、露光・蓄積期間中は、書き込みドレインＷＤの電位をＶｃｃ又はＬｏｗレベルに設定し、書き込みコントロールゲートＷＧの電位をＶｐｐにすることで電荷の蓄積を行うことができる。また、信号読み出し期間中は、書き込みドレインＷＤの電位をＶｒに設定し、書き込みコントロールゲートＷＧにランプ波形電圧を印加することで撮像信号を読み出すことができる。また、電荷消去期間中は、書き込みドレインＷＤの電位をＶｃｃ、書き込みコントロールゲートＷＧの電位を−Ｖｐｐに設定することで、書き込みドレインＷＤに電荷を排出することができる。

電荷蓄積、信号読み出し、及び電荷消去を１つのトランジスタで行う場合、電荷を消去する際の電荷の排出経路が書き込みドレインＷＤのみとなる。これに対し、図２に示した構成によれば、電荷を消去する際の電荷の排出経路が書き込みドレインＷＤと読み出しドレインＲＤの２つになる。このため、電荷の排出をスムーズに行うことができ、電荷排出時間を短縮したり、フローティングゲートＦＧへの電荷の取り残しを確実に防いだりすることが可能となり、電荷排出効率を向上させることができる。この結果、残像を抑制した高画質撮像が可能となる。

上述したように、読み出し部を１つのトランジスタで実現する場合には、そのトランジスタにＭＯＳ構造以外の構造も採用することができる。例えば、図２に示すフローティングゲートＦＧを窒化膜にし、書き込みコントロールゲートＷＧを該窒化膜上に直接形成したＭＮＯＳ型のトランジスタ構造や、図２に示すフローティングゲートＦＧを窒化膜にしたＭＯＮＯＳ型のトランジスタ構造であってもよい。ＭＮＯＳ型の場合は窒化膜と酸化膜１１からなる膜中のトラップ準位が、ＭＯＮＯＳ型の場合は窒化膜が、それぞれ電荷を蓄積する電荷蓄積部として機能する。

また、以上の説明では、光電変換部３が半導体基板内に形成された例を説明したが、これに限らない。

図６，７は、図１に示す固体撮像素子の画素部の別の構成例を示す断面模式図である。
図６に示す画素部の構成では、書き込みドレインＷＤと、該書き込みドレインＷＤに素子分離領域５を挟んで隣り合う読み出しドレインＲＤとに重なる領域に、厚い酸化膜１１ａを形成している。また、書き込みドレインＷＤ上の厚い酸化膜１１ａの一部が光電変換部３側に延びて形成されることで、書き込みドレインＷＤからフローティングゲートＦＧへの電荷の注入をより一層確実に防止することができる。この構成例によれば、光電変換部３からフローティングゲートＦＧに電荷を注入する際に、書き込みドレインＷＤからの電荷の注入防止だけでなく、読み出しドレインＲＤの電荷がフローティングゲートＦＧへ注入されることも防止できる。

図７に示す画素部の構成では、書き込みドレインＷＤ近傍の領域の上に、酸化膜１１に窒化膜など他の材料を積層させた複数の材料からなる絶縁膜１１ａを形成することもできる。このように、酸化膜１１の一部に選択的に窒化膜などの他の材料の膜を形成して複数の材料からなる絶縁膜を形成することで、該絶縁膜を形成した領域の電界強度を小さくすることができ、該領域からフローティングゲートＦＧにノイズ電荷が混入することを防止でき、高画質の画像の取得が可能となる。

図８は、図１に示す固体撮像素子の画素部の別の構成例を示す断面模式図である。図８に示す画素部は、図２に示す画素部のＰ型不純物層９及び光電変換部３の代わりにＮ型不純物層３’を設けた構成になっている。Ｎ型不純物層３’は、書き込みトランジスタＷＴのソース領域として機能する。

半導体基板上方には、画素部毎に分離された画素電極２４が形成されている。画素電極２４上には光電変換膜２１が形成され、光電変換膜２１上には対向電極２２が形成されている。対向電極２２上には入射光に対して透明な保護膜２３が形成されている。

対向電極２２は、入射光を透過する導電性材料（例えば、ＩＴＯ等のような金属化合物や非常に薄い金属膜等）で構成されており、全ての画素部で共通の一枚構成となっている。光電変換膜２１は、入射光に応じて電荷を発生する有機又は無機の光電変換材料を含んで構成された膜であり、全ての画素部で共通の一枚構成となっている。光電変換膜２１としては、例えばアモルファスシリコン、ＣＩＧＳ（銅-インジウム-ガリウム-セレン）系材料等を用いることができる。

なお、対向電極２２及び光電変換膜２１は、画素部１００毎に分離した構成としてもよい。対向電極２２については、例えば、矩形の電極を共通配線した構造としてもよい。

Ｎ型不純物層３’は、アルミニウム等の導電性材料からなるプラグ１３を介して画素電極２４と接続されており、これにより、光電変換膜２１との電気的接続がなされている。

このように構成された固体撮像素子では、半導体基板の電位をＶｃｃにしてＮ型不純物層３’内の電荷を半導体基板に排出した後、露光・蓄積期間が開始される。露光・蓄積期間が開始されると、書き込みドレインＷＤの電位がＶｃｃ又Ｌｏｗレベルに設定され、書き込みコントロールゲートＷＧの電位がＶｐｐに設定される。これにより、露光・蓄積期間中に光電変換膜２１で発生した電荷が画素電極２４、プラグ１３を通ってＮ型不純物層３’に移動する。そして、Ｎ型不純物層３’に移動した電荷は、酸化膜１１を通過してフローティングゲートＦＧへと注入される。露光・蓄積期間後の動作は図４や図５を参照して説明した内容と同一である。

このような撮像素子の構成においても、酸化膜１１が書き込みドレインＷＤと重なる領域１１ａが、該酸化膜１１の他の領域よりも厚くなるように形成することができる。こうすれば、厚い酸化膜１１ａによって、該書き込みドレインＷＤとフローティングゲートＦＧとの間に電界が発生することを抑え、書き込みドレインＷＤからフローティングゲートＦＧへの電荷の注入を防止できる。Ｎ型不純物層３’近傍の酸化膜１１は、書き込みドレインＷＤの上方の酸化膜１１ａよりも薄くでき、強い電界を印加することが可能なため、酸化膜１１の厚みに阻まれることがなく、Ｎ型不純物層３’からフローティングゲートＦＧへの電荷の注入が妨げられない。

このように、光電変換部が半導体基板上方に積層された構成の固体撮像素子であっても、上述したような効果を得ることができる。また、図８に示した構成によれば、光電変換部が読み出し部の上方に設けられているため、開口部を広く取ることができ、感度を向上させることができる。したがって、特に低照度において、高画質の画像を提供することが可能になる。

なお、以上の説明では、取り扱い電荷（撮像信号として取り出す電荷）が電子の場合を想定しているが、取り扱い電荷が正孔の場合でも考え方は一緒である。取り扱い電荷が正孔の場合には、図面においてＮ領域とＰ領域を入れ替え、各部に印加する電圧の極性を逆にすればよい。

本発明の実施形態を説明するための固体撮像素子の概略構成を示す模式図である。 画素部の概略構成を示す断面模式図である。 画素部の等価回路図である。 固体撮像素子を搭載する撮像装置の撮像動作の第一の例を説明するためのタイミングチャートである。 固体撮像素子を搭載する撮像装置の撮像動作の第二の例を説明するためのタイミングチャートである。 固体撮像素子の画素部の別の構成例を示す断面模式図である。 固体撮像素子の画素部の別の構成例を示す断面模式図である。 固体撮像素子の画素部の別の構成例を示す断面模式図である。

符号の説明

３ 光電変換部
１１，１１ａ 絶縁膜
１００ 画素部
ＷＴ 書き込みトランジスタ
ＷＧ 書き込みコントロールゲート
ＷＤ 書き込みドレイン
ＲＴ 読み出しトランジスタ
ＲＧ 読み出しコントロールゲート
ＲＤ 読み出しドレイン
ＦＧ フローティングゲート

Claims (9)

1. 光電変換部と、
   半導体基板上に設けられた絶縁膜と、
   前記絶縁膜上に設けられた電荷蓄積部と、
   前記光電変換部で発生した電荷を前記電荷蓄積部に注入するゲート電極を含むトランジスタとを有する固体撮像素子であって、
   前記トランジスタのドレイン領域の上方の前記絶縁膜の少なくとも一部が他の部分よりも厚い固体撮像素子。
2. 請求項１に記載の固体撮像素子であって、
   前記絶縁膜が単一の材料からなる固体撮像素子。
3. 請求項１に記載の固体撮像素子であって、
   前記絶縁膜が複数の材料からなる固体撮像素子。
4. 請求項１から３のいずれか１つに記載の固体撮像素子であって、
   前記トランジスタが、トンネルエレクトロン注入によって前記電荷を注入する固体撮像素子。
5. 請求項１から３のいずれか１つに記載の固体撮像素子であって、
   前記トランジスタが、ホットエレクトロン注入によって前記電荷を注入する固体撮像素子。
6. 前記光電変換部が、前記半導体基板に設けられたフォトダイオードである固体撮像素子。
7. 前記光電変換部が、前記半導体基板上方に設けられた光電変換膜であり、前記トランジスタのソース領域が前記光電変換膜と電気的に接続されている固体撮像素子。
8. 請求項７に記載の固体撮像素子であって、
   前記光電変換膜が、アモルファスシリコン、ＣＩＧＳ（銅−インジウム−ガリウム−セレン）系材料、又は有機材料で構成されている固体撮像素子。
9. 請求項１から８のいずれか１つに記載の固体撮像素子を備える撮像装置。

Images