JP2011022239A - Display device, method of driving the same, and electronic device - Google Patents

Display device, method of driving the same, and electronic device Download PDF

Info

Publication number
JP2011022239A
JP2011022239A JP2009165377A JP2009165377A JP2011022239A JP 2011022239 A JP2011022239 A JP 2011022239A JP 2009165377 A JP2009165377 A JP 2009165377A JP 2009165377 A JP2009165377 A JP 2009165377A JP 2011022239 A JP2011022239 A JP 2011022239A
Authority
JP
Japan
Prior art keywords
video signal
circuit
duty ratio
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009165377A
Other languages
Japanese (ja)
Inventor
Hideki Sugimoto
秀樹 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009165377A priority Critical patent/JP2011022239A/en
Publication of JP2011022239A publication Critical patent/JP2011022239A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device with which motion picture blurrs and flickers are reduced, at the same time, a method of driving the same, and to provide an electronic device. <P>SOLUTION: Motion of an image is detected by comparing a first video signal 20A and a second video signal 20A (S1). Then, a video signal corresponding to a motion picture, and a video signal corresponding to a still picture are detected, by utilizing a detection result (S2). the duty ratio of the video signal corresponding to the motion picture is set to a mode 1, and the duty ratio of the video signal corresponding to the still picture is set to a mode 2 (S3 and S4), and the value of the video signal 20A is converted so as to become a value according to a size of the duty ratio (S5 and S6). Then, an analog video signal 20A of a size corresponding to the mode is output to a signal line drive circuit 23 at a prescribed timing, and an erasing selection signal or an erasing non-selection signal are output to the signal drive circuit 23 at a prescribed timing (S7 and S8). <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。   The present invention relates to a display device that displays an image with a light emitting element arranged for each pixel and a driving method thereof. Moreover, this invention relates to the electronic device provided with the said display apparatus.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。   In recent years, in the field of display devices that perform image display, display devices that use current-driven optical elements, such as organic EL (electroluminescence) elements, whose light emission luminance changes according to the value of a flowing current are used as light emitting elements of pixels. Developed and commercialized.

有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。   Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), and thus has higher image visibility and lower power consumption than a liquid crystal display device that requires a light source. And the response speed of the element is fast.

有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。   In the organic EL display device, similarly to the liquid crystal display device, there are a simple (passive) matrix method and an active matrix method as its driving method. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display device. For this reason, active matrix systems are currently being actively developed. In this method, a current flowing through a light emitting element arranged for each pixel is controlled by an active element (generally a TFT (Thin Film Transistor)) provided in a drive circuit provided for each light emitting element.

特開2008−9391号公報JP 2008-9391 A

ところで、有機EL表示装置では、1フィールド期間内に有機EL素子の発光、消光を行うに際して、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)をどのような値に設定するかが問題となる。これは、動画ボケの生じないデューティ比と、フリッカの生じないデューティ比とが互いに異なるからである。例えば、1フレームにおける発光期間をドレイン線に高電圧を印加する期間で決定する旧来の駆動方法では、デューティ比が全画素一定となる。この駆動方法では、動画ボケの生じないデューティ比に設定するとフリッカが発生し、フリッカの生じないデューティ比に設定すると動画ボケが発生してしまう。   By the way, in the organic EL display device, when the light emission and extinction of the organic EL element is performed within one field period, what is the duty ratio (light emission period / 1 field period × 100) that is the ratio of the light emission period in one field period? The problem is whether to set the value. This is because the duty ratio at which moving image blur does not occur is different from the duty ratio at which flicker does not occur. For example, in the conventional driving method in which the light emission period in one frame is determined by the period during which a high voltage is applied to the drain line, the duty ratio is constant for all pixels. In this driving method, flicker occurs when the duty ratio is set so that no moving image blur occurs, and moving image blur occurs when the duty ratio is set such that flicker does not occur.

駆動方法については、従来から他にも多数提案されている。例えば、1フレームを複数のサブフィールドに分けて、複数のサブフィールドを使い分けることで階調表現を行う方法が、上記特許文献1に開示されている。この駆動方法は、先の駆動方法と比べると動画ボケの低減には効果がある。しかし、この駆動方法では、階調ごとにサブフィールドの発光期間が固定される。そのため、例えば低輝度では発光期間が短いので、フリッカが発生し易く、高輝度では発光期間が長いので、動画ボケが発生し易いという問題があった。また、動画内の動きを検知して、その動き量に応じて発光期間を調整する駆動方法が、他の文献において開示されている。しかし、この駆動方法では、デューティ比が全画素一定となってしまうので、画像に静止画が含まれている場合には、静止画の部分においてフリッカが発生してしまうという問題があった。   Many other driving methods have been proposed. For example, Patent Document 1 discloses a method of performing gradation expression by dividing one frame into a plurality of subfields and using a plurality of subfields. This driving method is more effective in reducing motion blur than the previous driving method. However, in this driving method, the light emission period of the subfield is fixed for each gradation. Therefore, for example, since the light emission period is short at low luminance, flicker is likely to occur, and since the light emission period is long at high luminance, there is a problem that moving image blur is likely to occur. In addition, another literature discloses a driving method for detecting a motion in a moving image and adjusting a light emission period according to the amount of motion. However, with this driving method, since the duty ratio is constant for all pixels, there is a problem that flickering occurs in the still image portion when the image includes a still image.

このように、従来の駆動方法では、動画ボケとフリッカを同時に低減することが容易ではないという問題があった。   As described above, the conventional driving method has a problem that it is not easy to reduce moving image blur and flicker at the same time.

本発明はかかる問題点に鑑みてなされたもので、その目的は、動画ボケとフリッカを同時に低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a display device capable of reducing moving image blur and flicker at the same time, a driving method thereof, and an electronic apparatus.

本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部を備えている。この表示装置は、さらに、検出回路と、デューティ制御回路と、信号線駆動回路と、走査線駆動回路とを備えている。ここで、検出回路は、1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出するようになっている。デューティ制御回路は、動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさを変更するようになっている。デューティ制御回路は、さらに、静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさを変更するようになっている。信号線駆動回路は、デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うようになっている。信号線駆動回路は、さらに、デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うようになっている。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するようになっている。   The display device of the present invention is arranged in a matrix corresponding to a plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, and an intersection of each scanning line and each signal line. And a pixel circuit array unit including a plurality of light emitting elements and a plurality of pixel circuits. The display device further includes a detection circuit, a duty control circuit, a signal line driving circuit, and a scanning line driving circuit. Here, the detection circuit detects a video signal corresponding to a moving image and a video signal corresponding to a still image included in the video signal for one frame. The duty control circuit sets the duty ratio of the video signal corresponding to the moving image to a small value and changes the size of the video signal corresponding to the moving image according to the size of the duty ratio. The duty control circuit further sets the duty ratio of the video signal corresponding to the still image to a large value and changes the size of the video signal corresponding to the still image according to the size of the duty ratio. . The signal line driving circuit sequentially applies a signal voltage corresponding to a video signal having a magnitude set by the duty control circuit to each signal line, and performs writing to the pixel circuit to be selected. The signal line driving circuit further applies a selection voltage corresponding to the size of the duty ratio set by the duty control circuit to each signal line in order to write to the pixel circuit to be selected. . The scanning line driving circuit sequentially applies selection pulses to a plurality of scanning lines to sequentially select a plurality of light emitting elements and a plurality of pixel circuits.

本発明の電子機器は、上記表示装置を備えたものである。   An electronic apparatus according to the present invention includes the display device.

本発明の表示装置の駆動方法は、以下の4つのステップを含むものである。
(A)以下の構成を備えた表示装置を用意するステップ
(B)1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出したのち、動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさを変更し、静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさを変更するステップ
(C)デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うステップ
(D)複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するステップ
The display device driving method of the present invention includes the following four steps.
(A) A step of preparing a display device having the following configuration (B) A video signal corresponding to a moving image included in a video signal for one frame and a video signal corresponding to a still image are detected, and then a moving image is supported. Set the video signal duty ratio to a small value, change the video signal size corresponding to the moving image according to the duty ratio, and set the video signal duty ratio corresponding to the still image to a large value. A step of changing the size of the video signal corresponding to the still image according to the size of the duty ratio. (C) A signal voltage corresponding to the video signal having a size set by the duty control circuit is sequentially applied to each signal line. In addition, writing to the pixel circuit to be selected is performed, and a selection voltage corresponding to the magnitude of the duty ratio set by the duty control circuit is sequentially applied to each signal line. Pressurized to, the selection pulse sequentially applied to the step (D) a plurality of scanning lines for writing into the pixel circuits of the selection target, sequentially selecting a plurality of light emitting elements and a plurality of pixel circuits step

上記駆動方法が用いられる表示装置は、画素回路アレイ部と、画素回路アレイ部を駆動する駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。   A display device using the driving method includes a pixel circuit array unit and a driving circuit that drives the pixel circuit array unit. The pixel circuit array section is arranged in a matrix corresponding to a plurality of scanning lines arranged in rows, a plurality of signal lines arranged in columns, and intersections of the scanning lines and signal lines. A plurality of light emitting elements and a plurality of pixel circuits are included.

本発明の表示装置およびその駆動方法ならびに電子機器では、動画に対応する映像信号のデューティ比が小さな値に設定されると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさが変更される。さらに、静止画に対応する映像信号のデューティ比が大きな値に設定されると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさが変更される。これにより、1フレーム分の映像信号において、動画に対応する映像信号では動画に適したデューティ比を設定することができ、静止画に対応する映像信号では静止画に適したデューティ比を設定することができる。   In the display device, the driving method thereof, and the electronic device of the present invention, the duty ratio of the video signal corresponding to the moving image is set to a small value, and the size of the video signal corresponding to the moving image is changed according to the size of the duty ratio. Is done. Furthermore, the duty ratio of the video signal corresponding to the still image is set to a large value, and the size of the video signal corresponding to the still image is changed according to the size of the duty ratio. Thus, in a video signal for one frame, a duty ratio suitable for a moving picture can be set for a video signal corresponding to a moving picture, and a duty ratio suitable for a still picture can be set for a video signal corresponding to a still picture. Can do.

本発明の表示装置およびその駆動方法ならびに電子機器によれば、1フレーム分の映像信号において、動画に対応する映像信号では動画に適したデューティ比を設定することができ、静止画に対応する映像信号では静止画に適したデューティ比を設定することができるようにした。これにより、動画ボケとフリッカを同時に低減することができる。   According to the display device, the driving method thereof, and the electronic apparatus of the present invention, a video signal corresponding to a moving image can be set in a video signal corresponding to a moving image, and a video corresponding to a still image can be set. The signal can be set to a duty ratio suitable for still images. Thereby, moving image blur and flicker can be reduced simultaneously.

本発明の一実施の形態に係る表示装置の一例を表す構成図である。It is a block diagram showing an example of the display apparatus which concerns on one embodiment of this invention. 図1の画素回路アレイ部の内部構成の一例を表す構成図である。FIG. 2 is a configuration diagram illustrating an example of an internal configuration of a pixel circuit array unit in FIG. 1. 図1の映像信号処理回路の動作について説明するための流れ図である。2 is a flowchart for explaining the operation of the video signal processing circuit of FIG. 1. 1フィールドを3つの期間に分けた様子を概念的に表した図である。It is the figure which represented notably the mode that 1 field was divided into three periods. デューティ比とモードとの関係図である。It is a relationship diagram between a duty ratio and a mode. 図1の表示装置の、モード1における動作の一例について説明するための波形図である。FIG. 6 is a waveform diagram for explaining an example of operation in mode 1 of the display device of FIG. 1. 図1の表示装置の、モード2における動作の一例について説明するための波形図である。FIG. 8 is a waveform diagram for explaining an example of operation in mode 2 of the display device of FIG. 1. 図1の表示装置に表示される画像と、モードとの関係図である。FIG. 2 is a relationship diagram between an image displayed on the display device of FIG. 1 and modes. 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of the said embodiment. 上記実施の形態の表示装置の適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the display apparatus of the said embodiment. (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例3の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例4の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態
1.1 表示装置の概略構成
1.2 映像信号処理回路の動作
1.3 表示装置の動作
1.4 作用・効果
2.モジュールおよび適用例
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment
1.1 Schematic configuration of display device
1.2 Operation of video signal processing circuit
1.3 Operation of display device
1.4 Action and effect Modules and application examples

<1.実施の形態>
(1.1 表示装置の概略構成)
図1は、本発明の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、駆動回路20とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)がマトリクス状に配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25を有している。
<1. Embodiment>
(1.1 Schematic configuration of display device)
FIG. 1 shows a schematic configuration of a display device 1 according to an embodiment of the present invention. The display device 1 includes a display panel 10 and a drive circuit 20. The display panel 10 includes, for example, a pixel circuit array unit 13 in which a plurality of organic EL elements 11R, 11G, and 11B (light emitting elements) are arranged in a matrix. In the present embodiment, for example, three organic EL elements 11R, 11G, and 11B adjacent to each other constitute one pixel 12. Hereinafter, the organic EL element 11 is appropriately used as a general term for the organic EL elements 11R, 11G, and 11B. The drive circuit 20 drives the pixel circuit array unit 13, and includes, for example, a video signal processing circuit 21, a timing generation circuit 22, a signal line drive circuit 23, a scanning line drive circuit 24, and a power supply line drive circuit 25. ing.

[画素回路アレイ部]
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線PSLとを有している。各走査線WSLと各信号線DTLとの交差部に対応して、複数の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1、書き込みトランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書き込みトランジスタTr2は、pチャネルMOS型のTFTであってもよい。
[Pixel circuit array section]
FIG. 2 illustrates an example of a circuit configuration of the pixel circuit array unit 13. The pixel circuit array unit 13 is formed in the display area of the display panel 10. For example, as illustrated in FIGS. 1 and 2, the pixel circuit array unit 13 includes a plurality of scanning lines WSL arranged in rows, a plurality of signal lines DTL arranged in columns, and scanning lines WSL. And a plurality of power supply lines PSL arranged in rows. A plurality of organic EL elements 11 and pixel circuits 14 are arranged in a matrix (two-dimensional arrangement) corresponding to the intersections of the scanning lines WSL and the signal lines DTL. The pixel circuit 14 is configured by, for example, a drive transistor Tr 1 , a write transistor Tr 2, and a storage capacitor C s , and has a circuit configuration of 2Tr1C. The drive transistor Tr 1 and the write transistor Tr 2 are formed by, for example, n-channel MOS type thin film transistors (TFTs). Note that the type of TFT is not particularly limited, and may be, for example, an inverted staggered structure (so-called bottom gate type) or a staggered structure (top gate type). Further, the drive transistor Tr 1 or the write transistor Tr 2 may be a p-channel MOS type TFT.

画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極(図示せず)に接続されている。各走査線WSLは、走査線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極(図示せず)に接続されている。書き込みトランジスタTr2のソース電極(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のソース電極(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。なお、カソード電極は、各有機EL素子11の共通電極として用いられており、例えば、表示パネル10の表示領域全体に渡って連続して形成され、平板状となっている。 In the pixel circuit array section 13, the signal line DTL, the output terminal of the signal line drive circuit 23 (not shown) is connected to the drain electrode of the writing transistor Tr 2 (not shown). Each scanning line WSL is the output terminal of the scanning line drive circuit 24 (not shown) is connected to the gate electrode of the writing transistor Tr 2 (not shown). Each power line PSL, the output terminal of the power source line drive circuit 25 (not shown) is connected to the drain electrode of the driving transistor Tr 1 (not shown). The source electrode (not shown) of the write transistor Tr 2 is connected to the gate electrode (not shown) of the drive transistor Tr 1 and one end of the storage capacitor C s . The source electrode (not shown) of the drive transistor Tr 1 and the other end of the storage capacitor C s are connected to the anode electrode (not shown) of the organic EL element 11. A cathode electrode (not shown) of the organic EL element 11 is connected to the ground line GND, for example. The cathode electrode is used as a common electrode for each organic EL element 11, and is formed continuously over the entire display region of the display panel 10, for example, and has a flat plate shape.

[駆動回路]
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。映像信号処理回路21は、例えば、図1に示したように、動画静止画検出回路21Aと、デューティ制御回路21Bとを含んでいる。
[Drive circuit]
Next, each circuit in the drive circuit 20 provided around the pixel circuit array unit 13 will be described with reference to FIG. For example, as shown in FIG. 1, the video signal processing circuit 21 includes a moving image still image detection circuit 21A and a duty control circuit 21B.

動画静止画検出回路21Aは、外部から入力された映像信号20Aに基づいて1フレームの画像に含まれる動画領域および静止画領域を検出するものである。動画静止画検出回路21Aは、例えば、1フレーム分の映像信号20Aを格納する記憶部(図示せず)と、1フレームの画像に含まれる動画領域および静止画領域の検出を行う演算部(図示せず)とを含んでいる。デューティ制御回路21Bは、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)を画素12ごとに(動画領域および静止画領域ごとに)決定するものである。なお、動画静止画検出回路21Aおよびデューティ制御回路21Bの動作については、後述する。   The moving image still image detection circuit 21A detects a moving image region and a still image region included in an image of one frame based on the video signal 20A input from the outside. The moving image still image detection circuit 21A includes, for example, a storage unit (not shown) that stores a video signal 20A for one frame, and a calculation unit (FIG. 5) that detects a moving image region and a still image region included in one frame image. Not shown). The duty control circuit 21B determines a duty ratio (light emission period / 1 field period × 100), which is a ratio of the light emission period in one field period, for each pixel 12 (for each moving image region and still image region). The operations of the moving image still image detection circuit 21A and the duty control circuit 21B will be described later.

タイミング生成回路22は、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号22Aを出力するようになっている。   The timing generation circuit 22 controls the signal line driving circuit 23, the scanning line driving circuit 24, and the power supply line driving circuit 25 to operate in conjunction with each other. For example, the timing generation circuit 22 outputs a control signal 22A to these circuits in response to (in synchronization with) a synchronization signal 20B input from the outside.

信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、デューティ制御回路21Bから入力された映像信号20Aに対応するアナログの映像信号を、各信号線DTLに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路14に書き込むものである。具体的には、信号線駆動回路23は、デューティ制御回路21Bによって設定された大きさの映像信号20Aに対応する信号電圧Vsigを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行うものである。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。 In response to (in synchronization with) the input of the control signal 22A, the signal line driving circuit 23 applies an analog video signal corresponding to the video signal 20A input from the duty control circuit 21B to each signal line DTL, An analog video signal or a signal corresponding thereto is written to the pixel circuit 14 to be selected. Specifically, the signal line drive circuit 23 applies the signal voltage V sig corresponding to the video signal 20A having the magnitude set by the duty control circuit 21B to each signal line DTL, and then to the pixel circuit 14 to be selected. Is written. Note that writing refers to applying a predetermined voltage to the gate of the driving transistor Tr 1 .

また、信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、デューティ制御回路21Bによって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うものである。具体的には、信号線駆動回路23は、デューティ制御回路21Bから出力された消去選択信号の入力に応じて、選択電圧として電圧Versを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行うものである。さらに、信号線駆動回路23は、デューティ制御回路21Bから出力された消去非選択信号の入力に応じて、選択電圧として電圧Vofsを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行わないこともできる。 The signal line driving circuit 23 sequentially applies a selection voltage corresponding to the magnitude of the duty ratio set by the duty control circuit 21B to each signal line in response to (in synchronization with) the input of the control signal 22A. Writing to the pixel circuit to be selected is performed. Specifically, the signal line drive circuit 23 applies a voltage V ers as a selection voltage to each signal line DTL in response to the input of the erase selection signal output from the duty control circuit 21B, and the pixel circuit to be selected. 14 is written. Further, the signal line drive circuit 23 applies the voltage V ofs as the selection voltage to each signal line DTL in response to the input of the erasure non-selection signal output from the duty control circuit 21B, to the pixel circuit 14 to be selected. It is also possible not to write.

信号線駆動回路23は、例えば、信号電圧Vsigと、有機EL素子11の消光時に駆動トランジスタTr1のゲートに印加する電圧Vofs,Versとを出力することが可能となっている。ここで、電圧Vofsは、有機EL素子11の閾値電圧Velよりも低い電圧値(一定値)となっており、かつVM−Vth wsよりも高い電圧値となっている。電圧Vofsは、デューティ制御回路21Bによって非消去が選択されたときに、後述の消去選択期間に信号線DTLに印加されるものでもある。 The signal line drive circuit 23 can output, for example, the signal voltage V sig and the voltages V ofs and V ers applied to the gate of the drive transistor Tr 1 when the organic EL element 11 is extinguished. Here, the voltage V ofs has a voltage value (constant value) lower than the threshold voltage V el of the organic EL element 11 and a voltage value higher than V M −V th ws . The voltage V ofs is also applied to the signal line DTL during an erase selection period described later when non-erasure is selected by the duty control circuit 21B.

なお、電圧VMは、デューティ制御回路21Bによって消去が選択されたときに、後述の消去選択期間に走査線WSLに印加される電圧(一定値)である。電圧VMは、電圧VLよりも高く、電圧VHよりも低い電圧値(一定値)となっている。電圧VLは、書き込みトランジスタTr2のオン電圧よりも低い電圧値(一定値)となっている。電圧VHは、書き込みトランジスタTr2のオン電圧以上の電圧値(一定値)となっている。電圧Vth wsは、書込みトランジスタTr2の閾値電圧である。電圧Versは、デューティ制御回路21Bによって消去が選択されたときに、後述の消去選択期間に信号線DTLに印加されるものである。電圧Versは、VL−Vth wsよりも高く、VM−Vth wsよりも低い電圧値(一定値)となっている。 The voltage V M, when the erasing by the duty control circuit 21B is selected, the voltage (constant value) applied to the scanning line WSL erase selection period later. Voltage V M is higher than the voltage V L, and has a voltage value lower than the voltage V H (constant value). The voltage V L has a voltage value (constant value) lower than the ON voltage of the write transistor Tr 2 . The voltage V H has a voltage value (a constant value) that is equal to or higher than the ON voltage of the write transistor Tr 2 . The voltage V th ws is a threshold voltage of the write transistor Tr 2 . The voltage V ers is applied to the signal line DTL during the erase selection period described later when erase is selected by the duty control circuit 21B. The voltage V ers has a voltage value (constant value) higher than V L −V th ws and lower than V M −V th ws .

走査線駆動回路24は、制御信号22Aの入力に応じて(同期して)、複数の走査線WSLに選択パルスを順次印加して、複数の有機EL素子11および複数の画素回路14を順次選択するものである。また、走査線駆動回路24は、制御信号22Aの入力に応じて(同期して)、信号線DTLに上記選択電圧(電圧Vers)が印加されている時に、それ以外の期間に印加する選択パルスの波高値(電圧VH)のよりも小さな波高値(電圧VM)の選択パルスを走査線WSLに印加するものである。走査線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧VHと、書き込みトランジスタTr2をオンもしくはオフさせるかを選択するときに印加する電圧VMと、書き込みトランジスタTr2をオフさせるときに印加する電圧VLとを出力することが可能となっている。 The scanning line drive circuit 24 sequentially selects the plurality of organic EL elements 11 and the plurality of pixel circuits 14 by sequentially applying selection pulses to the plurality of scanning lines WSL in response to (in synchronization with) the input of the control signal 22A. To do. Further, the scanning line driving circuit 24 is selected to apply during the other period when the selection voltage (voltage V ers ) is applied to the signal line DTL in response to (in synchronization with) the input of the control signal 22A. A selection pulse having a smaller peak value (voltage V M ) than the pulse peak value (voltage V H ) is applied to the scanning line WSL. Scanning line drive circuit 24, for example, the voltage V H to be applied when turning on the writing transistor Tr 2, the voltage V M to be applied when selecting whether to turn on or off the write transistor Tr 2, the writing transistor Tr It is possible to output a voltage V L applied when 2 is turned off.

電源線駆動回路25は、制御信号22Aの入力に応じて(同期して)、複数の電源線PSLに制御パルスを順次印加して、有機EL素子11の発光および消光を制御するものである。電源線駆動回路25は、例えば、駆動トランジスタTr1に電流を流すときに印加する電圧VccHと、駆動トランジスタTr1に電流を流さないときに印加する電圧VccLとを出力することが可能となっている。ここで、電圧VccLは、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値(一定値)である。VccHは、電圧(Vel+Vca)以上の電圧値(一定値)である。 The power supply line drive circuit 25 controls the light emission and quenching of the organic EL element 11 by sequentially applying control pulses to the plurality of power supply lines PSL in response to (in synchronization with) the input of the control signal 22A. Power line drive circuit 25, for example, a voltage V ccH applied when supplying a current to the driving transistor Tr 1, and it is possible to output a voltage V ccL applied when no current is supplied to the drive transistor Tr 1 It has become. Here, the voltage V ccL is a voltage value (constant value) lower than a voltage (V el + V ca ) obtained by adding the threshold voltage V el of the organic EL element 11 and the voltage V ca of the cathode of the organic EL element 11. It is. V ccH is a voltage value (constant value) equal to or higher than the voltage (V el + V ca ).

(1.2 映像信号処理回路21の動作)
図3は、映像信号処理回路21に含まれる動画静止画検出回路21Aおよびデューティ制御回路21Bにおける処理フローの一例を表したものである。まず、動画静止画検出回路21Aは、例えば、1フレーム分の映像信号20A(第1の映像信号20A)と、そのフレームの1フレーム前の映像信号20A(第2の映像信号20A)とを対比して、第1の映像信号20Aに含まれる、画像の動きを検出する(ステップS1)。動画静止画検出回路21Aは、例えば、第1の映像信号20Aと第2の映像信号20Aとの差分を導出する。
(1.2 Operation of video signal processing circuit 21)
FIG. 3 illustrates an example of a processing flow in the moving image still image detection circuit 21A and the duty control circuit 21B included in the video signal processing circuit 21. First, the moving image still image detection circuit 21A, for example, compares the video signal 20A (first video signal 20A) for one frame with the video signal 20A (second video signal 20A) one frame before that frame. Then, the motion of the image included in the first video signal 20A is detected (step S1). For example, the moving image still image detection circuit 21A derives a difference between the first video signal 20A and the second video signal 20A.

次に、動画静止画検出回路21Aは、検出結果を利用して、第1の映像信号20Aに含まれる個々の映像信号が動画に対応するか、静止画に対応するかを判定する(ステップS2)。具体的には、動画静止画検出回路21Aは、第1の映像信号20Aに含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する。動画静止画検出回路21Aは、例えば、第1の映像信号20Aに含まれる映像信号のうち、差分の値が所定の閾値を越えた映像信号を動画に対応する映像信号と判定する。また、動画静止画検出回路21Aは、例えば、第1の映像信号20Aに含まれる映像信号のうち、差分の値が所定の閾値を越えない映像信号を静止画に対応する映像信号と判定する。続いて、動画静止画検出回路21Aは、動画に対応する映像信号が印加される画素12の座標(動画座標)と、静止画に対応する映像信号が印加される画素12の座標(静止画座標)を導出する。   Next, the moving image still image detection circuit 21A uses the detection result to determine whether each video signal included in the first video signal 20A corresponds to a moving image or a still image (step S2). ). Specifically, the moving image still image detection circuit 21A detects a video signal corresponding to a moving image and a video signal corresponding to a still image included in the first video signal 20A. The moving image still image detection circuit 21A determines, for example, a video signal having a difference value exceeding a predetermined threshold among the video signals included in the first video signal 20A as a video signal corresponding to the moving image. The moving image still image detection circuit 21A determines, for example, a video signal whose difference value does not exceed a predetermined threshold among video signals included in the first video signal 20A as a video signal corresponding to a still image. Subsequently, the moving image still image detection circuit 21A has the coordinates (moving image coordinates) of the pixel 12 to which the video signal corresponding to the moving image is applied and the coordinates (still image coordinates) of the pixel 12 to which the video signal corresponding to the still image is applied. ) Is derived.

次に、動画静止画検出回路21Aは、例えば、1フレームの画像に含まれる動画領域および静止画領域についての情報(動画座標および静止画座標についての情報)を検出信号としてデューティ制御回路21Bに出力する。なお、動画静止画検出回路21Aは、例えば、動画座標についての情報だけを検出信号としてデューティ制御回路21Bに出力してもよいし、静止画座標についての情報だけを検出信号としてデューティ制御回路21Bに出力してもよい。   Next, the moving image still image detection circuit 21A outputs, for example, information about the moving image region and the still image region (information about moving image coordinates and still image coordinates) included in one frame image to the duty control circuit 21B as a detection signal. To do. Note that the moving image still image detection circuit 21A may output, for example, only information about moving image coordinates to the duty control circuit 21B as a detection signal, or only information about still image coordinates to the duty control circuit 21B as a detection signal. It may be output.

デューティ制御回路21Bは、検出信号として動画座標および静止画座標についての情報が入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路21Bは、例えば、検出信号と同期して入力された第1の映像信号20Aのうち、動画座標に対応する映像信号のデューティ比を小さな値に設定し、静止画座標に対応する映像信号のデューティ比を大きな値に設定する。また、デューティ制御回路21Bは、検出信号として動画座標についての情報だけが入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路21Bは、例えば、検出信号と同期して入力された第1の映像信号20Aのうち、動画座標に対応する映像信号のデューティ比を小さな値に設定し、それ以外の座標に対応する映像信号のデューティ比を大きな値に設定する。また、デューティ制御回路21Bは、検出信号として静止画座標についての情報だけが入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路21Bは、例えば、検出信号と同期して入力された第1の映像信号20Aのうち、静止画座標に対応する映像信号のデューティ比を大きな値に設定し、それ以外の座標に対応する映像信号のデューティ比を小さな値に設定する。まとめると、デューティ制御回路21Bは、第1の映像信号20Aのうち、動画に対応する映像信号(動画座標もしくは動画座標に相当する座標に対応する映像信号)のデューティ比を小さな値に設定する。さらに、デューティ制御回路21Bは、静止画に対応する映像信号(静止画座標もしくは静止座標に相当する座標に対応する映像信号)のデューティ比を大きな値に設定する。例えば、デューティ制御回路21Bは、図4に示したように、1フィールド期間TFを、消光期間Toff、発光選択期間Ton1、発光選択期間Ton2の3つに分ける。消光期間Toffとは、後述するように、Vth補正やμ補正などを行う期間でもある。次に、デューティ制御回路21Bは、例えば、図5に示したように、動画座標に対応する映像信号のデューティ比をモード1に設定し(ステップS3)、静止画座標に対応する映像信号のデューティ比をモード2に設定する(ステップS4)。 The duty control circuit 21 </ b> B sets the duty ratio as follows when information about moving image coordinates and still image coordinates is input as a detection signal. That is, for example, the duty control circuit 21B sets the duty ratio of the video signal corresponding to the moving image coordinates to a small value in the first video signal 20A input in synchronization with the detection signal, and corresponds to the still image coordinates. Set the video signal duty ratio to a large value. Further, when only information about moving image coordinates is input as a detection signal, the duty control circuit 21B sets the duty ratio as follows. That is, for example, the duty control circuit 21B sets the duty ratio of the video signal corresponding to the moving image coordinates to a small value in the first video signal 20A input in synchronization with the detection signal, and sets the other coordinates to other coordinates. Set the duty ratio of the corresponding video signal to a large value. Further, when only information about still image coordinates is input as a detection signal, the duty control circuit 21B sets the duty ratio as follows. That is, for example, the duty control circuit 21B sets the duty ratio of the video signal corresponding to the still image coordinates in the first video signal 20A input in synchronization with the detection signal to a large value, and coordinates other than that The duty ratio of the video signal corresponding to is set to a small value. In summary, the duty control circuit 21B sets the duty ratio of the video signal corresponding to the moving image (video signal corresponding to the moving image coordinates or coordinates corresponding to the moving image coordinates) of the first video signal 20A to a small value. Furthermore, the duty control circuit 21B sets the duty ratio of the video signal corresponding to the still image (video signal corresponding to the still image coordinates or coordinates corresponding to the still coordinates) to a large value. For example, as shown in FIG. 4, the duty control circuit 21B divides one field period TF into three parts, an extinction period T off , a light emission selection period Ton1 , and a light emission selection period Ton2 . The extinction period T off is also a period for performing V th correction, μ correction, and the like, as will be described later. Next, for example, as shown in FIG. 5, the duty control circuit 21B sets the duty ratio of the video signal corresponding to the moving image coordinates to mode 1 (step S3), and the duty of the video signal corresponding to the still image coordinates. The ratio is set to mode 2 (step S4).

ここで、モード1は、発光選択期間Ton1において「発光」を選択し、発光選択期間Ton2において「非発光」を選択するモードである。モード2は、発光選択期間Ton1において「発光」を選択し、発光選択期間Ton2においても「発光」を選択するモードである。 Here, mode 1, select "luminescence" in the light-emitting selection period T on1, a mode for selecting the "non-light emission" in the light-emitting selection period T on2. Mode 2, select "luminescence" in the light-emitting selection period T on1, a mode for selecting the "emission" is also in the light-emitting selection period T on2.

次に、デューティ制御回路21Bは、デューティ比の大きさに応じた値となるように映像信号20Aの値を変換する。変換前の映像信号20Aの値をViとし、変換後の映像信号20Aの値をVoとすると、デューティ制御回路21Bは、以下のようにして映像信号20Aの値を変換する。すなわち、デューティ制御回路21Bは、デューティ比としてモード1を選択した場合には、以下の式(1)を用いて映像信号20Aの値を変換する(ステップS5)。また、デューティ制御回路21Bは、デューティ比としてモード2を選択した場合には、以下の式(2)を用いて映像信号20Aの値を変換する(ステップS6)。 Vo=Vi×(TF/Ton1)…(1)
Vo=Vi×(TF/(Ton1+Ton2))…(2)
Next, the duty control circuit 21B converts the value of the video signal 20A so as to have a value corresponding to the magnitude of the duty ratio. When the value of the video signal 20A before conversion is Vi and the value of the video signal 20A after conversion is Vo, the duty control circuit 21B converts the value of the video signal 20A as follows. That is, when mode 1 is selected as the duty ratio, duty control circuit 21B converts the value of video signal 20A using the following equation (1) (step S5). Further, when the mode 2 is selected as the duty ratio, the duty control circuit 21B converts the value of the video signal 20A using the following equation (2) (step S6). Vo = Vi × ( TF / Ton1 ) (1)
Vo = Vi × ( TF / (T on1 + T on2 )) (2)

次に、デューティ制御回路21Bは、変換後の映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。その後、デューティ制御回路21Bは、設定したモードに対応して信号線駆動回路23を駆動する。例えば、デューティ制御回路21Bは、モード1を選択した場合には、信号線駆動回路23に対して、モード1に対応した大きさのアナログの映像信号20Aを所定のタイミングで出力すると共に、消去選択信号を所定のタイミングで出力する(ステップS7)。また、例えば、デューティ制御回路21Bは、モード2を選択した場合には、信号線駆動回路23に対して、モード2に対応した大きさのアナログの映像信号20Aを所定のタイミングで出力すると共に、消去非選択信号を所定のタイミングで出力する(ステップS8)。   Next, the duty control circuit 21B performs predetermined correction on the converted video signal 20A and converts the corrected video signal into analog. Examples of the predetermined correction include gamma correction and overdrive correction. Thereafter, the duty control circuit 21B drives the signal line driving circuit 23 in accordance with the set mode. For example, when the mode 1 is selected, the duty control circuit 21B outputs an analog video signal 20A having a magnitude corresponding to the mode 1 to the signal line driving circuit 23 at a predetermined timing and also selects the erasure selection. A signal is output at a predetermined timing (step S7). For example, when the mode 2 is selected, the duty control circuit 21B outputs an analog video signal 20A having a size corresponding to the mode 2 to the signal line driving circuit 23 at a predetermined timing. An erase non-selection signal is output at a predetermined timing (step S8).

なお、消去選択信号が信号線駆動回路23に印加されると、信号線駆動回路23は、上述の電圧Versを図6中の消去選択期間Tersに信号線DTLに印加する。また、消去非選択信号が信号線駆動回路23に印加されると、信号線駆動回路23は、上述の電圧Vofsを図6中の消去選択期間Tersに信号線DTLに印加する。なお、映像信号処理回路21は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行ったのちに、上述の各ステップを実行してもよい。 When the erase selection signal is applied to the signal line drive circuit 23, the signal line drive circuit 23 applies the voltage V ers to the signal line DTL during the erase selection period Ters in FIG. When the erase non-selection signal is applied to the signal line drive circuit 23, the signal line drive circuit 23 applies the voltage V ofs to the signal line DTL during the erase selection period Ters in FIG. Note that the video signal processing circuit 21 may execute the above-described steps after performing predetermined correction on the digital video signal 20A input from the outside.

(1.3 表示装置の動作)
図6は、表示装置1をモード1で駆動させたときの各種波形の一例を表したものである。図7は、表示装置1をモード2で駆動させたときの各種波形の一例を表したものである。図6(A)〜(C)、図7(A)〜(C)には、信号線DTLにVofs、Vsig、Versが周期的に印加され、走査線WSLにVH、VL、VMが所定のタイミングで印加され、電源線PSLにVccL、VccHが所定のタイミングで印加されている様子が示されている。図6(D),(E)、図7(D),(E)には、信号線DTL、走査線WSLおよび電源線PSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。以下では、まず、モード共通の動作について説明したのち、個別のモードの動作について説明するものとする。
(1.3 Operation of display device)
FIG. 6 shows an example of various waveforms when the display device 1 is driven in the mode 1. FIG. 7 shows an example of various waveforms when the display device 1 is driven in the mode 2. In FIGS. 6A to 6C and FIGS. 7A to 7C, V ofs , V sig , and V ers are periodically applied to the signal line DTL, and V H and V L are applied to the scanning line WSL. , V M is applied at a predetermined timing, V ccL the power supply line PSL, V ccH is shown to have been applied at a predetermined timing. 6D, 6E, 7D, and 7E show the gate voltage V g of the drive transistor Tr 1 in response to voltage application to the signal line DTL, the scanning line WSL, and the power supply line PSL. In addition, it is shown that the source voltage V s changes from moment to moment. In the following, first, the operation common to the modes will be described, and then the operation of each mode will be described.

[Vth補正準備期間]
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧VgがVofsに下がる。次に、信号線DTLの電圧がVofsとなっており、かつ電源線PSLの電圧がVccLとなっている間に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げる。
[V th correction preparation period]
First, preparation for V th correction is performed. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL from V ccH the V ccL (T 1). Then, the source voltage V s is V ccL next, together with the organic EL element 11 is quenched, the gate voltage V g drops to V ofs. Then, the voltage of the signal line DTL is V ofs, and while the voltage of the power supply line PSL is V ccL, the scanning line drive circuit 24 to the V H the voltage of the scanning line WSL from V L increase.

[最初のVth補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
[First V th correction period]
Next, V th is corrected. Specifically, while the voltage of the signal line DTL is V ofs, the power supply line drive circuit 25 raises the voltage of the power supply line PSL from V ccL the V ccH (T 2). Then, a current I d flows between the drain and source of the driving transistor Tr 1 and the source voltage V s rises. Thereafter, before the signal line driving circuit 23 switches the voltage of the signal line DTL from V ofs to V sig , the scanning line driving circuit 24 reduces the voltage of the scanning line WSL from V H to V L (T 3 ). Then, the gate of the drive transistor Tr 1 becomes floating, and the correction of V th is temporarily stopped.

[最初のVth補正休止期間]
th補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
[First V th correction pause period]
During the period in which the V th correction is paused, the voltage of the signal line DTL is sampled in another row (pixel) different from the row (pixel) on which the previous V th correction has been performed. In the case V th correction is insufficient, i.e., the gate of the drive transistor Tr 1 - when the potential difference V gs between the source is larger than the threshold voltage V th of the drive transistor Tr 1 is as follows. That is, even during the V th correction pause period, in the row (pixel) in which the previous V th correction is performed, the current I ds flows between the drain and source of the drive transistor Tr 1 , and the source voltage V s rises and is held. also it increases the gate voltage V g by the capacitive coupling C s.

[2回目のVth補正期間]
th補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げ(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすことができる。
[Second V th correction period]
After the V th correction pause period ends, the V th correction is performed again. Specifically, when the voltage of the signal line DTL is V ofs and V th correction is possible, the scanning line driving circuit 24 increases the voltage of the scanning line WSL from V L to V H (T 4 ) The gate of the driving transistor Tr 1 is connected to the signal line DTL. At this time, when the source voltage V s is lower than (V ofs −V th ) (when V th correction is not yet completed), the drive transistor Tr 1 is cut off (the potential difference V gs is V th). Until the current I d flows between the drain and source of the drive transistor Tr 1 . As a result, the holding capacitor C s is charged to V th, the potential difference V gs becomes V th. Thereafter, before the signal line driving circuit 23 switches the voltage of the signal line DTL from V ofs to V sig , the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V H to V L (T 5 ). Then, since the gate of the drive transistor Tr 1 becomes floating, the potential difference V gs can be maintained at V th regardless of the voltage level of the signal line DTL. In this way, by setting the potential difference V gs to V th, even when the threshold voltage V th of the drive transistor Tr 1 varies for each pixel circuit 14, the emission luminance of the organic EL element 11 varies. Can be eliminated.

[2回目のVth補正休止期間]
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
[Second V th correction pause period]
Thereafter, the signal line drive circuit 23 switches the voltage of the signal line DTL from V ofs to V sig during the suspension period of V th correction.

[書き込み・μ補正期間]
th補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、走査線駆動回路24が走査線WSLの電圧をVLからVHに上げ(T6)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
[Writing / μ correction period]
After the end of the V th correction pause period, writing and μ correction are performed. Specifically, while the voltage of the signal line DTL is V sig , the scanning line driving circuit 24 raises the voltage of the scanning line WSL from V L to V H (T 6 ), and the gate of the driving transistor Tr 1 . Is connected to the signal line DTL. Then, the gate voltage of the drive transistor Tr 1 becomes V sig . At this time, the anode voltage of the organic EL element 11 is still smaller than the threshold voltage V el of the organic EL element 11 at this stage, and the organic EL element 11 is cut off. Therefore, the current I ds flows into the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V s increases by ΔV, and the potential difference V gs eventually becomes V sig + V th −ΔV. It becomes. In this way, μ correction is performed simultaneously with writing. Here, ΔV increases as the mobility μ of the driving transistor Tr 1 increases. Therefore, by reducing the potential difference V gs by ΔV before light emission, variation in the mobility μ for each pixel circuit 14 can be removed. .

[ブートストラップ期間]
次に、走査線駆動回路24が走査線WSLの電圧をVHからVLに下げる(T7)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇する。
[Bootstrap period]
Next, the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V H to V L (T 7 ). Then, the gate of the drive transistor Tr 1 becomes floating, the gate of the drive transistor Tr 1 - a voltage V gs between the source while maintaining constant, the drain of the drive transistor Tr 1 - current I d flows between the source. As a result, the source voltage V s increases, and the gate of the drive transistor Tr 1 also increases in conjunction with it.

次に、図6を参照しつつ、デューティ制御回路21Bによってモード1が選択されているときの動作について説明する。   Next, the operation when the mode 1 is selected by the duty control circuit 21B will be described with reference to FIG.

[発光選択期間(Ton1)]
ブートストラップ期間が経過し、ソース電圧Vsが所定の電圧にまで上昇すると、有機EL素子11が所望の輝度で発光する(T8)。
[Light emission selection period (T on1 )]
When the bootstrap period elapses and the source voltage V s rises to a predetermined voltage, the organic EL element 11 emits light with a desired luminance (T 8 ).

[発光選択期間(Ton2)]
次に、有機EL素子11が発光し始めてから所定の期間が経過したところで、信号線駆動回路23が、消去選択信号の印加に対応して(同期して)、信号線DTLの電圧をVersに下げる(T9)。続いて、走査線駆動回路24が走査線WSLの電圧をVLからVMに上げ、駆動トランジスタTr1のゲートを信号線DTLに接続する(T10)。すると、駆動トランジスタTr1のゲート電圧がVersとなり、駆動トランジスタTr1のゲート−ソース間の電圧VgsがVers−Vel<Vthとなるので、有機EL素子11の発光が停止する。つまり、信号線駆動回路23は、消去選択信号の印加に対応して(同期して)、消去選択期間Tersに電圧Versを信号線DTLに印加して、選択対象の有機EL素子11に流れる定常電流を停止する。その後、信号線DTLの電圧がVersとなっている間に、走査線駆動回路24が走査線WSLの電圧をVMからVLに下げる。すると、駆動トランジスタTr1のゲートがフローティングとなるので、その後、引き続き、有機EL素子11の発光は停止したままとなる。
[Light emission selection period (T on2 )]
Next, when a predetermined period has elapsed since the organic EL element 11 started to emit light, the signal line drive circuit 23 changes the voltage of the signal line DTL to V ers in response to (in synchronization with) application of the erase selection signal. (T 9 ). Subsequently, the scanning line drive circuit 24 is raised to V M voltage of the scanning line WSL from V L, it connects the the gate of the drive transistor Tr 1 in the signal line DTL (T 10). Then, the driving transistor Tr 1 in the gate voltage V ers, and the gate of the drive transistor Tr 1 - voltage V gs between the source since the V ers -V el <V th, light emission of the organic EL element 11 stops. That is, the signal line drive circuit 23 applies the voltage V ers to the signal line DTL during the erase selection period Ters in response to (synchronously with) the application of the erase selection signal to the organic EL element 11 to be selected. Stop the flowing steady current. Thereafter, while the voltage of the signal line DTL is V ers , the scanning line driving circuit 24 decreases the voltage of the scanning line WSL from V M to V L. Then, the gate of the drive transistor Tr 1 becomes floating, and thereafter, the light emission of the organic EL element 11 remains stopped.

次に、図7を参照しつつ、デューティ制御回路21Bによってモード2が選択されているときの動作について説明する。   Next, the operation when the mode 2 is selected by the duty control circuit 21B will be described with reference to FIG.

[発光選択期間(Ton1)]
ブートストラップ期間が経過し、ソース電圧Vsが所定の電圧にまで上昇すると、有機EL素子11が所望の輝度で発光する(T8)。
[Light emission selection period (T on1 )]
When the bootstrap period elapses and the source voltage V s rises to a predetermined voltage, the organic EL element 11 emits light with a desired luminance (T 8 ).

[発光選択期間(Ton2)]
次に、有機EL素子11が発光し始めてから所定の期間が経過したところで、信号線駆動回路23が、消去非選択信号の印加に対応して(同期して)、信号線DTLの電圧をVofsに下げる(T9)。続いて、走査線駆動回路24が走査線WSLの電圧をVLからVMに上げる(T10)。このとき、書き込みトランジスタTr2のゲート−ソース間の電圧Vgsは、VM−Vofsであり、書き込みトランジスタTr2の閾値電圧Vth wsよりも小さい。従って、書き込みトランジスタTr2はオフしたままであり、駆動トランジスタTr1のゲートがフローティング状態を維持しているので、有機EL素子11の発光が継続する。その後、信号線DTLの電圧がVofsとなっている間に、走査線駆動回路24が走査線WSLの電圧をVMからVLに下げる。このときも、書き込みトランジスタTr2はオフしたままであり、駆動トランジスタTr1のゲートがフローティング状態を維持しているので、引き続き、有機EL素子11の発光が継続する。
[Light emission selection period (T on2 )]
Next, when a predetermined period has elapsed since the organic EL element 11 started to emit light, the signal line driving circuit 23 changes the voltage of the signal line DTL to V in response to (in synchronization with) application of the erase non-selection signal. Lower to ofs (T 9 ). Subsequently, the scanning line drive circuit 24 is raised to V M voltage of the scanning line WSL from V L (T 10). At this time, the gate of the writing transistor Tr 2 - voltage V gs between the source are V M -V ofs, less than the threshold voltage V th ws of the writing transistor Tr 2. Accordingly, the write transistor Tr 2 remains off, and the gate of the drive transistor Tr 1 remains in a floating state, so that the organic EL element 11 continues to emit light. Then, while the voltage of the signal line DTL is V ofs, the scanning line drive circuit 24 is lowered to V L the voltage of the scanning line WSL from V M. At this time as well, the write transistor Tr 2 remains off and the gate of the drive transistor Tr 1 is kept in a floating state, so that the organic EL element 11 continues to emit light.

図8(A),(B)は、発光選択期間(Ton1)、発光選択期間(Ton2)において、表示装置1に映し出されている画像の様子を模式的に表したものである。図8(A)は発光選択期間(Ton1)における画像の様子を、図8(B)発光選択期間(Ton2)における画像の様子をそれぞれ表したものである。図8(A),(B)には、画像の中に動画領域αと、静止画領域βとが混在している様子が示されている。 8A and 8B schematically show the state of an image displayed on the display device 1 during the light emission selection period (T on1 ) and the light emission selection period (T on2 ). FIG. 8A shows an image in the light emission selection period (T on1 ), and FIG. 8B shows an image in the light emission selection period (T on2 ). 8A and 8B show a state in which a moving image area α and a still image area β are mixed in the image.

図8(A),(B)から、動画領域αでは、デューティ制御回路21Bによってモード1が選択されており、動画領域α内の各画素12では、図5、図6に示したように、発光、消光の順で駆動がなされていることがわかる。また、図8(A),(B)から、静止画領域βでは、デューティ制御回路21Bによってモード2が選択されており、静止画領域β内の各画素12では、図5、図7に示したように、発光、発光の順で駆動がなされていることがわかる。このように、本実施の形態では、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)が画素12ごとに決定されている。   8A and 8B, in the moving image area α, the mode 1 is selected by the duty control circuit 21B, and in each pixel 12 in the moving image area α, as shown in FIGS. It can be seen that driving is performed in the order of light emission and extinction. 8A and 8B, the mode 2 is selected by the duty control circuit 21B in the still image region β, and each pixel 12 in the still image region β is shown in FIG. 5 and FIG. As can be seen from the figure, driving is performed in the order of light emission and light emission. Thus, in the present embodiment, the duty ratio (light emission period / 1 field period × 100), which is the ratio of the light emission period in one field period, is determined for each pixel 12.

本実施の形態の表示装置1では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。   In the display device 1 of the present embodiment, as described above, the pixel circuit 14 is controlled to be turned on / off in each pixel 12, and a driving current is injected into the organic EL element 11 of each pixel 12. And recombine to emit light. This light is multiple-reflected between the anode and the cathode, passes through the cathode, etc., and is extracted outside. As a result, an image is displayed on the display panel 10.

(1.4 作用・効果) (1.4 Action / effect)

ところで、一般に、1フィールド期間内に有機EL素子11の発光、消光を行うに際して、1フィールド期間における発光期間の比であるデューティ比(発光期間/1フィールド期間×100)を小さくすると、フリッカが顕在化する。その一方で、デューティ比を大きくすると、動画ボケが顕在化する。これは、フリッカの生じないデューティ比と、動画ボケの生じないデューティ比とが互いに異なるからである。   By the way, in general, when the organic EL element 11 emits and extinguishes within one field period, flicker becomes apparent when the duty ratio (light emission period / 1 field period × 100), which is the ratio of the light emission period in one field period, is reduced. Turn into. On the other hand, when the duty ratio is increased, moving image blur becomes obvious. This is because the duty ratio at which no flicker occurs is different from the duty ratio at which no moving image blur occurs.

そこで、本実施の形態では、図8(A),(B)に示したように、動画領域αでは、デューティ比を小さくし(モード1を選択し)、静止画領域βでは、デューティ比を大きくし(モード2を選択し)ている。このように、同じ画面内で画素12ごとに(動画領域αおよび静止画領域βごとに)デューティ比を適切な値に調整することにより、動画ボケとフリッカを同時に抑制することができる。その結果、画質が大幅に向上する。なお、本実施の形態では、図3に示したように、各画素12の輝度が所望の値となるように、デューティ比(モード)に応じて、映像信号20Aの値を変換しているので、デューティ比の変更が輝度に悪影響を及ぼす虞はない。   Therefore, in the present embodiment, as shown in FIGS. 8A and 8B, the duty ratio is reduced in the moving image area α (mode 1 is selected), and the duty ratio is changed in the still image area β. It is enlarged (mode 2 is selected). In this manner, moving image blur and flicker can be suppressed simultaneously by adjusting the duty ratio to an appropriate value for each pixel 12 (for each moving image region α and still image region β) in the same screen. As a result, the image quality is greatly improved. In the present embodiment, as shown in FIG. 3, the value of the video signal 20A is converted according to the duty ratio (mode) so that the luminance of each pixel 12 becomes a desired value. There is no possibility that the change of the duty ratio adversely affects the luminance.

<2.モジュールおよび適用例>
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<2. Modules and application examples>
Hereinafter, application examples of the display device described in the above embodiment will be described. The display device of the above embodiment is a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera, and the like. Alternatively, the present invention can be applied to display devices for electronic devices in various fields that display images.

(モジュール)
上記実施の形態の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(module)
The display device 1 according to the above-described embodiment is incorporated into various electronic devices such as application examples 1 to 5 described later, for example, as a module as illustrated in FIG. In this module, for example, a region 210 exposed from the sealing substrate 32 is provided on one side of the substrate 31, and the wiring of the drive circuit 20 is extended to the exposed region 210 to provide an external connection terminal (not shown). Formed. The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

(適用例1)
図10は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 1)
FIG. 10 illustrates an appearance of a television device to which the display device 1 of the above embodiment is applied. The television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320. The video display screen unit 300 is configured by the display device 1 according to each of the above embodiments. Yes.

(適用例2)
図11は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(Application example 2)
FIG. 11 shows the appearance of a digital camera to which the display device 1 of the above embodiment is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above embodiment. Yes.

(適用例3)
図12は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 3)
FIG. 12 shows the appearance of a notebook personal computer to which the display device 1 of the above embodiment is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display according to each of the above embodiments. The apparatus 1 is configured.

(適用例4)
図13は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 4)
FIG. 13 shows the appearance of a video camera to which the display device 1 of the above embodiment is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to each of the above embodiments.

(適用例5)
図14は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 5)
FIG. 14 shows the appearance of a mobile phone to which the display device 1 of the above embodiment is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to each of the above embodiments.

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。   The present invention has been described above with the embodiments and application examples. However, the present invention is not limited to the above-described embodiments and the like, and various modifications can be made.

例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路13の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路14に追加してもよい。その場合、画素回路14の変更に応じて、上述した信号線駆動回路23、走査線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。   For example, in the above-described embodiment, the case where the display device 1 is an active matrix type has been described. However, the configuration of the pixel circuit 13 for driving the active matrix is not limited to that described in the above-described embodiment, and is necessary. Depending on the case, a capacitor or a transistor may be added to the pixel circuit 14. In that case, a necessary drive circuit may be added in addition to the signal line drive circuit 23, the scanning line drive circuit 24, and the power supply line drive circuit 25 described above in accordance with the change of the pixel circuit 14.

また、上記実施の形態等では、信号線駆動回路23、走査線駆動回路24、電源線駆動回路25の駆動をタイミング制御回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、走査線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。   In the above embodiment and the like, the timing control circuit 22 controls the driving of the signal line driving circuit 23, the scanning line driving circuit 24, and the power supply line driving circuit 25, but other circuits control these driving. You may do it. The control of the signal line drive circuit 23, the scanning line drive circuit 24, and the power supply line drive circuit 25 may be performed by hardware (circuit) or software (program).

また、上記実施の形態等では、画素回路14が、2Tr1Cの回路構成となっていたが、トランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。   In the above-described embodiment and the like, the pixel circuit 14 has a 2Tr1C circuit configuration. However, if the transistor includes a circuit configuration in which the transistor is connected in series to the organic EL element 11, the 2Tr1C circuit configuration is used. A circuit configuration other than the configuration may be employed.

また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。 Further, in the above-described embodiment and the like, the case where the drive transistor Tr 1 and the write transistor Tr 2 are formed by n-channel MOS thin film transistors (TFTs) is illustrated, but a p-channel transistor is exemplified. (For example, a p-channel MOS type TFT) may be used. However, in this case, the source and drain of the transistor Tr 2 that are not connected to the power supply line PSL and the other end of the storage capacitor C s are connected to the cathode of the organic EL element 11 and the anode of the organic EL element 11 is connected. Is preferably connected to GND or the like.

1…表示装置、10…表示パネル、11,11R,11G,11B…有機EL素子、12…画素、13…画素回路アレイ部、14…画素回路、20…駆動回路、20A…映像信号、20B…同期信号、21…映像信号処理回路、21A…動画静止画検出回路、21B…デューティ制御回路、22…タイミング生成回路、22A…制御信号、23…信号線駆動回路、24…走査線駆動回路、25…電源線駆動回路、Cs…保持容量、DTL…信号線、GND…グラウンド線、Id…電流、PSL…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Vs…ソース電圧、Vth…閾値電圧、WSL…走査線。 DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 11, 11R, 11G, 11B ... Organic EL element, 12 ... Pixel, 13 ... Pixel circuit array part, 14 ... Pixel circuit, 20 ... Drive circuit, 20A ... Video signal, 20B ... Sync signal, 21 ... Video signal processing circuit, 21A ... Movie still image detection circuit, 21B ... Duty control circuit, 22 ... Timing generation circuit, 22A ... Control signal, 23 ... Signal line drive circuit, 24 ... Scanning line drive circuit, 25 ... power line drive circuit, C s ... holding capacitor, DTL ... signal line, GND ... ground line, I d ... current, PSL ... power line, Tr 1 ... drive transistor, Tr 2 ... write transistor, V g ... gate voltage, V gs ... gate-source voltage, V s ... source voltage, V th ... threshold voltage, WSL ... scanning line.

Claims (5)

行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する検出回路と、
前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するデューティ制御回路と、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と
を備えた表示装置。
A plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, a plurality of light emitting elements arranged in a matrix corresponding to the intersection of each scanning line and each signal line, and a plurality of light emitting elements A pixel circuit array unit including a pixel circuit of
A detection circuit for detecting a video signal corresponding to a moving image and a video signal corresponding to a still image included in the video signal for one frame;
The duty ratio of the video signal corresponding to the still image is set to a small value and the size of the video signal corresponding to the video is changed according to the size of the duty ratio. And a duty control circuit that changes the magnitude of the video signal corresponding to the still image according to the magnitude of the duty ratio,
A signal voltage corresponding to a video signal having a size set by the duty control circuit is sequentially applied to each signal line to perform writing to a pixel circuit to be selected, and a duty ratio set by the duty control circuit A signal line driving circuit for sequentially applying a selection voltage corresponding to the size of each signal line to perform writing to a pixel circuit to be selected; and
And a scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits.
前記走査線駆動回路は、前記信号線に前記選択電圧が印加されている時に、それ以外の期間に印加する選択パルスの波高値よりも小さな波高値の選択パルスを前記走査線に印加する
請求項1に記載の表示装置。
The scanning line driving circuit applies, to the scanning line, a selection pulse having a peak value smaller than a peak value of a selection pulse applied in other periods when the selection voltage is applied to the signal line. The display device according to 1.
前記検出回路は、1フレーム分の映像信号と、そのフレームの1フレーム前の映像信号とを対比して、前記動画に対応する映像信号および前記静止画に対応する映像信号を検出する
請求項1または請求項2に記載の表示装置。
2. The detection circuit detects a video signal corresponding to the moving image and a video signal corresponding to the still image by comparing a video signal for one frame with a video signal one frame before the frame. Or the display apparatus of Claim 2.
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、前記画素回路アレイ部を駆動する駆動回路とを備えた表示装置を用意するステップと、
1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出したのち、前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するステップと、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うステップと、
複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択するステップと
を含む表示装置の駆動方法。
A plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, a plurality of light emitting elements arranged in a matrix corresponding to the intersection of each scanning line and each signal line, and a plurality of light emitting elements Preparing a display device comprising: a pixel circuit array unit including the pixel circuit; and a drive circuit for driving the pixel circuit array unit;
After detecting the video signal corresponding to the moving image and the video signal corresponding to the still image included in the video signal for one frame, the duty ratio of the video signal corresponding to the moving image is set to a small value and the duty ratio is large. The video signal corresponding to the moving image is changed in accordance with the video signal, the duty ratio of the video signal corresponding to the still image is set to a large value, and the video corresponding to the still image according to the size of the duty ratio is set. Changing the magnitude of the signal;
A signal voltage corresponding to a video signal having a size set by the duty control circuit is sequentially applied to each signal line to perform writing to a pixel circuit to be selected, and a duty ratio set by the duty control circuit Sequentially applying a selection voltage corresponding to the size of each signal line to write to the pixel circuit to be selected;
A step of sequentially applying a selection pulse to a plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits.
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
1フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する検出回路と、
前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するデューティ制御回路と、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と
を有する
電子機器。
A display device,
The display device
A plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, a plurality of light emitting elements arranged in a matrix corresponding to the intersection of each scanning line and each signal line, and a plurality of light emitting elements A pixel circuit array unit including a pixel circuit of
A detection circuit for detecting a video signal corresponding to a moving image and a video signal corresponding to a still image included in the video signal for one frame;
The duty ratio of the video signal corresponding to the still image is set to a small value and the size of the video signal corresponding to the video is changed according to the size of the duty ratio. And a duty control circuit that changes the magnitude of the video signal corresponding to the still image according to the magnitude of the duty ratio,
A signal voltage corresponding to a video signal having a size set by the duty control circuit is sequentially applied to each signal line to perform writing to a pixel circuit to be selected, and a duty ratio set by the duty control circuit A signal line driving circuit for sequentially applying a selection voltage corresponding to the size of each signal line to perform writing to a pixel circuit to be selected; and
An electronic apparatus comprising: a scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits.
JP2009165377A 2009-07-14 2009-07-14 Display device, method of driving the same, and electronic device Pending JP2011022239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009165377A JP2011022239A (en) 2009-07-14 2009-07-14 Display device, method of driving the same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165377A JP2011022239A (en) 2009-07-14 2009-07-14 Display device, method of driving the same, and electronic device

Publications (1)

Publication Number Publication Date
JP2011022239A true JP2011022239A (en) 2011-02-03

Family

ID=43632398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165377A Pending JP2011022239A (en) 2009-07-14 2009-07-14 Display device, method of driving the same, and electronic device

Country Status (1)

Country Link
JP (1) JP2011022239A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011075637A (en) * 2009-09-29 2011-04-14 Lg Display Co Ltd Oled display device
JP2015210357A (en) * 2014-04-25 2015-11-24 日本放送協会 Image display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011075637A (en) * 2009-09-29 2011-04-14 Lg Display Co Ltd Oled display device
JP2015210357A (en) * 2014-04-25 2015-11-24 日本放送協会 Image display device

Similar Documents

Publication Publication Date Title
JP4640449B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011112723A (en) Display device, method of driving the same and electronic equipment
JP2011112724A (en) Display device, method of driving the same and electronic equipment
JP2011112722A (en) Display device, method of driving the same and electronic equipment
TWI464725B (en) Pixel circuit, display device, method of driving the display device, and electronic unit
TWI409755B (en) Display device and its driving method and electronic machine
JP2009139928A (en) Display apparatus, driving method for display apparatus and electronic apparatus
JP2006030516A (en) Display device and driving method thereof
JP2009157019A (en) Display device and electronic equipment
JP2010243938A (en) Display and method of driving the same
JP2011102928A (en) Display device, method for driving the same, and electronic equipment
JP2011022462A (en) Display device, driving method therefor, and electronics device
JP2005099772A (en) Electrooptical device, driving method of electrooptical device and electronic equipment
JP5577719B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011128442A (en) Display panel, display device and electronic equipment
JP5321304B2 (en) Display device, driving method thereof, and electronic apparatus
JP5282970B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011022239A (en) Display device, method of driving the same, and electronic device
JP2011145531A (en) Display device, method for driving the same, and electronic equipment
JP5239812B2 (en) Display device, display device driving method, and electronic apparatus
JP2011102932A (en) Display device and method of driving the same, electronic equipment, and display panel
JP2006003716A (en) Electronic circuit, its controlling method, electro-optic device, and electronic appliance
JP2010002801A (en) El display
JP2010113231A (en) Display device and driving method of the same, and electronic equipment
JP2011154200A (en) Display device, method for driving the same, and electronic equipment