JP2010002801A - El display - Google Patents

El display Download PDF

Info

Publication number
JP2010002801A
JP2010002801A JP2008162793A JP2008162793A JP2010002801A JP 2010002801 A JP2010002801 A JP 2010002801A JP 2008162793 A JP2008162793 A JP 2008162793A JP 2008162793 A JP2008162793 A JP 2008162793A JP 2010002801 A JP2010002801 A JP 2010002801A
Authority
JP
Japan
Prior art keywords
voltage
display
driving transistor
transistor
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008162793A
Other languages
Japanese (ja)
Inventor
Yusuke Nobumori
祐扶 信森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2008162793A priority Critical patent/JP2010002801A/en
Publication of JP2010002801A publication Critical patent/JP2010002801A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an EL display with which duty driving to perform luminance adjustment is made possible even when the number of constitution elements of a pixel circuit is little. <P>SOLUTION: A switching transistor 11b is made electrically conductive according to a control signal supplied from a gate signal line 17, samples the signal potential supplied from a source signal line 18 and holds the signal potential in a capacitor 19. A cancellation voltage Vdd_L and a driving voltage Vdd_H are switched and applied to the source terminal of a driving transistor 11a by control of a circuit 23 for power supply to cause a driving transistor 11a to perform a cancellation operation. The output of is switched to/from a cancellation voltage Vdd_L from/to A power source selector 21 selects the output in the driving voltage Vdd_H and the high impedance state, and performs duty driving. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、エレクトロルミネッセンス(EL)素子を画素に用いたアクティブマトリクス型のEL表示装置に関するものである。   The present invention relates to an active matrix EL display device using an electroluminescence (EL) element as a pixel.

EL素子を用いた平面自発光型のEL表示装置の開発が近年盛んになっている。EL素子は有機薄膜に電界をかけると発光する現象を利用したデバイスである。   In recent years, development of flat self-luminous EL display devices using EL elements has become active. An EL element is a device that utilizes the phenomenon of light emission when an electric field is applied to an organic thin film.

EL素子は自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。また、EL素子の応答速度は数μ秒程度と非常に高速であるので、動画表示時の残像が発生しない。   Since the EL element is a self-luminous element that emits light by itself, it does not require a lighting member and can be easily reduced in weight and thickness. In addition, since the response speed of the EL element is very high, about several microseconds, no afterimage occurs when displaying a moving image.

PLED、OLED、OELなどの有機EL表示パネルは、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものである(例えば、特許文献1,2参照)。
特開2003−255856公報 特開2003−271095公報
For organic EL display panels such as PLED, OLED, and OEL, active matrix systems have been actively developed. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor or TFT) provided in the pixel circuit (see, for example, Patent Documents 1 and 2).
JP 2003-255856 A JP 2003-271095 A

有機EL表示パネルは、低温または高温ポリシリコンからなるトランジスタアレイを用いてパネルを構成する。しかし、EL素子に電流を供給する駆動用トランジスタに特性バラツキがあると、変換される電流信号にもバラツキが発生する。通常、トランジスタは50%以上の特性バラツキがある。そのために、駆動用トランジスタの特性バラツキが表示ムラとして表示され、画像表示品位を低下させるという問題点がある。   The organic EL display panel is configured by using a transistor array made of low-temperature or high-temperature polysilicon. However, if there is a characteristic variation in the driving transistor that supplies current to the EL element, the converted current signal also varies. Usually, the transistor has a characteristic variation of 50% or more. Therefore, there is a problem in that the characteristic variation of the driving transistor is displayed as display unevenness, and the image display quality is lowered.

また、EL素子自身の特性も経時的に変動するため、画像表示品位が低下するという問題点がある。   Further, since the characteristics of the EL element itself change with time, there is a problem that the image display quality is lowered.

画像表示品位の向上のためには、前記トランジスタやEL素子の特性ばらつきを補正する必要がある。これまで係る補正機能を有した表示装置は提案されているが、画素回路の構成要素が多く複雑だったことから、ディスプレイの高精細化の妨げとなっていた。また、画像表示の輝度調整を行なうduty駆動においても、表示品位の低下なしに実現するには、画素回路の構成要素が複雑になるという問題点があった。   In order to improve image display quality, it is necessary to correct variations in the characteristics of the transistors and EL elements. Conventionally, display devices having a correction function have been proposed. However, the number of components of the pixel circuit is complicated, which hinders high-definition display. Further, even in the duty drive for adjusting the brightness of image display, there is a problem that the constituent elements of the pixel circuit become complicated in order to realize without reducing the display quality.

すなわち、EL表示装置の輝度調整を行うduty駆動を行うために、画素回路の構成素子数が多くなり、レイアウト面積が大きくなるため、ディスプレイの高精細化には不向きであるという問題点があった、
そこで、本発明は、画素回路の構成素子数が少なくても、輝度調整を行うduty駆動ができるEL表示装置を提供する。
That is, in order to perform duty driving for adjusting the luminance of the EL display device, the number of constituent elements of the pixel circuit is increased and the layout area is increased, which is not suitable for high-definition display. ,
Therefore, the present invention provides an EL display device capable of performing duty drive for adjusting luminance even when the number of constituent elements of a pixel circuit is small.

本発明は、EL素子を有する画素がマトリックス状に複数配置された表示画面を有するEL表示装置において、前記各画素のそれぞれは、ソース端子が前記EL素子に接続され、ドレイン端子がアノード電圧配線に接続された駆動用トランジスタと、前記駆動用トランジスタのゲート端子に接続され、ソース信号線から映像信号を印加するスイッチ用トランジスタと、前記駆動用トランジスタの前記ゲート端子とソース端子に接続されたコンデンサと、を有し、前記アノード電圧配線に駆動制御電圧を供給する電源供給用回路と、前記アノード電圧配線と前記電源供給用回路との間に配され、前記駆動制御電圧とハイインピーダンス状態に切り替え可能であり、前記駆動制御電圧に切り換えたときに前記表示画面に表示領域を発生させ、前記ハイインピーダンス状態に切り換えたときに前記表示画面に非表示領域を発生させて、前記EL素子に流れる電流を抑制してduty駆動を行う電源セレクタと、を有したEL表示装置である。   The present invention provides an EL display device having a display screen in which a plurality of pixels each having an EL element are arranged in a matrix. Each of the pixels has a source terminal connected to the EL element and a drain terminal connected to an anode voltage wiring. A connected driving transistor; a switching transistor connected to a gate terminal of the driving transistor for applying a video signal from a source signal line; a capacitor connected to the gate terminal and the source terminal of the driving transistor; And is arranged between the anode voltage wiring and the power supply circuit, and can be switched between the drive control voltage and the high impedance state. And generating a display area on the display screen when switching to the drive control voltage, By generating a non-display area on the display screen when switching to-impedance state, and a power supply selector for performing duty drive by suppressing the current flowing through the EL element, an EL display device having a.

本発明によれば、電源セレクタによってduty駆動を実現し、画素構成素子数を削減できる。   According to the present invention, duty drive can be realized by the power supply selector, and the number of pixel constituent elements can be reduced.

以下、図面を参照して本発明の一実施形態を詳細に説明する。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

(第1の実施形態)
本発明の第1の実施形態のEL表示装置について図1〜図11に基づいて説明する。
(First embodiment)
An EL display device according to a first embodiment of the present invention will be described with reference to FIGS.

(1)EL表示装置の全体構成
まず、EL表示装置の全体構成について図2に基づいて説明する。図2は、本実施形態に係るEL表示装置の全体構成を示すブロック図である。
(1) Overall Configuration of EL Display Device First, the overall configuration of the EL display device will be described with reference to FIG. FIG. 2 is a block diagram showing the overall configuration of the EL display device according to this embodiment.

本実施形態は、EL素子15がマトリックス状に配置された表示画面22とこれを駆動する駆動回路とからなる。すなわち、図2に示すように、EL表示装置は、表示画面22、これを駆動するICからなるソースドライバ回路18、ゲートドライバ回路12、アノード電圧を供給する電源供給用回路23、アノード電圧を選択する電源セレクタ21からなる。   The present embodiment includes a display screen 22 in which EL elements 15 are arranged in a matrix and a drive circuit that drives the display screen 22. That is, as shown in FIG. 2, the EL display device selects a display screen 22, a source driver circuit 18 composed of an IC for driving the display screen, a gate driver circuit 12, a power supply circuit 23 for supplying an anode voltage, and an anode voltage. The power supply selector 21 is used.

表示画面22は、横方向に延びる行状のゲート信号線17、縦方向に延びる列状のソース信号線18、両者が交差する部分に格子状に配された画素16と、各画素16の各行に対応して形成されたアノード電圧配線20を備えている。すなわち、アノード電圧配線20は、横方向に配線されている。   The display screen 22 includes row-shaped gate signal lines 17 extending in the horizontal direction, column-shaped source signal lines 18 extending in the vertical direction, pixels 16 arranged in a lattice pattern at the intersections thereof, and rows of the pixels 16. Correspondingly formed anode voltage wiring 20 is provided. That is, the anode voltage wiring 20 is wired in the horizontal direction.

(2)画素16の構成
次に、画素16に構成について図1に基づいて説明する。図1は、図2に示したEL表示装置に含まれる画素16の具体的な構成及び結線関係を示す回路図である。
(2) Configuration of Pixel 16 Next, the configuration of the pixel 16 will be described with reference to FIG. FIG. 1 is a circuit diagram showing a specific configuration and connection relationship of the pixels 16 included in the EL display device shown in FIG.

図1に示すように、画素16は、EL素子15、スイッチ用トランジスタ11b、駆動用トランジスタ11a、コンデンサ19とを含む。   As shown in FIG. 1, the pixel 16 includes an EL element 15, a switching transistor 11 b, a driving transistor 11 a, and a capacitor 19.

スイッチ用トランジスタ11bのゲート端子dがゲート信号線17に接続され、そのドレイン端子dがソース信号線18に接続され、そのソース端子が駆動用トランジスタ11aのゲート端子gに接続されている。   The gate terminal d of the switching transistor 11b is connected to the gate signal line 17, the drain terminal d is connected to the source signal line 18, and the source terminal is connected to the gate terminal g of the driving transistor 11a.

駆動用トランジスタ11aのドレイン端子dがアノード電圧配線20に接続され、そのソース端子sがEL素子15のアノード端子に接続されている。   The drain terminal d of the driving transistor 11 a is connected to the anode voltage wiring 20, and the source terminal s is connected to the anode terminal of the EL element 15.

EL素子15のカソードは、接地電極またはカソード電極Vssに接続されている。このカソード電極Vssの電圧もVssと標記する。なお、この接地電極またはカソード電極Vssは全ての画素16に対して共通に配線されている。   The cathode of the EL element 15 is connected to the ground electrode or the cathode electrode Vss. The voltage of the cathode electrode Vss is also denoted as Vss. The ground electrode or cathode electrode Vss is wired in common to all the pixels 16.

コンデンサ19は、駆動用トランジスタ11aのソース端子sとゲート端子gの間に接続している。   The capacitor 19 is connected between the source terminal s and the gate terminal g of the driving transistor 11a.

上記構成において、スイッチ用トランジスタ11bは、ゲート信号線17から供給された制御信号に応じて導通し、ソース信号線18から供給された信号電位をサンプリングしてコンデンサ19に保持する。   In the above configuration, the switching transistor 11 b is turned on in response to the control signal supplied from the gate signal line 17, samples the signal potential supplied from the source signal line 18, and holds it in the capacitor 19.

駆動用トランジスタ11aは、アノード電圧配線20から電流の供給を受け、コンデンサ19に保持された信号電位に応じて駆動電流をEL素子15に流す。   The driving transistor 11 a receives supply of current from the anode voltage wiring 20, and flows drive current to the EL element 15 in accordance with the signal potential held in the capacitor 19.

(3)ゲートドライバ回路12
次に、ゲートドライバ回路12について説明する。
(3) Gate driver circuit 12
Next, the gate driver circuit 12 will be described.

ゲートドライバ回路12は、各ゲート信号線17に制御信号を順次供給して画素16を行単位で線順次走査する。すなわち、オン電圧またはオフ電圧を供給する。   The gate driver circuit 12 sequentially supplies a control signal to each gate signal line 17 to scan the pixels 16 line-sequentially in units of rows. That is, an on voltage or an off voltage is supplied.

ゲートドライバ回路12には、ゲート信号線17を選択するスタートパルスST1、スタートパルスを順次シフトするクロック信号CLKが印加される。また、ゲートドライバ回路12内のスタートパルスの上下シフトレジスタ方向を切り替える信号UDも印加される。   A start pulse ST1 for selecting the gate signal line 17 and a clock signal CLK for sequentially shifting the start pulse are applied to the gate driver circuit 12. A signal UD for switching the direction of the up / down shift register of the start pulse in the gate driver circuit 12 is also applied.

なお、必要に応じて、ゲートドライバ回路12には、イネーブル制御端子を付加することが好ましい。ゲートドライバ回路12内には、シフトレジスタ回路が形成されており、スタートパルスをクロック信号CLKに同期して順次シフトさせ、選択するゲート信号線17の位置を変化させる。   Note that it is preferable to add an enable control terminal to the gate driver circuit 12 as necessary. A shift register circuit is formed in the gate driver circuit 12, and the start pulse is sequentially shifted in synchronization with the clock signal CLK to change the position of the gate signal line 17 to be selected.

(4)アノード電圧の制御
次に、アノード電圧の制御について図1、図11〜図13に基づいて説明する。
(4) Anode Voltage Control Next, the anode voltage control will be described with reference to FIGS. 1 and 11 to 13.

駆動用トランジスタ11aにドレイン端子dに駆動電圧Vdd_Hまたはキャンセル電圧Vdd_Lを印加する。この駆動電圧Vdd_Hとキャンセル電圧Vdd_Lの切り替えは、電源セレクタ21と電源供給用回路23の制御で実現する。   A drive voltage Vdd_H or a cancel voltage Vdd_L is applied to the drain terminal d of the drive transistor 11a. Switching between the drive voltage Vdd_H and the cancel voltage Vdd_L is realized by control of the power supply selector 21 and the power supply circuit 23.

図11に示すように、電源セレクタ21がa側に選択されているとき、電源供給用回路23の出力がVdd_Hになっていれば、アノード電圧配線20の電位はVdd_Hとなり、電源供給用回路23の出力がVdd_Lになっていれば、アノード電圧配線20の電位はVdd_Lになる。   As shown in FIG. 11, when the power selector 21 is selected to the a side, if the output of the power supply circuit 23 is Vdd_H, the potential of the anode voltage wiring 20 becomes Vdd_H, and the power supply circuit 23 Is at Vdd_L, the potential of the anode voltage wiring 20 is Vdd_L.

また、電源セレクタ21を切り替え制御することにより、図12、13で説明するduty駆動を実現できる。このduty駆動は、非表示領域を発生させて、EL素子15に流れる電流を抑制するために行う。これについては、後から詳しく説明するが、ここで簡単に説明すると、電源セレクタ21を切り替えて、表示画面22に帯状の非表示領域を発生し、この非表示領域を画面22の上下方向に、フレーム周期に同期して画像表示させる。   Further, the duty drive described with reference to FIGS. 12 and 13 can be realized by switching the power supply selector 21. This duty drive is performed to generate a non-display area and suppress the current flowing through the EL element 15. This will be described in detail later, but briefly explained here, the power selector 21 is switched to generate a strip-like non-display area on the display screen 22, and this non-display area is moved vertically in the screen 22. The image is displayed in synchronization with the frame period.

(5)閾値電圧補正機能
次に、閾値電圧補正機能について説明する。
(5) Threshold voltage correction function Next, the threshold voltage correction function will be described.

ソース信号線18に信号電圧を供給するソースドライバ回路18は、スイッチ用トランジスタ11bが導通した後で、ソース信号線18に基準電位V0を供給している間に、駆動用トランジスタ11aのドレイン端子dに印加する電圧を駆動電圧Vdd_Hとキャンセル電圧Vdd_Lとの間で切換え、駆動用トランジスタ11aの閾値電圧Vthに相当する電圧をコンデンサ19に保持しておく。   The source driver circuit 18 for supplying a signal voltage to the source signal line 18 is connected to the drain terminal d of the driving transistor 11a while the reference potential V0 is being supplied to the source signal line 18 after the switching transistor 11b is turned on. The voltage applied to is switched between the drive voltage Vdd_H and the cancel voltage Vdd_L, and a voltage corresponding to the threshold voltage Vth of the drive transistor 11 a is held in the capacitor 19.

この閾値電圧補正機能により、EL表示装置は画素16にばらつく駆動用トランジスタ11aの閾値電圧の影響をキャンセルできる。   With this threshold voltage correction function, the EL display device can cancel the influence of the threshold voltage of the driving transistor 11 a which varies from the pixel 16.

(6)ブートストラップ機能
次に、ブートストラップ機能について説明する。図1に示した画素16はさらにブートストラップ機能も備えている。
(6) Bootstrap function Next, the bootstrap function will be described. The pixel 16 shown in FIG. 1 further has a bootstrap function.

電源セレクタ21及び電源供給用回路23は、コンデンサ19に信号電位が保持された段階で、その出力をキャンセル電圧Vdd_Lから駆動電圧Vdd_Hに切り替えることにより、アノード電圧配線20に同様の電圧が印加する。したがって、駆動用トランジスタ11aのドレイン端子dの電位はVdd_LからVdd_H電圧に変化する。また、スイッチ用トランジスタ11bを非導通状態にして駆動用トランジスタ11aのゲート端子gをソース信号線18から電気的に切り離す。   The power supply selector 21 and the power supply circuit 23 apply the same voltage to the anode voltage wiring 20 by switching the output from the cancel voltage Vdd_L to the drive voltage Vdd_H when the signal potential is held in the capacitor 19. Therefore, the potential of the drain terminal d of the driving transistor 11a changes from Vdd_L to Vdd_H voltage. Further, the switching transistor 11b is turned off to electrically disconnect the gate terminal g of the driving transistor 11a from the source signal line 18.

この動作により、駆動用トランジスタ11aのソース電位Vsの変動にゲート電位Vgが連動しゲート端子gとソース端子s間の電圧Vgsを一定に維持できる。   By this operation, the gate potential Vg is interlocked with the fluctuation of the source potential Vs of the driving transistor 11a, and the voltage Vgs between the gate terminal g and the source terminal s can be kept constant.

(7)画素16の動作のタイミングチャート
図3は、図1に示した画素16の動作説明に供するタイミングチャートである。時間軸を共通にして、ゲート信号線17の電位変化、アノード電圧配線20の電圧変化、ソース信号線18の電位変化、EL素子15の発光状態と模式的に示している。なお、このタイミングチャートは、画素16の動作の変化に合わせて期間B〜Hに便宜的に区切ってある。
(7) Timing Chart of Operation of Pixel 16 FIG. 3 is a timing chart for explaining the operation of the pixel 16 shown in FIG. With the time axis in common, the potential change of the gate signal line 17, the voltage change of the anode voltage wiring 20, the potential change of the source signal line 18, and the light emission state of the EL element 15 are schematically shown. Note that this timing chart is divided into periods B to H for convenience in accordance with changes in the operation of the pixels 16.

発光期間Bでは、EL素子15が発光状態にある。この後、線順次走査の新しいフィールドに入って、最初の期間Cで、スイッチ用トランジスタ11bがオンし、駆動用トランジスタ11aのゲート電位Vgが初期化される。   In the light emission period B, the EL element 15 is in a light emitting state. Thereafter, a new field of line sequential scanning is entered, and in the first period C, the switching transistor 11b is turned on, and the gate potential Vg of the driving transistor 11a is initialized.

次に、期間Dに進み、電源供給用回路23の出力が切り替えられ、駆動用トランジスタ11aのドレイン端子dにキャンセル電圧Vdd_Lが印加され、駆動用トランジスタ11aのソース電位Vsも初期化される。このように駆動用トランジスタ11aのゲート電位Vg及びソース電位Vsを初期化することで、閾値電圧補正動作の準備が完了する。Vdd_L電圧は、EL素子15がオンせず(電流が流れない)、駆動用トランジスタ11aがオフとなる電圧である。   Next, in period D, the output of the power supply circuit 23 is switched, the cancel voltage Vdd_L is applied to the drain terminal d of the driving transistor 11a, and the source potential Vs of the driving transistor 11a is also initialized. Thus, by preparing the gate potential Vg and the source potential Vs of the driving transistor 11a, the preparation for the threshold voltage correction operation is completed. The Vdd_L voltage is a voltage at which the EL element 15 is not turned on (no current flows) and the driving transistor 11a is turned off.

次に、閾値補正期間Eに進み、実際に閾値電圧補正動作が行われ、駆動用トランジスタ11aのゲート端子gとドレイン端子dとの間に閾値電圧Vthに相当する電圧が保持される。実際には、Vthに相当する電圧が、駆動用トランジスタ11aのゲート端子gとドレイン端子dとの間に接続されたコンデンサ19に書き込まれる。   Next, in the threshold correction period E, a threshold voltage correction operation is actually performed, and a voltage corresponding to the threshold voltage Vth is held between the gate terminal g and the drain terminal d of the driving transistor 11a. Actually, a voltage corresponding to Vth is written in the capacitor 19 connected between the gate terminal g and the drain terminal d of the driving transistor 11a.

次に、サンプリング期間Fに進み、映像信号の信号電位VinがVthに足し込まれる形でコンデンサ19に書き込まれる。   Next, in the sampling period F, the signal potential Vin of the video signal is written into the capacitor 19 in a form to be added to Vth.

次に、発光期間Gに進み、信号電圧Vinに応じた輝度でEL素子15が発光する。このときに信号電圧Vinは閾値電圧Vthに相当する電圧によって調整されているため、EL素子15の発光輝度は駆動用トランジスタ11aの閾値電圧Vthのばらつきの影響を受けることがない。   Next, in the light emission period G, the EL element 15 emits light with a luminance corresponding to the signal voltage Vin. At this time, since the signal voltage Vin is adjusted by a voltage corresponding to the threshold voltage Vth, the light emission luminance of the EL element 15 is not affected by variations in the threshold voltage Vth of the driving transistor 11a.

なお、発光期間Gの最初でブートストラップ動作が行われ、駆動用トランジスタ11aのゲート−ソース間電圧Vgs=Vin+Vthを一定に維持したまま、駆動用トランジスタ11aのゲート電位Vg及びソース電位Vsが上昇する。   Note that a bootstrap operation is performed at the beginning of the light emission period G, and the gate potential Vg and the source potential Vs of the driving transistor 11a rise while the gate-source voltage Vgs = Vin + Vth of the driving transistor 11a is kept constant. .

(8)画素16の動作
図4〜図10を参照して、図1に示した画素16の動作を詳細に説明する。なお、図4〜図10の図番は、図3に示したタイミングチャートの各期間B〜Hにそれぞれ対応している。
(8) Operation of Pixel 16 The operation of the pixel 16 shown in FIG. 1 will be described in detail with reference to FIGS. 4 to 10 correspond to the periods B to H in the timing chart shown in FIG. 3, respectively.

(8−1)発光期間B
図4に示すように、発光期間Bでは、アノード電圧配線20の電圧がVdd_Hになり、駆動用トランジスタ11aのドレイン端子dの電位が駆動電圧Vdd_Hにあり、駆動用トランジスタ11aが駆動電流IdsをEL素子15に供給している。
(8-1) Light emission period B
As shown in FIG. 4, in the light emission period B, the voltage of the anode voltage wiring 20 becomes Vdd_H, the potential of the drain terminal d of the driving transistor 11a is at the driving voltage Vdd_H, and the driving transistor 11a sets the driving current Ids to EL. This is supplied to the element 15.

図4に示めすように、駆動電流Idsはアノード電圧Vdd_Hから駆動用トランジスタ11aを介してEL素子15を通り、共通接地電極またはカソード電極Vssに流れ込んでいる。   As shown in FIG. 4, the drive current Ids flows from the anode voltage Vdd_H through the drive transistor 11a through the EL element 15 and flows into the common ground electrode or the cathode electrode Vss.

(8−2)期間C
次に、期間Cに入ると、図5に示すように、ゲート信号線17の電位が高電位VGH(オン電圧が印加される)に変化することでスイッチ用トランジスタ11bがオン状態となり、駆動用トランジスタ11aのゲート電位Vgはソース信号線18の基準電位V0に初期化(リセット)される。
(8-2) Period C
Next, in the period C, as shown in FIG. 5, the potential of the gate signal line 17 changes to the high potential VGH (the ON voltage is applied), so that the switching transistor 11b is turned on, and the driving transistor The gate potential Vg of the transistor 11a is initialized (reset) to the reference potential V0 of the source signal line 18.

(8−3)期間D
次に、期間Dに進むと、図6に示すように、駆動用トランジスタ11aのドレイン端子dの電位が駆動電圧Vdd_Hからソース信号線18の基準電位V0より十分低いキャンセル電圧Vdd_Lに変化する。
(8-3) Period D
Next, in the period D, as shown in FIG. 6, the potential of the drain terminal d of the driving transistor 11a changes from the driving voltage Vdd_H to the cancel voltage Vdd_L that is sufficiently lower than the reference potential V0 of the source signal line 18.

これにより駆動用トランジスタ11aのソース電位Vsがソース信号線18の基準電位V0より十分低いキャンセル電圧Vdd_Lに初期化(リセットまたはキャンセル)される。   As a result, the source potential Vs of the driving transistor 11a is initialized (reset or canceled) to a cancel voltage Vdd_L that is sufficiently lower than the reference potential V0 of the source signal line 18.

具体的には、駆動用トランジスタ11aのゲート−ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動用トランジスタ11aの閾値電圧Vthより大きくなるように、駆動用トランジスタ11aのドレイン端子dにキャンセル電圧Vdd_Lを設定する。   Specifically, the drain terminal d of the driving transistor 11a is set so that the gate-source voltage Vgs (the difference between the gate potential Vg and the source potential Vs) of the driving transistor 11a is larger than the threshold voltage Vth of the driving transistor 11a. Is set to the cancel voltage Vdd_L.

(8−4)閾値補正期間E
次に、閾値補正期間Eに進むと、図7に示すように、駆動用トランジスタ11aのドレイン端子dの電位がキャンセル電圧Vdd_Lから駆動電圧Vdd_Hに変化し、駆動用トランジスタ11aのソース電位Vsが上昇を開始する。
(8-4) Threshold correction period E
Next, when proceeding to the threshold correction period E, as shown in FIG. 7, the potential of the drain terminal d of the driving transistor 11a changes from the cancel voltage Vdd_L to the driving voltage Vdd_H, and the source potential Vs of the driving transistor 11a increases. To start.

やがて、駆動用トランジスタ11aのゲート端子−ソース端子間電圧Vgsが閾値電圧Vthとなったところで電流がカットオフする。このようにして駆動用トランジスタ11aの閾値電圧Vthに相当する電圧がコンデンサ19に書き込まれる。これが閾値電圧補正動作である。このとき電流が専らコンデンサ19側に流れ、EL素子15側には流れないようにするため、EL素子15がカットオフとなるように共通接地電極またはカソード電極Vssの電位を設定しておく。   Eventually, the current is cut off when the voltage Vgs between the gate terminal and the source terminal of the driving transistor 11a becomes the threshold voltage Vth. In this way, a voltage corresponding to the threshold voltage Vth of the driving transistor 11a is written into the capacitor 19. This is the threshold voltage correction operation. At this time, in order to prevent current from flowing exclusively to the capacitor 19 side and not to the EL element 15 side, the potential of the common ground electrode or the cathode electrode Vss is set so that the EL element 15 is cut off.

(8−5)サンプリング期間F
次に、サンプリング期間Fに進むと、図8に示すように、第1のタイミングでソース信号線18の電位が基準電位V0から信号電位Vinに変化し、駆動用トランジスタ11aのゲート電位VgはVinとなる。したがって、サンプリング期間Fの時、駆動用トランジスタ11aのゲート−ソース間電圧VgsはVin+Vthとなる。
(8-5) Sampling period F
Next, in the sampling period F, as shown in FIG. 8, the potential of the source signal line 18 changes from the reference potential V0 to the signal potential Vin at the first timing, and the gate potential Vg of the driving transistor 11a is Vin. It becomes. Therefore, during the sampling period F, the gate-source voltage Vgs of the driving transistor 11a is Vin + Vth.

(8−6)発光期間G
最後に、発光期間Gになると、図9に示すように、ゲート信号線17がキャンセル電圧側に変化し、スイッチ用トランジスタ11bはオフ状態となる。これにより駆動用トランジスタ11aのゲート端子gはソース信号線18から切り離される。同時にドレイン電流IdsがEL素子15を流れ始める。これによりEL素子15のアノード電位は駆動電流Idsに応じて上昇する。
(8-6) Light emission period G
Finally, in the light emission period G, as shown in FIG. 9, the gate signal line 17 changes to the cancel voltage side, and the switching transistor 11b is turned off. As a result, the gate terminal g of the driving transistor 11 a is disconnected from the source signal line 18. At the same time, the drain current Ids starts to flow through the EL element 15. As a result, the anode potential of the EL element 15 rises according to the drive current Ids.

EL素子15のアノード電位の上昇は、すなわち駆動用トランジスタ11aのソース電位Vsの上昇に他ならない。駆動用トランジスタ11aのソース電位Vsが上昇すると、コンデンサ19のブートストラップ動作により、駆動用トランジスタ11aのゲート電位Vgも連動して上昇する。ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動用トランジスタ11aのゲート−ソース間電圧VgsはVin+Vthで一定に保持される。   The rise in the anode potential of the EL element 15 is nothing but the rise in the source potential Vs of the driving transistor 11a. When the source potential Vs of the driving transistor 11a rises, the gate potential Vg of the driving transistor 11a also rises in conjunction with the bootstrap operation of the capacitor 19. The increase amount of the gate potential Vg is equal to the increase amount of the source potential Vs. Therefore, the gate-source voltage Vgs of the driving transistor 11a is kept constant at Vin + Vth during the light emission period.

(8−7)消光期間H
図1の本実施形態において、アノード電圧配線20の電位を制御することにより、図12(b)に図示するようなduty駆動を実現できる。このduty駆動は、非表示領域を発生させて、EL素子15に流れる電流を抑制するために行なう。以下、消光期間Hのduty駆動について説明する。
(8-7) Quenching period H
In the present embodiment of FIG. 1, the duty drive as shown in FIG. 12B can be realized by controlling the potential of the anode voltage wiring 20. This duty drive is performed to generate a non-display area and suppress the current flowing through the EL element 15. Hereinafter, the duty drive during the extinction period H will be described.

消光期間Hになると、図10に示すように、アノード電圧配線20の電位が駆動電圧Vdd_Hから、ハイインピーダンスに遷移する。これにより、アノード電圧配線20から電源の供給を受けられず、EL素子15に流れる駆動電流Idsが停止し、EL素子15が消灯する。したがって、消光期間Hでは、EL素子15は消光状態である。   In the extinction period H, as shown in FIG. 10, the potential of the anode voltage wiring 20 changes from the driving voltage Vdd_H to high impedance. As a result, the power supply from the anode voltage wiring 20 cannot be received, the drive current Ids flowing through the EL element 15 is stopped, and the EL element 15 is turned off. Therefore, in the extinction period H, the EL element 15 is in the extinction state.

なお、ゲート−ソース間電圧Vgsはコンデンサ19により保持されている。アノード電圧配線20の電位がハイインピーダンスから、再び駆動電圧Vdd_Hに遷移すると、アノード電圧配線20より電源の供給を受け、駆動電流Idsが流れることにより、EL素子15が発光する。   Note that the gate-source voltage Vgs is held by the capacitor 19. When the potential of the anode voltage wiring 20 transitions from the high impedance to the driving voltage Vdd_H again, power is supplied from the anode voltage wiring 20 and the driving current Ids flows, whereby the EL element 15 emits light.

(9)アノード電圧制御
上記したように、アノード電圧配線20の電位を制御することにより、閾値補正、duty駆動を行なっている。アノード電圧配線20の電位の制御は、図11に図示するような、電源供給用回路23と電源セレクタ21を用いて、切り替えをすることにより、電位の制御を実施している。
(9) Anode Voltage Control As described above, threshold value correction and duty drive are performed by controlling the potential of the anode voltage wiring 20. The potential of the anode voltage wiring 20 is controlled by switching using a power supply circuit 23 and a power selector 21 as shown in FIG.

電源セレクタ21がa側になっているとき、電源供給用回路23の出力がVdd_Hになっていれば、アノード電圧配線20の電位はVdd_Hになり、電源供給用回路12bの出力がVdd_Lになっていれば、アノード電圧配線20の電位はVdd_Lになる。また、電源セレクタ21がb側になっているとき、電源供給用回路23の出力にかかわらず、アノード電圧配線20はハイインピーダンスになる。   When the power selector 21 is on the a side, if the output of the power supply circuit 23 is Vdd_H, the potential of the anode voltage wiring 20 is Vdd_H, and the output of the power supply circuit 12b is Vdd_L. Then, the potential of the anode voltage wiring 20 becomes Vdd_L. Further, when the power selector 21 is on the b side, the anode voltage wiring 20 becomes high impedance regardless of the output of the power supply circuit 23.

(10)duty駆動
図12において、映像信号を書き込んでいる画素行をプログラム画素行111と表示する。
(10) Duty Drive In FIG. 12, the pixel row in which the video signal is written is displayed as the program pixel row 111.

また、非表示領域113は、電源セレクタ21をb側にし、アノード電源配線20をハイインピーダンスにすることにより、非表示とした画素行または画素行の群を示している。なお、非表示とは、EL素子15に電流が流れていない、または流れても小さい状態をいう。   The non-display area 113 indicates a pixel row or a group of pixel rows that are not displayed by setting the power supply selector 21 to the b side and setting the anode power supply wiring 20 to high impedance. Note that “non-display” refers to a state in which no current flows through the EL element 15 or a small state even when it flows.

表示領域112は、電源セレクタ21をa側にし、アノード電源配線20の電位をVdd_Hに遷移させ、EL素子15に電流が供給されている画素行または画素行の群を示している。   The display area 112 shows a pixel row or a group of pixel rows in which the power supply selector 21 is set to the a side, the potential of the anode power supply wiring 20 is changed to Vdd_H, and current is supplied to the EL element 15.

非表示領域113及び表示領域112はフレーム周期または水平同期信号に同期して、表示画面22の上下方向に走査される。   The non-display area 113 and the display area 112 are scanned in the vertical direction of the display screen 22 in synchronization with the frame period or the horizontal synchronization signal.

(10−1)課題
図13(a)の表示状態では、1つの表示領域112が画面の上から下方向に移動する。フレームレートが低いと、表示領域112が移動するのが視覚的に認識される。特に、まぶたを閉じた時、または顔を上下に移動させた時などに認識されやすくなる。
(10-1) Problem In the display state of FIG. 13A, one display area 112 moves downward from the top of the screen. When the frame rate is low, it is visually recognized that the display area 112 moves. In particular, it becomes easier to recognize when the eyelid is closed or when the face is moved up and down.

(10−2)第1の解決手段
この課題を解決するために、図13(b)(c)に示すように、表示領域112を複数に分割する。
(10-2) First Solution To solve this problem, as shown in FIGS. 13B and 13C, the display area 112 is divided into a plurality of parts.

なお、分割された表示領域112は等しく(等分に)する必要はない。例えば、表示領域を4つの領域に分割し、分割された表示領域112aが面積1で、分割された表示領域112bが面積2で、分割された表示領域112cが面積1で、分割された表示領域112dが面積4でもよい。   Note that the divided display areas 112 do not have to be equal (equally divided). For example, the display area is divided into four areas, the divided display area 112a is area 1, the divided display area 112b is area 2, and the divided display area 112c is area 1 and is divided. The area 4 may be 112d.

なお、第1〜第4の解決手段では理解を容易にするために表示領域112の面積を分割するとして説明している。しかし、面積を分割するとは、期間(時間)を分割することである。したがって、図1では電源供給用回路23の出力Vdd_H期間を分割することになるから、面積を分割することは、期間(時間)を分割することと同義または類似である。   In the first to fourth solving means, the area of the display region 112 is described as being divided for easy understanding. However, dividing the area means dividing a period (time). Therefore, in FIG. 1, the output Vdd_H period of the power supply circuit 23 is divided. Therefore, dividing the area is synonymous or similar to dividing the period (time).

(10−3)第2の解決手段
数フレーム、または、数フィールド(以下、まとめて「フレーム」という。)での表示領域112の面積が平均して目標の大きさになるように制御してもよい。例えば、表示画面22に占める表示領域112の面積を1/10にするとした時、1フレーム目は表示領域112の面積を1/10とし、2フレーム目は表示領域112の面積を1/20とし、3フレーム目は表示領域112の面積を1/20とし、4フレーム目は表示領域112の面積を1/5とし、以上の4フレームで所定の表示面積(表示輝度)の1/10を得る駆動方法が例示される。
(10-3) Second Solution The control is performed so that the area of the display area 112 in several frames or several fields (hereinafter collectively referred to as “frames”) is averaged to a target size. Also good. For example, when the area of the display area 112 occupying the display screen 22 is 1/10, the area of the display area 112 is 1/10 in the first frame, and the area of the display area 112 is 1/20 in the second frame. In the third frame, the area of the display area 112 is 1/20, and in the fourth frame, the area of the display area 112 is 1/5, and 1/10 of the predetermined display area (display luminance) is obtained in the above four frames. The driving method is exemplified.

なお、本実施形態での1フレームまたは1フィールドとは、画素16の画像書き換え周期または表示画面22が上から下まで(下から上まで)走査される周期と同義である。   Note that one frame or one field in the present embodiment is synonymous with an image rewriting cycle of the pixels 16 or a cycle in which the display screen 22 is scanned from top to bottom (from bottom to top).

(10−4)第3の解決手段
また、R、G、Bのそれぞれが、数フレームでLの期間の平均が等しくなるように駆動してもよい。
(10-4) Third Solution Further, each of R, G, and B may be driven so that the averages of the L periods are equal in several frames.

しかし、前記数フレームは4フレーム以下にすることが好ましい。表示画像によってはフリッカが発生する場合があるからである。   However, the number of frames is preferably 4 frames or less. This is because flicker may occur depending on the display image.

(10−5)第4の解決手段
また、R、G、Bで、数フレームでLの期間の平均を異ならせ、適度なホワイトバランスがとれるように駆動してもよい。
(10-5) Fourth Solution The R, G, and B may be driven so that the average of the L periods is different in several frames and an appropriate white balance is obtained.

この駆動方法は、RGBの発光効率が異なるときに特に有効である。   This driving method is particularly effective when the RGB luminous efficiencies are different.

また、RGBで分割数K(Kは表示領域112を複数に分割する数)を異ならせても良い。特にGでは視覚的にめだつため、Gでは分割数をRBに対して多くすることが有効である。   Further, the division number K (K is the number by which the display area 112 is divided into a plurality of parts) may be different for RGB. In particular, since it is visually noticeable in G, it is effective in G to increase the number of divisions relative to RB.

(10−6)効果
以上のように、表示領域112を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよいが、分割するほど動画表示性能は低下する。
(10-6) Effect As described above, screen flickering is reduced by dividing display area 112 into a plurality of parts. Therefore, no flicker occurs and a good image display can be realized. Although the division may be made finer, the moving image display performance decreases as the division is performed.

また、画像表示のフレームレートを低減することができ、低消費電力化を実現できる。例えば、非点灯領域113を一括にした場合は、フレームレート45Hz以下になるとフリッカが発生する。しかし、非点灯領域113を6分割以上とした場合は、20Hz以下までフリッカが発生しない。   In addition, the frame rate of image display can be reduced, and low power consumption can be realized. For example, in the case where the non-lighting areas 113 are integrated, flicker occurs when the frame rate is 45 Hz or less. However, when the non-lighting area 113 is divided into six or more, flicker does not occur up to 20 Hz or less.

(10−7)表示領域112が連続している場合
図13(a1)〜(a3)は図12のように表示領域112が連続している場合の明るさ調整方式である。
(10-7) When Display Area 112 is Continuing FIGS. 13A1 to 13A3 are brightness adjustment methods when the display area 112 is continuous as shown in FIG.

図13(a1)の表示画面22の表示輝度が最も明るく、図13(a2)の表示画面22の表示輝度が次に明るく、図13(a3)の表示画面22の表示輝度が最も暗い。図13(a1)から図13(a3)への変化(またはその逆)は、先にも記載したように電源セレクタ21の制御により、容易に実現できる。   The display brightness of the display screen 22 in FIG. 13 (a1) is the brightest, the display brightness of the display screen 22 in FIG. 13 (a2) is the next brightest, and the display brightness of the display screen 22 in FIG. 13 (a3) is the darkest. The change from FIG. 13 (a1) to FIG. 13 (a3) (or vice versa) can be easily realized by the control of the power supply selector 21 as described above.

このときに、ソースドライバ回路14が出力するプログラム電流またはプログラム電圧の大きさを変化させる必要がない。すなわち、映像信号を変化させずに表示画面22の輝度変化を実施できる。   At this time, it is not necessary to change the magnitude of the program current or the program voltage output from the source driver circuit 14. That is, it is possible to change the luminance of the display screen 22 without changing the video signal.

また、図13(a1)から図13(a3)への変化のときに、画面のガンマ特性は全く変化しない。したがって、表示画面22の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本実施形態の効果のある特徴である。   In addition, the gamma characteristic of the screen does not change at all when the change from FIG. 13 (a1) to FIG. 13 (a3) occurs. Therefore, the contrast and gradation characteristics of the display image are maintained regardless of the brightness of the display screen 22. This is an effective feature of the present embodiment.

従来の画面の輝度調整では、表示画面22の輝度が低いときは、階調性能が低下する。すなわち、高輝度表示の時は64階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない。これに比較して、本実施形態の駆動方法では、画面の表示輝度に依存せず、最高の64階調表示を実現できる。   In the conventional screen brightness adjustment, the gradation performance deteriorates when the brightness of the display screen 22 is low. That is, even when 64 gradation display can be realized during high brightness display, only half or less gradations can be displayed during low brightness display. Compared to this, the driving method of the present embodiment can realize the highest 64 gradation display without depending on the display brightness of the screen.

(10−8)表示領域112が分散している場合
図13(b1)〜(b3)は、図12で説明したように表示領域112が分散している場合の明るさ調整方式である。
(10-8) Case where Display Area 112 is Dispersed FIGS. 13B1 to 13B3 are brightness adjustment methods when the display area 112 is dispersed as described with reference to FIG.

図13(b1)の表示画面22の表示輝度が最も明るく、図13(b2)の表示画面22の表示輝度が次に明るく、図13(b3)の表示画面22の表示輝度が最も暗い。図13(b1)から図13(b3)への変化(またはその逆)は、先にも記載したようにゲートドライバ回路12のシフトレジスタ回路61などの制御により、容易に実現できる。図13(b)のように表示領域112を分散させれば、低フレームレートでもフリッカが発生しない。   The display brightness of the display screen 22 in FIG. 13 (b1) is the brightest, the display brightness of the display screen 22 in FIG. 13 (b2) is the next brightest, and the display brightness of the display screen 22 in FIG. 13 (b3) is the darkest. The change from FIG. 13 (b1) to FIG. 13 (b3) (or vice versa) can be easily realized by controlling the shift register circuit 61 of the gate driver circuit 12 as described above. If the display area 112 is dispersed as shown in FIG. 13B, flicker does not occur even at a low frame rate.

(10−9)低フレームレート
さらに、低フレームレートでも、フリッカが発生しないようにするには、図13(c)のように表示領域112を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図13(a)の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図13(c)の駆動方法が適している。図13(a)から図13(c)の駆動方法の切り替えも、シフトレジスタの制御により容易に実現できる。
(10-9) Low Frame Rate Further, in order to prevent flicker from occurring even at a low frame rate, the display area 112 may be finely dispersed as shown in FIG. However, the display performance of moving images decreases. Therefore, the driving method shown in FIG. 13A is suitable for displaying a moving image. When a still image is displayed and low power consumption is desired, the driving method shown in FIG. 13C is suitable. The switching of the driving method from FIG. 13A to FIG. 13C can be easily realized by controlling the shift register.

(10−10)変更例
図13は非表示領域113が等間隔で構成されているが、これに限定するものではない。表示画面22の1/2の面積が連続して表示領域112とし、残りの面積が図12(c1)のように等間隔に表示領域112と非表示領域113が繰り返すように駆動してもよい。
(10-10) Modification Example In FIG. 13, the non-display areas 113 are configured at equal intervals, but the present invention is not limited to this. The display area 112 may be driven so that a half area of the display screen 22 is continuously used as the display area 112 and the remaining area is repeated at equal intervals as shown in FIG. .

(11)応用例
本実施形態の駆動方式を実施するEL表示装置を表示ディスプレイとして用いた本実施形態の表示装置について説明する。
(11) Application Example A display device according to the present embodiment using an EL display device that implements the driving method according to the present embodiment as a display display will be described.

(11−1)第1の応用例
図15は、EL表示装置の一例である情報端末装置の携帯電話の平面図である。
(11-1) First Application Example FIG. 15 is a plan view of a mobile phone of an information terminal device which is an example of an EL display device.

筐体143にアンテナ141などが取り付けられている。142aは、表示画面22の明るさを変化させる切換キー、142bは電源オン/オフキー、142cがゲートドライバ回路12bの動作フレームレートを切り替えるキーである。145はホトセンサである。ホトセンサ145は、外光の強弱にしたがって、duty比などを変化させて、表示画面22の輝度を自動調整する。   An antenna 141 and the like are attached to the housing 143. 142a is a switch key for changing the brightness of the display screen 22, 142b is a power on / off key, and 142c is a key for switching the operation frame rate of the gate driver circuit 12b. Reference numeral 145 denotes a photo sensor. The photo sensor 145 automatically adjusts the luminance of the display screen 22 by changing the duty ratio and the like according to the intensity of external light.

(11−2)第2の応用例
図16はビデオカメラの斜視図である。
(11-2) Second Application Example FIG. 16 is a perspective view of a video camera.

ビデオカメラは撮影(撮像)レンズ部153とビデオカメラ本体143と具備している。本実施形態のEL表示パネルは表示モニター144としても使用されている。表示画面22は支点151で角度を自由に調整できる。表示画面22を使用しない時は、格納部153に格納される。   The video camera includes a photographing (imaging) lens unit 153 and a video camera body 143. The EL display panel of this embodiment is also used as the display monitor 144. The display screen 22 can freely adjust the angle at a fulcrum 151. When the display screen 22 is not used, it is stored in the storage unit 153.

(11−3)第3の応用例
本実施形態のEL表示パネルまたはEL表示装置などはビデオカメラだけでなく、図17に示すような電子カメラにも適用できる。
(11-3) Third Application Example The EL display panel or EL display device of this embodiment can be applied not only to a video camera but also to an electronic camera as shown in FIG.

すなわち、本実施形態のEL表示装置はカメラ本体161に付属されたモニター22として用いる。カメラ本体161にはシャッタ163の他、スイッチ142a、142cが取り付けられている。   That is, the EL display device of this embodiment is used as the monitor 22 attached to the camera body 161. In addition to the shutter 163, switches 142a and 142c are attached to the camera body 161.

(第2の実施形態)
第2の実施形態のEL表示装置について図18に基づいて説明する。図18は、本実施形態に係るEL表示装置を示す模式的な回路図である。
(Second Embodiment)
An EL display device according to a second embodiment will be described with reference to FIG. FIG. 18 is a schematic circuit diagram showing the EL display device according to this embodiment.

第1の実施形態と異なる点は、第1の実施形態がNチャネル型のトランジスタを用いて画素回路を構成しているのに対し、本実施形態はPチャネル型のトランジスタを用いて画素回路を構成していることである。図18の画素回路も、図1に示した画素回路と同様に閾値電圧補正動作、移動度補正動作及びブートストラップ動作を行うことができる。   The difference from the first embodiment is that the pixel circuit is configured using a P-channel transistor in the present embodiment, whereas the pixel circuit is configured using an N-channel transistor in the first embodiment. That is to make up. The pixel circuit in FIG. 18 can perform the threshold voltage correction operation, the mobility correction operation, and the bootstrap operation similarly to the pixel circuit shown in FIG.

(変更例)
本発明は上記各実施形態に限らず、その主旨を逸脱しない限り種々に変更することができる。
(Example of change)
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist thereof.

上記各実施形態では、画素行は1画素行ずつ選択し、映像信号の書込み、キャンセルを実施するとしたが、これに限定するものではない。   In each of the above embodiments, pixel rows are selected one by one, and video signal writing and cancellation are performed. However, the present invention is not limited to this.

例えば、複数画素行を同時に選択し、映像信号の書込み、キャンセルをしてもよい。図14はその実施形態である。図14では、隣接した画素行を異なるソース信号線18(18a、18b)に接続し、2画素行を同時に選択できるように構成している。   For example, a plurality of pixel rows may be selected simultaneously, and video signal writing and cancellation may be performed. FIG. 14 shows the embodiment. In FIG. 14, adjacent pixel rows are connected to different source signal lines 18 (18a, 18b) so that two pixel rows can be selected simultaneously.

本発明の第1の実施形態のEL表示装置の画素構成の説明図である。It is explanatory drawing of the pixel structure of the EL display apparatus of the 1st Embodiment of this invention. EL表示装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of EL display apparatus. 動作説明に関するタイミングチャートである。It is a timing chart regarding operation | movement description. 発光期間Bの動作を説明する回路図である。6 is a circuit diagram illustrating an operation during a light emission period B. FIG. 期間Cの動作を説明する回路図である。6 is a circuit diagram illustrating an operation in a period C. FIG. 期間Dの動作を説明する回路図である。6 is a circuit diagram illustrating an operation in a period D. FIG. 閾値補正期間Eの動作を説明する回路図である。6 is a circuit diagram illustrating an operation during a threshold correction period E. FIG. サンプリング期間Fの動作を説明する回路図である。6 is a circuit diagram illustrating an operation during a sampling period F. FIG. 発光期間Gの動作を説明する回路図である。6 is a circuit diagram illustrating an operation during a light emission period G. FIG. 消光期間Hの動作を説明する回路図である。FIG. 6 is a circuit diagram for explaining an operation during an extinction period H. 電源セレクタと電源供給用回路のブロック図である。It is a block diagram of a power supply selector and a power supply circuit. プログラム画素行を示す駆動方法の説明図である。It is explanatory drawing of the drive method which shows a program pixel row. duty駆動法の説明図である。It is explanatory drawing of a duty drive method. 第1の応用例の説明図である。It is explanatory drawing of the 1st application example. 第2の応用例の説明図である。It is explanatory drawing of the 2nd application example. 第3の応用例の説明図である。It is explanatory drawing of the 3rd application example. 第3の応用例の説明図である。It is explanatory drawing of the 3rd application example. 第2の実施形態のEL表示装置の画素構成の説明図である。It is explanatory drawing of the pixel structure of the EL display apparatus of 2nd Embodiment.

符号の説明Explanation of symbols

11 トランジスタ
12 ゲートドライバ回路
14 ソースドライバ回路
15 EL素子
16 画素
17 ゲート信号線
18 ソース信号線
19 コンデンサ
20 アノード電圧配線
21 電源セレクタ
22 表示画面
23 電源供給用回路
11 Transistor 12 Gate Driver Circuit 14 Source Driver Circuit 15 EL Element 16 Pixel 17 Gate Signal Line 18 Source Signal Line 19 Capacitor 20 Anode Voltage Wiring 21 Power Supply Selector 22 Display Screen 23 Power Supply Circuit

Claims (4)

EL素子を有する画素がマトリックス状に複数配置された表示画面を有するEL表示装置において、
前記各画素のそれぞれは、
ソース端子が前記EL素子に接続され、ドレイン端子がアノード電圧配線に接続された駆動用トランジスタと、
前記駆動用トランジスタのゲート端子に接続され、ソース信号線から映像信号を印加するスイッチ用トランジスタと、
前記駆動用トランジスタの前記ゲート端子とソース端子に接続されたコンデンサと、
を有し、
前記アノード電圧配線に駆動制御電圧を供給する電源供給用回路と、
前記アノード電圧配線と前記電源供給用回路との間に配され、前記駆動制御電圧とハイインピーダンス状態に切り替え可能であり、前記駆動制御電圧に切り換えたときに前記表示画面に表示領域を発生させ、前記ハイインピーダンス状態に切り換えたときに前記表示画面に非表示領域を発生させて、前記EL素子に流れる電流を抑制してduty駆動を行う電源セレクタと、
を有したEL表示装置。
In an EL display device having a display screen in which a plurality of pixels having EL elements are arranged in a matrix,
Each of the pixels is
A driving transistor having a source terminal connected to the EL element and a drain terminal connected to an anode voltage wiring;
A switching transistor connected to a gate terminal of the driving transistor and applying a video signal from a source signal line;
A capacitor connected to the gate terminal and the source terminal of the driving transistor;
Have
A power supply circuit for supplying a drive control voltage to the anode voltage wiring;
Arranged between the anode voltage wiring and the power supply circuit, the drive control voltage can be switched to a high impedance state, and a display area is generated on the display screen when switched to the drive control voltage, A power supply selector that generates a non-display area on the display screen when switched to the high-impedance state, suppresses a current flowing through the EL element, and performs duty drive;
EL display device having
前記駆動制御電圧は、前記EL素子を発光させる駆動電圧と前記キャンセル電圧とからなり、
前記電源供給用回路が前記駆動制御電圧を前記キャンセル電圧から前記駆動電圧に切り換えたときに前記表示画面に前記表示領域を発生させる、
請求項1記載のEL表示装置。
The drive control voltage includes a drive voltage for causing the EL element to emit light and the cancel voltage,
Generating the display area on the display screen when the power supply circuit switches the drive control voltage from the cancel voltage to the drive voltage;
The EL display device according to claim 1.
前記ソース信号線に前記映像信号を供給するソースドライバ回路が、
前記スイッチ用トランジスタが導通した後で、前記ソース信号線に基準電位を供給している間に、前記駆動用トランジスタの前記ドレイン端子に印加する電圧をキャンセル電圧と駆動電圧との間で切換え、前記駆動用トランジスタの閾値電圧に相当する電圧をコンデンサに保持する、
請求項1記載のEL表示装置。
A source driver circuit for supplying the video signal to the source signal line,
After supplying the reference potential to the source signal line after the switching transistor is turned on, the voltage applied to the drain terminal of the driving transistor is switched between a cancel voltage and a driving voltage, A voltage corresponding to the threshold voltage of the driving transistor is held in the capacitor.
The EL display device according to claim 1.
前記コンデンサに信号電位が保持されたときに、前記電源供給用回路は出力を前記キャンセル電圧と前記駆動電圧に変化させることにより、
前記駆動用トランジスタの前記ドレイン端子の電位を前記キャンセル電圧と前記駆動電圧に変化させ、
前記スイッチ用トランジスタにゲート信号を送るゲートドライバ回路は、前記スイッチ用トランジスタを非導通状態にして、前記駆動用トランジスタの前記ゲート端子を前記ソース信号線から電気的に切り離す、
請求項1記載のEL表示装置。
When the signal potential is held in the capacitor, the power supply circuit changes the output to the cancel voltage and the drive voltage,
Changing the potential of the drain terminal of the driving transistor to the cancellation voltage and the driving voltage;
A gate driver circuit for sending a gate signal to the switch transistor, the switch transistor is turned off, and the gate terminal of the drive transistor is electrically disconnected from the source signal line;
The EL display device according to claim 1.
JP2008162793A 2008-06-23 2008-06-23 El display Pending JP2010002801A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008162793A JP2010002801A (en) 2008-06-23 2008-06-23 El display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008162793A JP2010002801A (en) 2008-06-23 2008-06-23 El display

Publications (1)

Publication Number Publication Date
JP2010002801A true JP2010002801A (en) 2010-01-07

Family

ID=41584566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008162793A Pending JP2010002801A (en) 2008-06-23 2008-06-23 El display

Country Status (1)

Country Link
JP (1) JP2010002801A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016417A (en) * 2011-07-06 2013-01-24 Canon Inc Organic light-emitting element, light-emitting device, image formation device, display device and imaging device
US9443465B2 (en) 2012-08-20 2016-09-13 Samsung Display Co., Ltd. Display device displaying substantially constant luminance and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016417A (en) * 2011-07-06 2013-01-24 Canon Inc Organic light-emitting element, light-emitting device, image formation device, display device and imaging device
US9443465B2 (en) 2012-08-20 2016-09-13 Samsung Display Co., Ltd. Display device displaying substantially constant luminance and driving method thereof

Similar Documents

Publication Publication Date Title
US7623102B2 (en) Active matrix type display device
US20090289966A1 (en) Display apparatus and drive method thereof
JP2011112723A (en) Display device, method of driving the same and electronic equipment
JP2011112722A (en) Display device, method of driving the same and electronic equipment
JP2011112724A (en) Display device, method of driving the same and electronic equipment
TWI409755B (en) Display device and its driving method and electronic machine
JP5197130B2 (en) EL display device.
JP2009258227A (en) El display device
JP2017090751A (en) Display device and electronic apparatus
US20120033000A1 (en) Displaying apparatus
JP2011118300A (en) Display device, driving method of the same, and electronic equipment
JP2011118301A (en) Display device, method for driving the same, and electronic equipment
JP2010054788A (en) El display device
JP2010107763A (en) El display device
JP2009258397A (en) Method of driving el display device
JP2011128442A (en) Display panel, display device and electronic equipment
JP2010002736A (en) El display
JP5577719B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011022462A (en) Display device, driving method therefor, and electronics device
JP2009210993A (en) El display device
JP2012093434A (en) Driving method of display device
JP2010002801A (en) El display
JP2011022241A (en) Display device, method of driving the same and electronics device
JP2009276669A (en) El display device
JP5282970B2 (en) Display device, driving method thereof, and electronic apparatus