JP2005099772A - Electrooptical device, driving method of electrooptical device and electronic equipment - Google Patents

Electrooptical device, driving method of electrooptical device and electronic equipment Download PDF

Info

Publication number
JP2005099772A
JP2005099772A JP2004244833A JP2004244833A JP2005099772A JP 2005099772 A JP2005099772 A JP 2005099772A JP 2004244833 A JP2004244833 A JP 2004244833A JP 2004244833 A JP2004244833 A JP 2004244833A JP 2005099772 A JP2005099772 A JP 2005099772A
Authority
JP
Japan
Prior art keywords
electro
optical
lines
power supply
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004244833A
Other languages
Japanese (ja)
Other versions
JP2005099772A5 (en
JP5162807B2 (en
Inventor
Takashi Miyazawa
貴士 宮澤
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003306803 priority Critical
Priority to JP2003306803 priority
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP2004244833A priority patent/JP5162807B2/en
Publication of JP2005099772A publication Critical patent/JP2005099772A/en
Publication of JP2005099772A5 publication Critical patent/JP2005099772A5/ja
Application granted granted Critical
Publication of JP5162807B2 publication Critical patent/JP5162807B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce number of power supply wires which supply voltages to pixel circuits. <P>SOLUTION: Pixels 2 are arranged corresponding to crossings of scanning lines Y1 to Yn and data lines X1 to Xm and are commonly connected to mutually adjacent power supply lines (L1 and L2, for example) among power supply lines L1 to Ln+1 that are correspondingly provided to the scanning lines Y1 to Tn. A scanning line driving circuit 3 selects a scanning line Y by outputting a scanning signal to the scanning lines Y1 to Yn. A power supply line controlling circuit 6 sets variable voltages of the power supply lines L1 to Ln+1 in synchronism with the selection of the scanning line Y by the scanning line driving circuit 3. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電気光学装置などの電子装置、電気光学装置の駆動方法および電子機器に係り、特に、画素回路に電圧を供給する電源線の共通化に関する。   The present invention relates to an electronic device such as an electro-optical device, a driving method of the electro-optical device, and an electronic apparatus, and more particularly to common use of a power supply line for supplying a voltage to a pixel circuit.
近年、有機EL(Electronic Luminescence)素子を用いたディスプレイが注目されている。有機EL素子は、自己を流れる駆動電流に応じて輝度が設定される電流駆動型素子の一つである。有機EL素子を用いた画素へのデータ書込方式には、電流プログラム方式と電圧プログラム方式とがある。電流プログラム方式は、データ線へのデータの供給を電流ベースで行う方式であり、電圧プログラム方式は、データ線へのデータの供給が電圧ベースで行う方式である。   In recent years, a display using an organic EL (Electronic Luminescence) element has attracted attention. The organic EL element is one of current-driven elements whose luminance is set according to the drive current flowing through the organic EL element. There are a current program method and a voltage program method for writing data into a pixel using an organic EL element. The current program method is a method for supplying data to the data line on a current basis, and the voltage program method is a method for supplying data to the data line on a voltage basis.
本発明の目的の一つは、電気光学素子やトランジスタ等の特性の変化や劣化等を防止し、かつ、画素回路に電圧を供給する電源線の本数の低減を図ることである。   One of the objects of the present invention is to prevent changes in characteristics or deterioration of characteristics of electro-optical elements and transistors, and to reduce the number of power supply lines for supplying voltage to the pixel circuit.
かかる課題を解決するために、本発明の第1の電気光学装置は、複数の走査線と、
複数のデータ線と、前記複数のデータ線と交差する方向に延在する複数の電源線と、前記複数の走査線と前記複数のデータ線との交差に対応して複数の画素回路が設けられているとともに、前記複数の画素回路のそれぞれが、前記複数の電源線のうち互いに隣接した一対の電源線に共通接続された画素群と、前記複数の走査線に走査信号を出力することにより、前記走査線を選択する走査線駆動回路と、前記走査線駆動回路による前記走査線の選択と同期して、前記複数の電源線の電圧を可変に設定する電源線制御回路とを有することを特徴とする。
In order to solve this problem, the first electro-optical device of the present invention includes a plurality of scanning lines,
A plurality of pixel circuits are provided corresponding to the intersection of the plurality of data lines, the plurality of power supply lines extending in the direction intersecting with the plurality of data lines, and the plurality of scanning lines and the plurality of data lines. In addition, each of the plurality of pixel circuits outputs a scanning signal to the plurality of scanning lines and a pixel group commonly connected to a pair of adjacent power supply lines among the plurality of power supply lines, A scanning line driving circuit for selecting the scanning line; and a power line control circuit for variably setting the voltages of the plurality of power supply lines in synchronization with the selection of the scanning line by the scanning line driving circuit. And
本発明の第2の電気光学装置において、複数の走査線と、複数のデータ線と、前記複数のデータ線と交差する方向に延在する複数の電源線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、を含み、前記複数の電源線のうちの一つの電源線には、前記複数の画素回路のうち、前記複数のデータ線のうち一つのデータ線に沿って相隣接して配置された画素回路が接続されていることを特徴とする。   In the second electro-optical device of the present invention, a plurality of scanning lines, a plurality of data lines, a plurality of power supply lines extending in a direction intersecting with the plurality of data lines, the plurality of scanning lines, and the plurality of the plurality of scanning lines. A plurality of pixel circuits provided corresponding to intersections of the plurality of data lines, and one power line of the plurality of power lines includes the plurality of data lines of the plurality of pixel circuits. Among these, pixel circuits arranged adjacent to each other along one data line are connected.
上記の電気光学装置において、前記複数の電源線のうち隣接する2つの電源線の一方の電源線の電圧値の経時変化は、当該2つの電源線の他方の電源線の電圧値の経時変化に対して所定時間分シフトしていることが好ましい。   In the above electro-optical device, the change with time in the voltage value of one of the two adjacent power supply lines among the plurality of power supply lines is the change with time in the voltage value of the other power supply line of the two power supply lines. On the other hand, it is preferable to shift by a predetermined time.
前記所定時間とは、例えば、水平走査期間であってもよい。   The predetermined time may be, for example, a horizontal scanning period.
上記の電気光学装置において、前記複数の画素回路の各々は、前記複数のデータ線の一つのデータ線を介して供給されたデータ電流またはデータ電圧に応じた電荷を保持するキャパシタと、前記キャパシタに保持された前記電荷に基づいて導通状態が設定される駆動トランジスタと、前記導通状態に応じて輝度が設定される電気光学素子とを有することが好ましい。   In the electro-optical device, each of the plurality of pixel circuits includes a capacitor that holds a charge corresponding to a data current or a data voltage supplied via one data line of the plurality of data lines, and a capacitor. It is preferable to include a driving transistor whose conduction state is set based on the held electric charge and an electro-optic element whose luminance is set according to the conduction state.
上記の電気光学装置において、前記電源線制御回路は、前記複数の電源線のうち、前記複数の画素回路の各々に接続された2つの電源線の電圧値を可変に設定することにより、前記駆動トランジスタに印加されるバイアス方向を変えるようにしてもよい。   In the electro-optical device, the power line control circuit may variably set voltage values of two power lines connected to each of the plurality of pixel circuits among the plurality of power lines. The direction of the bias applied to the transistor may be changed.
上記の電気光学装置において、前記2つの電源線のうちの一方の電源線は、前記駆動トランジスタの一方の端部に接続されて2つの電源線のうちの他方の電源線は、前記駆動トランジスタの他方の端部と前記電気光学素子との間のノードに接続されていることが好ましい。   In the electro-optical device, one power line of the two power lines is connected to one end of the drive transistor, and the other power line of the two power lines is connected to the drive transistor. It is preferable to be connected to a node between the other end and the electro-optic element.
上記の電気光学装置において、前記電源線制御回路は、所定の期間の一部である駆動期間において、前記一方の電源線の電圧を前記所定の電圧よりも高く設定することにより、前記駆動トランジスタに順バイアスを印加するとともに、前記所定の期間の一部であって前記駆動期間とは異なる期間において、前記他方の電源線の電圧を前記一方電源線の電圧よりも高く設定することにより、前記駆動トランジスタに非順バイアスを印加するようにしてもよい。   In the electro-optical device, the power supply line control circuit sets the voltage of the one power supply line higher than the predetermined voltage in the drive period that is a part of the predetermined period, thereby causing the drive transistor to The driving is performed by applying a forward bias and setting the voltage of the other power supply line higher than the voltage of the one power supply line in a part of the predetermined period and different from the driving period. A non-forward bias may be applied to the transistor.
上記の電気光学装置において、前記電源線制御回路は、前記複数の電源線のうち、前記複数の画素回路の各々に接続された2つの電源線の電圧値を可変に設定することにより、前記電気光学素子に印加されるバイアス方向を変えるようにしてもよい。   In the above electro-optical device, the power supply line control circuit variably sets voltage values of two power supply lines connected to each of the plurality of pixel circuits among the plurality of power supply lines, whereby the electric power line control circuit The bias direction applied to the optical element may be changed.
上記の電気光学装置において、前記2つの電源線のうちの一方の電源線は、前記駆動トランジスタの一方の端部に接続されており、前記2つの電源線のうちの他方の電源線は、前記駆動トランジスタの他方の端部と前記電気光学素子との間のノードに接続されているようにしてもよい。   In the electro-optical device, one power line of the two power lines is connected to one end of the driving transistor, and the other power line of the two power lines is the You may make it connect to the node between the other edge part of a drive transistor, and the said electro-optical element.
上記の電気光学装置において、前記電源線制御回路は、所定の期間の一部である駆動期間において、前記一方の電源線の電圧を前記所定の電圧よりも高く設定することにより、前記電気光学素子に順バイアスを印加するとともに、前記所定の期間の一部であって前記駆動期間とは異なる期間において、前記他方の電源線の電圧を前記所定の電圧よりも低く設定することにより、前記電気光学素子に非順バイアスを印加するようにしてもよい。   In the above electro-optical device, the power supply line control circuit sets the voltage of the one power supply line higher than the predetermined voltage in a driving period that is a part of the predetermined period, so that the electro-optical element And applying a forward bias to the electro-optics by setting a voltage of the other power line lower than the predetermined voltage in a part of the predetermined period and different from the driving period. A non-forward bias may be applied to the element.
本発明の電子機器は、上記の電気光学装置を実装したことを特徴とする。   According to another aspect of the invention, there is provided an electronic apparatus including the electro-optical device described above.
本発明の第1の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との交差に対応して、各々が電気光学素子と駆動トランジスタとを含む複数の画素回路が設けられており、前記複数の画素回路のそれぞれが、前記複数の走査線に対応して設けられた複数の電源線のうち互いに隣接した一対の電源線に共通接続された電気光学装置の駆動方法において、前記複数の画素回路の各々に前記複数のデータ線のうちの一つのデータ線を介してデータ信号を供給する第1のステップと、前記データ信号により設定された前記駆動トランジスタの導通状態に応じた順バイアスを前記電気光学素子に印加する第2のステップと、前記電気光学素子に非順バイアス第3のステップと、前記順バイアスの印加による前記駆動トランジスタの特性の変化または劣化を回復させるための第4のステップと、を有することを特徴とする。   According to the first driving method of the electro-optical device of the present invention, a plurality of pixel circuits each including an electro-optical element and a driving transistor are provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines. In the driving method of the electro-optical device in which each of the plurality of pixel circuits is commonly connected to a pair of power supply lines adjacent to each other among the plurality of power supply lines provided corresponding to the plurality of scanning lines, A first step of supplying a data signal to each of a plurality of pixel circuits via one of the plurality of data lines, and an order corresponding to a conduction state of the driving transistor set by the data signal. A second step of applying a bias to the electro-optic element; a non-forward bias third step of applying to the electro-optic element; and a change in characteristics of the drive transistor due to the application of the forward bias. Others and having a, a fourth step for recovering the deterioration.
上記の電気光学装置の駆動方法において、前記第3のステップ及び前記第4のステップは互いに異なる期間を利用して行うようにしてもよい。   In the driving method of the electro-optical device, the third step and the fourth step may be performed using different periods.
上記の電気光学装置の駆動方法において、前記第4のステップは前記電気光学素子と前記駆動トランジスタとの電気的接続を切った状態で行われるようにしてもよい。   In the driving method of the electro-optical device, the fourth step may be performed in a state where the electrical connection between the electro-optical element and the driving transistor is cut off.
上記の電気光学装置の駆動方法において、前記第4ステップにおいて、前記駆動トランジスタには非順バイアスが印加されることが好ましい。   In the driving method of the electro-optical device, it is preferable that a non-forward bias is applied to the driving transistor in the fourth step.
上記の電気光学装置の駆動方法において、前記第2のステップにおいて、前記一方の電源線の電圧を前記所定の電圧よりも高く設定することにより、前記駆動トランジスタに順バイアスを印加し、前記第4のステップにおいて、前記他方の電源線の電圧を前記一方の電源線の電圧よりも高く設定することにより、前記駆動トランジスタに非順バイアスを印加するようにしてもよい。   In the driving method of the electro-optical device, in the second step, by setting a voltage of the one power supply line higher than the predetermined voltage, a forward bias is applied to the driving transistor, and the fourth step In this step, a non-forward bias may be applied to the drive transistor by setting the voltage of the other power supply line higher than the voltage of the one power supply line.
本発明の第2の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との交差に対応して、各々が電気光学素子と駆動トランジスタとを含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数の画素回路の各々に前記複数のデータ線のうちの一つのデータ線を介してデータ信号を供給する第1のステップと、前記データ信号により設定された前記駆動トランジスタの導通状態に応じた順バイアスを前記電気光学素子に印加する第2のステップと、前記電気光学素子に非順バイアス第3のステップと、前記駆動トランジスタに非順バイアスを印加する第4のステップとを有することを特徴とする。   According to the second driving method of the electro-optical device of the present invention, an electric device including a plurality of pixel circuits each including an electro-optical element and a driving transistor corresponding to the intersection of the plurality of scanning lines and the plurality of data lines. A method for driving an optical device, comprising: a first step of supplying a data signal to each of the plurality of pixel circuits via one data line of the plurality of data lines; and the data signal is set A second step of applying a forward bias to the electro-optic element in accordance with a conduction state of the driving transistor; a third step of applying a non-forward bias to the electro-optic element; and a second step of applying a non-forward bias to the driving transistor. And 4 steps.
上記の電気光学装置の駆動方法において、前記駆動トランジスタの特性バラツキの補償を行った上で前記駆動トランジスタの導通状態を設定することが好ましい。   In the driving method of the electro-optical device, it is preferable that the conduction state of the driving transistor is set after compensating for the characteristic variation of the driving transistor.
本発明の第3の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との交差に対応して、各々が電気光学素子と駆動トランジスタとを含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数の画素回路の各々に前記複数のデータ線のうちの一つのデータ線を介してデータ信号を供給する第1のステップと、前記データ信号により設定された前記駆動トランジスタの導通状態に応じた順バイアスを前記電気光学素子に印加する第2のステップと、前記電気光学素子及び前記駆動トランジスタの少なくともいずれか一方に非順バイアスを印加する第3のステップと、を含み、前記駆動トランジスタの特性バラツキの補償を行った上で前記駆動トランジスタの導通状態設定をすることを特徴とする。   According to a third method of driving an electro-optical device of the present invention, an electric device including a plurality of pixel circuits each including an electro-optical element and a driving transistor corresponding to the intersection of a plurality of scanning lines and a plurality of data lines. A method for driving an optical device, comprising: a first step of supplying a data signal to each of the plurality of pixel circuits via one data line of the plurality of data lines; and the data signal is set A second step of applying a forward bias to the electro-optic element in accordance with a conduction state of the drive transistor; and a third step of applying a non-forward bias to at least one of the electro-optic element and the drive transistor; , And the conduction state of the drive transistor is set after compensating for the characteristic variation of the drive transistor.
なお、本発明において「順バイアス」とは一義に設定されてしまうものばかりではなく、用途等に応じて適宜設定してもよい。また、本発明において「非順バイアス」とは、「順バイアス」の設定に応じて定義され、「順バイアス」と反対方向のバイアスまたは電流が流れない状態を意味している。   In the present invention, the “forward bias” is not limited to being uniquely set, but may be appropriately set according to the application. Further, in the present invention, “non-forward bias” is defined according to the setting of “forward bias” and means a state in which no bias or current flows in the opposite direction to “forward bias”.
本発明の効果の一つは、駆動トランジスタや電気光学素子の特性の変化や劣化を抑制すると同時に電源線の本数を減らすことが可能になる点である。   One of the effects of the present invention is that the number of power supply lines can be reduced while suppressing changes and deterioration of characteristics of the drive transistor and the electro-optic element.
(第1の実施形態)
図1は、本実施形態にかかる電気光学装置のブロック構成図である。表示部1は、例えばTFT(Thin Film Transistor)によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。この表示部1には、mドット×nライン分の画素群がマトリクス状(二次元平面的)に並んでいる。表示部1には、それぞれが水平方向に延在している走査線群Y1〜Ynと、それぞれが垂直方向に延在しているデータ線群X1〜Xmとが設けられており、これらの交差に対応して画素2(画素回路)が配置されている。なお、後述する各実施形態にかかる画素回路の構成との関係で、図1に示した1つの走査線Yは4本の走査線Ya〜Ydのセットを示している(図2および図8を参照)。また、本実施形態では、1つの画素2を画像の最小表示単位としているが、1つの画素2をRGBの3つのサブ画素で構成してもよい。
(First embodiment)
FIG. 1 is a block diagram of the electro-optical device according to the present embodiment. The display unit 1 is an active matrix display panel that drives an electro-optical element by, for example, a TFT (Thin Film Transistor). In the display unit 1, a group of pixels corresponding to m dots × n lines are arranged in a matrix (in a two-dimensional plane). The display unit 1 is provided with scanning line groups Y1 to Yn each extending in the horizontal direction and data line groups X1 to Xm each extending in the vertical direction. Pixel 2 (pixel circuit) is arranged corresponding to the above. Note that one scanning line Y shown in FIG. 1 represents a set of four scanning lines Ya to Yd in relation to the configuration of the pixel circuit according to each embodiment described later (see FIGS. 2 and 8). reference). In the present embodiment, one pixel 2 is the minimum display unit of an image, but one pixel 2 may be composed of three RGB sub-pixels.
電源線L1〜Ln+1は、走査線Y1〜Ynに対応して設けられており、表示部1を構成する各画素2に可変電圧に供給すべく、走査線Y1〜Ynの延在方向、換言すれば、データ線X1〜Xmと交差する方向に延在している。i番目(1≦i≦n)の走査線Yiに対応するmドット分の画素行には、i番目の電源線L(i)と、これと隣接した(i+1)番目の電源線L(i+1)とが共通接続されている。このように、上下の隣接した一対の電源線Lを1画素行に接続するため、表示部全体として必要な電源線Lの本数は、走査線Yの本数nよりも1つ多くなる。   The power supply lines L1 to Ln + 1 are provided corresponding to the scanning lines Y1 to Yn. In order to supply a variable voltage to each pixel 2 constituting the display unit 1, the extending direction of the scanning lines Y1 to Yn, In other words, it extends in a direction intersecting with the data lines X1 to Xm. In the pixel row for m dots corresponding to the i-th (1 ≦ i ≦ n) scanning line Yi, the i-th power line L (i) and the (i + 1) -th power line L (i) adjacent thereto are provided. +1) are connected in common. In this way, a pair of upper and lower adjacent power supply lines L are connected to one pixel row, so that the number of power supply lines L required for the entire display unit is one more than the number n of scanning lines Y.
制御回路5は、図示しない上位装置より入力される垂直同期信号Vs、水平同期信号Hs、ドットクロック信号DCLKおよび階調データD等に基づいて、走査線駆動回路3、データ線駆動回路4および電源線制御回路6を同期制御する。この同期制御の下、これらの回路3,4,6は、互いに協働して表示部1の表示制御を行う。   The control circuit 5 is based on a vertical synchronization signal Vs, a horizontal synchronization signal Hs, a dot clock signal DCLK, gradation data D, and the like input from a host device (not shown), and the scanning line drive circuit 3, the data line drive circuit 4, and the power supply. The line control circuit 6 is synchronously controlled. Under this synchronous control, these circuits 3, 4, and 6 perform display control of the display unit 1 in cooperation with each other.
走査線駆動回路3は、シフトレジスタ、出力回路等を主体に構成されており、走査線Y1〜Ynに走査信号SELを出力することによって、走査線Y1〜Ynの選択を行う。走査信号SELは、高電位レベル(以下「Hレベル」という)または低電位レベル(以下「Lレベル」という)の2値的な信号レベルをとり、データの書込対象となる画素行に対応する走査線YはHレベル、これ以外の走査線YはLレベルにそれぞれ設定される。これにより、1フレームの画像を表示する期間(1F)毎に、所定の選択順序で(一般的には最上から最下に向かって)、それぞれの走査線Yを順番に選択する順次走査が行われる。   The scanning line driving circuit 3 is mainly composed of a shift register, an output circuit and the like, and selects the scanning lines Y1 to Yn by outputting a scanning signal SEL to the scanning lines Y1 to Yn. The scanning signal SEL takes a binary signal level of a high potential level (hereinafter referred to as “H level”) or a low potential level (hereinafter referred to as “L level”), and corresponds to a pixel row to which data is to be written. The scanning line Y is set to the H level, and the other scanning lines Y are set to the L level. As a result, for each period (1F) for displaying an image of one frame, sequential scanning for selecting each scanning line Y in order is performed in a predetermined selection order (generally from the top to the bottom). Is called.
データ線駆動回路4は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。データ線駆動回路4は、1本の走査線Yを選択する期間に相当する1水平走査期間(1H)において、今回データを書き込む画素行に対するデータの一斉出力と、次の1Hで書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある1Hにおいて、データ線Xの本数に相当するm個のデータが順次ラッチされる。そして、次の1Hにおいて、ラッチされたm個のデータは、データ電流Idataとして、対応するデータ線X1〜Xmに対して一斉に出力される。本実施形態は電流プログラム方式に関するものであり、この方式を採用する場合、データ線駆動回路4は、画素2の表示階調に相当するデータ(データ電圧Vdata)をデータ電流Idataへと変換する可変電流源を含む。一方、後述する第2の実施形態のように、電圧プログラム方式を採用する場合、このような可変電流源をデータ線駆動回路4が備える必要はなく、画素2の階調を規定する電圧レベルのデータ電圧Vdataがデータ線X1〜Xmに出力される。   The data line driving circuit 4 is mainly composed of a shift register, a line latch circuit, an output circuit, and the like. The data line driving circuit 4 outputs the data simultaneously to the pixel row in which the current data is written and the pixel to be written in the next 1H in one horizontal scanning period (1H) corresponding to the period for selecting one scanning line Y. Dot-sequential latching of data about rows at the same time. In a certain 1H, m pieces of data corresponding to the number of data lines X are sequentially latched. In the next 1H, the latched m pieces of data are simultaneously output to the corresponding data lines X1 to Xm as the data current Idata. The present embodiment relates to a current programming method. When this method is employed, the data line drive circuit 4 is a variable that converts data (data voltage Vdata) corresponding to the display gradation of the pixel 2 into a data current Idata. Includes current source. On the other hand, when the voltage programming method is employed as in the second embodiment to be described later, the data line driving circuit 4 does not have to include such a variable current source, and the voltage level that defines the gradation of the pixel 2 is not required. The data voltage Vdata is output to the data lines X1 to Xm.
一方、電源線制御回路6は、シフトレジスタ、出力回路等を主体に構成されている。電源線L1〜Ln+1の電圧は、走査線駆動回路3による走査線Yの選択と同期して可変に設定され、基準電圧Vss(例えば0V)よりも高い電源電圧Vddまたは基準電圧Vssよりも低い電圧Vrvsのいずれかに設定される。   On the other hand, the power supply line control circuit 6 is mainly composed of a shift register, an output circuit, and the like. The voltages of the power supply lines L1 to Ln + 1 are variably set in synchronization with the selection of the scanning line Y by the scanning line driving circuit 3, and are higher than the power supply voltage Vdd or the reference voltage Vss higher than the reference voltage Vss (for example, 0V). One of the low voltages Vrvs is set.
図2は、本実施形態にかかるボルテージフォロワ型電流プログラム方式の画素回路図である。i番目の画素行における1つの画素回路には、i番目の走査線Yiを構成する4本の走査線Ya〜Yd、この走査線Yiに対応するi番目の電源線L(i)および(i+1)番目の電源線L(i+1)が接続されている。ここで、i番目および(i+1)番目は、表示部1の配置上において物理的に隣接しているが、線順次走査の順序においても隣接している。   FIG. 2 is a pixel circuit diagram of a voltage follower type current programming method according to the present embodiment. One pixel circuit in the i-th pixel row includes four scanning lines Ya to Yd constituting the i-th scanning line Yi, i-th power supply lines L (i) and (i + 1) corresponding to the scanning line Yi. ) Th power line L (i + 1) is connected. Here, the i-th and (i + 1) -th are physically adjacent on the arrangement of the display unit 1, but are also adjacent in the order of line sequential scanning.
この画素回路は、電流駆動型素子の一形態である有機EL素子OLED、6つのトランジスタT1〜T6、およびデータを保持するキャパシタC1によって構成されている。本実施形態では、アモルファスシリコンによってTFTが形成されているため、トランジスタT1〜T6のチャネル型はすべてn型になっているが、チャネル型はこれに限定されるものではない(後述する第2の実施形態についても同様)。また、本明細書では、ソース、ドレインおよびゲートを備える三端子型素子であるトランジスタに関して、ソースまたはドレインの一方を「一方の端子」、他方を「他方の端子」とそれぞれ呼ぶ。   This pixel circuit is composed of an organic EL element OLED which is a form of a current driven element, six transistors T1 to T6, and a capacitor C1 for holding data. In this embodiment, since the TFT is formed of amorphous silicon, the channel types of the transistors T1 to T6 are all n-type, but the channel type is not limited to this (the second type described later). The same applies to the embodiment). In this specification, regarding a transistor which is a three-terminal element including a source, a drain, and a gate, one of the source and the drain is referred to as “one terminal” and the other is referred to as “the other terminal”.
スイッチングトランジスタT1は、そのゲートが第1の走査信号SEL1が供給される第1の走査線Yaに接続されており、この走査信号SEL1によって導通制御される。このスイッチングトランジスタT1の一方の端子は、データ電流Idataが供給されるデータ線Xに接続されており、その他方の端子は、ノードN3に接続されている。このノードN3には、スイッチングトランジスタT1以外にも、スイッチングトランジスタT6の一方の端子と、駆動トランジスタT3の一方の端子とが共通接続されている。このスイッチングトランジスタT6は、その他方の端子が電源線L(i)に接続され、そのゲートが第4の走査信号SEL4が供給される第4の走査線Ydに接続されているとともに、この走査信号SEL4によって導通制御される。一方、スイッチングトランジスタT2は、そのゲートが第1の走査信号SEL1が供給される第1の走査線Yaに接続されており、スイッチングトランジスタT1と同様、この走査信号SEL1によって導通制御される。このスイッチングトランジスタT2の一方の端子は、データ線Xに接続され、その他方の端子は、ノードN1に接続されている。このノードN1には、スイッチングトランジスタT2以外にも、キャパシタC1の一方の電極と、駆動トランジスタT3のゲートとが共通接続されている。キャパシタC1の他方の電極は、ノードN2に接続されている。このノードN2には、キャパシタC1以外にも、駆動トランジスタT3の他方の端子と、スイッチングトランジスタT4の一方の端子と、スイッチングトランジスタT5の一方の端子とが共通接続されている。駆動トランジスタT3のソース,ゲートに相当するノードN1,N2の間にキャパシタC1を設けることにより、ボルテージフォロワ型の回路が構成される。スイッチングトランジスタT4は、その他方の端子が電源線L(i+1)に接続され、そのゲートが第2の走査信号SEL2が供給される第2の走査線Ybに接続されているとともに、この走査信号SEL2によって導通制御される。スイッチングトランジスタT5は、その他方の端子が有機EL素子OLEDのアノード(陽極)に接続され、そのゲートが第3の走査信号SEL3が供給される第3の走査線Ycに接続されているとともに、この走査信号SEL3によって導通制御される。この有機EL素子OLEDのカソード(陰極)、すなわち、対向電極には、基準電圧Vssが固定的に印加されている。   The gate of the switching transistor T1 is connected to the first scanning line Ya to which the first scanning signal SEL1 is supplied, and the conduction of the switching transistor T1 is controlled by the scanning signal SEL1. One terminal of the switching transistor T1 is connected to the data line X to which the data current Idata is supplied, and the other terminal is connected to the node N3. In addition to the switching transistor T1, one terminal of the switching transistor T6 and one terminal of the driving transistor T3 are commonly connected to the node N3. The switching transistor T6 has the other terminal connected to the power supply line L (i) and the gate connected to the fourth scanning line Yd to which the fourth scanning signal SEL4 is supplied. The conduction is controlled by SEL4. On the other hand, the gate of the switching transistor T2 is connected to the first scanning line Ya to which the first scanning signal SEL1 is supplied, and the conduction of the switching transistor T2 is controlled by the scanning signal SEL1 as in the switching transistor T1. One terminal of the switching transistor T2 is connected to the data line X, and the other terminal is connected to the node N1. In addition to the switching transistor T2, one electrode of the capacitor C1 and the gate of the driving transistor T3 are commonly connected to the node N1. The other electrode of the capacitor C1 is connected to the node N2. In addition to the capacitor C1, the other terminal of the driving transistor T3, one terminal of the switching transistor T4, and one terminal of the switching transistor T5 are commonly connected to the node N2. By providing a capacitor C1 between nodes N1 and N2 corresponding to the source and gate of the driving transistor T3, a voltage follower type circuit is formed. The other terminal of the switching transistor T4 is connected to the power supply line L (i + 1), and its gate is connected to the second scanning line Yb to which the second scanning signal SEL2 is supplied. The conduction is controlled by the signal SEL2. The other terminal of the switching transistor T5 is connected to the anode (anode) of the organic EL element OLED and the gate thereof is connected to the third scanning line Yc to which the third scanning signal SEL3 is supplied. The conduction is controlled by the scanning signal SEL3. The reference voltage Vss is fixedly applied to the cathode (cathode) of the organic EL element OLED, that is, the counter electrode.
図3は、図2に示した画素回路の動作タイミングチャートである。上述した1Fに相当する期間t0〜t4における一連の動作プロセスは、最初の期間t0〜t1におけるデータ書込プロセス、期間t1〜t2における駆動プロセス、期間t2〜t3における第1の逆バイアスの印加プロセス、および期間t3〜t4における第2の逆バイアスの印加プロセスに大別される。   FIG. 3 is an operation timing chart of the pixel circuit shown in FIG. A series of operation processes in the period t0 to t4 corresponding to 1F described above are a data writing process in the first period t0 to t1, a driving process in the period t1 to t2, and a first reverse bias application process in the period t2 to t3. And a second reverse bias application process in the period t3 to t4.
まず、データ書込期間t0〜t1では、図4に示す動作によって、キャパシタC1に対するデータの書き込みが行われる。具体的には、第1の走査信号SEL1がHレベルになって、スイッチングトランジスタT1,T2が共にオンする。これにより、駆動トランジスタT3のドレインに相当するノードN3と、データ線Xとが電気的に接続される。それとともに、駆動トランジスタT3は、トランジスタT1,T2とデータ線Xとを介して、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。また、第2の走査信号SEL2がLレベル、第3の走査信号SEL3がHレベルであるから、スイッチングトランジスタT4がオフし、スイッチングトランジスタT5がオンする。これにより、電源線L(i+1)を介したノードN2に対する電圧VL(i+1)(=Vrvs)の供給が停止するとともに、ノードN2と有機EL素子OLEDのアノードとが電気的に接続される。さらに、第4の走査信号SEL4がLレベルであるから、スイッチングトランジスタT6がオフする。これにより、電源線L(i)を介したノードN3に対する電圧VL(i)の供給が停止する。その結果、同図において矢印で示したように、データ線Xから基準電圧Vssに向って、トランジスタT1,T3,T5、有機EL素子OLEDの順序で流れるデータ電流Idataの経路が形成される。駆動トランジスタT3は、データ線Xより供給されたデータ電流Idataを自己のチャネルに流し、このデータ電流Idataに応じたゲート電圧VgをノードN1に発生する。これにより、キャパシタC1には、発生したゲート電圧Vgに応じた電荷が蓄積され、蓄積された電荷量に相当するデータが書き込まれる。このように、データ書込期間t0〜t1において、駆動トランジスタT3は、キャパシタC1にデータを書き込むプログラミングトランジスタとして機能する。なお、データ電流Idataの経路中に有機EL素子OLEDが含まれるため、このデータ書込プロセスにおいて、有機EL素子OLEDが発光し始める。   First, in the data writing period t0 to t1, data is written to the capacitor C1 by the operation shown in FIG. Specifically, the first scanning signal SEL1 becomes H level, and both the switching transistors T1 and T2 are turned on. As a result, the node N3 corresponding to the drain of the driving transistor T3 and the data line X are electrically connected. At the same time, the driving transistor T3 has a diode connection in which its own gate and its own drain are electrically connected via the transistors T1 and T2 and the data line X. Further, since the second scanning signal SEL2 is L level and the third scanning signal SEL3 is H level, the switching transistor T4 is turned off and the switching transistor T5 is turned on. As a result, the supply of the voltage VL (i + 1) (= Vrvs) to the node N2 via the power supply line L (i + 1) is stopped, and the node N2 and the anode of the organic EL element OLED are electrically connected. Is done. Further, since the fourth scanning signal SEL4 is at L level, the switching transistor T6 is turned off. As a result, the supply of the voltage VL (i) to the node N3 via the power supply line L (i) is stopped. As a result, as indicated by an arrow in the figure, a path of the data current Idata flowing in the order of the transistors T1, T3, T5 and the organic EL element OLED from the data line X toward the reference voltage Vss is formed. The drive transistor T3 causes the data current Idata supplied from the data line X to flow through its own channel, and generates a gate voltage Vg corresponding to the data current Idata at the node N1. Thereby, charges corresponding to the generated gate voltage Vg are accumulated in the capacitor C1, and data corresponding to the accumulated charge amount is written. Thus, in the data writing period t0 to t1, the drive transistor T3 functions as a programming transistor for writing data to the capacitor C1. Since the organic EL element OLED is included in the path of the data current Idata, the organic EL element OLED starts to emit light in this data writing process.
つぎに、駆動期間t1〜t2では、図5に示す動作によって、駆動電流Ioledが有機EL素子OLEDを流れ、有機EL素子OLEDが発光する。1H(すなわち、1本の走査線Yが選択される選択期間)に相当する書込期間t0〜t1が経過すると、第1の走査信号SEL1がLレベルに立ち下がって、スイッチングトランジスタT1,T2が共にオフする。これにより、データ電流Idataが供給されるデータ線XとノードN3とが電気的に分離され、駆動トランジスタT3のダイオード接続も解除される。ただし、このダイオード接続が解除された後も、駆動トランジスタT3のゲートに相当するノードN1には、キャパシタC1に保持されているデータに応じたゲート電圧Vgが印加され続ける。そして、第1の走査信号SEL1がLレベルになるのと「同期」して、第4の走査信号SEL4がHレベルに立ち上がって、スイッチングトランジスタT6がオンする。本明細書では、「同期」という用語を、同一タイミングである場合のみならず、設計上のマージン等の理由で若干の時間的なオフセットを許容する意味で用いている。これにより、電源線L(i)の電圧VL(i)、すなわち、基準電圧Vssよりも高い電源電圧VddがノードN3に供給される。なお、先のデータ書込期間t0〜t1と同様、この期間t1〜t2でも、スイッチングトランジスタT4はオフ、スイッチングトランジスタT5はオンのままである。その結果、駆動トランジスタT3および有機EL素子OLEDの双方に順バイアスが印加され、VL(i)=Vddに設定された電源線L(i)から対向電極側の基準電圧Vssに向かって、トランジスタT6,T3,T5、有機EL素子OLEDの順序で流れる駆動電流Ioledの経路が形成される。有機EL素子OLEDを流れる駆動電流Ioledは、駆動トランジスタT3のチャネル電流に相当し、その電流レベルは、キャパシタC1の蓄積電荷(保持データ)に起因したゲート電圧Vgによって設定される。有機EL素子OLEDは、駆動トランジスタT3が発生した駆動電流Ioledに応じた輝度で発光し、これによって、画素2の階調が設定される。   Next, in the driving period t1 to t2, the driving current Ioled flows through the organic EL element OLED and the organic EL element OLED emits light by the operation shown in FIG. When a writing period t0 to t1 corresponding to 1H (that is, a selection period in which one scanning line Y is selected) elapses, the first scanning signal SEL1 falls to the L level, and the switching transistors T1 and T2 are turned on. Turn off both. As a result, the data line X to which the data current Idata is supplied and the node N3 are electrically separated, and the diode connection of the driving transistor T3 is also released. However, even after the diode connection is released, the gate voltage Vg corresponding to the data held in the capacitor C1 is continuously applied to the node N1 corresponding to the gate of the drive transistor T3. Then, in synchronization with the first scanning signal SEL1 being at the L level, the fourth scanning signal SEL4 rises to the H level, and the switching transistor T6 is turned on. In this specification, the term “synchronization” is used not only for the same timing but also for allowing a slight time offset for reasons such as a design margin. As a result, the voltage VL (i) of the power supply line L (i), that is, the power supply voltage Vdd higher than the reference voltage Vss is supplied to the node N3. Note that the switching transistor T4 remains off and the switching transistor T5 remains on during this period t1 to t2, similarly to the previous data writing period t0 to t1. As a result, a forward bias is applied to both the drive transistor T3 and the organic EL element OLED, and the transistor T6 moves from the power supply line L (i) set to VL (i) = Vdd toward the reference voltage Vss on the counter electrode side. , T3, T5, and the organic EL element OLED are formed in the order of the drive current Ioled. The drive current Ioled flowing through the organic EL element OLED corresponds to the channel current of the drive transistor T3, and the current level is set by the gate voltage Vg caused by the accumulated charge (retained data) of the capacitor C1. The organic EL element OLED emits light with a luminance corresponding to the drive current Ioled generated by the drive transistor T3, and thereby the gradation of the pixel 2 is set.
続く第1の逆バイアス印加期間t2〜t3では、図6に示す動作によって、駆動トランジスタT3に対して非順バイアス、すなわち、駆動期間t1〜t2における順バイアスとは異なる方向のバイアスが印加される。具体的には、第3の走査信号SEL3がLレベルに立ち下がるとともに、これと同期して、第2の走査信号SEL2がHレベルに立ちがある。これにより、ノードN2と有機EL素子OLEDのアノードとが電気的に分離され、VL(i+1)=Vddに設定された電源線L(i+1)によってノードN2の電圧V2がVddに設定される。また、この期間t2〜t3でも、スイッチングトランジスタT6はオンのままであるが、電源線L(i)の電圧VL(i)は、先の駆動期間t1〜t2におけるVL(i)=Vddとは異なり、基準電圧Vssよりも低い電圧Vrvsに設定されている。したがって、ノードN2の電圧V2は電源線L(i)の電圧VL(i)(=Vrvs)よりも高いVddになる。その結果、駆動トランジスタT3に作用するバイアス(ノードN2,N3間の電圧関係)は、先の駆動期間t1〜t2のそれとは逆になる。このように、駆動トランジスタT3に逆バイアス(非順バイアスの一形態)を印加することにより、駆動トランジスタT3のVthシフト、すなわち、同一方向のバイアスのみが印加し続けることで、駆動トランジスタT3のしきい値Vthが経時変化してしまう現象等の特性の変化や劣化を抑制できる。   In the subsequent first reverse bias application period t2 to t3, the operation shown in FIG. 6 applies a non-forward bias to the drive transistor T3, that is, a bias in a direction different from the forward bias in the drive period t1 to t2. . Specifically, the third scanning signal SEL3 falls to the L level, and the second scanning signal SEL2 rises to the H level in synchronization therewith. Thereby, the node N2 and the anode of the organic EL element OLED are electrically separated, and the voltage V2 of the node N2 is set to Vdd by the power supply line L (i + 1) set to VL (i + 1) = Vdd. Is done. Also, the switching transistor T6 remains on during this period t2 to t3, but the voltage VL (i) of the power supply line L (i) is equal to VL (i) = Vdd in the previous driving period t1 to t2. In contrast, the voltage Vrvs is set lower than the reference voltage Vss. Therefore, the voltage V2 at the node N2 becomes Vdd higher than the voltage VL (i) (= Vrvs) of the power supply line L (i). As a result, the bias acting on the driving transistor T3 (the voltage relationship between the nodes N2 and N3) is opposite to that in the previous driving period t1 to t2. In this way, by applying a reverse bias (a form of non-forward bias) to the drive transistor T3, only the bias in the same direction continues to be applied by driving the Vth shift of the drive transistor T3. Changes in characteristics such as a phenomenon in which the threshold value Vth changes with time can be suppressed.
最後に、第2の逆バイアス印加期間t3〜t4では、図7に示す動作によって、有機EL素子OLEDに対して非順バイアス、すなわち、駆動期間t1〜t2における順バイアスとは異なる方向のバイアスが印加される。具体的には、第4の走査信号SEL4がLレベルに立ち下がるとともに、これと同期して、第3の走査信号SEL3がHレベルに立ちがある。これにより、ノードN3と電源線L(i)とが電気的に分離され、ノードN2と有機EL素子OLEDのアノードとが電気的に接続される。また、この期間t3〜t4でも、スイッチングトランジスタT4はオンのままであるが、電源線L(i+1)の電圧VL(i+1)は、先の期間t2〜t3におけるVL(i+1)=Vddとは異なりVrvsに設定されている。したがって、ノードN2の電圧V2は対向電極の基準電圧Vssよりも低いVrvsになる。その結果、有機EL素子OLEDに作用するバイアスは、駆動期間t1〜t2のそれとは逆になる。このように、有機EL素子OLEDに逆バイアスを印加することにより、有機EL素子OLEDの長寿命化を図ることが可能になる。   Finally, in the second reverse bias application period t3 to t4, the operation shown in FIG. 7 causes a non-forward bias to the organic EL element OLED, that is, a bias in a direction different from the forward bias in the drive period t1 to t2. Applied. Specifically, the fourth scanning signal SEL4 falls to the L level, and the third scanning signal SEL3 rises to the H level in synchronization therewith. Thereby, the node N3 and the power supply line L (i) are electrically separated, and the node N2 and the anode of the organic EL element OLED are electrically connected. In addition, the switching transistor T4 remains on during this period t3 to t4, but the voltage VL (i + 1) of the power supply line L (i + 1) is VL (i + 1) in the previous period t2 to t3. ) = Vrvs unlike Vdd. Therefore, the voltage V2 at the node N2 becomes Vrvs lower than the reference voltage Vss of the counter electrode. As a result, the bias acting on the organic EL element OLED is opposite to that in the driving periods t1 to t2. Thus, by applying a reverse bias to the organic EL element OLED, it is possible to extend the life of the organic EL element OLED.
図3に示した電源線L(i+1)の電圧VL(i+1)の経時変化は、電源線L(i)それに対して1H分オフセットしている。そして、(i+1)番目の画素行に関しては、タイミングt0から1Hが経過したタイミングt1を始点として、電源線L(i+1),L(i+2)を用いた動作プロセスが上述したプロセスと同様に行われる(それ以降の画素行についても同様)。   The change over time of the voltage VL (i + 1) of the power supply line L (i + 1) shown in FIG. 3 is offset by 1H with respect to the power supply line L (i). For the (i + 1) th pixel row, the operation process using the power supply lines L (i + 1) and L (i + 2) is described above, starting from the timing t1 when 1H has elapsed from the timing t0. The same process is performed (the same applies to the subsequent pixel rows).
このように、本実施形態では、隣接した一対の電源線L(i),L(i+1)を画素回路に共通接続し、これらの電圧VL(i),VL(i+1)を走査線Yの選択と同期して可変に設定する。これらの電圧VL(i),VL(i+1)は、同一波形であり、所定期間分(ここでは1H分)オフセットさせた関係になっている。そして、(i+1)番目の画素行の動作プロセスで本来使用すべき電源線L(i+1)をi番目の画素行の動作プロセスでも使用する。このように、電源線Lの共通化を図ることで、電源線Lの本数を減らすことが可能になる。   Thus, in this embodiment, a pair of adjacent power supply lines L (i) and L (i + 1) are connected in common to the pixel circuit, and these voltages VL (i) and VL (i + 1) are scanned. It is set to be variable in synchronization with the selection of the line Y. These voltages VL (i) and VL (i + 1) have the same waveform and are offset by a predetermined period (here, 1H). The power supply line L (i + 1) that should be used in the operation process of the (i + 1) th pixel row is also used in the operation process of the i-th pixel row. Thus, by sharing the power supply lines L, the number of power supply lines L can be reduced.
また、本実施形態によれば、電源線L(i),L(i+1)の電圧VL(i),VL(i+1)を可変に設定することにより、駆動トランジスタT3に非順バイアスを印加するとともに、有機EL素子OLEDにも非順バイアスを印加する。駆動トランジスタT3に非順バイアスを印加することにより、駆動トランジスタT3におけるVthシフト等の特性の変化を有効に抑制することが可能になる。また、有機EL素子OLEDに非順バイアスを印加することにより、有機EL素子OLEDの長寿命化を図ることができる。電源線L(i),L(i+1)の電圧VL(i),VL(i+1)を振る手法は、対向電極の電圧Vcaを振る手法と比較して、回路負担を軽減でき、フレーム設定等を行う上でも有利になる。   In addition, according to the present embodiment, the voltages VL (i) and VL (i + 1) of the power supply lines L (i) and L (i + 1) are variably set so that the drive transistor T3 is non-forward biased. And a non-forward bias is also applied to the organic EL element OLED. By applying a non-forward bias to the drive transistor T3, it is possible to effectively suppress changes in characteristics such as a Vth shift in the drive transistor T3. Moreover, the lifetime of the organic EL element OLED can be extended by applying a non-forward bias to the organic EL element OLED. Compared with the method of oscillating the voltage Vca of the counter electrode, the method of oscillating the voltages VL (i) and VL (i + 1) of the power lines L (i) and L (i + 1) can reduce the circuit burden. This is also advantageous for frame setting and the like.
(第2の実施形態)
図8は、本実施形態にかかるボルテージフォロワ型電圧プログラム方式の画素回路図である。i番目の画素行における1つの画素回路には、i番目の走査線Yiを構成する4本の走査線Ya〜Yd、この走査線Yiに対応するi番目の電源線L(i)、および、これと隣接した(i+1)番目の電源線L(i+1)が接続されている。この画素回路は、有機EL素子OLED、5つのトランジスタT1〜T5、およびデータを保持するキャパシタC1,C2によって構成されている。
(Second Embodiment)
FIG. 8 is a pixel circuit diagram of a voltage follower type voltage program system according to the present embodiment. One pixel circuit in the i-th pixel row includes four scanning lines Ya to Yd constituting the i-th scanning line Yi, an i-th power supply line L (i) corresponding to the scanning line Yi, and The (i + 1) th power line L (i + 1) adjacent to this is connected. This pixel circuit includes an organic EL element OLED, five transistors T1 to T5, and capacitors C1 and C2 for holding data.
スイッチングトランジスタT1は、そのゲートが第1の走査信号SEL1が供給される第1の走査線Yaに接続されており、この走査信号SEL1によって導通制御される。このスイッチングトランジスタT1の一方の端子は、データ電圧Vdataが供給されるデータ線Xに接続されており、その他方の端子は、第1のキャパシタC1の一方の電極に接続されている。このキャパシタC1の他方の電極は、ノードN1に接続されている。このノードN1には、第1のキャパシタC1以外に、駆動トランジスタT3のゲート、スイッチングトランジスタT2の一方の端子、および第2のキャパシタC2の一方の電極が共通接続されている。駆動トランジスタT3の一方の端子は、電源線L(i)に接続されており、その他方の端子は、ノードN2に接続されている。このノードN2には、駆動トランジスタT3以外に、スイッチングトランジスタT2の他方の端子、第2のキャパシタC2の他方の電極、スイッチングトランジスタT4の一方の端子、およびスイッチングトランジスタT5の一方の端子が共通接続されている。駆動トランジスタT3のソース,ゲートに相当するノードN1,N2の間にキャパシタC2を設けることにより、ボルテージフォロワ型の回路が構成される。スイッチングトランジスタT4は、その他方の端子が電源線L(i+1)に接続され、そのゲートが第3の走査信号SEL3が供給される第3の走査線Ycに接続されているとともに、この走査信号SEL3によって導通制御される。スイッチングトランジスタT5は、その他方の端子が有機EL素子OLEDのアノード(陽極)に接続され、そのゲートが第4の走査信号SEL4が供給される第4の走査線Ydに接続されているとともに、この走査信号SEL4によって導通制御される。この有機EL素子OLEDのカソード(陰極)、すなわち対向電極には、基準電圧Vssが固定的に印加されている。   The gate of the switching transistor T1 is connected to the first scanning line Ya to which the first scanning signal SEL1 is supplied, and the conduction of the switching transistor T1 is controlled by the scanning signal SEL1. One terminal of the switching transistor T1 is connected to the data line X to which the data voltage Vdata is supplied, and the other terminal is connected to one electrode of the first capacitor C1. The other electrode of the capacitor C1 is connected to the node N1. In addition to the first capacitor C1, the node N1 is connected in common to the gate of the drive transistor T3, one terminal of the switching transistor T2, and one electrode of the second capacitor C2. One terminal of the driving transistor T3 is connected to the power supply line L (i), and the other terminal is connected to the node N2. In addition to the driving transistor T3, the other terminal of the switching transistor T2, the other electrode of the second capacitor C2, one terminal of the switching transistor T4, and one terminal of the switching transistor T5 are commonly connected to the node N2. ing. By providing a capacitor C2 between nodes N1 and N2 corresponding to the source and gate of the driving transistor T3, a voltage follower type circuit is configured. The other terminal of the switching transistor T4 is connected to the power supply line L (i + 1), and its gate is connected to the third scanning line Yc to which the third scanning signal SEL3 is supplied. The conduction is controlled by the signal SEL3. The other terminal of the switching transistor T5 is connected to the anode (anode) of the organic EL element OLED, and its gate is connected to the fourth scanning line Yd to which the fourth scanning signal SEL4 is supplied. The conduction is controlled by the scanning signal SEL4. A reference voltage Vss is fixedly applied to the cathode (cathode) of the organic EL element OLED, that is, the counter electrode.
図9は、図8に示した画素回路の動作タイミングチャートである。本実施形態において、1Fに相当する期間t0〜t5における一連の動作プロセスは、期間t0〜t1における初期化プロセス、期間t1〜t2におけるデータ書込プロセス、駆動期間t2〜t3における駆動プロセス、期間t3〜t4における逆バイアスの印加プロセス、および期間t4〜t5における待機プロセスに大別される。   FIG. 9 is an operation timing chart of the pixel circuit shown in FIG. In the present embodiment, a series of operation processes in the period t0 to t5 corresponding to 1F are an initialization process in the period t0 to t1, a data writing process in the period t1 to t2, a driving process in the driving period t2 to t3, and a period t3. Are roughly divided into a reverse bias application process at t4 and a standby process at periods t4 to t5.
まず、初期化期間t0〜t1では、図10に示す動作によって、駆動トランジスタT3に対する非順バイアスの印加とVth補償とが同時に行われる。具体的には、走査信号SEL1,SEL4がLレベルになって、スイッチングトランジスタT1,T5が共にオフする。これにより、第1のキャパシタC1とデータ線Xとが電気的に分離されるとともに、有機EL素子OLEDとノードN2とが電気的に分離される。また、第2の走査信号SEL2がHレベルになって、スイッチングトランジスタT2がオンする。さらに、初期化期間t0〜t1の一部期間(前半)において、第3の走査信号SEL3がHレベルになって、スイッチングトランジスタT4がオンする。ここで、電源線L(i)はVL(i)=Vrvsに設定されており、ノードN2の電圧V2は、電源線L(i+1)を介した電圧Vddの供給によって、電源線L(i)の電圧VL(i)、すなわちVrvsよりも高い電圧になっている。このような電圧関係より、駆動トランジスタT3には、駆動電流Ioledが流れる方向とは逆方向のバイアスが印加され、自己のゲートと自己のドレイン(ノードN2側の端子)とが順方向に接続されたダイオード接続となる。その後、第3の走査信号SEL3がLレベルに立ち下がって、スイッチングトランジスタT4がオフすると、ノードN2の電圧V2(およびこれと直結したノードN1の電圧V1)がオフセット電圧(Vrvs+Vth)に設定される。ノードN1に接続されたキャパシタC1,C2は、データの書き込みに先立ち、ノードN1の電圧V1がオフセット電圧(Vrvs+Vth)になるような電荷状態に設定される。このように、データの書き込みに先立ち、ノードN1の電圧をオフセット電圧(Vrvs+Vth)にオフセットさせておくことにより、駆動トランジスタT3のしきい値Vthを補償することが可能になる。   First, in the initialization period t0 to t1, non-forward bias is applied to the driving transistor T3 and Vth compensation is simultaneously performed by the operation shown in FIG. Specifically, the scanning signals SEL1 and SEL4 become L level, and both the switching transistors T1 and T5 are turned off. Thereby, the first capacitor C1 and the data line X are electrically separated, and the organic EL element OLED and the node N2 are electrically separated. Further, the second scanning signal SEL2 becomes H level, and the switching transistor T2 is turned on. Furthermore, in a partial period (first half) of the initialization period t0 to t1, the third scanning signal SEL3 becomes H level and the switching transistor T4 is turned on. Here, the power supply line L (i) is set to VL (i) = Vrvs, and the voltage V2 at the node N2 is supplied by the supply of the voltage Vdd via the power supply line L (i + 1). The voltage VL (i) of i) is higher than Vrvs. Due to this voltage relationship, a bias in the direction opposite to the direction in which the drive current Ioled flows is applied to the drive transistor T3, and its own gate and its own drain (terminal on the node N2 side) are connected in the forward direction. Diode connection. Thereafter, when the third scanning signal SEL3 falls to the L level and the switching transistor T4 is turned off, the voltage V2 at the node N2 (and the voltage V1 at the node N1 directly connected thereto) is set to the offset voltage (Vrvs + Vth). . The capacitors C1 and C2 connected to the node N1 are set to a charge state such that the voltage V1 of the node N1 becomes an offset voltage (Vrvs + Vth) prior to data writing. As described above, the threshold voltage Vth of the drive transistor T3 can be compensated by offsetting the voltage of the node N1 to the offset voltage (Vrvs + Vth) prior to data writing.
つぎに、データ書込期間t1〜t2では、図11に示す動作によって、初期化期間t0〜t1にて設定されたオフセット電圧(Vss+Vth)を基準に、キャパシタC1,C2に対するデータの書き込みが行われる。具体的には、第2の走査信号SEL2がLレベルに立ち下がって、スイッチングトランジスタT2がオフし、駆動トランジスタT3のダイオード接続が解除される。この走査信号SEL2の立ち下がりと同期して、第1の走査信号SEL1がHレベルに立ち上がって、スイッチングトランジスタT1がオンする。これにより、データ線Xと第1のキャパシタC1とが電気的に接続される。そして、タイミングt1から所定の時間が経過した時点で、データ線Xの電圧Vxが基準電圧Vrvsからデータ電圧Vdataに立ち上がる。データ線XおよびノードN1は、第1のキャパシタC1を介して容量結合している。そのため、このノードN1の電圧V1は、数式1に示すように、データ線Xの電圧変化量ΔVdata(=Vdata−Vss)に応じて、オフセット電圧(Vrvs+Vth)を基準としてα・ΔVdata分だけ上昇する。なお、同数式において、係数αは、第1のキャパシタC1の容量Caと第2のキャパシタC2の容量Cbとの容量比によって一義的に特定される係数である(α=Ca/(Ca+Cb))。   Next, in the data writing period t1 to t2, data is written to the capacitors C1 and C2 based on the offset voltage (Vss + Vth) set in the initialization period t0 to t1 by the operation shown in FIG. . Specifically, the second scanning signal SEL2 falls to the L level, the switching transistor T2 is turned off, and the diode connection of the driving transistor T3 is released. In synchronization with the fall of the scanning signal SEL2, the first scanning signal SEL1 rises to H level and the switching transistor T1 is turned on. As a result, the data line X and the first capacitor C1 are electrically connected. When a predetermined time elapses from the timing t1, the voltage Vx of the data line X rises from the reference voltage Vrvs to the data voltage Vdata. The data line X and the node N1 are capacitively coupled via the first capacitor C1. Therefore, the voltage V1 of the node N1 rises by α · ΔVdata by using the offset voltage (Vrvs + Vth) as a reference according to the voltage change amount ΔVdata (= Vdata−Vss) of the data line X as shown in Equation 1. . In the equation, the coefficient α is a coefficient uniquely specified by the capacitance ratio between the capacitance Ca of the first capacitor C1 and the capacitance Cb of the second capacitor C2 (α = Ca / (Ca + Cb)). .
(数式1)
V1=Vrvs+Vth+α・ΔVdata
=Vrvs+Vth+α(Vdata−Vss)
(Formula 1)
V1 = Vrvs + Vth + α ・ ΔVdata
= Vrvs + Vth + α (Vdata−Vss)
キャパシタC1,C2には、数式1より算出される電圧V1に相当する電荷がデータとして書き込まれる。この期間t1〜t2において、ノードN2の電圧V2は、ノードN1の電圧変動の影響を受けることなく、ほぼVrvs+Vthに維持される。なぜなら、これらのノードN1,N2は、第2のキャパシタC2を介して容量結合しているものの、通常、このキャパシタC2の容量は有機EL素子OLEDの自己容量よりも十分に小さいからである。なお、この期間t1〜t2において、電源線L(i)をVL=Vssにする理由は、駆動電流Ioledを流さないことで、有機EL素子OLEDの発光を規制するためである。なお、この期間t1〜t2において、スイッチングトランジスタT5がオフしているので、駆動電流Ioledが流れず、有機EL素子OLEDは発光しない。   In the capacitors C1 and C2, charges corresponding to the voltage V1 calculated from Equation 1 are written as data. During this period t1 to t2, the voltage V2 at the node N2 is maintained at approximately Vrvs + Vth without being affected by the voltage fluctuation at the node N1. This is because although the nodes N1 and N2 are capacitively coupled via the second capacitor C2, the capacitance of the capacitor C2 is usually sufficiently smaller than the self-capacitance of the organic EL element OLED. Note that the reason why the power supply line L (i) is set to VL = Vss in this period t1 to t2 is to restrict the light emission of the organic EL element OLED by not passing the driving current Ioled. In this period t1 to t2, since the switching transistor T5 is off, the drive current Ioled does not flow and the organic EL element OLED does not emit light.
そして、駆動期間t2〜t3では、図12に示す動作によって、駆動トランジスタT3のチャネル電流に相当する駆動電流Ioledが有機EL素子OLEDに供給され、有機EL素子OLEDが発光する。具体的には、第1の走査信号SEL1がLレベルに立ち下がって、スイッチングトランジスタT1がオフする。これにより、データ電圧Vdataが供給されるデータ線Xと第1のキャパシタC1とが電気的に分離されるが、駆動トランジスタT3のゲートN1には、キャパシタC1,C2に保持されているデータに応じた電圧が印加され続ける。そして、第1の走査信号SEL1の立ち下がりと同期して、第4の走査信号SEL4がHレベルに立ち上がり、スイッチングトランジスタT5がオンするとともに、電源線L(i)の電圧VL(i)もVrvsからVddに立ち上がる。その結果、電源線L(i)から対向電極の基準電圧Vssに向かう方向に駆動電流Ioledの経路が形成される。駆動トランジスタT3が飽和領域で動作することを前提として、有機EL素子OLEDを流れる駆動電流Ioled(駆動トランジスタT3のチャネル電流Ids)は、数式2に基づいて算出される。同数式において、Vgsは、駆動トランジスタT3のゲート−ソース間電圧である。また、利得係数βは、駆動トランジスタT3のキャリアの移動度μ、ゲート容量A、チャネル幅W、チャネル長Lより一義的に特定される係数である(β=μAW/L)。   In the driving period t2 to t3, the driving current Ioled corresponding to the channel current of the driving transistor T3 is supplied to the organic EL element OLED by the operation shown in FIG. 12, and the organic EL element OLED emits light. Specifically, the first scanning signal SEL1 falls to the L level, and the switching transistor T1 is turned off. As a result, the data line X to which the data voltage Vdata is supplied is electrically separated from the first capacitor C1, but the gate N1 of the driving transistor T3 is connected to the data held in the capacitors C1 and C2. The applied voltage continues to be applied. Then, in synchronization with the fall of the first scanning signal SEL1, the fourth scanning signal SEL4 rises to H level, the switching transistor T5 is turned on, and the voltage VL (i) of the power supply line L (i) is also Vrvs. To Vdd. As a result, a path of the drive current Ioled is formed in the direction from the power supply line L (i) toward the reference voltage Vss of the counter electrode. Assuming that the drive transistor T3 operates in the saturation region, the drive current Ioled (channel current Ids of the drive transistor T3) flowing through the organic EL element OLED is calculated based on Equation 2. In the equation, Vgs is a gate-source voltage of the driving transistor T3. The gain coefficient β is a coefficient uniquely specified by the carrier mobility μ, the gate capacitance A, the channel width W, and the channel length L of the driving transistor T3 (β = μAW / L).
(数式2)
Ioled=Ids
=β/2(Vgs−Vth)2
(Formula 2)
Ioled = Ids
= Β / 2 (Vgs−Vth) 2
ここで、駆動トランジスタT3のゲート電圧Vgとして数式1で算出されたV1を代入すると、数式2は数式3のように変形できる。   Here, when V1 calculated by Expression 1 is substituted as the gate voltage Vg of the driving transistor T3, Expression 2 can be transformed as Expression 3.
(数式3)
Ioled=β/2(Vg−Vs−Vth)2
=β/2{(Vrvs+Vth+α・ΔVdata)−Vs−Vth}2
=β/2(Vrvs+α・ΔVdata−Vs)2
(Formula 3)
Ioled = β / 2 (Vg−Vs−Vth) 2
= Β / 2 {(Vrvs + Vth + α · ΔVdata) −Vs−Vth} 2
= Β / 2 (Vrvs + α · ΔVdata−Vs) 2
数式3において留意すべき点は、駆動トランジスタT3が発生する駆動電流Ioledは、Vthの相殺によって、駆動トランジスタT3のしきい値Vthに依存しない点である。したがって、キャパシタC1,C2に対するデータの書き込みをVthを基準に行えば、製造バラツキや経時変化等によってVthにバラツキが生じたととしても、その影響を受けることなく駆動電流Ioledを生成できる。   The point to be noted in Formula 3 is that the drive current Ioled generated by the drive transistor T3 does not depend on the threshold value Vth of the drive transistor T3 due to cancellation of Vth. Therefore, if data writing to the capacitors C1 and C2 is performed with reference to Vth, the drive current Ioled can be generated without being affected by variations in Vth due to manufacturing variations or changes with time.
有機EL素子OLEDの発光輝度は、データ電圧Vdata(電圧変化量ΔVdata)に応じた駆動電流Ioledにより決定され、これによって、画素2の階調が設定される。なお、図12に示した経路で駆動電流Ioledが流れると、駆動トランジスタT3のソース電圧V2は、有機EL素子OLEDの自己抵抗に起因した電圧降下Velに応じて、当初のVrvs+Vthよりも上昇する。しかしながら、駆動トランジスタT3のゲートN1とソースN2とは第2のキャパシタC2を介して容量結合しており、ソース電圧V2の上昇にともないゲート電圧V1も上昇するので、結果的に、ゲート−ソース間電圧Vgsはほぼ一定に維持される。   The light emission luminance of the organic EL element OLED is determined by the drive current Ioled corresponding to the data voltage Vdata (voltage change amount ΔVdata), and thereby the gradation of the pixel 2 is set. When the drive current Ioled flows through the path shown in FIG. 12, the source voltage V2 of the drive transistor T3 rises from the original Vrvs + Vth according to the voltage drop Vel caused by the self resistance of the organic EL element OLED. However, the gate N1 and the source N2 of the driving transistor T3 are capacitively coupled via the second capacitor C2, and the gate voltage V1 increases as the source voltage V2 increases, resulting in a gate-source connection. The voltage Vgs is maintained almost constant.
続く逆バイアス期間t3〜t4では、図13に示す動作によって、有機EL素子OLEDの長寿命化を図るべく、有機EL素子OLEDに対して非順バイアスが印加される。具体的には、第3の走査信号SEL3がHレベルに立ち上がるとともに、電源線L(i)の電圧VL(i)がVddからVrvsになっている。また、この期間t3〜t4では、電源線L(i+1)がVL(i+1)=Vrvsになっている。したがって、ノードN2に電源線L(i+1)の電圧Vrvsが直接印加され、V2=Vrvsになるので、有機EL素子OLEDに非順バイアスの一形態である逆バイアスが印加される。   In the subsequent reverse bias period t3 to t4, a non-forward bias is applied to the organic EL element OLED in order to extend the life of the organic EL element OLED by the operation shown in FIG. Specifically, the third scanning signal SEL3 rises to the H level, and the voltage VL (i) of the power supply line L (i) is changed from Vdd to Vrvs. In this period t3 to t4, the power supply line L (i + 1) is VL (i + 1) = Vrvs. Therefore, since the voltage Vrvs of the power supply line L (i + 1) is directly applied to the node N2 and V2 = Vrvs, a reverse bias, which is a form of non-forward bias, is applied to the organic EL element OLED.
待機期間t4〜t5は、図9に示した電圧VL(i),VL(i+1)を所定期間分(ここでは1H分)オフセットさせた同一波形にしたことに伴い生じる、タイミングを調整するための期間である。なお、上述したi番目の画素行に続いて選択される(i+1)番目の画素行に関しては、1H分オフセットしたタイミングで、電源線L(i+1),L(i+2)を用いた動作プロセスが上述したプロセスと同様に行われる(それ以降の画素行についても同様)。   The standby periods t4 to t5 adjust the timing that occurs when the voltages VL (i) and VL (i + 1) shown in FIG. 9 have the same waveform offset by a predetermined period (here, 1H). It is a period for. For the (i + 1) -th pixel row selected following the i-th pixel row, the power supply lines L (i + 1) and L (i + 2) are connected at a timing offset by 1H. The operation process used is performed in the same manner as described above (the same applies to the subsequent pixel rows).
このように、本実施形態によれば、第1の実施形態と同様の理由で、電源線Lの本数を減らすことができる。それとともに、駆動トランジスタT3に非順バイアスを印加することによるVthシフトの抑制と、有機EL素子OLEDに非順バイアスを印加することによる有機EL素子OLEDの長寿命化とを図れる。   Thus, according to the present embodiment, the number of power supply lines L can be reduced for the same reason as in the first embodiment. At the same time, it is possible to suppress the Vth shift by applying a non-forward bias to the driving transistor T3 and to extend the life of the organic EL element OLED by applying a non-forward bias to the organic EL element OLED.
なお、本実施例において、駆動トランジスタのゲート電圧をオフセット電圧に設定する際には、駆動トランジスタのゲートに接続されたキャパシタの一方の電極に対向する他方のキャパシタの電極の電位を所定値に設定することが好ましい。これにより、容量カップリングにより前記駆動トランジスタのゲート電圧を正確に設定することができる。   In this embodiment, when the gate voltage of the driving transistor is set to the offset voltage, the potential of the electrode of the other capacitor facing the one electrode of the capacitor connected to the gate of the driving transistor is set to a predetermined value. It is preferable to do. Thereby, the gate voltage of the drive transistor can be accurately set by capacitive coupling.
例えば、図9に示したタイミングチャートのように、スイッチングトランジスタT2とスイッチングトランジスタT1とがともにオン状態となる期間を設け、さらにこの期間内の電圧Vxを、Vss等の所定値に設定することにより、ノードN1がオフセット電圧に設定される際にノードN1に接続されたキャパシタC1の電極とは反対側の電極の電位が正確に設定され、このため、データ電圧Vdataを供給して容量カップリングにより行う、ノードN1の電圧レベルの設定も正確に行うことができる。   For example, as shown in the timing chart of FIG. 9, by providing a period in which both the switching transistor T2 and the switching transistor T1 are turned on, and further setting the voltage Vx in this period to a predetermined value such as Vss When the node N1 is set to the offset voltage, the potential of the electrode on the side opposite to the electrode of the capacitor C1 connected to the node N1 is accurately set. For this reason, the data voltage Vdata is supplied and capacitive coupling is performed. The voltage level of the node N1 can also be set accurately.
なお、上述した実施形態では、電気光学素子として有機EL素子OLEDを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、駆動電流に応じて輝度が設定される電気光学素子(無機LED表示装置、フィールド・エミッション表示装置等)、或いは、駆動電流に応じた透過率・反射率を呈する電気光学装置(エレクトロクロミック表示装置、電気泳動表示装置等)に対しても広く適用可能である。   In the above-described embodiment, the example in which the organic EL element OLED is used as the electro-optical element has been described. However, the present invention is not limited to this, and an electro-optical element (inorganic LED display device, field emission display device, etc.) whose luminance is set according to the drive current, or transmittance according to the drive current. -Widely applicable to electro-optical devices (electrochromic display devices, electrophoretic display devices, etc.) exhibiting reflectivity.
また、上述した実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。   Further, the electro-optical device according to the above-described embodiment can be mounted on various electronic devices including, for example, a television, a projector, a mobile phone, a mobile terminal, a mobile computer, a personal computer, and the like. When the above-described electro-optical device is mounted on these electronic devices, the commercial value of the electronic devices can be further increased, and the product appeal of electronic devices in the market can be improved.
本発明の電気光学装置以外の応用としては、例えば、本発明の画素回路の構成はバイオチップ等の電子装置の電子回路としても採用可能である。   As an application other than the electro-optical device of the present invention, for example, the configuration of the pixel circuit of the present invention can be adopted as an electronic circuit of an electronic device such as a biochip.
電気光学装置のブロック構成図。FIG. 3 is a block diagram of an electro-optical device. 第1の実施形態にかかる画素回路図。FIG. 2 is a pixel circuit diagram according to the first embodiment. 第1の実施形態にかかる動作タイミングチャート。The operation | movement timing chart concerning 1st Embodiment. データ書込期間における動作説明図。Operation | movement explanatory drawing in a data writing period. 駆動期間における動作説明図。FIG. 9 is an operation explanatory diagram in a driving period. 第1の逆バイアス期間における動作説明図。Operation | movement explanatory drawing in a 1st reverse bias period. 第2の逆バイアス期間における動作説明図。Operation | movement explanatory drawing in a 2nd reverse bias period. 第2の実施形態にかかる画素回路図。FIG. 6 is a pixel circuit diagram according to a second embodiment. 第2の実施形態にかかる動作タイミングチャート。The operation | movement timing chart concerning 2nd Embodiment. 初期化期間における動作説明図。Operation | movement explanatory drawing in an initialization period. データ書込期間における動作説明図。Operation | movement explanatory drawing in a data writing period. 駆動期間における動作説明図。FIG. 9 is an operation explanatory diagram in a driving period. 逆バイアス期間における動作説明図。Operation | movement explanatory drawing in a reverse bias period.
符号の説明Explanation of symbols
1 表示部
2 画素
3 走査線駆動回路
4 データ線駆動回路
5 制御回路
6 電源線制御回路
T1〜T6 トランジスタ
C1〜C2 キャパシタ
OLED 有機EL素子
N1〜N3 ノード
DESCRIPTION OF SYMBOLS 1 Display part 2 Pixel 3 Scan line drive circuit 4 Data line drive circuit 5 Control circuit 6 Power supply line control circuit T1-T6 Transistor C1-C2 Capacitor
OLED organic EL elements N1 to N3 nodes

Claims (19)

  1. 複数の走査線と、
    複数のデータ線と、
    前記複数のデータ線と交差する方向に延在する複数の電源線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して複数の画素回路が設けられているとともに、前記複数の画素回路のそれぞれが、前記複数の電源線のうち互いに隣接した一対の電源線に共通接続された画素群と、
    前記複数の走査線に走査信号を出力することにより、前記走査線を選択する走査線駆動回路と、
    前記走査線駆動回路による前記走査線の選択と同期して、前記複数の電源線の電圧を可変に設定する電源線制御回路とを有することを特徴とする電気光学装置。
    A plurality of scan lines;
    Multiple data lines,
    A plurality of power supply lines extending in a direction intersecting with the plurality of data lines;
    A plurality of pixel circuits are provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines, and each of the plurality of pixel circuits is a pair of adjacent ones of the plurality of power supply lines. A group of pixels commonly connected to a power line;
    A scanning line driving circuit for selecting the scanning line by outputting a scanning signal to the plurality of scanning lines;
    An electro-optical device comprising: a power supply line control circuit that variably sets voltages of the plurality of power supply lines in synchronization with selection of the scanning line by the scanning line driving circuit.
  2. 複数の走査線と、
    複数のデータ線と、
    前記複数のデータ線と交差する方向に延在する複数の電源線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、を含み、
    前記複数の電源線のうちの一つの電源線には、前記複数の画素回路のうち、前記複数のデータ線の一つのデータ線に沿って相隣接して配置された画素回路が接続されていることを特徴とする電気光学装置。
    A plurality of scan lines;
    Multiple data lines,
    A plurality of power supply lines extending in a direction intersecting with the plurality of data lines;
    A plurality of pixel circuits provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines,
    One power line of the plurality of power lines is connected to a pixel circuit arranged adjacent to one another along one data line of the plurality of data lines. An electro-optical device.
  3. 前記複数の電源線のうち隣接する2つの電源線の一方の電源線の電圧値の経時変化は、当該2つの電源線の他方の電源線の電圧値の経時変化に対して所定時間分シフトしていることを特徴とする請求項1または2に記載された電気光学装置。   The change over time in the voltage value of one of the two adjacent power supply lines among the plurality of power supply lines is shifted by a predetermined time with respect to the change over time in the voltage value of the other power supply line of the two power supply lines. The electro-optical device according to claim 1, wherein the electro-optical device is provided.
  4. 前記複数の画素回路の各々は、
    前記複数のデータ線の一つのデータ線を介して供給されたデータ電流またはデータ電圧に応じた電荷を保持するキャパシタと、
    前記キャパシタに保持された前記電荷に基づいて導通状態が設定される駆動トランジスタと、
    前記導通状態に応じて輝度が設定される電気光学素子とを有することを特徴とする請求項1乃至3いずれかに記載された電気光学装置。
    Each of the plurality of pixel circuits is
    A capacitor for holding a charge corresponding to a data current or a data voltage supplied via one data line of the plurality of data lines;
    A drive transistor whose conduction state is set based on the charge held in the capacitor;
    The electro-optical device according to claim 1, further comprising an electro-optical element whose luminance is set according to the conduction state.
  5. 前記電源線制御回路は、前記複数の電源線のうち、前記複数の画素回路の各々に接続された2つの電源線の電圧値を可変に設定することにより、前記駆動トランジスタに印加されるバイアス方向を変えることを特徴とする請求項4に記載された電気光学装置。   The power supply line control circuit is configured to variably set a voltage value of two power supply lines connected to each of the plurality of pixel circuits among the plurality of power supply lines to thereby apply a bias direction applied to the drive transistor. The electro-optical device according to claim 4, wherein:
  6. 前記2つの電源線のうちの一方の電源線は、前記駆動トランジスタの一方の端部に接続されて2つの電源線のうちの他方の電源線は、前記駆動トランジスタの他方の端部と前記電気光学素子との間のノードに接続されていることを特徴とする請求項5に記載された電気光学装置。   One power line of the two power lines is connected to one end of the drive transistor, and the other power line of the two power lines is connected to the other end of the drive transistor and the electric power. 6. The electro-optical device according to claim 5, wherein the electro-optical device is connected to a node between the optical element.
  7. 前記電源線制御回路は、所定の期間の一部である駆動期間において、前記一方の電源線の電圧を前記所定の電圧よりも高く設定することにより、前記駆動トランジスタに順バイアスを印加するとともに、前記所定の期間の一部であって前記駆動期間とは異なる期間において、前記他方の電源線の電圧を前記一方電源線の電圧よりも高く設定することにより、前記駆動トランジスタに非順バイアスを印加することを特徴とする請求項6に記載された電気光学装置。   The power supply line control circuit applies a forward bias to the drive transistor by setting the voltage of the one power supply line higher than the predetermined voltage in a drive period that is a part of the predetermined period. A non-forward bias is applied to the drive transistor by setting the voltage of the other power supply line higher than the voltage of the one power supply line in a part of the predetermined period that is different from the drive period. The electro-optical device according to claim 6.
  8. 前記電源線制御回路は、前記複数の電源線のうち、前記複数の画素回路の各々に接続された2つの電源線の電圧値を可変に設定することにより、前記電気光学素子に印加されるバイアス方向を変えることを特徴とする請求項4に記載された電気光学装置。   The power supply line control circuit is configured to variably set a voltage value of two power supply lines connected to each of the plurality of pixel circuits among the plurality of power supply lines, thereby applying a bias applied to the electro-optical element. The electro-optical device according to claim 4, wherein the direction is changed.
  9. 前記2つの電源線のうちの一方の電源線は、前記駆動トランジスタの一方の端部に接続されており、
    前記2つの電源線のうちの他方の電源線は、前記駆動トランジスタの他方の端部と前記電気光学素子との間のノードに接続された請求項8に記載された電気光学装置。
    One of the two power lines is connected to one end of the drive transistor,
    The electro-optical device according to claim 8, wherein the other power line of the two power lines is connected to a node between the other end of the driving transistor and the electro-optical element.
  10. 前記電源線制御回路は、所定の期間の一部である駆動期間において、前記一方の電源線の電圧を前記所定の電圧よりも高く設定することにより、前記電気光学素子に順バイアスを印加するとともに、前記所定の期間の一部であって前記駆動期間とは異なる期間において、前記他方の電源線の電圧を前記所定の電圧よりも低く設定することにより、前記電気光学素子に非順バイアスを印加することを特徴とする請求項8に記載された電気光学装置。   The power supply line control circuit applies a forward bias to the electro-optic element by setting a voltage of the one power supply line higher than the predetermined voltage in a driving period that is a part of the predetermined period. Applying a non-forward bias to the electro-optic element by setting the voltage of the other power line lower than the predetermined voltage in a part of the predetermined period that is different from the driving period. The electro-optical device according to claim 8.
  11. 請求項1乃至10のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1 mounted thereon.
  12. 複数の走査線と複数のデータ線との交差に対応して、各々が電気光学素子と駆動トランジスタとを含む複数の画素回路が設けられており、前記複数の画素回路のそれぞれが、前記複数の走査線に対応して設けられた複数の電源線のうち互いに隣接した一対の電源線に共通接続された電気光学装置の駆動方法において、
    前記複数の画素回路の各々に前記複数のデータ線のうちの一つのデータ線を介してデータ信号を供給する第1のステップと、
    前記データ信号により設定された前記駆動トランジスタの導通状態に応じた順バイアスを前記電気光学素子に印加する第2のステップと、
    前記電気光学素子に非順バイアス第3のステップと、
    前記順バイアスの印加による前記駆動トランジスタの特性の変化または劣化を回復させるための第4のステップと、
    を有することを特徴とする電気光学装置の駆動方法。
    A plurality of pixel circuits each including an electro-optic element and a driving transistor are provided corresponding to the intersections of the plurality of scanning lines and the plurality of data lines, and each of the plurality of pixel circuits includes the plurality of pixel circuits. In the driving method of the electro-optical device commonly connected to a pair of power supply lines adjacent to each other among the plurality of power supply lines provided corresponding to the scanning lines,
    A first step of supplying a data signal to each of the plurality of pixel circuits via one of the plurality of data lines;
    A second step of applying a forward bias to the electro-optic element in accordance with a conduction state of the drive transistor set by the data signal;
    A non-forward bias third step on the electro-optic element;
    A fourth step for recovering a change or deterioration in characteristics of the driving transistor due to the application of the forward bias;
    A method for driving an electro-optical device.
  13. 請求項12に記載の電気光学装置の駆動方法において、
    前記第3のステップ及び前記第4のステップは互いに異なる期間を利用して行うこと、
    ことを特徴とする電気光学装置の駆動方法。
    The driving method of the electro-optical device according to claim 12,
    The third step and the fourth step are performed using different periods;
    A driving method for an electro-optical device.
  14. 請求項12または13に記載の電気光学装置の駆動方法において、
    前記第4のステップは前記電気光学素子と前記駆動トランジスタとの電気的接続を切った状態で行われることを特徴とする電気光学装置の駆動方法。
    The method of driving an electro-optical device according to claim 12 or 13,
    The method of driving an electro-optical device, wherein the fourth step is performed in a state where the electrical connection between the electro-optical element and the driving transistor is cut off.
  15. 請求項12乃至14のいずれかに記載の電気光学装置の駆動方法において、
    前記第4ステップにおいて、前記駆動トランジスタには非順バイアスが印加されることことを特徴とする電気光学装置の駆動方法。
    The method for driving an electro-optical device according to claim 12,
    In the fourth step, a non-forward bias is applied to the driving transistor.
  16. 請求項12乃至15のいずれかに記載の電気光学装置の駆動方法において、
    前記第2のステップにおいて、前記一方の電源線の電圧を所定の電圧よりも高く設定することにより、前記駆動トランジスタに順バイアスを印加し、
    前記第4のステップにおいて、前記他方の電源線の電圧を前記一方の電源線の電圧よりも高く設定することにより、前記駆動トランジスタに非順バイアスを印加することを特徴とする電気光学装置の駆動方法。
    The method for driving an electro-optical device according to claim 12,
    In the second step, a forward bias is applied to the driving transistor by setting the voltage of the one power line higher than a predetermined voltage;
    In the fourth step, the non-forward bias is applied to the drive transistor by setting the voltage of the other power supply line higher than the voltage of the one power supply line. Method.
  17. 複数の走査線と複数のデータ線との交差に対応して、各々が電気光学素子と駆動トランジスタとを含む複数の画素回路を備えた電気光学装置の駆動方法であって、
    前記複数の画素回路の各々に前記複数のデータ線のうちの一つのデータ線を介してデータ信号を供給する第1のステップと、
    前記データ信号により設定された前記駆動トランジスタの導通状態に応じた順バイアスを前記電気光学素子に印加する第2のステップと、
    前記電気光学素子に非順バイアス第3のステップと、
    前記駆動トランジスタに非順バイアスを印加する第4のステップと、
    を有することを特徴とする電気光学装置の駆動方法。
    A driving method of an electro-optical device including a plurality of pixel circuits each including an electro-optical element and a driving transistor corresponding to the intersection of a plurality of scanning lines and a plurality of data lines,
    A first step of supplying a data signal to each of the plurality of pixel circuits via one of the plurality of data lines;
    A second step of applying a forward bias to the electro-optic element in accordance with a conduction state of the drive transistor set by the data signal;
    A non-forward bias third step on the electro-optic element;
    A fourth step of applying a non-forward bias to the drive transistor;
    A method for driving an electro-optical device.
  18. 請求項12乃至17のいずれかに記載の電気光学装置の駆動方法において、
    前記駆動トランジスタの特性バラツキの補償を行った上で前記駆動トランジスタの導通状態を設定することを特徴とする電気光学装置の駆動方法。
    The method of driving an electro-optical device according to claim 12,
    A driving method of an electro-optical device, wherein a conduction state of the driving transistor is set after compensating for variation in characteristics of the driving transistor.
  19. 複数の走査線と複数のデータ線との交差に対応して、各々が電気光学素子と駆動トランジスタとを含む複数の画素回路を備えた電気光学装置の駆動方法であって、
    前記複数の画素回路の各々に前記複数のデータ線のうちの一つのデータ線を介してデータ信号を供給する第1のステップと、
    前記データ信号により設定された前記駆動トランジスタの導通状態に応じた順バイアスを前記電気光学素子に印加する第2のステップと、
    前記電気光学素子及び前記駆動トランジスタの少なくともいずれか一方に非順バイアスを印加する第3のステップと、を含み、
    前記駆動トランジスタの特性バラツキの補償を行った上で前記駆動トランジスタの導通状態設定をすることを特徴とする電気光学装置の駆動方法。
    A driving method of an electro-optical device including a plurality of pixel circuits each including an electro-optical element and a driving transistor corresponding to the intersection of a plurality of scanning lines and a plurality of data lines,
    A first step of supplying a data signal to each of the plurality of pixel circuits via one of the plurality of data lines;
    A second step of applying a forward bias to the electro-optic element in accordance with a conduction state of the drive transistor set by the data signal;
    Applying a non-forward bias to at least one of the electro-optic element and the driving transistor, and
    A driving method of an electro-optical device, wherein the conduction state of the driving transistor is set after compensating for the characteristic variation of the driving transistor.
JP2004244833A 2003-08-29 2004-08-25 Electro-optical device and electronic apparatus Active JP5162807B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003306803 2003-08-29
JP2003306803 2003-08-29
JP2004244833A JP5162807B2 (en) 2003-08-29 2004-08-25 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004244833A JP5162807B2 (en) 2003-08-29 2004-08-25 Electro-optical device and electronic apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008294162A Division JP2009048212A (en) 2003-08-29 2008-11-18 Electrooptical device, driving method of the electrooptical device, and electronic equipment

Publications (3)

Publication Number Publication Date
JP2005099772A true JP2005099772A (en) 2005-04-14
JP2005099772A5 JP2005099772A5 (en) 2008-12-25
JP5162807B2 JP5162807B2 (en) 2013-03-13

Family

ID=34467381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004244833A Active JP5162807B2 (en) 2003-08-29 2004-08-25 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5162807B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140827A (en) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp Apparatus for driving light emitting display panel
JP2005195777A (en) * 2004-01-06 2005-07-21 Tohoku Pioneer Corp Driving device for active matrix type light emitting display panel
JP2006039544A (en) * 2004-07-28 2006-02-09 Samsung Sdi Co Ltd Pixel circuit and organic light emitting display device using same
JP2006146213A (en) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd Pixel circuit and light emitting display device
JP2006146153A (en) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd Light emitting display device
JP2006163371A (en) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd Pixel circuit and luminescence display device
JP2007108733A (en) * 2005-09-16 2007-04-26 Semiconductor Energy Lab Co Ltd Display device, and method of driving display device
JP2007316639A (en) * 2006-05-26 2007-12-06 Toppoly Optoelectronics Corp Pixel and display panel
KR100824852B1 (en) * 2006-12-20 2008-04-23 삼성에스디아이 주식회사 Organic light emitting display
JP2009128524A (en) * 2007-11-21 2009-06-11 Sony Corp Drive circuit, display device, and electronic device
JP2009128523A (en) * 2007-11-21 2009-06-11 Sony Corp Drive circuit, display device, and electronic device
JP2011013261A (en) * 2009-06-30 2011-01-20 Kyocera Corp Image display and method for driving image display
US8743030B2 (en) 2005-09-16 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP2015163971A (en) * 2008-12-04 2015-09-10 株式会社半導体エネルギー研究所 Display device, electronic apparatus and movable body
JP2017040926A (en) * 2005-12-02 2017-02-23 株式会社半導体エネルギー研究所 Display device, display module and electronic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343933A (en) * 1999-11-29 2001-12-14 Semiconductor Energy Lab Co Ltd Light emission device
JP2002207442A (en) * 2000-11-06 2002-07-26 Sanyo Electric Co Ltd Active matrix type display device
JP2003122304A (en) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd Active matrix type display device, and its driving method and personal digital assistant
JP2003167550A (en) * 2001-11-29 2003-06-13 Semiconductor Energy Lab Co Ltd Display device
JP2003216103A (en) * 2002-01-23 2003-07-30 Sanyo Electric Co Ltd Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343933A (en) * 1999-11-29 2001-12-14 Semiconductor Energy Lab Co Ltd Light emission device
JP2002207442A (en) * 2000-11-06 2002-07-26 Sanyo Electric Co Ltd Active matrix type display device
JP2003122304A (en) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd Active matrix type display device, and its driving method and personal digital assistant
JP2003167550A (en) * 2001-11-29 2003-06-13 Semiconductor Energy Lab Co Ltd Display device
JP2003216103A (en) * 2002-01-23 2003-07-30 Sanyo Electric Co Ltd Display device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140827A (en) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp Apparatus for driving light emitting display panel
JP4565844B2 (en) * 2004-01-06 2010-10-20 東北パイオニア株式会社 Driving device for active matrix light emitting display panel
JP2005195777A (en) * 2004-01-06 2005-07-21 Tohoku Pioneer Corp Driving device for active matrix type light emitting display panel
JP2006039544A (en) * 2004-07-28 2006-02-09 Samsung Sdi Co Ltd Pixel circuit and organic light emitting display device using same
JP2006146213A (en) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd Pixel circuit and light emitting display device
JP2006146153A (en) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd Light emitting display device
JP2006163371A (en) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd Pixel circuit and luminescence display device
JP2007108733A (en) * 2005-09-16 2007-04-26 Semiconductor Energy Lab Co Ltd Display device, and method of driving display device
US8743030B2 (en) 2005-09-16 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP2017040926A (en) * 2005-12-02 2017-02-23 株式会社半導体エネルギー研究所 Display device, display module and electronic apparatus
JP2007316639A (en) * 2006-05-26 2007-12-06 Toppoly Optoelectronics Corp Pixel and display panel
KR100824852B1 (en) * 2006-12-20 2008-04-23 삼성에스디아이 주식회사 Organic light emitting display
JP2009128523A (en) * 2007-11-21 2009-06-11 Sony Corp Drive circuit, display device, and electronic device
JP2009128524A (en) * 2007-11-21 2009-06-11 Sony Corp Drive circuit, display device, and electronic device
JP2015163971A (en) * 2008-12-04 2015-09-10 株式会社半導体エネルギー研究所 Display device, electronic apparatus and movable body
JP2011013261A (en) * 2009-06-30 2011-01-20 Kyocera Corp Image display and method for driving image display

Also Published As

Publication number Publication date
JP5162807B2 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
JP2005099714A (en) Electrooptical device, driving method of electrooptical device, and electronic equipment
JP5162807B2 (en) Electro-optical device and electronic apparatus
JP4608999B2 (en) Electronic circuit driving method, electronic circuit, electronic device, electro-optical device, electronic apparatus, and electronic device driving method
JP3707484B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2005099715A (en) Driving method of electronic circuit, electronic circuit, electronic device, electrooptical device, electronic equipment and driving method of electronic device
KR100594834B1 (en) Electro-optic apparatus, method of driving the same, and electronic instrument
JP4082396B2 (en) ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, DATA LINE DRIVE CIRCUIT, AND POWER LINE DRIVE CIRCUIT
JP4049085B2 (en) Pixel circuit driving method, pixel circuit, and electronic device
JP2004252104A (en) Electro-optic device, method for driving electro-optic device, and electronic equipment
JP3966270B2 (en) Pixel circuit driving method, electro-optical device, and electronic apparatus
JP2010266492A (en) Pixel circuit, display apparatus, and driving method for pixel circuit
JP2004325885A (en) Optoelectronic device, method for driving optoelectronic device, and electronic equipment
JP4075922B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP6853662B2 (en) Display panel and display device
JP2009048212A (en) Electrooptical device, driving method of the electrooptical device, and electronic equipment
JP4636195B2 (en) Electro-optical device and electronic apparatus
JP4412398B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2005292584A (en) Driving method for pixel circuit, pixel circuit, electro-optical apparatus and electronic device
JP4821381B2 (en) Electro-optical device and electronic apparatus
JP6789796B2 (en) Display device and drive method
JP2010276783A (en) Active matrix type display
CN113053281A (en) Pixel driving circuit and electroluminescent display device including the same
JP2008203654A (en) Image display and its driving method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

R150 Certificate of patent or registration of utility model

Ref document number: 5162807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250