JP2011017816A - データ線駆動回路および表示装置 - Google Patents

Abstract

【課題】アナログビデオ信号のサンプリングのためのアナログスイッチとしてのトランジスタの寄生容量に起因するデータ線の保持電位の変動を抑えることで良好な画像表示を可能とする。
【解決手段】アクティブマトリクス型液晶表示装置のデータドライバにおいて、アナログビデオ信号ＶideoのサンプリングのためのＮｃｈトランジスタ６１の寄生容量ＣgdＮに起因する各ソースバスラインＳＬｊの保持電位の変動を相殺すべく、サンプリングパルス生成回路２１からのサンプリング信号をインバータ６０により論理反転した信号を補正信号とし、この補正信号を寄生容量ＣgdＮと同容量の補償用容量素子６５を介してソースバスラインＳＬｊに与える。
【選択図】図２

Description

本発明は、アナログ映像信号が入力されるデータ線駆動回路を備えたアクティブマトリックス型液晶表示装置等の表示装置に関するものであり、更に詳しくは、そのような表示装置において使用されるアナログ方式のデータ線駆動回路に関する。

図６は、従来のアナログ点順次駆動方式の液晶表示装置の一例を示すブロック図である。この液晶表示装置は、データ線駆動回路としてのデータドライバ（「ソースドライバ」とも呼ばれる）１０１と、走査線駆動回路としてゲートドライバ１０２と、複数の画素形成部がマトリクス状に配列された画素アレイからなる表示部１０３と、表示制御回路としての液晶コントローラ６００とを備えており、表示部１０３とデータドライバ１０１とゲートドライバ１０２とにより本体部１００が構成される。

表示部１０３は、外部の信号源から液晶コントローラ６００が受け取る画像データの表す画像における水平走査線にそれぞれが対応する複数本（ｍ本）の走査信号線であるゲートバスラインＧＬ１〜ＧＬｍと、それらのゲートバスラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ線であるソースバスラインＳＬ１〜ＳＬｎと、それらのゲートバスラインＧＬ１〜ＧＬｍとソースバスラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて上記の画素アレイを構成し、各画素形成部は、対応する交差点を通過するソースバスラインＳＬｊにソース端子が接続される共に当該交差点を通過するゲートバスラインＧＬｋにゲート端子が接続されたスイッチング素子であるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極と、上記複数の画素形成部に共通的に設けられ画素電極と共通電極との間に挟持された液晶層とからなり、必要に応じ、画素電極と共通電極とによって形成される容量に並列に補助容量が付加される。そして、画素電極と共通電極とにより形成される容量（補助容量が付加されている場合にはこれに補助容量を加えた容量）により、画素容量が構成される。

液晶コントローラ６００は、外部の信号源から画像データを示すデジタルビデオ信号を受け取り、そのデジタルビデオ信号の表す画像を表示部１０３に表示させるための信号として、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよびその論理反転信号ＳＣＫＢと、ソースバスラインＳＬ１〜ＳＬｎに印加すべきアナログ電圧を示すアナログビデオ信号Ｖideoと、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫおよびその論理反転信号ＧＣＫＢとを生成する。

データドライバ１０１は、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよびその論理反転信号ＳＣＫＢと、アナログビデオ信号Ｖideoとを液晶コントローラ６００から受け取り、これらの信号に基づき表示部１０３に対して点順次駆動を行う。すなわち、データドライバ１０１は、これらの信号に基づき、各水平走査期間において所定期間ずつアナログビデオ信号Ｖideoの示す電圧をソースバスラインＳＬ１〜ＳＬｎに順次印加していく。

ゲートドライバ１０２は、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫおよびその論理反転信号ＧＣＫＢとを液晶コントローラ６００から受け取り、これらの信号に基づき、各垂直走査期間において、ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択し、選択したゲートバスラインにアクティブな走査信号（ＴＦＴをオンさせる電圧）を印加する。

上記のようにして表示部１０３において、ソースバスラインＳＬ〜ＳＬｎには、データドライバ１０１からアナログビデオ信号Ｖideoがデータ信号Ｓ１〜Ｓｎとしてそれぞれ印加され、ゲートバスラインＧＬ１〜ＧＬｍには、ゲートドライバ１０２から走査信号Ｇ１〜Ｇｍがそれぞれ印加される。これにより、表示部１０３における各画素容量には、アナログビデオ信号Ｖideoに応じた電圧が保持され、液晶層には、アナログビデオ信号Ｖideoに応じて画素電極と共通電極との電位差に相当する電圧が印加される。表示部１０３は、この印加電圧によって液晶層の光透過率を制御することにより、外部の信号源から受け取ったデジタルビデオ信号の示す画像を表示する。

なお、上記液晶表示装置では、多結晶シリコンまたは連続粒界結晶シリコン（Continuous Grain Silicon）（以下「ＣＧシリコン」という）等によって、データドライバ１０１およびゲートドライバ１０２を表示部１０３と同一の基板上（ガラスまたは石英等からなる基板上）に形成することができる。このように同一基板上に表示部と駆動回路部とが一体的に形成された液晶表示装置は、「ドライバーモノリシック型液晶表示装置」と呼ばれている。この場合、上記液晶表示装置における本体部１００が、駆動回路を含む表示パネルとなる。

図７は、上記のようなアナログ点順次駆動方式の液晶表示装置におけるデータドライバ１０１の構成を示している。このデータドライバ１０１は、サンプリングパルス生成回路５１と、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎにそれぞれ対応する複数のアナログスイッチ部５２１，５２２，…，５２ｎと、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎのそれぞれがそれら複数のアナログスイッチ部５２１，５２２，…，５２ｎのいずれか１つを介して接続されるアナログ映像信号線５４とを備えており、サンプリングパルス生成回路５１には、１水平走査期間毎にハイレベル（Ｈレベル）となるスタートパルスＳＳＰと、クロック信号ＳＣＫと、そのクロック信号ＳＣＫの論理反転信号（以下「反転クロック信号」という）ＳＣＫＢとが入力され、アナログ映像信号線５４にはアナログビデオ信号Ｖideoが与えられる。このサンプリングパルス生成回路５１は、スタートパルスＳＳＰをクロック信号ＳＣＫ（および反転クロック信号ＳＣＫＢ）に応じて１水平走査期間の間に入力端から出力端まで順次シフトさせるシフトレジスタを含んでおり、このシフトレジスタの各段の出力信号に基づき、所定時間ずつ順次アクティブとなる複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭｎを出力する。これら複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭｎは、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎにそれぞれ対応している。そして、各サンプリング信号ＳＡＭｊ（ｊ＝１，２，…，ｎ）は、当該サンプリング信号ＳＡＭｊに対応するソースバスラインＳＬｊに接続されるアナログスイッチ部５２ｊに制御信号として入力される。これにより、各アナログスイッチ部５２ｊは、それに制御信号として入力されるサンプリング信号ＳＡＭｊがアクティブのときにはオン状態となり、非アクティブのときにはオフ状態となる。したがって、各ソースバスラインＳＬｊは、それに対応するサンプリング信号ＳＡＭｊがアクティブのときにアナログビデオ信号Ｖideoを与えられ、非アクティブのときにアナログ映像信号線５４から電気的に切り離される。

図７に示すように、各アナログスイッチ部５２ｊ（ｊ＝１，２，…，ｎ）は、互いに並列に接続されたＮチャンネル形電界効果トランジスタ（以下「Ｎｃｈトランジスタ」と略記する）６１とＰチャンネル形電界効果トランジスタ６２（以下「Ｐｃｈトランジスタ」と略記する）６２とからなるアナログスイッチと、サンプリングパルス生成回路２０１からのサンプリング信号ＳＡＭｊを論理反転させるインバータ６０とを備えている。そして、Ｎｃｈトランジスタ６１およびＰｃｈトランジスタ６２は、それらのソース端子がアナログ映像信号線５４に、それらのドレイン端子がソースバスラインＳＬｊにそれぞれ接続され、Ｎｃｈトランジスタ６１のゲート端子にはサンプリング信号ＳＡＭｊが、Ｐｃｈトランジスタ６２のゲート端子にはサンプリング信号ＳＡＭｊの論理反転信号ＳＡＭｊＢが、それぞれ印加される。

このように液晶表示装置に備えられるデータドライバのサンプリング回路に、ＮｃｈトランジスタおよびＰｃｈトランジスタを互いに並列に接続したアナログスイッチが使用される構成は、例えば特開平５−２４１５３６号公報や特開平５−２１６４４１号公報などに記載されている。

特開平５−２４１５３６号公報 特開平５−２１６４４１号公報

ここで上記のような液晶表示装置において、表示が行われない表示部周囲の領域（「額縁領域」と呼ばれる）はできるだけ狭いことが望ましく、特にドライバーモノリシック型液晶表示装置では、この額縁領域に回路部を形成するため、回路部に含まれるトランジスタはできるだけ少ない方が好ましい。そのため、上記図７に示す各アナログスイッチ部５２ｊ（ｊ＝１，２，…，ｎ）に含まれるＰｃｈトランジスタ６２を省略し、図８に示されるようにＮｃｈトランジスタ６１のみでアナログスイッチが形成されることがある。

しかし図８に示すように、アナログスイッチとしてのＮｃｈトランジスタ６１のゲート端子とドレイン端子との間には寄生容量ＣgdＮが存在する。そのため、アナログスイッチとしてのＮｃｈトランジスタ６１がオフする際には、そのアナログスイッチのオン状態からオフ状態への変化に対応するサンプリング信号ＳＡＭｊの電位変化が、この寄生容量ＣgdＮを介して、ソースバスラインＳＬｊの電位（保持電位）を変動させることとなる。その際のソースバスラインＳＬｊの電位変動量ΔＶsbusは、サンプリング信号ＳＡＭｊの振幅をＶとし、ソースバスラインＳＬｊの容量値をＣsbus（容量を示す参照符号と同一の記号を使用）とし、Ｎｃｈトランジスタ６１のゲート端子とドレイン端子との間の寄生容量値をＣgdＮとすると（寄生容量を示す参照符号と同一の記号を使用）、ソースバスラインＳＬｊの電位変動量ΔＶsbusは、次式（１）のとおりとなる。
ΔＶsbus＝Ｖ×ＣgdＮ／（Ｃsbus＋ＣgdＮ） …（１）

なお、図７に示すアナログスイッチのように、ＮｃｈおよびＰｃｈトランジスタ６１，６２が使用される場合、これらのトランジスタそれぞれのゲート端子とドレイン端子との間の寄生容量が等しい場合には、アナログスイッチのオン状態からオフ状態への変化に対応するサンプリング信号ＳＡＭｊおよびＳＡＭｊＢの電位変化が逆方向に等しいことから、これらの寄生容量を介して、ソースバスラインＳＬｊの電位（保持電位）を変動させる量が釣り合う（影響を打ち消し合う）こととなる。

ここで、上記図８に示すようなサンプリング回路を備える従来の液晶表示装置では、ソースバスラインＳＬｊの電位変動量ΔＶsbusの影響を打ち消すために、共通電極の電位を補正したり、画素電極への印加電圧すなわちアナログビデオ信号Ｖideoの示す電圧を補正する構成も考えられる。しかし、共通電極の電位を補正するには、結局その電位をマイナス電位に設定する必要があるため、共通電極を駆動するための電源構成が複雑となって多大な製造コストがかかる。また、アナログビデオ信号Ｖideoの示す電圧を補正する制御は非常に複雑であるためやはり多大な製造コストがかかる。

また上記図８に示すようなサンプリング回路を備える従来の液晶表示装置では、アナログビデオ信号Ｖideoにより１水平期間の最終の映像信号データ（データ信号Ｓｎの示す電圧値）がサンプリングされて最後のソースバスラインＳＬｎのサンプリング容量Ｃsbusに保持された後、各ソースバスラインＳＬ１〜ＳＬｎの保持電位が映像信号データとして、表示部１０３を形成する各画素形成部におけるＴＦＴを介して画素容量に書き込まれることにより、アナログビデオ信号Ｖideoの示す画像が表示部１０３に表示される。ここで、１水平走査期間の開始時点近傍でのサンプリングによって映像信号データが保持されるソースバスラインＳＬｊについては、それに接続されるアナログスイッチ部５２ｊにおいて上述のΔＶsbusによるリーク電流が流れる期間が長いため、そのソースバスラインＳＬｊの保持電位の低下が大きい。一方、１水平走査期間の終了時点近傍でのサンプリングによって映像信号データが保持されるソースバスラインＳＬｋについては（ｋ＞＞ｊ）、それに接続されるアナログスイッチ部５２ｋにおいて上述のΔＶsbusによるリーク電流が流れる期間が短いため、そのソースバスラインＳＬｋの保持電位の低下が小さい。その結果、表示画像の左右で表示濃度が異なるなどの表示上の不具合が生じる。この不具合は、共通電極の電位を一律に補正するだけでは解消することはできず、またアナログビデオ信号Ｖideoの示す電圧を補正する構成はさらに複雑なものとなるため、極めて多大な製造コストがかかる。

本発明は、上記のような問題を解決すべくなされたものであって、表示すべき画像を示すアナログビデオ信号のサンプリングのためのアナログスイッチとして動作する同一チャネル形のトランジスタの寄生容量に起因してデータ線（ソースバスライン）に生じる保持電位の変動を抑制することで良好な画像表示を可能とするデータ線駆動回路、および、そのようなデータ線駆動回路を使用した表示装置を提供することを目的とする。

第１の発明は、表示すべき画像を表すアナログ信号を所定のクロック信号に基づきサンプリングすることによって順次得られる標本化値としてのアナログ電圧を、前記画像を形成するための複数の画素形成部に接続される複数のデータ線にそれぞれ対応して形成された複数のサンプリング容量に順次保持させるアナログ方式のデータ線駆動回路であって、
前記データ線の本数に応じた段数のシフトレジスタであって各段の出力信号が前記クロック信号に応じて順次アクティブとなるシフトレジスタを含み、当該シフトレジスタの各段の出力信号に基づき、前記データ線の本数に応じた数のサンプリング信号であって前記クロック信号に応じて順次アクティブとなるサンプリング信号を出力するサンプリングパルス生成回路と、
前記サンプリング信号のそれぞれに対応して設けられ、対応するサンプリング信号に応じてオンされまたはオフされる同一チャネル形の電界効果形トランジスタのみからなるアナログスイッチと、
前記アナログ信号を伝達するアナログ映像信号線であって各サンプリング容量が前記アナログスイッチのいずれか１つを介して接続されるアナログ映像信号線と、
前記トランジスタがオン状態からオフ状態に変化するときの前記トランジスタのゲート端子の電位変化により前記トランジスタの寄生容量を介して生じる前記サンプリング容量の保持電圧の変動が補償されるように、所定容量を介して前記サンプリング容量に所定の補正信号を供給する補正信号供給手段と
を備え、
前記補正信号供給手段は、前記トランジスタのゲート端子に与えられる信号と相反的に電位変化する信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給することを特徴とする。

第２の発明は、第１の発明において、
前記アナログスイッチは、Ｎチャンネル形またはＰチャンネル形トランジスタからなり、
前記補正信号供給手段は、前記サンプリング信号を論理反転した信号を出力するインバータを含み、前記アナログスイッチがＮチャネル形トランジスタからなる場合には、前記インバータから出力される信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給し、
前記アナログスイッチがＰチャネル形トランジスタからなる場合には、前記サンプリング信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給するとともに、前記インバータから出力される信号を前記Ｐチャネル形トランジスタのゲート端子に与えることを特徴とする。

第３の発明は、第１または第２の発明に記載のデータ線駆動回路を備えることを特徴とする、表示装置である。

第４の発明は、第１または第２の発明に記載のデータ線駆動回路と、
複数のデータ線と、
前記複数のデータ線と交差する複数のゲート線と、
前記複数のデータ線と前記複数のゲート線との交差点にそれぞれ対応してマトリクス状に配置されており、対応する交差点を通過するゲート線が選択されているときに、当該対応する交差点を通過するデータ線によって伝達されるアナログ信号を画素値として取り込むことにより保持する複数の画素形成部と
を備え、
前記複数の画素形成部のそれぞれは、
対応するゲート線に与えられる走査信号がアクティブのときにオンされ非アクティブのときにオフされる薄膜トランジスタと、
前記薄膜トランジスタを介して対応するデータ線に接続される画素容量と
を含み、
前記補正信号供給手段は、前記薄膜トランジスタがオン状態からオフ状態に変化するときの前記薄膜トランジスタのゲート端子の電位変化により前記薄膜トランジスタの寄生容量を介して生じる前記画素容量に保持されるべき電圧の変動が、前記サンプリング容量の保持電圧の変動とともに補償されるように、所定容量を介して前記サンプリング容量に所定の補正信号を供給することを特徴とする。

上記第１の発明によれば、表示すべき画像を表すアナログ信号をサンプリングするためのアナログスイッチとしての同一チャネル形のトランジスタの寄生容量を介して、当該トランジスタがオン状態からオフ状態に変化するときのゲート端子の電位変化により生じるサンプリング容量の保持電圧変動が補償されるように、所定容量を介してそのサンプリング容量に補正信号が入力される。したがって、異なるチャネル形のトランジスタを使用することなく、データ線に対応して形成されたサンプリング容量の保持電圧の変動が低減され、保持電圧の低下によりアナログスイッチにおいて生じるリーク電流が抑制される。その結果、表示画像の左右で表示濃度が異なるなどの表示上の不具合の発生を抑え、表示品位を向上させることができる。

上記第２の発明によれば、インバータによりサンプリング信号を論理反転した信号を生成するので、簡単な構成でデータ線駆動回路の形成領域の拡大や余分な回路の増加を最小限にとどめつつ第１の発明と同様の効果を得ることができる。

上記第３の発明によれば、上記第１または第２の発明の効果と同様の効果を表示装置において得ることができるので、表示品位の高い表示装置を提供することができる。

上記第４の発明によれば、前記薄膜トランジスタがオン状態からオフ状態に変化するときの前記薄膜トランジスタのゲート端子の電位変化により前記薄膜トランジスタの寄生容量を介して生じる前記画素容量に保持されるべき電圧の変動が補償されるように、所定容量を介してそのサンプリング容量に補正信号が入力されるので、上記第１の発明の効果に加えて、画素容量の電位変動を抑制することによるさらなる表示品位の向上を実現することができる。

本発明の第１の実施形態に係るデータドライバを備えた液晶表示装置における本体部の構成例を示すブロック図である。 上記実施形態に係るデータドライバの構成をアナログスイッチ部の詳細構成と共に示すブロック図である。 上記実施形態に係るデータドライバのアナログスイッチ部によるアナログビデオ信号のサンプリング動作に関連する信号波形図である。 従来の液晶表示装置におけるデータドライバのアナログスイッチ部によるアナログビデオ信号のサンプリング動作における問題を説明するための信号波形図である。 本発明の第２の実施形態に係るデータドライバのアナログスイッチ部によるアナログビデオ信号のサンプリング動作に関連する信号波形図である。 従来のアナログ点順次駆動方式の液晶表示装置の構成を示すブロック図である。 上記従来の液晶表示装置におけるデータドライバの構成の一例をアナログスイッチ部の詳細構成と共に示す図である。 上記従来の液晶表示装置におけるデータドライバの構成の他例をアナログスイッチ部の詳細構成と共に示す図である。

以下、本発明の各実施形態について添付図面を参照して説明する。

＜１．第１の実施形態＞
＜１．１ 液晶表示装置の全体構成および動作＞
まず、本発明の第１の実施形態に係るデータドライバ（データ線駆動回路）を備えたアナログ点順次駆動方式の液晶表示装置における全体的な構成および動作について説明する。この液晶表示装置は、アクティブマトリクス形の表示部を備え、ガラス或いは石英基板等の透明基板の上にデータドライバ、ゲートドライバ、および表示部が形成された、いわゆるドライバモノリシック型の液晶表示装置である。そして、この液晶表示装置は、図６に示した従来の液晶表示装置と同様、液晶コントローラ６００を備え、データドライバ１０１、ゲートドライバ１０２，および表示部１０３からなる本体部１００に対し、液晶コントローラ６００から表示部１０３を駆動するための各種の信号が供給される。これらの信号は、後述のように本体部１００もしくはデータドライバ１０１の構成によって若干相違するが（詳細は後述）、基本的には、図６に示した従来の液晶表示装置におけるものと同様である。

＜１．２ 本体部の構成例および動作＞
図１は、本実施形態に係るデータドライバを備えた上記液晶表示装置における本体部１００の構成例を示すブロック図である。

この構成例の場合、液晶コントローラ６００は、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよびその論理反転信号（以下「データドライバ用反転クロック信号」という）ＳＣＫＢと、アナログ電圧信号であるアナログビデオ信号Ｖideoと、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫおよびその論理反転信号（以下「ゲートドライバ用反転クロック信号」という）ＧＣＫＢとを生成し、これらの信号が、データドライバ１０１、ゲートドライバ１０２および表示部１０３からなる本体部１００に供給される。すなわち、データドライバ１０１には、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよび反転クロック信号ＳＣＫＢ（以下、特に区別の必要が無い場合には、両者を総称して単に「クロック信号」という）とが制御信号として入力されると共に、アナログビデオ信号Ｖideoがデータ信号として入力される。ゲートドライバ１０２には、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫ，ＧＣＫＢが入力される。

以下、このような本体部１００の各構成要素について説明する。
表示部１０３は、図６に示した従来の液晶表示装置における表示部の構成と同様であって、液晶コントローラ６００から本体部１００（のデータドライバ１０１）に供給されるアナログビデオ信号Ｖideoの表す画像（表示すべき画像）における水平走査線にそれぞれが対応する複数本（ｍ本）の走査信号線であるゲートバスラインＧＬ１〜ＧＬｍと、それらのゲートバスラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ線であるソースバスラインＳＬ１〜ＳＬｎと、それらのゲートバスラインＧＬ１〜ＧＬｍとソースバスラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するソースバスラインＳＬｊにソース端子が接続されると共に当該交差点を通過するゲートバスラインＧＬｋにゲート端子が接続されたスイッチング素子としてのＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極Ｅｐと共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極Ｅｐと共通電極Ｅｃとにより画素容量Ｃｐが形成される。

データドライバ１０１は、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫ，ＳＣＫＢと、アナログビデオ信号Ｖideoとに基づき、表示部１０３に対して点順次駆動を行う。すなわち、これらの信号に基づき、各水平走査期間において所定期間ずつアナログビデオ信号ＶideoをソースバスラインＳＬ１〜ＳＬｎに順次データ信号Ｓ１〜Ｓｎとして印加していく（詳細は後述）。

ゲートドライバ１０２は、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫ，ＧＣＫＢとに基づき、各垂直走査期間において、ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択し、選択したゲートバスラインＧＬｋにアクティブな走査信号（ＴＦＴ１０をオンさせる電圧）Ｇｋを印加する。

上記のようにして表示部１０３において、ソースバスラインＳＬ〜ＳＬｎにはデータドライバ１０１からアナログビデオ信号Ｖideo（に対するサンプリングによって得られるアナログ電圧）がデータ信号Ｓ１〜Ｓｎとして印加され、ゲートバスラインＧＬ１〜ＧＬｍにはゲートドライバ１０２から走査信号Ｇ１〜Ｇｍがそれぞれ印加される。これにより、従来の液晶表示装置と同様、表示部１０３は、データ信号Ｓ１〜Ｓｎに応じて液晶層の光透過率を制御することで、アナログビデオ信号Ｖideoの表す画像を表示する。

＜１．３ データドライバにおけるサンプリングに関する構成および動作＞
図２は、本実施形態に係るデータドライバ１０１の構成をアナログスイッチ部の詳細構成と共に示す図である。このデータドライバ１０１は、ｎ段のサンプリングパルス生成回路２１と、ｎ個のアナログスイッチ部２２１〜２２ｎと、１本のアナログ映像信号線２４とを備えており、図７または図８に示す従来のアナログ点順次駆動方式の液晶表示装置におけるデータドライバ１０１の構成と同様に、サンプリングパルス生成回路２１には、１水平走査期間毎にハイレベル（Ｈレベル）となるスタートパルスＳＳＰと、クロック信号ＳＣＫと、そのクロック信号ＳＣＫの論理反転信号（以下「反転クロック信号」という）ＳＣＫＢとが入力され、アナログ映像信号線２４にはアナログビデオ信号Ｖideoが与えられる。このサンプリングパルス生成回路２１は、スタートパルスＳＳＰをクロック信号ＳＣＫ（および反転クロック信号ＳＣＫＢ）に応じて１水平走査期間の間に入力端から出力端まで順次シフトさせるシフトレジスタを含んでおり、このシフトレジスタの各段の出力信号に基づき、所定時間ずつ順次アクティブとなる複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭｎを出力する。これら複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭｎは、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎにそれぞれ対応している。そして、各サンプリング信号ＳＡＭｊ（ｊ＝１，２，…，ｎ）は、当該サンプリング信号ＳＡＭｊに対応するソースバスラインＳＬｊに接続されるアナログスイッチ部２２ｊに制御信号として入力される。これにより、各アナログスイッチ部２２ｊは、それに制御信号として入力されるサンプリング信号ＳＡＭｊがアクティブのときにはオン状態となり、非アクティブのときにはオフ状態となる。したがって、各ソースバスラインＳＬｊは、それに対応するサンプリング信号ＳＡＭｊがアクティブのときにアナログビデオ信号Ｖideoを与えられ、非アクティブのときにアナログ映像信号線２４から電気的に切り離される。

ここで各アナログスイッチ部２２ｊの構成は、図７または図８に示した従来のアナログスイッチ部５２ｊとは異なり、Ｐｃｈトランジスタが省略されたＮｃｈトランジスタ６１のみからなるアナログスイッチと、サンプリングパルス生成回路２１からのサンプリング信号ＳＡＭｊを論理反転させるインバータ６０と、所定容量Ｃｃの補償用容量素子６５とが備えられている。そして、Ｎｃｈトランジスタ６１は、そのソース端子がアナログ映像信号線２４に、そのドレイン端子がソースバスラインＳＬｊに接続されており、そのゲート端子にはサンプリング信号ＳＡＭｊが印加される。また補償用容量素子６５の一端にはインバータ６０からのサンプリング信号ＳＡＭｊの論理反転信号ＳＡＭｊＢが印加され、その他端がソースバスラインＳＬｊに接続されている。

ここで、補償用容量素子６５の所定容量Ｃｃは、アナログスイッチ部２２ｊにおいてサンプラとして機能するＮｃｈトランジスタ６１の寄生容量ＣgdＮ、すなわち、Ｎｃｈトランジスタにおけるゲート端子とドレイン端子との間の容量ＣgdＮと等しく設定されている。

図２に示すように本実施形態に係るデータドライバ１０１では、図７または図８に示した従来のデータドライバ１０１とは異なり、各アナログスイッチ部２２ｊに繋がるソースバスラインＳＬｊ（のサンプリング容量Ｃsbus）に、インバータ６０からのサンプリング信号ＳＡＭｊの論理反転信号ＳＡＭｊＢが、ソースバスラインＳＬｊについての前述した上式（１）により求められる電位変動量ΔＶsbus（図３参照）の補正信号として、所定容量Ｃｃを介して入力される構成となっている（ｊ＝１，２，３，…）。

すなわち、本実施形態に係るデータドライバ１０１では、サンプリングパルス生成回路２１の各段のサンプリング信号ＳＡＭｊによってオン／オフが制御されるアナログスイッチ部２２ｊに接続されるソースバスラインＳＬｊの保持電位の変動量ΔＶsbusを補正するために、所定容量Ｃｃを形成する補償用容量素子が設けられている。

図８に示した従来のデータドライバを備えた液晶表示装置では、ソースバスラインＳＬｊに接続されるアナログスイッチ部２２ｊのためのサンプリング信号ＳＡＭｊが、アクティブから非アクティブへと変化する場合（アナログスイッチ部２２ｊをオンさせる信号レベルからオフさせる信号レベルへと変化する場合）に、ソースバスラインＬＳｊの保持電位が変動してアナログ映像信号線の電位（アナログビデオ信号Ｖideoの値）よりもΔＶsbusだけ低い電位となり、そのΔＶsbusだけ低下した電圧がソースバスラインＳＬｊのサンプリング容量Ｃsbusに保持されることにより、アナログスイッチとして動作するトランジスタ６１のソース端子とドレイン端子との間に電位差が生じてリーク電流が流れることとなる。

これに対し、本実施形態に係るデータドライバ１０１によれば、補償用容量素子を介して与えられる上記補正信号によってソースバスラインＳＬｊの保持電位の変動量ΔＶsbusが補償され、これにより上記リーク電流が抑制または解消される。このことから補償用容量素子は補正信号供給手段として機能すると言える。以下、このような補正信号による補償を含む、本実施形態における映像データ（アナログビデオ信号Ｖideo）のサンプリング動作を、サンプリングパルス生成回路２１におけるｊ段目のサンプリング信号ＳＡＭｊに基づくサンプリング動作を例に挙げて説明する（１≦ｊ≦ｎ）。

サンプリングパルス生成回路２１からｊ段目のサンプリング信号ＳＡＭｊ（ＳＡＭｊＢ）が出力されると、ソースバスラインＳＬｊのサンプリング容量Ｃsbusにアナログビデオ信号Ｖideoがサンプルホールドされて、そのときのアナログビデオ信号Ｖideoの示すアナログ電圧が映像データとしてそのサンプリング容量Ｃsbusに保持される。

図３に示すように、上記ｊ段目のサンプリング信号ＳＡＭｊ（ＳＡＭｊＢ）がアクティブ（ＳＡＭｊ＝“Ｈ”、ＳＡＭｊＢ＝“Ｌ”）になると、アナログスイッチ部２２ｊにおいてアナログスイッチとして動作するＮｃｈトランジスタ６１はオンするので、アナログ映像信号線２４の電位であるアナログビデオ信号Ｖideoがサンプリングされ、それによって得られる標本化値であるアナログ電圧が映像データとしてソースバスラインＳＬｊに与えられる。そして、ソースバスラインＳＬｊのサンプリング容量Ｃsbusにより、その映像データに相当する電位がソースバスラインＳＬｊに保持される。

次に、サンプリング信号ＳＡＭｊ（ＳＡＭｊＢ）が非アクティブ（ＳＡＭｊ＝“Ｌ”、ＳＡＭｊＢ＝“Ｈ”）となると、アナログスイッチ部２２ｊにおいてアナログスイッチとして動作するＮｃｈランジスタ６１がオン状態からオフ状態へと変化するので、ソースバスラインＳＬｊの保持電位ＶｓがΔＶsbusだけ変動するはずである。しかし、この時に同時にサンプリング信号ＳＡＭｊの論理反転信号ＳＡＭｊＢが、ソースバスラインＳＬｊの保持電位Ｖｓの変動量ΔＶsbusの補正信号として、所定容量Ｃｃを介して当該ソースバスラインＳＬｊ（のサンプリング容量Ｃsbus）に入力されている。この補正信号としての論理反転信号ＳＡＭｊＢは、当然サンプリング信号ＳＡＭｊと逆位相となっており、所定容量Ｃｃは寄生容量ＣgdＮと等しいので、結局変動量ΔＶsbusは打ち消され（ゼロとなり）ソースバスラインＳＬｊの保持電位ＶｓにΔＶsbusの変動を生じることはない。

もっとも、画素形成部におけるＴＦＴのゲート端子とドレイン端子との間にも、上記Ｎｃｈトランジスタ６１の寄生容量ＣgdＮと同様に寄生容量Ｃgdが存在する。そのため、このＴＦＴがオフする際には、そのオン状態からオフ状態への変化に対応する走査信号Ｇｋの電位変化が、この寄生容量Ｃgdを介して、上記ＴＦＴのドレイン端子に接続される画素電極Ｅｐの保持電位Ｖｐを変動させることになる。この変動の補償については第２の実施形態において詳しく説明する。

ここで、図２に示したデータドライバ１０１のアナログ映像信号線２４にアナログビデオ信号Ｖideoとして図３に示すような映像信号を印加して、ソースバスラインＳＬｊに与えるべき映像データを得るためのサンプリングを考える。

例えば、アナログビデオ信号Ｖideoのセンター電位Ｖｃを２．５［Ｖ］とし、その信号振幅Ｖ２を４．８［Ｖ］とし、サンプリングのためのアナログスイッチとして動作するＮｃｈトランジスタ６１のゲート端子に印加されるサンプリング信号ＳＡＭｊのＨレベル（ＯＮレベル）を１０［Ｖ］とし、ゲートバスラインＧＬｋに与えられる走査信号Ｇｋの振幅Ｖｇを１６［Ｖ］とすると、各信号Ｖideo，ＳＡＭｊ，Ｓｊ（ソースバスラインＳＬｊの電位Ｖｓ）のレベルは図３に示すような関係となる。

そして、ここでは電位変動量ΔＶsbusがゼロであることから、走査信号Ｇｋの電位変化により生じる画素電極Ｅｐの保持電位Ｖｐの変動量ΔＶpixは、画素容量Ｃｐの容量値をＣｐとすると次式（２）のとおりとなる。
ΔＶpix＝Ｖｇ×Ｃgd／（Ｃｐ＋Ｃgd） …（２）

したがって、寄生容量Ｃgdを１２．９［ｐＦ］とし、画素容量Ｃｐを３５０［ｐＦ］とすると、画素電極Ｅｐの保持電位Ｖｐの変動量ΔＶpixは、
ΔＶpix＝１６×１２．９／（３５０＋１２．９）≒０．５７［Ｖ］
となる。

この変動量ΔＶpixは、各画素形成部においてほぼ同一であるので、この電位を補償するためには共通電極Ｅｃの電位Ｖcomのうち（交流化駆動における）低い方の電位を−０．５７［Ｖ］とすればよい。

なお、本実施形態では補正信号供給手段として機能するインバータ６０および補償用容量素子６２によって電位変動量ΔＶsbusがゼロに抑えられているが、これらインバータ６０および補償用容量素子６２が省略される従来の構成では、各信号Ｖideo，ＳＡＭｊ，Ｓｊ（ソースバスラインＳＬｊの電位Ｖｓ）のレベルと関連する各容量を図３の場合と同様にすると、図４に示すような関係となる。

そしてこの従来の場合において、ソースバスラインＳＬｊのサンプリング容量値Ｃsbusを１１．３［ｐＦ］とし、寄生容量ＣgdＮを０．７［ｐＦ］とすると、総電位変動量ΔＶのうちの電位変動量ΔＶsbusは、上式（１）より
ΔＶsbus＝１０×０．７／１１．３＋０．７≒０．５８［Ｖ］
となる。

したがって、総電位変動量ΔＶは、
ΔＶ＝ΔＶsbus＋ΔＶpix≒１．１５［Ｖ］
となる。

よって、従来の構成においては、総電位変動量ΔＶを補償するためには共通電極Ｅｃの電位Ｖcomのうち（交流化駆動における）低い方の電位を−１．１５［Ｖ］とする必要があるのに対して、本実施形態の構成では上述のように共通電極Ｅｃの上記電位はその半分程度の−０．５７［Ｖ］とするだけで足りる。

＜１．４ 第１の実施形態の効果＞
上記のように本実施形態によれば、アナログビデオ信号Ｖideoのサンプリングのためのアナログスイッチ（サンプラ）として動作するＮｃｈトランジスタ６１の寄生容量ＣgdＮに起因するソースバスラインＳＬｊの保持電位の変動ΔＶsbusを、そのソースバスラインＳＬｊに寄生容量ＣgdＮと同一に設定された容量Ｃｃの補償用容量素子６２を介して入力される論理反転信号ＳＡＭｊＢによって相殺することができる（ｊ＝１，２，３，…）。これにより、ソースバスラインＳＬｊからアナログ映像信号線２４へのリーク電流の発生が抑制され、ソースバスラインＳＬｊの保持電位の低下を回避することができる。その結果、表示画像の左右で表示濃度が異なるなどの表示上の不具合の発生を抑え、表示品位を向上させることができる。

また、本実施形態によれば、従来の実施形態の場合よりも共通電極Ｅｃの電位Ｖcomのうち（交流化駆動における）低い方の電位をより０［Ｖ］に近い電位とすることができるので、消費電力を低減することができる。

さらに、本実施形態によれば、データドライバ１０１にはサンプラーとしてのＮｃｈト
ランジスタ６１のみがあれば足り、Ｐｃｈトランジスタは不要となるので、データドライバ１０１を使用する液晶表示装置において、データドライバ１０１の形成領域の拡大や余分な回路の増加を最小限にとどめつつ上記効果を得ることができる。

＜２．第２の実施形態＞
＜２．１ 液晶表示装置の構成および動作＞
本発明の第２の実施形態に係るデータドライバ（データ線駆動回路）を備えたアナログ点順次駆動方式の液晶表示装置における全体的な構成および動作は、補償用容量素子６２の容量値Ｃｃが異なるほかは、第１の実施形態の場合と同一であるので、同一の構成要素には同一の符号を付してその説明を省略し、異なる点についてのみ詳述する。すなわち走査信号Ｇｋの電位変化が寄生容量Ｃgdを介して画素形成部内のＴＦＴのドレイン端子に接続される画素電極Ｅｐの保持電位Ｖｐに対して生じさせる変動量ΔＶpixも、電位変動量ΔＶsbusと併せて補償されるよう、容量値Ｃｃを決定する。以下ではこの決定手法について詳しく説明する。

＜２．２ 本体部の構成例および動作＞
本実施形態においても、各信号Ｖideo，ＳＡＭｊ，Ｓｊ（ソースバスラインＳＬｊの電位Ｖｓ）のレベルや補償用容量素子６２の容量値Ｃｃを除く関連する容量等が図３に示す場合と同様であるものとすると、画素電極Ｅｐの保持電位Ｖｐの変動量ΔＶpixは０．５７［Ｖ］である。そこで、この変動量ΔＶpixを相殺するため、これと等しい量でかつ逆符号の電位変動をソースバスラインＳＬｊに生じさせるよう補償用容量素子６２の容量値Ｃｃを決定すればよい。

ここで、前述した第１の実施形態では、この容量値Ｃｃは寄生容量ＣgdＮと等しく０．７［ｐＦ］であるが、このとき相殺される電位変動量ΔＶsbusは０．６２［Ｖ］であることから、この容量値Ｃｃを増加させることによりさらに電位変動量ΔＶsbusを第１の実施形態の場合とは逆符号の方向へ増加させ、上記変動量ΔＶpixも相殺されるよう、容量値Ｃｃを定めればよい。

そして、ソースバスラインＳＬｊのサンプリング容量値Ｃsbusを１１．３［ｐＦ］とするとき、上記変動量ΔＶpixである０．５７［Ｖ］と等しい量でかつ逆符号の電位変動を生じさせるための（第１の実施形態における）容量値Ｃｃの増加量Ｐｃは、上式（１）より、
０．５７＝１０×Ｐｃ／（１１．３＋Ｐｃ）
と表すことができるので、増加量Ｐｃ≒０．６８［ｐＦ］と算出することができる。

したがって、補償用容量素子６２の容量値Ｃｃ＝０．７＋０．６８＝１．３８［ｐＦ］とすれば、画素電極Ｅｐの保持電位Ｖｐの変動量ΔＶpix（０．５７［Ｖ］）と等しい量でかつ逆符号の電位変動をソースバスラインＳＬｊに生じさせることができる。また、この容量値を有する補償用容量素子６２およびインバータ６０によって電位変動量ΔＶsbusがゼロに抑えられている。このように各容量値を設定すると各信号Ｖideo，ＳＡＭｊ，Ｓｊ（ソースバスラインＳＬｊの電位Ｖｓ）のレベルは、図５に示すような関係となる。

このように、従来の構成においては、総電位変動量ΔＶを補償するためには共通電極Ｅｃの電位Ｖcomのうち（交流化駆動における）低い方の電位を−１．１５［Ｖ］とする必要があるのに対して、本実施形態の構成では上述のように共通電極Ｅｃの上記電位はマイナス電位とする必要が無く、０［Ｖ］とすることができる。

＜２．３ 第２の実施形態の効果＞
上記のように本実施形態によれば、第１の実施形態の場合と同様、ソースバスラインＳＬｊからアナログ映像信号線２４へのリーク電流の発生が抑制され、ソースバスラインＳＬｊの保持電位の低下を回避することができる。その結果、表示画像の左右で表示濃度が異なるなどの表示上の不具合の発生を抑え、表示品位を向上させることができる。

また、本実施形態によれば、第１の実施形態の場合とは異なり、共通電極Ｅｃの電位Ｖcomのうち（交流化駆動における）低い方の電位を０［Ｖ］とすることができるので、消費電力を低減することができるとともに、共通電極を駆動するための電源構成を簡単なものにすることができる。

さらに本実施形態によれば、第１の実施形態と同様Ｐｃｈトランジスタは不要となるので、データドライバ１０１を使用する液晶表示装置において、データドライバ１０１の形成領域の拡大や余分な回路の増加を最小限にとどめつつ上記効果を得ることができる。

＜７．変形例＞
上記実施形態では、アナログスイッチがＮｃｈトランジスタのみにより構成され、Ｐｃｈトランジスタが省略される構成であるが、逆にＰｃｈトランジスタのみにより構成され、Ｎｃｈトランジスタが省略される構成であってもよい。なおこの構成ではＰｃｈトランジスタのゲート端子にインバータ６０からの論理反転信号ＳＡＭｊＢが与えられ、補償用容量素子６２の一端にはサンプリング信号ＳＡＭｊが与えられることになる。

上記実施形態では、補正信号として（Ｐｃｈトランジスタが使用される場合にはそのゲート端子に与えられる信号として）インバータ６０からの論理反転信号ＳＡＭｊＢが与えられるが、この信号はサンプリング信号と相反的に電位変化する信号であればよい。ここで相反的に電位変化するとは、逆方向に電位変化することを意味し、電位変化のタイミングが同期している必要はない。例えば、この相反的に電位変化する信号として、インバータ６０以外の構成要素からの出力信号、例えばサンプリングパルス生成回路２１に含まれるシフトレジスタの次段の出力信号などが使用されてもよい。

また上記実施形態では、データ線としてのソースバスラインＳＬｊは点順次駆動方式により駆動されるものとしているが、本発明は、線順次駆動方式の場合にも適用可能である。線順次駆動方式では、アナログビデオ信号Ｖideoの標本化値としての電圧が、ソースバスライン毎に設けられたサンプリング容量に一旦保持され（このサンプリング容量はソースバスラインとは直接には接続されていない）、その保持電圧が、次の水平走査期間において所定のバッファを介して、対応するソースバスラインに与えられる。したがって、このような線順次駆動方式においても、サンプリングのためのアナログスイッチとしてのＮｃｈトランジスタの寄生容量に起因して保持電圧が変動し、上記実施形態のような点順次駆動方式の場合と同様の問題が生じる。よって、本発明は、アナログビデオ信号に対するサンプリングによって得られる電圧に基づきデータ線が駆動されるアナログ方式のデータドライバまたはそれを備えた表示装置であれば、線順次駆動方式の場合にも適用可能である。

１０ …ＴＦＴ（薄膜トランジスタ）
２１ …サンプリングパルス生成回路
２４ …アナログ映像信号線
２２１〜２２ｎ …アナログスイッチ部
６１ …Ｎｃｈトランジスタ
１００ …本体部
１０１ …データドライバ
１０２ …ゲートドライバ
１０３ …表示領域
６００ …液晶コントローラ
Ｃｃ …補正信号入力用容量
ＣgdＮ …Ｎｃｈトランジスタのゲート−ドレイン端子間の寄生容量
Ｃsbus …ソースバスラインのサンプリング容量（ホールド容量）
Ｃｐ …画素容量
Ｅｐ …画素電極
Ｅｃ …共通電極
ＳＣＫ …データドライバ用クロック信号
ＳＣＫＢ …データドライバ用（反転）クロック信号
ＳＳＰ …データドライバ用スタートパルス
ＳＡＭ１〜ＳＡＭｎ …サンプリング信号
ＳＬ１〜ＳＬｎ …ソースバスライン
Ｖideo …アナログビデオ信号
ΔＶsbus …ソースバスラインの保持電位の変動量

Claims (4)

1. 表示すべき画像を表すアナログ信号を所定のクロック信号に基づきサンプリングすることによって順次得られる標本化値としてのアナログ電圧を、前記画像を形成するための複数の画素形成部に接続される複数のデータ線にそれぞれ対応して形成された複数のサンプリング容量に順次保持させるアナログ方式のデータ線駆動回路であって、
   前記データ線の本数に応じた段数のシフトレジスタであって各段の出力信号が前記クロック信号に応じて順次アクティブとなるシフトレジスタを含み、当該シフトレジスタの各段の出力信号に基づき、前記データ線の本数に応じた数のサンプリング信号であって前記クロック信号に応じて順次アクティブとなるサンプリング信号を出力するサンプリングパルス生成回路と、
   前記サンプリング信号のそれぞれに対応して設けられ、対応するサンプリング信号に応じてオンされまたはオフされる同一チャネル形の電界効果形トランジスタのみからなるアナログスイッチと、
   前記アナログ信号を伝達するアナログ映像信号線であって各サンプリング容量が前記アナログスイッチのいずれか１つを介して接続されるアナログ映像信号線と、
   前記トランジスタがオン状態からオフ状態に変化するときの前記トランジスタのゲート端子の電位変化により前記トランジスタの寄生容量を介して生じる前記サンプリング容量の保持電圧の変動が補償されるように、所定容量を介して前記サンプリング容量に所定の補正信号を供給する補正信号供給手段と
   を備え、
   前記補正信号供給手段は、前記トランジスタのゲート端子に与えられる信号と相反的に電位変化する信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給することを特徴とする、データ線駆動回路。
2. 前記アナログスイッチは、Ｎチャンネル形またはＰチャンネル形トランジスタからなり、
   前記補正信号供給手段は、前記サンプリング信号を論理反転した信号を出力するインバータを含み、前記アナログスイッチがＮチャネル形トランジスタからなる場合には、前記インバータから出力される信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給し、
   前記アナログスイッチがＰチャネル形トランジスタからなる場合には、前記サンプリング信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給するとともに、前記インバータから出力される信号を前記Ｐチャネル形トランジスタのゲート端子に与えることを特徴とする、請求項１に記載のデータ線駆動回路。
3. 請求項１または請求項２に記載のデータ線駆動回路を備えることを特徴とする、表示装置。
4. 請求項１または請求項２に記載のデータ線駆動回路と、
   複数のデータ線と、
   前記複数のデータ線と交差する複数のゲート線と、
   前記複数のデータ線と前記複数のゲート線との交差点にそれぞれ対応してマトリクス状に配置されており、対応する交差点を通過するゲート線が選択されているときに、当該対応する交差点を通過するデータ線によって伝達されるアナログ信号を画素値として取り込むことにより保持する複数の画素形成部と
   を備え、
   前記複数の画素形成部のそれぞれは、
   対応するゲート線に与えられる走査信号がアクティブのときにオンされ非アクティブのときにオフされる薄膜トランジスタと、
   前記薄膜トランジスタを介して対応するデータ線に接続される画素容量と
   を含み、
   前記補正信号供給手段は、前記薄膜トランジスタがオン状態からオフ状態に変化するときの前記薄膜トランジスタのゲート端子の電位変化により前記薄膜トランジスタの寄生容量を介して生じる前記画素容量に保持されるべき電圧の変動が、前記サンプリング容量の保持電圧の変動とともに補償されるように、所定容量を介して前記サンプリング容量に所定の補正信号を供給することを特徴とする、表示装置。

Images