JP2011017641A - Temperature detecting method and temperature sensor - Google Patents
Temperature detecting method and temperature sensor Download PDFInfo
- Publication number
- JP2011017641A JP2011017641A JP2009162976A JP2009162976A JP2011017641A JP 2011017641 A JP2011017641 A JP 2011017641A JP 2009162976 A JP2009162976 A JP 2009162976A JP 2009162976 A JP2009162976 A JP 2009162976A JP 2011017641 A JP2011017641 A JP 2011017641A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- temperature
- current
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
Description
本発明は、温度検出方法および温度センサに関する。 The present invention relates to a temperature detection method and a temperature sensor.
温度検出方法および温度センサに関する従来技術としては、ＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ、以下、「ＰＴＡＴ」と称する）回路の出力の非直線形性を補正する技術がある（特許文献１）。この技術によれば、測定温度範囲を拡大することで現出しうるＰＴＡＴ回路の出力の非直線性を、非線形性を有する回路の出力を足し合わせることでキャンセルし、ＰＴＡＴ回路の直線性を改善することができる。 As a conventional technique related to a temperature detection method and a temperature sensor, there is a technique for correcting non-linearity of an output of a PTAT (Proportional To Absolute Temperature (hereinafter referred to as “PTAT”) circuit (Patent Document 1). According to this technique, the non-linearity of the output of the PTAT circuit that can appear by expanding the measurement temperature range is canceled by adding the outputs of the circuit having nonlinearity, and the linearity of the PTAT circuit is improved. be able to.
従来技術では、非直線形性を補正することはできる。しかし、測定感度を維持しつつ測定温度範囲を拡大するとＰＴＡＴ回路の出力が飽和し、測定温度範囲が制限されてしまうという問題がある。 In the prior art, the non-linearity can be corrected. However, if the measurement temperature range is expanded while maintaining the measurement sensitivity, there is a problem that the output of the PTAT circuit is saturated and the measurement temperature range is limited.
そこで、本発明の目的は測定感度および測定範囲を向上させることができる温度検出方法および温度センサを提供することである。 Therefore, an object of the present invention is to provide a temperature detection method and a temperature sensor that can improve measurement sensitivity and measurement range.
上記課題を解決するために、本発明に係る温度検出方法は、絶対温度に対し正の依存性を有する第１信号から絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を減算したセンス信号に基づくセンス電圧を出力することで、絶対温度に対するセンス信号の変化率を増大させて温度測定感度を向上し、かつ、センス信号の絶対値を減少させて温度測定範囲を拡大する。 In order to solve the above-described problem, a temperature detection method according to the present invention provides a second signal having a negative dependency on an absolute temperature and a positive offset from the first signal having a positive dependency on the absolute temperature. By outputting a sense voltage based on the sense signal obtained by subtracting the signal, the change rate of the sense signal with respect to the absolute temperature is increased to improve the temperature measurement sensitivity, and the absolute value of the sense signal is decreased to increase the temperature measurement range. Expanding.
また、本発明に係る温度センサは、絶対温度に対し正の依存性を有する第１信号を出力する第１信号生成回路と、絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を出力する第２信号生成回路と、第１信号から前記第２信号を減算したセンス信号に基づくセンス電圧を出力する減算回路と、を有する。 The temperature sensor according to the present invention includes a first signal generation circuit that outputs a first signal having a positive dependency on the absolute temperature, and a negative dependency on the absolute temperature and a positive offset. A second signal generation circuit that outputs a second signal; and a subtraction circuit that outputs a sense voltage based on a sense signal obtained by subtracting the second signal from the first signal.
本発明によれば、絶対温度に対し正の依存性を有する第１信号から絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を減算し、電圧のセンス信号として出力する。これにより、センス信号の温度変化率を増大し、かつ、センス信号の絶対値を減少させることができるため、温度の測定感度の向上および測定範囲の拡大を実現することができる。 According to the present invention, a second signal having a negative dependency on the absolute temperature and having a positive offset is subtracted from the first signal having a positive dependency on the absolute temperature, and output as a voltage sense signal. To do. As a result, the temperature change rate of the sense signal can be increased and the absolute value of the sense signal can be decreased, so that the temperature measurement sensitivity can be improved and the measurement range can be expanded.
以下、本発明に係る温度センサの実施形態を、添付した図面を参照して詳細に説明する。 Hereinafter, embodiments of a temperature sensor according to the present invention will be described in detail with reference to the accompanying drawings.
[第１実施形態]
図１は、本発明の第１実施形態に係る温度センサの概略的な回路構成を示す図である。
[First embodiment]
FIG. 1 is a diagram showing a schematic circuit configuration of a temperature sensor according to the first embodiment of the present invention.
本実施形態に係る温度センサ１は、ＰＴＡＴブロック（第１信号生成回路）１００、シフトブロック（第２信号生成回路）１１０、減算ブロック（減算回路）１２０、を有する。本実施形態に係る温度センサ１は、シリコン半導体上に半導体プロセス（例えば、ＣＭＯＳプロセスやＢｉＣＭＯＳプロセス）を使用して形成した回路素子により構成することができる。したがって、本実施形態に係る温度センサ１は、例えば、半導体メモリや、プロセッサといったＬＳＩやＩＣに組み込んで１つのチップとすることができる。これにより、ＬＳＩの基板温度をモニタし、ＬＳＩ内部の回路を該温度に基づいて制御することができるため、温度変化による回路特性の劣化の防止、温度上昇に伴うＬＳＩの発熱を防止することによる安全性の確保、を実現できる。 The temperature sensor 1 according to the present embodiment includes a PTAT block (first signal generation circuit) 100, a shift block (second signal generation circuit) 110, and a subtraction block (subtraction circuit) 120. The temperature sensor 1 according to the present embodiment can be configured by circuit elements formed on a silicon semiconductor using a semiconductor process (for example, a CMOS process or a BiCMOS process). Therefore, the temperature sensor 1 according to the present embodiment can be integrated into an LSI or an IC such as a semiconductor memory or a processor to form a single chip. As a result, the substrate temperature of the LSI can be monitored and the circuit inside the LSI can be controlled based on the temperature, thereby preventing deterioration of circuit characteristics due to temperature change and preventing heat generation of the LSI due to temperature rise. Ensures safety.
ＰＴＡＴブロック１００は、半導体のｐｎ接合の温度特性を利用して、絶対温度に対し正の依存性を有するＰＴＡＴ電流（第１信号）を出力することで、温度を検出する機能を有する。シフトブロック１１０は、半導体のｐｎ接合の温度特性を利用して、絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流（第２信号）を出力する機能を有する。減算ブロック１２０は、ＰＴＡＴブロック１００の出力電流からレベルシフトブロック１１０の出力電流を減算し、電圧に変換し、センス電圧Ｖｏｕｔとして出力することで、温度を検出する機能を有する。 The PTAT block 100 has a function of detecting a temperature by outputting a PTAT current (first signal) having a positive dependence on an absolute temperature by using a temperature characteristic of a semiconductor pn junction. The shift block 110 has a function of outputting a shift current (second signal) having a negative dependence on the absolute temperature and having a positive offset by using the temperature characteristic of the semiconductor pn junction. The subtraction block 120 has a function of detecting the temperature by subtracting the output current of the level shift block 110 from the output current of the PTAT block 100, converting it to a voltage, and outputting it as a sense voltage Vout .
ここで、絶対温度に対し正の依存性を有するとは、対象とする物理量が、絶対温度が上昇するに伴って大きくなることをいう。絶対温度に対し負の依存性を有するとは、対象とする物理量が、絶対温度が上昇するに伴って小さくなることをいう。 Here, having a positive dependence on the absolute temperature means that the target physical quantity increases as the absolute temperature increases. Having a negative dependence on absolute temperature means that the target physical quantity decreases as the absolute temperature increases.
絶対温度に対し正の依存性を有するＰＴＡＴ電流から絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流を減算（すなわち、シフト）することで、センス電圧の温度変化率を増大し、かつ、センス電圧の絶対値を減少させることができる。このため、センス電圧は、より大きな温度依存性を有し、かつ、より絶対値が小さいという特性を有するものとすることができる。センス電圧が低電圧であることは、電源電圧によって回路動作上制限されるセンス電圧の範囲を拡大することに寄与する。よって、本実施形態によれば、温度の測定感度の向上および測定範囲の拡大を実現することができる。 By subtracting (ie, shifting) a shift current having a negative dependence on the absolute temperature and a positive offset from the PTAT current having a positive dependence on the absolute temperature, the temperature change rate of the sense voltage is obtained. The absolute value of the sense voltage can be increased and the sense voltage can be decreased. For this reason, the sense voltage can have a characteristic that it has a larger temperature dependency and a smaller absolute value. The low sense voltage contributes to expanding the range of the sense voltage that is limited in circuit operation by the power supply voltage. Therefore, according to this embodiment, it is possible to improve the temperature measurement sensitivity and expand the measurement range.
以下、本実施形態に係る温度センサ１を構成する各ブロックについて詳細に説明する。 Hereinafter, each block which comprises the temperature sensor 1 which concerns on this embodiment is demonstrated in detail.
図２は、温度センサ１のＰＴＡＴブロック１００を示す図である。 FIG. 2 is a diagram showing the PTAT block 100 of the temperature sensor 1.
ＰＴＡＴブロック１００は、ＰＴＡＴ回路からなる。ＰＴＡＴ回路の構成について説明する。ＰＴＡＴ回路は、ｐｎｐトランジスタＱｐ１（以下、単に「トランジスタＱｐ１」と称する）、ｐｎｐトランジスタＱｐ２（以下、単に「トランジスタＱｐ２」と称する）、第１オペアンプＡＰ１、第１抵抗器Ｒ１、第１ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ１」と称する）、第２ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ２」と称する）、第５ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ５」と称する）を有してなる。 The PTAT block 100 includes a PTAT circuit. The configuration of the PTAT circuit will be described. The PTAT circuit includes a pnp transistor Qp1 (hereinafter simply referred to as “transistor Qp1”), a pnp transistor Qp2 (hereinafter simply referred to as “transistor Qp2”), a first operational amplifier AP1, a first resistor R1, and a first pMOS transistor (hereinafter referred to as “transistor Qp2”). , Simply referred to as “transistor Mp1”), a second pMOS transistor (hereinafter simply referred to as “transistor Mp2”), and a fifth pMOS transistor (hereinafter simply referred to as “transistor Mp5”).
トランジスタＱｐ１およびトランジスタＱｐ２は、それぞれ、ベースとコレクタがショートされ、グランド（Ｇｒｏｕｎｄ、以下、「ＧＮＤ」と称する）電源（第２電源）に接続される。これにより、トランジスタＱｐ１およびトランジスタＱｐ２は一つのｐｎ接合からなるダイオードを構成する。トランジスタＱｐ２からなるダイオード（第２ダイオード）のアノードは第１抵抗器Ｒ１の前記一端に接続され、トランジスタＱｐ１からなるダイオード（第１ダイオード）のアノードは第１オペアンプの負入力端子およびトランジスタＭｐ１のドレインに接続される。 The transistor Qp1 and the transistor Qp2 have their bases and collectors short-circuited and are connected to a ground (hereinafter referred to as “GND”) power source (second power source). Thereby, the transistor Qp1 and the transistor Qp2 form a diode having one pn junction. The anode of the diode (second diode) consisting of the transistor Qp2 is connected to the one end of the first resistor R1, and the anode of the diode (first diode) consisting of the transistor Qp1 is the negative input terminal of the first operational amplifier and the drain of the transistor Mp1. Connected to.
トランジスタＱｐ２は、トランジスタＱｐ１に用いられるｐｎｐトランジスタと同じｐｎｐトランジスタが複数（図１では、α個）並列に接続されることで構成される。並列接続数αの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。 The transistor Qp2 is configured by connecting a plurality (α in FIG. 1) of pnp transistors that are the same as the pnp transistor used for the transistor Qp1 in parallel. The value of the number α of parallel connections is a value that determines the characteristics of the temperature sensor 1 and is appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
第１抵抗器Ｒ１は、一端がトランジスタＱｐ２のエミッタに接続され、他端が第１オペアンプＡＰ１の正入力端子および第２ｐＭＯＳトランジスタＭｐ２（以下、単に「トランジスタＭｐ２」と称する）のドレインに接続される。 The first resistor R1 has one end connected to the emitter of the transistor Qp2 and the other end connected to the positive input terminal of the first operational amplifier AP1 and the drain of the second pMOS transistor Mp2 (hereinafter simply referred to as “transistor Mp2”). .
第１オペアンプＡＰ１は、正入力端子が第１抵抗器Ｒ１の前記他端に接続されるとともにＭｐ２のドレインに接続される。第１オペアンプＡＰ１の負入力端子はトランジスタＱｐ１のエミッタおよびトランジスタＭｐ１のドレインに接続される。第１オペアンプＡＰ１の出力端子は、トランジスタＭｐ１およびトランジスタＭｐ２のゲートに接続される。 The first operational amplifier AP1 has a positive input terminal connected to the other end of the first resistor R1 and to the drain of Mp2. The negative input terminal of the first operational amplifier AP1 is connected to the emitter of the transistor Qp1 and the drain of the transistor Mp1. The output terminal of the first operational amplifier AP1 is connected to the gates of the transistors Mp1 and Mp2.
図３は、オペアンプ回路を示す図である。第１オペアンプＡＰ１は図３に示すような一般的なオペアンプ回路を用いることができる。 FIG. 3 is a diagram illustrating an operational amplifier circuit. As the first operational amplifier AP1, a general operational amplifier circuit as shown in FIG. 3 can be used.
本実施形態において、トランジスタＭｐ１とトランジスタＭｐ２は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ１、トランジスタＭｐ２、および、トランジスタＭｐ５は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。 In the present embodiment, the same pMOS transistor is used as the transistor Mp1 and the transistor Mp2. Transistors Mp1, Mp2, and Mp5 have their gates short-circuited and their sources connected to a VDD power supply (first power supply).
トランジスタＭｐ５は、トランジスタＭｐ１およびトランジスタＭｐ２に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタ（すなわち、同じゲート幅、ゲート長のトランジスタ）が複数（図１及び図２では、β個）並列に接続されることで構成される。並列接続数βの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。 The transistor Mp5 is formed by connecting a plurality of the same pMOS transistors (that is, transistors having the same gate width and gate length) as the pMOS transistors used for the transistors Mp1 and Mp2 (β transistors in FIGS. 1 and 2) in parallel. Composed. The value of the number of parallel connections β is a value that determines the characteristics of the temperature sensor 1 and is appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
ＰＴＡＴ回路の回路動作について説明する。第１オペアンプＡＰ１は、正入力端子と負入力端子の電位が等しくなるように動作する（仮想短絡）。すなわち、第１オペアンプＡＰ１は、トランジスタＭｐ１とトランジスタＭｐ２のドレイン電圧が等しくなるように、互いにショートされたトランジスタＭｐ１およびトランジスタＭｐ２のゲートの電圧を制御する。トランジスタＭｐ１およびトランジスタＭｐ２のゲートの電圧が制御されることで、トランジスタＭｐ１およびトランジスタＭｐ２のドレイン電流が制御される。トランジスタＭｐ１とトランジスタＭｐ２とのゲート−ソース間電圧（以下、「Ｖｇｓ」と称する）は等しいため、トランジスタＭｐ１とトランジスタＭｐ２とには同じ値のドレイン電流が流れる。したがって、トランジスタＱｐ１とトランジスタＱｐ２には同じ値の電流が印加される。 The circuit operation of the PTAT circuit will be described. The first operational amplifier AP1 operates so that the potentials of the positive input terminal and the negative input terminal are equal (virtual short circuit). That is, the first operational amplifier AP1 controls the voltages of the gates of the transistors Mp1 and Mp2 that are short-circuited so that the drain voltages of the transistors Mp1 and Mp2 are equal. The drain currents of the transistors Mp1 and Mp2 are controlled by controlling the gate voltages of the transistors Mp1 and Mp2. Since the gate-source voltages (hereinafter referred to as “Vgs”) of the transistors Mp1 and Mp2 are equal, drain currents having the same value flow through the transistors Mp1 and Mp2. Accordingly, the same current is applied to the transistors Qp1 and Qp2.
トランジスタＱｐ１は１個のｐｎｐトランジスタからなるのに対し、トランジスタＱｐ２はα個のｐｎｐトランジスタからなるため、トランジスタＱｐ２を構成する各ｐｎｐトランジスタに流れる電流は、トランジスタＱｐ１を構成する１個のｐｎｐトランジスタに流れる電流より小さくなる。したがって、トランジスタＱｐ１のベース−エミッタ間電圧（以下、「Ｖｂｅ」と称する）は、Ｑｐ２のＶｂｅより大きくなる。その結果、Ｑｐ１とＱｐ２のＶｂｅの差に相当する電圧が第１抵抗器Ｒ１に印加される。Ｑｐ１とＱｐ２のＶｂｅの差は正の温度依存性を有するため、第１抵抗器Ｒ１に流れる電流も同じ温度依存性を有する。第１抵抗器Ｒ１に流れる電流はトランジスタＭｐ２のドレイン電流であるため、トランジスタＭｐ２のドレイン電流も同じ温度依存性を有する。 The transistor Qp1 is composed of one pnp transistor, whereas the transistor Qp2 is composed of α pnp transistors. Therefore, the current flowing through each pnp transistor constituting the transistor Qp2 is applied to one pnp transistor constituting the transistor Qp1. It becomes smaller than the flowing current. Therefore, the base-emitter voltage (hereinafter referred to as “Vbe”) of the transistor Qp1 is larger than Vbe of Qp2. As a result, a voltage corresponding to the difference between Vp of Qp1 and Qp2 is applied to the first resistor R1. Since the difference between Vp of Qp1 and Qp2 has a positive temperature dependency, the current flowing through the first resistor R1 has the same temperature dependency. Since the current flowing through the first resistor R1 is the drain current of the transistor Mp2, the drain current of the transistor Mp2 has the same temperature dependency.
トランジスタＭｐ１、Ｍｐ２、Ｍｐ５は電流コピー回路をなし、トランジスタＭｐ１、Ｍｐ２のドレイン電流は所定の倍率（第１倍率）βでβ倍されトランジスタＭｐ５のドレイン電流をなす。トランジスタＭｐ５のドレイン電流が、ＰＴＡＴブロックの出力電流であるＰＴＡＴ電流となる。ＰＴＡＴ電流は、温度依存性を有するトランジスタＭｐ２のドレイン電流をβ倍した電流であるので、トランジスタＭｐ２のドレイン電流と同じ温度依存性を有する。 The transistors Mp1, Mp2, and Mp5 form a current copy circuit, and the drain currents of the transistors Mp1 and Mp2 are multiplied by β at a predetermined magnification (first magnification) β to form the drain current of the transistor Mp5. The drain current of the transistor Mp5 becomes the PTAT current that is the output current of the PTAT block. Since the PTAT current is a current obtained by multiplying the drain current of the transistor Mp2 having temperature dependency by β, the PTAT current has the same temperature dependency as the drain current of the transistor Mp2.
以下、計算によりＰＴＡＴ電流を求めることで、その温度依存性を示す。 Hereinafter, the temperature dependence is shown by calculating the PTAT current.
トランジスタＱｐ１のエッミタの電位Ｖ１およびトランジスタＱｐ２のエッミタの電位Ｖ２は、それぞれ下記式（１）、（２）で与えられる。 The potential V 2 of Emmita potentials V 1 and transistor Qp2 of Emmita transistors Qp1 are respectively the following formula (1) is given by (2).
ここで、ｋはボルツマン定数（１．３８×１０−２３[Ｊ／Ｋ]）、ｑは電荷素量（１．６×１０−１９[Ｃ]）、Ｔｋは絶対温度[Ｋ]、Ｉｓは逆方向飽和電流[Ａ]である。 Here, k is the Boltzmann constant (1.38 × 10 −23 [J / K]), q is the elementary charge (1.6 × 10 −19 [C]), T k is the absolute temperature [K], I s is a reverse saturation current [A].
トランジスタＭｐ１のドレイン電流Ｉ１は、下記式（３）で与えられる。 Drain current I 1 of transistor Mp1 is given by the following equation (3).
式（３）から判るように、トランジスタＱｐ２を、トランジスタＱｐ１と同じｐｎｐトランジスタをα個並列接続して構成することにより、トランジスタＭｐ１のドレイン電流Ｉ１においてｐｎｐトランジスタの逆方向飽和電流Ｉｓの値をキャンセルし、製造バラツキに依存しない高精度なＰＴＡＴ回路を実現できる。 As can be seen from equation (3), the transistors Qp2, by configuring in the same pnp transistor α number connected in parallel with transistor Qp1, the value of the reverse saturation current I s of the pnp transistor in the drain current I 1 of transistor Mp1 Thus, a highly accurate PTAT circuit that does not depend on manufacturing variations can be realized.
ＰＴＡＴ電流ＩＰＴＡＴは、下記式（４）で与えられる。 The PTAT current I PTAT is given by the following formula (4).
ここで、Ｔｄはセルシウス温度[℃]である。 Here, T d is the Celsius temperature [° C.].
後述のように第１抵抗器Ｒ１の温度依存性は第３抵抗器Ｒ３の温度依存性と相殺されるので、第１抵抗器Ｒ１の温度依存性を無視すると、式（４）の第１項は、温度Ｔｄに依存して変化する項であり、第２項は温度Ｔｄに依存しない定数となる。ここで、第１項の温度Ｔｄの係数は、αが２以上であるので正の数である。すなわち、ＰＴＡＴ電流ＩＰＴＡＴは、第１抵抗器Ｒ１の温度依存性を無視すると絶対温度に対し正の依存性を有することが分かる。トランジスタＱｐ２の並列接続数αの値、トランジスタＭｐ５の並列接続数βの値は、温度センサ１に要求される仕様を満たすように適宜決定することができる。 As will be described later, the temperature dependency of the first resistor R1 is canceled out with the temperature dependency of the third resistor R3. Therefore, if the temperature dependency of the first resistor R1 is ignored, the first term of the equation (4) is used. Is a term that varies depending on the temperature Td , and the second term is a constant that does not depend on the temperature Td . Here, the coefficient of the temperature Td in the first term is a positive number because α is 2 or more. That is, it can be seen that the PTAT current I PTAT has a positive dependency on the absolute temperature if the temperature dependency of the first resistor R1 is ignored. The value of the parallel connection number α of the transistor Qp2 and the value of the parallel connection number β of the transistor Mp5 can be appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
次に、温度センサ１のシフトブロック１１０について説明する。図４は、温度センサ１のシフトブロック１１０を示す図である。 Next, the shift block 110 of the temperature sensor 1 will be described. FIG. 4 is a diagram showing the shift block 110 of the temperature sensor 1.
シフトブロック１１０は、シフト回路からなる。以下、シフト回路の構成について説明する。第３ｐｎｐトランジスタＱｐ３（以下、単に「トランジスタＱｐ３」と称する）、第２オペアンプＡＰ２、第２抵抗器Ｒ２、第３ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ３」と称する）、第４ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ４」と称する）、第６ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ６」と称する）を有してなる。 The shift block 110 includes a shift circuit. Hereinafter, the configuration of the shift circuit will be described. A third pnp transistor Qp3 (hereinafter simply referred to as “transistor Qp3”), a second operational amplifier AP2, a second resistor R2, a third pMOS transistor (hereinafter simply referred to as “transistor Mp3”), a fourth pMOS transistor (hereinafter simply referred to as “transistor Qp3”). And a sixth pMOS transistor (hereinafter simply referred to as “transistor Mp6”).
トランジスタＱｐ３は、ベースとコレクタがショートされ、ＧＮＤ電源に接続される。これにより、トランジスタＱｐ３は一つのｐｎ接合からなるダイオード（第３ダイオード）を構成する。トランジスタＱｐ３からなるダイオードのアノードは、第２オペアンプＡＰ２の負入力端子およびトランジスタＭｐ３のドレインに接続される。 The transistor Qp3 is short-circuited between the base and the collector and connected to the GND power supply. Thereby, the transistor Qp3 constitutes a diode (third diode) composed of one pn junction. The anode of the diode composed of the transistor Qp3 is connected to the negative input terminal of the second operational amplifier AP2 and the drain of the transistor Mp3.
トランジスタＱｐ３に用いるｐｎｐトランジスタの逆方向飽和電流Ｉｓの値は、温度センサ１の特性を決定する値であり、ｐｎｐトランジスタの選択により、温度センサ１に要求される仕様を満たすように適宜決定される。 The value of the reverse saturation current I s of the pnp transistor used in the transistor Qp3 is a value that determines the characteristics of the temperature sensor 1, the selection of the pnp transistor is appropriately determined so as to satisfy the specifications required for the temperature sensor 1 The
第２抵抗器Ｒ２は、一端がＧＮＤ電源に接続され、他端が第２オペアンプＡＰ２の正入力端子およびトランジスタＭｐ４のドレインに接続される。 The second resistor R2 has one end connected to the GND power supply and the other end connected to the positive input terminal of the second operational amplifier AP2 and the drain of the transistor Mp4.
第２オペアンプＡＰ２は、正入力端子が第２抵抗器Ｒ２の前記他端に接続されるとともにトランジスタＭｐ４のドレインに接続される。第２オペアンプＡＰ２の負入力端子はトランジスタＱｐ３のエミッタおよびトランジスタＭｐ３のドレインに接続される。第２オペアンプＡＰ２の出力端子は、トランジスタＭｐ３、トランジスタＭｐ４、およびトランジスタＭｐ６のゲートに接続される。 The second operational amplifier AP2 has a positive input terminal connected to the other end of the second resistor R2 and to the drain of the transistor Mp4. The negative input terminal of the second operational amplifier AP2 is connected to the emitter of the transistor Qp3 and the drain of the transistor Mp3. The output terminal of the second operational amplifier AP2 is connected to the gates of the transistor Mp3, the transistor Mp4, and the transistor Mp6.
第２オペアンプＡＰ２は、ＰＴＡＴブロック１００の第１オペアンプＡＰ１と同様に、図２に示すような一般的なオペアンプ回路を用いることができる。 As the second operational amplifier AP2, a general operational amplifier circuit as shown in FIG. 2 can be used similarly to the first operational amplifier AP1 of the PTAT block 100.
トランジスタＭｐ３とトランジスタＭｐ４は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ３とトランジスタＭｐ４は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。 The same pMOS transistor is used for the transistors Mp3 and Mp4. The gates of the transistors Mp3 and Mp4 are short-circuited and the source is connected to the VDD power supply (first power supply).
トランジスタＭｐ６は、トランジスタＭｐ３およびトランジスタＭｐ４に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタ（すなわち、同じゲート幅、ゲート長のトランジスタ）が複数（図４では、γ個）並列に接続されることで構成される。並列接続数γの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。 The transistor Mp6 is configured by connecting in parallel a plurality (in FIG. 4, γ transistors) of the same pMOS transistors (that is, transistors having the same gate width and gate length) as the pMOS transistors used for the transistors Mp3 and Mp4. . The value of the number of parallel connections γ is a value that determines the characteristics of the temperature sensor 1 and is appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
シフト回路の回路動作について説明する。第２オペアンプＡＰ２は、正入力端子と負入力端子の電位が等しくなるように動作する。すなわち、第２オペアンプＡＰ２は、トランジスタＭｐ３とトランジスタＭｐ４のドレイン電圧が等しくなるように、互いにショートされたトランジスタＭｐ３およびトランジスタＭｐ４のゲートの電圧を制御する。トランジスタＭｐ３およびトランジスタＭｐ４のゲートの電圧が制御されることで、トランジスタＭｐ３およびトランジスタＭｐ４のドレイン電流が制御される。トランジスタＭｐ３とトランジスタＭｐ４のＶｇｓは等しいため、トランジスタＭｐ３とトランジスタＭｐ４のドレイン電流は同じ値となる。したがって、トランジスタＱｐ３と第２抵抗器Ｒ２には同じ値の電流が印加される。トランジスタＭｐ４のドレイン電流が印加されることで、第２抵抗器Ｒ２で発生した電圧は第２オペアンプＡＰ２の正入力端子に入力され、トランジスタＭｐ３のドレイン電流が印加されたトランジスタＱｐ３のＶｂｅは第２オペアンプＡＰ２の負入力端子に入力される。第２オペアンプＡＰ２は、正入力端子と負入力端子の電位が等しくなるようにトランジスタＭｐ３およびトランジスタＭｐ４のゲートの電圧を制御する。 The circuit operation of the shift circuit will be described. The second operational amplifier AP2 operates so that the potentials of the positive input terminal and the negative input terminal are equal. That is, the second operational amplifier AP2 controls the voltages of the gates of the transistors Mp3 and Mp4 that are short-circuited so that the drain voltages of the transistors Mp3 and Mp4 are equal. The drain currents of the transistors Mp3 and Mp4 are controlled by controlling the gate voltages of the transistors Mp3 and Mp4. Since Vgs of the transistors Mp3 and Mp4 are equal, the drain currents of the transistors Mp3 and Mp4 have the same value. Accordingly, the same current is applied to the transistor Qp3 and the second resistor R2. By applying the drain current of the transistor Mp4, the voltage generated by the second resistor R2 is input to the positive input terminal of the second operational amplifier AP2, and Vbe of the transistor Qp3 to which the drain current of the transistor Mp3 is applied is the second voltage. Input to the negative input terminal of the operational amplifier AP2. The second operational amplifier AP2 controls the gate voltages of the transistors Mp3 and Mp4 so that the potentials of the positive input terminal and the negative input terminal are equal.
トランジスタＭｐ３、Ｍｐ４、Ｍｐ６は電流コピー回路をなし、トランジスタＭｐ４のドレイン電流は所定の倍率（第２倍率）γでγ倍されトランジスタＭｐ６のドレイン電流をなす。トランジスタＭｐ６のドレイン電流が、シフトブロック１１０の出力電流であるシフト電流ＩＳＨＩＦＴとなる。 The transistors Mp3, Mp4, and Mp6 form a current copy circuit, and the drain current of the transistor Mp4 is γ multiplied by a predetermined magnification (second magnification) γ to form the drain current of the transistor Mp6. The drain current of the transistor Mp6 becomes the shift current I SHIFT is the output current of the shift block 110.
ここで、計算によりシフト電流ＩＳＨＩＦＴを求めることで、その温度依存性を示す。 Here, the temperature dependence is shown by calculating the shift current ISHIFT by calculation.
トランジスタＱｐ３のエッミタの電位Ｖ３は、下記式（５）で与えられる。 The potential V 3 of Emmita transistor Qp3 is given by the following equation (5).
ここで、Ｓ[ｍＶ/Ｋ]は、トランジスタＱｐ３の逆方向飽和電流Ｉｓ[Ａ]に依存する値であり、約−１．５〜−２．０[ｍＶ/Ｋ]の定数となる。Ｅｇ[Ｖ]はバンドギャップ電圧であり、約１．１[Ｖ]の値となる。 Here, S [mV / K] is a value that depends on the reverse saturation current I s [A] of the transistor Qp3, and is a constant of about −1.5 to −2.0 [mV / K]. Eg [V] is a bandgap voltage, and takes a value of about 1.1 [V].
第２抵抗器には電圧Ｖ３が印加されることから、トランジスタＭｐ４のドレイン電流Ｉ４の値は、下記式（６）で与えられる。 Since the voltage V 3 is applied to the second resistor, the value of the drain current I 4 of the transistor Mp4 is given by the following equation (6).
シフト電流ＩＳＨＩＦＴは、下記式（７）で与えられる。 The shift current I SHIFT is given by the following formula (7).
第２抵抗器Ｒ２の温度依存性についても、第３抵抗器Ｒ３の温度依存性と相殺されるため、これを無視すると、式（７）の第１項は、温度Ｔｄに依存して変化する項であり、第２項は温度Ｔｄに依存しない定数である。ここで、第１項の温度Ｔｄの係数は、Ｓが負であるので負の値である。すなわち、シフト電流ＩＳＨＩＦＴは、第２抵抗器Ｒ２の温度依存性を無視すると、絶対温度に対し負の依存性を有する。また、式（７）の第２項は正の値であるから、シフト電流ＩＳＨＩＦＴは正のオフセット値を有することが分かる。Ｓの値、トランジスタＭｐ６の並列接続数γの値は、温度センサ１に要求される仕様を満たすように適宜決定することができる。 Since the temperature dependency of the second resistor R2 is also offset by the temperature dependency of the third resistor R3, if this is ignored, the first term of the equation (7) changes depending on the temperature Td. The second term is a constant that does not depend on the temperature Td . Here, the coefficient of the temperature Td in the first term is a negative value because S is negative. That is, the shift current I SHIFT has a negative dependency on the absolute temperature when the temperature dependency of the second resistor R2 is ignored. Further, since the second term of the equation (7) is a positive value, it can be seen that the shift current ISHIFT has a positive offset value. The value of S and the value of the parallel connection number γ of the transistor Mp6 can be appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
次に、温度センサ１の減算ブロック１２０について説明する。図５は、温度センサ１の減算ブロック１２０を示す図である。 Next, the subtraction block 120 of the temperature sensor 1 will be described. FIG. 5 is a diagram showing the subtraction block 120 of the temperature sensor 1.
減算ブロック１２０は、減算回路からなる。以下、減算回路の構成および回路動作について説明する。減算回路は、第１ｎＭＯＳトランジスタ（以下、単に「トランジスタＭｎ１」と称する）、第２ｎＭＯＳトランジスタ（以下、単に「トランジスタＭｎ２」と称する）、第３抵抗器Ｒ３を有してなる。減算ブロック１２０は、出力端子Ｖｏｕｔを有し、温度の検出信号であるセンス電圧Ｖｏｕｔは、出力端子Ｖｏｕｔから出力される。 The subtraction block 120 includes a subtraction circuit. Hereinafter, the configuration and circuit operation of the subtraction circuit will be described. The subtracting circuit includes a first nMOS transistor (hereinafter simply referred to as “transistor Mn1”), a second nMOS transistor (hereinafter simply referred to as “transistor Mn2”), and a third resistor R3. The subtraction block 120 has an output terminal Vout , and a sense voltage Vout that is a temperature detection signal is output from the output terminal Vout .
トランジスタＭｎ１は、ゲート−ドレイン間がショートされ、ゲートがトランジスタＭｎ２のゲートと接続される。これにより、トランジスタＭｎ１とトランジスタＭｎ２は電流コピー回路をなす。第３抵抗器Ｒ３は、出力端子ＶｏｕｔとＧＮＤ電源間に接続され、ＰＴＡＴ電流からシフト電流を減算してなるセンス電流が印加されることでこれを電圧信号に変換し、センス電圧Ｖｏｕｔを生成する。 The transistor Mn1 is short-circuited between the gate and the drain, and the gate is connected to the gate of the transistor Mn2. Thereby, the transistor Mn1 and the transistor Mn2 form a current copy circuit. The third resistor R3 is connected between the output terminal Vout and the GND power supply. When a sense current obtained by subtracting the shift current from the PTAT current is applied to the third resistor R3, the third resistor R3 converts the sense current Vout into a voltage signal. Generate.
減算ブロック１２０には、シフトブロック１１０からシフトブロック１１０の出力であるシフト電流ＩＳＨＩＦＴが入力される。また、減算ブロック１２０には、ＰＴＡＴブロック１００からＰＴＡＴブロック１００の出力であるＰＴＡＴ電流ＩＰＴＡＴが入力される。トランジスタＭｎ１にはシフト電流ＩＳＨＩＦＴが印加され、トランジスタＭｎ１とトランジスタＭｎ２とからなる電流コピー回路は、シフト電流ＩＳＨＩＦＴをコピーし、トランジスタＭｎ２のドレイン電流としてシフト電流ＩＳＨＩＦＴと同じ値の電流を出力端子Ｖｏｕｔから引き込む。このとき、出力端子ＶｏｕｔにはＰＴＡＴブロックからのＰＴＡＴ電流ＩＰＴＡＴが押し込まれるため、ＰＴＡＴ電流ＩＰＴＡＴからシフト電流ＩＳＨＩＦＴが減算される。そして、ＰＴＡＴ電流ＩＰＴＡＴからシフト電流ＩＳＨＩＦＴが減算された差分は、センス電流として第３抵抗器Ｒ３に印加される。これにより、温度の検出信号であるセンス電流は、出力端子Ｖｏｕｔから電圧信号として出力される。すなわち、減算ブロック１２０は、ＰＴＡＴ電流からシフト電流を減算したセンス電流に基づいてセンス電圧を発生させ、センス電圧を出力端子から出力する機能を有する。 A shift current I SHIFT that is an output of the shift block 110 is input from the shift block 110 to the subtraction block 120. Further, the PTAT current I PTAT that is the output of the PTAT block 100 is input from the PTAT block 100 to the subtraction block 120. Shift current I SHIFT is applied to the transistor Mn1, a current copy circuit consisting of the transistors Mn1 and the transistor Mn2 Prefecture, copy the shift current I SHIFT, the shift current I SHIFT the same values of current and output as a drain current of the transistor Mn2 Pull in from terminal Vout . At this time, since the PTAT current I PTAT from the PTAT block is pushed into the output terminal V out , the shift current I SHIFT is subtracted from the PTAT current IPTAT . Then, the difference obtained by subtracting the shift current I SHIFT from the PTAT current I PTAT is applied to the third resistor R3 as a sense current. As a result, the sense current, which is a temperature detection signal, is output as a voltage signal from the output terminal Vout . That is, the subtraction block 120 has a function of generating a sense voltage based on the sense current obtained by subtracting the shift current from the PTAT current and outputting the sense voltage from the output terminal.
ここで、計算によりセンス電圧を求めることで、その温度依存性を示す。 Here, the temperature dependence is shown by obtaining the sense voltage by calculation.
センス電圧Ｖｏｕｔは、上述した式（４）、（７）から下記式（８）で与えられる。 The sense voltage Vout is given by the following formula (8) from the above formulas (4) and (7).
式（８）に注目すると、Ｒ１とＲ３並びにＲ２とＲ３が、それぞれ比（Ｒ３／Ｒ１、Ｒ３／Ｒ２）の形となっているので、同じ温度依存性を有する抵抗を用いることで、それぞれの抵抗の温度依存性を相殺していることが分かる。特に、集積化した回路においては、同じ材料で近傍に配置すれば同じ温度依存性を持つことが知られており、本発明の実施形態として有利である。一方、ディスクリートとする場合には、同一材料でかつ熱結合をすることで、同じ温度依存性を実現することができる。 Paying attention to the equation (8), R1 and R3 and R2 and R3 are in the form of ratios (R3 / R1, R3 / R2), respectively, so by using resistors having the same temperature dependence, It can be seen that the temperature dependence of the resistance is offset. In particular, an integrated circuit is known to have the same temperature dependency if arranged in the vicinity with the same material, which is advantageous as an embodiment of the present invention. On the other hand, in the case of discrete, the same temperature dependence can be realized by using the same material and thermal coupling.
式（８）の第１項の温度Ｔｄの係数に注目すると、該係数の第１項は、ＰＴＡＴ電流ＩＰＴＡＴの温度に対する正の傾きを示している。該係数の第２項は、シフト電流ＩＳＨＩＦＴの温度に対する負の傾きを示している。そうすると、本実施形態によるセンス電圧Ｖｏｕｔは、ＰＴＡＴ電流ＩＰＴＡＴのみを用いる場合より、温度Ｔｄに対する傾きが大きくなることが判る。すなわち、本実施形態に係る温度センサ１によれば、センス電圧Ｖｏｕｔの温度Ｔｄに対する傾きを大きくすることができるので、温度の測定感度を向上させることができる。 When attention is paid to the coefficient of the temperature Td in the first term of the equation (8), the first term of the coefficient indicates a positive slope with respect to the temperature of the PTAT current IPTAT . The second term of the coefficient indicates a negative slope with respect to the temperature of the shift current ISHIFT . Then, it can be seen that the sense voltage Vout according to the present embodiment has a larger gradient with respect to the temperature Td than when only the PTAT current IPTAT is used. That is, according to the temperature sensor 1 according to the present embodiment, since the inclination of the sense voltage Vout with respect to the temperature Td can be increased, the temperature measurement sensitivity can be improved.
式（８）の第２項に注目すると、該第２項は温度Ｔｄに依存しない定数であり、温度Ｔｄが零のときのセンス電圧Ｖｏｕｔの値、すなわち、センス電圧Ｖｏｕｔの温度Ｔｄに対するグラフの切片を示している。そして、該第２項のトランジスタＭｐ６の並列接続数γ、第２抵抗器Ｒ２、Ｓの値、トランジスタＭｐ５の並列接続数β、第１抵抗器Ｒ１、トランジスタＱｐ２の並列接続数α、を適切に選択することで、該切片の値を小さくすることができる。これにより、本実施形態によれば、センス電圧Ｖｏｕｔは、ＰＴＡＴ電流ＩＰＴＡＴのみを用いる場合より、温度Ｔｄに対する切片を小さくすることができることが判る。すなわち、本実施形態によれば、センス電圧Ｖｏｕｔの絶対値を小さくすることができるので、温度の測定範囲の拡大を実現することができる。 Focusing on the second term of equation (8), said second term is a constant independent of temperature T d, the value of the sense voltage V out at the temperature T d is zero, i.e., the temperature of the sense voltage V out The intercept of the graph with respect to Td is shown. Then, the number of parallel connections γ of the second term transistor Mp6, the value of the second resistors R2 and S, the number of parallel connections β of the transistor Mp5, the number of parallel connections α of the first resistor R1 and the transistor Qp2 are appropriately set. By selecting, the value of the intercept can be reduced. Thus, according to the present embodiment, it can be seen that the sense voltage Vout can make the intercept with respect to the temperature Td smaller than when only the PTAT current IPTAT is used. That is, according to the present embodiment, the absolute value of the sense voltage Vout can be reduced, so that the temperature measurement range can be expanded.
ここで、本実施形態が、温度の測定感度を向上させ、温度の測定範囲を拡大させる理由についてさらに詳細に説明する。 Here, the reason why this embodiment improves the temperature measurement sensitivity and expands the temperature measurement range will be described in more detail.
図６は、ＰＴＡＴブロック１００のみの場合の出力電圧の温度依存性（Ａ）と、ＰＴＡＴブロック１００とシフトブロック１１０と減算ブロック１２０とを接続させた本実施形態に係る温度センサ１の出力電圧の温度依存性（Ｂ）と、を示す説明図である。ここで、図６のＡは、ＰＴＡＴブロックは電流出力（すなわち、ＰＴＡＴ電流ＩＰＴＡＴを出力する）であるため、ＰＴＡＴブロックの出力（すなわち、トランジスタＭｐ５のドレイン）に抵抗器Ｒ３と同じ値の抵抗器を接続してＰＴＡＴ電流ＩＰＴＡＴを、擬似的にセンス電圧に変換した場合の特性を示している。すなわち、図６のＡは、従来の温度センサの出力電圧の温度依存性を示すものである。 6 shows the temperature dependence (A) of the output voltage when only the PTAT block 100 is used, and the output voltage of the temperature sensor 1 according to this embodiment in which the PTAT block 100, the shift block 110, and the subtraction block 120 are connected. It is explanatory drawing which shows temperature dependence (B). Here, in FIG. 6A, since the PTAT block is a current output (that is, the PTAT current I PTAT is output), the resistance of the same value as the resistor R3 is added to the output of the PTAT block (that is, the drain of the transistor Mp5). 2 shows characteristics when a PTAT current I PTAT is pseudo-converted into a sense voltage by connecting a device. That is, A in FIG. 6 shows the temperature dependence of the output voltage of the conventional temperature sensor.
式（４）において、ＩＰＴＡＴに抵抗器Ｒ３の抵抗値であるＲ３を乗じると、ＰＴＡＴブロック１００のみの場合のセンス電圧Ｖｏｕｔが求められ、センス電圧Ｖｏｕｔの温度Ｔｄに対する傾きをａとすると、下記式（９）となる。 In Expression (4), when I PTAT is multiplied by R3 which is the resistance value of the resistor R3, the sense voltage Vout in the case of only the PTAT block 100 is obtained, and the slope of the sense voltage Vout with respect to the temperature Td is defined as a. Then, the following formula (9) is obtained.
式（８）において、本実施形態のセンス電圧Ｖｏｕｔを、上記ａ、およびその他の定数ｂ、ｃを用いて示すと、下記式（１０）のように表現することができる。 In the equation (8), when the sense voltage Vout of the present embodiment is shown by using the above a and other constants b and c, it can be expressed as the following equation (10).
式（９）および式（１０）をそれぞれグラフ化したものが図６のＡおよびＢである。ｂは負の値であるので、（ａ−ｂ）の値はａの値より大きくなる。したがって、本実施形態によれば、センス電圧Ｖｏｕｔの温度Ｔｄに対する傾きを大きくすることができるので、温度の測定感度を向上させることができる。また、ｃは正の値である。したがって、本実施形態によれば、センス電圧Ｖｏｕｔの温度Ｔｄに対する切片を小さくすることができるので、温度の測定範囲の拡大を実現することができる。 The graphs of equations (9) and (10) are A and B in FIG. Since b is a negative value, the value of (a−b) is larger than the value of a. Therefore, according to the present embodiment, since the inclination of the sense voltage Vout with respect to the temperature Td can be increased, the temperature measurement sensitivity can be improved. C is a positive value. Therefore, according to the present embodiment, the intercept of the sense voltage Vout with respect to the temperature Td can be reduced, so that the temperature measurement range can be expanded.
図６のＡに示すように、従来の温度センサにおいては、センス電圧ＶｏｕｔがＶＤＤ電源の電圧を超えることはないため、センス電圧Ｖｏｕｔの温度Ｔｄに対する切片が大きいと、温度検出範囲の仕様（例えば、最大検出温度が９５℃）を満たすことができない場合がある。実際には、センス電圧Ｖｏｕｔの出力端子とＶＤＤ電源の間には、通常、能動素子（例えば、トランジスタＭｐ５）を有し、該能動素子を通常動作させる（例えば、ｐＭＯＳトランジスタＭｐ５を飽和領域で動作させる）ための電圧幅が必要となるため、センス電圧Ｖｏｕｔによる温度の測定範囲はさらに狭くなる。したがって、センス電圧Ｖｏｕｔの温度Ｔｄに対する切片を小さくすることは温度の測定範囲を拡大するために有効である。 As shown in FIG. 6A, in the conventional temperature sensor, since the sense voltage Vout does not exceed the voltage of the VDD power supply, if the intercept of the sense voltage Vout with respect to the temperature Td is large, the temperature detection range There are cases where specifications (for example, maximum detected temperature is 95 ° C.) cannot be satisfied. Actually, an active element (for example, transistor Mp5) is usually provided between the output terminal of the sense voltage Vout and the VDD power supply, and the active element is normally operated (for example, the pMOS transistor Mp5 in the saturation region). For this reason, the temperature measurement range by the sense voltage Vout is further narrowed. Therefore, reducing the intercept of the sense voltage Vout with respect to the temperature Td is effective for expanding the temperature measurement range.
一方、センス電圧Ｖｏｕｔの温度Ｔｄに対する切片を小さくするだけであれば、センス電流をセンス電圧Ｖｏｕｔに変換する抵抗器（例えば、第３抵抗器Ｒ３）の抵抗値を小さくすればよい。しかし、単に該抵抗器の抵抗値を小さくすると、センス電圧Ｖｏｕｔの温度Ｔｄに対する傾きも小さくなるため、温度の測定感度が低下してしまう。 On the other hand, if only the intercept of the sense voltage Vout with respect to the temperature Td is to be reduced, the resistance value of the resistor (for example, the third resistor R3) that converts the sense current into the sense voltage Vout may be reduced. However, if the resistance value of the resistor is simply reduced, the slope of the sense voltage Vout with respect to the temperature Td is also reduced, so that the temperature measurement sensitivity is lowered.
そこで、本実施形態によれば、絶対温度に対し正の依存性を有するＰＴＡＴ電流から絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流を減算し、第３抵抗器Ｒ３で電圧変換してセンス電圧Ｖｏｕｔとして出力する。これにより、図６のＢに示すように、センス電圧Ｖｏｕｔの温度変化率を増大し、かつ、センス電圧Ｖｏｕｔの絶対値（すなわち、センス電圧Ｖｏｕｔの温度Ｔｄに対する切片）を減少させることができるため、温度の測定感度の向上および測定範囲の拡大を実現することができる。 Therefore, according to the present embodiment, the third resistor R3 is subtracted from the PTAT current having a positive dependency on the absolute temperature and the shift current having a negative dependency on the absolute temperature and having a positive offset. The voltage is converted by and output as a sense voltage Vout . Thus, as shown in B of FIG. 6, to increase the rate of temperature change of the sense voltage V out, and reduces the absolute value of the sense voltage V out (i.e., sections with respect to the temperature T d of the sense voltage V out) Therefore, it is possible to improve the temperature measurement sensitivity and expand the measurement range.
本実施形態に係る温度センサのシミュレーション結果について説明する。 A simulation result of the temperature sensor according to the present embodiment will be described.
図７は、本実施形態に係る温度センサのセンス電圧ＶｏｕｔのＶＤＤ電源電圧依存性のシミュレーション結果（Ａ）と、センス電圧Ｖｏｕｔの温度変化率のＶＤＤ電源電圧依存性のシミュレーション結果（Ｂ）を示す図である。 FIG. 7 shows a simulation result (A) of the VDD power supply voltage dependency of the sense voltage Vout of the temperature sensor according to the present embodiment, and a simulation result (B) of the VDD power supply voltage dependency of the temperature change rate of the sense voltage Vout. FIG.
図７のＡから明らかなように、本実施形態に係る温度センサによれば、−４０℃から１００℃の温度範囲において、センス電圧Ｖｏｕｔが飽和することなく、良好な直線性を有する。したがって、本実施形態によれば、温度の測定範囲の拡大を実現できる。 As apparent from FIG. 7A, the temperature sensor according to the present embodiment has good linearity without saturation of the sense voltage Vout in the temperature range of −40 ° C. to 100 ° C. Therefore, according to this embodiment, the expansion of the temperature measurement range can be realized.
また、図７のＡおよびＢから明らかなように、本実施形態に係る温度センサによれば、センス電圧Ｖｏｕｔおよびその温度係数とも、ＶＤＤ電源電圧依存性を十分小さくすることができる。したがって、本実施形態によれば、電源変動特性、すなわち、ＰＳＲＲ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）特性の良好な温度センサを実現できる。 Further, as is apparent from FIGS. 7A and 7B, the temperature sensor according to the present embodiment can sufficiently reduce the dependency of the sense voltage Vout and its temperature coefficient on the VDD power supply voltage. Therefore, according to the present embodiment, it is possible to realize a temperature sensor with favorable power supply fluctuation characteristics, that is, PSRR (Power Supply Rejection Ratio) characteristics.
また、図７のＢから明らかなように、本実施形態に係る温度センサによれば、９ｍＶ／℃以上の良好なセンス電圧の温度変化率を実現できる。したがって、本実施形態によれば、温度の測定感度の向上を実現できる。 Further, as apparent from FIG. 7B, the temperature sensor according to the present embodiment can achieve a good sense voltage temperature change rate of 9 mV / ° C. or more. Therefore, according to the present embodiment, improvement in temperature measurement sensitivity can be realized.
図８は、本実施形態に係る温度センサの−４０℃〜１００℃の温度における利得が７２ｄＢ（３１６２倍）のときのセンス電圧Ｖｏｕｔの温度変化率の電源電圧依存性を示す図である。 FIG. 8 is a diagram illustrating the power supply voltage dependency of the temperature change rate of the sense voltage Vout when the gain at the temperature of −40 ° C. to 100 ° C. of the temperature sensor according to the present embodiment is 72 dB (3162 times).
図８から明らかなように、本実施形態によれば、利得７２ｄＢにおいて、ＶＤＤ電源電圧３〜５Ｖ、温度測定範囲−４０℃〜１００℃、センス電圧温度変化率９ｍＶ／℃以上という温度センサとして十分な性能を実現できる。 As is apparent from FIG. 8, according to this embodiment, at a gain of 72 dB, the VDD power supply voltage is 3 to 5 V, the temperature measurement range is −40 ° C. to 100 ° C., and the sense voltage temperature change rate is 9 mV / ° C. or more. Performance can be realized.
[第２実施形態]
次に、本発明の第２実施形態に係る温度センサについて説明する。
[Second Embodiment]
Next, a temperature sensor according to a second embodiment of the present invention will be described.
本実施形態と第１実施形態とで異なる点は、本実施形態のＰＴＡＴブロック１００を構成するＰＴＡＴ回路、および、シフトブロック１１０を構成するシフト回路においてオペアンプを使用しない点である。すなわち、本実施形態においては、オペアンプによる仮想短絡動作を２つのトランジスタにより簡易的に実現する。なお、その他の点については第１実施形態と同様であるので、重複となる説明は原則として省略する。 The difference between this embodiment and the first embodiment is that an operational amplifier is not used in the PTAT circuit constituting the PTAT block 100 and the shift circuit constituting the shift block 110 of this embodiment. That is, in this embodiment, the virtual short circuit operation by the operational amplifier is simply realized by two transistors. In addition, since it is the same as that of 1st Embodiment about another point, the overlapping description is abbreviate | omitted in principle.
図９は、本実施形態に係る温度センサの概略的な回路構成を示す図である。本実施形態に係る温度センサ１は、第１実施形態と同様に、ＰＴＡＴブロック（第１信号生成回路）１００、シフトブロック（第２信号生成回路）１１０、減算ブロック（減算回路）１２０、を有する。 FIG. 9 is a diagram illustrating a schematic circuit configuration of the temperature sensor according to the present embodiment. Similar to the first embodiment, the temperature sensor 1 according to this embodiment includes a PTAT block (first signal generation circuit) 100, a shift block (second signal generation circuit) 110, and a subtraction block (subtraction circuit) 120. .
ＰＴＡＴブロック１００はＰＴＡＴ回路により構成される。以下、ＰＴＡＴ回路の構成について説明する。ＰＴＡＴ回路は、トランジスタＱｐ１、トランジスタＱｐ２、第３ｎＭＯＳトランジスタＭｎ３（以下、単に「トランジスタＭｎ３」と称する）、第４ｎＭＯＳトランジスタＭｎ４（以下、単に「トランジスタＭｎ４」と称する）、第１抵抗器Ｒ１、トランジスタＭｐ１、トランジスタＭｐ２、トランジスタＭｐ５を有してなる。 The PTAT block 100 includes a PTAT circuit. Hereinafter, the configuration of the PTAT circuit will be described. The PTAT circuit includes a transistor Qp1, a transistor Qp2, a third nMOS transistor Mn3 (hereinafter simply referred to as “transistor Mn3”), a fourth nMOS transistor Mn4 (hereinafter simply referred to as “transistor Mn4”), a first resistor R1, and a transistor Mp1. , Transistor Mp2 and transistor Mp5.
第１抵抗器Ｒ１は、一端がトランジスタＱｐ２のエミッタに接続され、他端がトランジスタＭｎ４のソースに接続される。 The first resistor R1 has one end connected to the emitter of the transistor Qp2 and the other end connected to the source of the transistor Mn4.
トランジスタＭｎ３とトランジスタＭｎ４は同一のｎＭＯＳトランジスタが用いられる。トランジスタＭｎ３は、ゲートとドレインがショートされ、該ショートされたゲートとドレインがトランジスタＭｎ４のゲートおよびトランジスタＭｐ１のドレインと接続される。トランジスタＭｎ３のソースは、トランジスタＱｐ１のエミッタと接続される。 The same nMOS transistor is used as the transistor Mn3 and the transistor Mn4. The transistor Mn3 has a gate and a drain that are short-circuited, and the shorted gate and drain are connected to the gate of the transistor Mn4 and the drain of the transistor Mp1. The source of the transistor Mn3 is connected to the emitter of the transistor Qp1.
トランジスタＭｐ１とトランジスタＭｐ２は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ１とトランジスタＭｐ２は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。トランジスタＭｐ２は、ゲートとドレインがショートされ、トランジスタＭｎ４のドレインに接続される。 The same pMOS transistor is used for the transistor Mp1 and the transistor Mp2. The gates of the transistors Mp1 and Mp2 are short-circuited, and the source is connected to the VDD power source (first power source). The transistor Mp2 has a gate and a drain that are short-circuited and is connected to the drain of the transistor Mn4.
トランジスタＭｐ５は、トランジスタＭｐ１およびトランジスタＭｐ２に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタが複数（図９では、β個）並列に接続されることで構成される。並列接続数βの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。 The transistor Mp5 is configured by connecting a plurality of (pβ in FIG. 9) pMOS transistors, which are the same as the pMOS transistors used for the transistors Mp1 and Mp2, in parallel. The value of the number of parallel connections β is a value that determines the characteristics of the temperature sensor 1 and is appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
ＰＴＡＴ回路の回路動作について説明する。トランジスタＭｐ１とトランジスタＭｐ２とは電流コピー回路をなし、トランジスタＭｐ２のドレイン電流がトランジスタＭｐ１のドレイン電流としてコピーされる。すなわち、トランジスタＭｐ２とトランジスタＭｐ１のドレイン電流は等しくなる。トランジスタＭｐ２のドレイン電流はトランジスタＭｎ４に流れ、トランジスタＭｐ１のドレイン電流はトランジスタＭｎ３に流れる。トランジスタＭｎ３とトランジスタＭｎ４のゲートはショートされ、かつ、トランジスタＭｎ３とトランジスタＭｎ４のソース電流は等しいため、トランジスタＭｎ３とトランジスタＭｎ４のソース電位は等しくなる。一方、トランジスタＱｐ１およびトランジスタＱｐ２にはそれぞれ同じ値の電流（すなわち、それぞれトランジスタＭｎ３のソース電流およびトランジスタＭｎ４のソース電流）が印加されるが、トランジスタＱｐ１は１個のｐｎｐトランジスタからなるのに対し、トランジスタＱｐ２はα個のｐｎｐトランジスタからなるため、トランジスタＱｐ１のＶｂｅは、Ｑｐ２のＶｂｅより大きくなる。トランジスタＭｎ３とトランジスタＭｎ４のソース電位は等しいため、Ｑｐ１のＶｂｅの値と、Ｑｐ２のＶｂｅと第１抵抗器Ｒ１における電圧降下との和と、が等しくなるようにトランジスタＱｐ１、トランジスタＱｐ２、および第１抵抗器Ｒ１に電流が印加される。その結果、Ｑｐ１とＱｐ２のＶｂｅの差に相当する電圧が第１抵抗器Ｒ１に印加される。 The circuit operation of the PTAT circuit will be described. The transistors Mp1 and Mp2 form a current copy circuit, and the drain current of the transistor Mp2 is copied as the drain current of the transistor Mp1. That is, the drain currents of the transistors Mp2 and Mp1 are equal. The drain current of the transistor Mp2 flows through the transistor Mn4, and the drain current of the transistor Mp1 flows through the transistor Mn3. Since the gates of the transistors Mn3 and Mn4 are short-circuited and the source currents of the transistors Mn3 and Mn4 are equal, the source potentials of the transistors Mn3 and Mn4 are equal. On the other hand, the transistors Qp1 and Qp2 are applied with the same current (that is, the source current of the transistor Mn3 and the source current of the transistor Mn4, respectively), whereas the transistor Qp1 is composed of one pnp transistor. Since the transistor Qp2 is composed of α pnp transistors, Vbe of the transistor Qp1 is larger than Vbe of Qp2. Since the source potentials of the transistor Mn3 and the transistor Mn4 are equal, the transistor Qp1, the transistor Qp2, and the first transistor Qp1, the transistor Qp2, and the transistor Qp2 have the same value as Vbe of Qp1 and the sum of Vbe of Qp2 and the voltage drop in the first resistor R1 A current is applied to resistor R1. As a result, a voltage corresponding to the difference between Vp of Qp1 and Qp2 is applied to the first resistor R1.
トランジスタＭｐ１、Ｍｐ２、Ｍｐ５は電流コピー回路をなし、トランジスタＭｐ１、Ｍｐ２のドレイン電流は所定の倍率（第１倍率）βでβ倍されトランジスタＭｐ５のドレイン電流をなす。トランジスタＭｐ５のドレイン電流が、ＰＴＡＴブロックの出力電流であるＰＴＡＴ電流（第１信号）となる。 The transistors Mp1, Mp2, and Mp5 form a current copy circuit, and the drain currents of the transistors Mp1 and Mp2 are multiplied by β at a predetermined magnification (first magnification) β to form the drain current of the transistor Mp5. The drain current of the transistor Mp5 becomes a PTAT current (first signal) that is an output current of the PTAT block.
シフトブロック１１０はシフト回路により構成される。以下、シフト回路の構成について説明する。シフト回路は、トランジスタＱｐ３、第５ｎＭＯＳトランジスタＭｎ５（以下、単に「トランジスタＭｎ５」と称する）、第６ｎＭＯＳトランジスタＭｎ６（以下、単に「トランジスタＭｎ６」と称する）、第２抵抗器Ｒ２、トランジスタＭｐ３、トランジスタＭｐ４、トランジスタＭｐ６を有してなる。 The shift block 110 includes a shift circuit. Hereinafter, the configuration of the shift circuit will be described. The shift circuit includes a transistor Qp3, a fifth nMOS transistor Mn5 (hereinafter simply referred to as “transistor Mn5”), a sixth nMOS transistor Mn6 (hereinafter simply referred to as “transistor Mn6”), a second resistor R2, a transistor Mp3, and a transistor Mp4. And a transistor Mp6.
トランジスタＱｐ３は、ベースとコレクタがショートされ、ＧＮＤ電源に接続される。これにより、トランジスタＱｐ３は一つのｐｎ接合からなるダイオードを構成する。すなわち、トランジスタＱｐ３からなるダイオード（第３ダイオード）のカソードはＧＮＤ電源に接続される。また、トランジスタＱｐ３からなるダイオードのアノードは、トランジスタＭｎ６のソースに接続される。 The transistor Qp3 is short-circuited between the base and the collector and connected to the GND power supply. Thereby, the transistor Qp3 forms a diode composed of one pn junction. That is, the cathode of the diode (third diode) formed of the transistor Qp3 is connected to the GND power supply. The anode of the diode formed of the transistor Qp3 is connected to the source of the transistor Mn6.
トランジスタＱｐ３に用いるｐｎｐトランジスタの逆方向飽和電流Ｉｓの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。 The value of the reverse saturation current I s of the pnp transistor used in the transistor Qp3 is a value that determines the characteristics of the temperature sensor 1 is appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
第２抵抗器Ｒ２は、一端がＧＮＤ電源に接続され、他端がトランジスタＭｎ５のソースに接続される。 The second resistor R2 has one end connected to the GND power supply and the other end connected to the source of the transistor Mn5.
トランジスタＭｎ５とトランジスタＭｎ６は同一のｎＭＯＳトランジスタが用いられる。トランジスタＭｎ５は、ゲートとドレインがショートされ、該ショートされたゲートとドレインがトランジスタＭｎ６のゲートおよびトランジスタＭｐ４のドレインと接続される。トランジスタＭｎ６のソースは、トランジスタＱｐ３のエミッタと接続される。 The same nMOS transistor is used as the transistor Mn5 and the transistor Mn6. In the transistor Mn5, the gate and drain are short-circuited, and the shorted gate and drain are connected to the gate of the transistor Mn6 and the drain of the transistor Mp4. The source of the transistor Mn6 is connected to the emitter of the transistor Qp3.
トランジスタＭｐ３とトランジスタＭｐ４は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ３とトランジスタＭｐ４は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。トランジスタＭｐ３は、ゲートとドレインがショートされ、トランジスタＭｎ６のドレインと接続される。 The same pMOS transistor is used for the transistors Mp3 and Mp4. The gates of the transistors Mp3 and Mp4 are short-circuited and the source is connected to the VDD power supply (first power supply). The transistor Mp3 has a gate and a drain that are short-circuited and is connected to the drain of the transistor Mn6.
トランジスタＭｐ６は、トランジスタＭｐ３およびトランジスタＭｐ４に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタが複数（図９では、γ個）並列に接続されることで構成される。並列接続数γの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。 The transistor Mp6 is configured by connecting a plurality (γ in FIG. 9) of pMOS transistors, which are the same as the pMOS transistors used for the transistors Mp3 and Mp4, in parallel. The value of the number of parallel connections γ is a value that determines the characteristics of the temperature sensor 1 and is appropriately determined so as to satisfy the specifications required for the temperature sensor 1.
シフト回路の回路動作について説明する。トランジスタＭｐ３とトランジスタＭｐ４とは電流コピー回路をなし、トランジスタＭｐ３のドレイン電流がトランジスタＭｐ４のドレイン電流としてコピーされる。すなわち、トランジスタＭｐ３とトランジスタＭｐ４のドレイン電流は等しくなる。トランジスタＭｐ３のドレイン電流はトランジスタＭｎ６に流れ、トランジスタＭｐ４のドレイン電流はトランジスタＭｎ５に流れる。トランジスタＭｎ５とトランジスタＭｎ６のゲートは接続され、かつ、トランジスタＭｎ５とトランジスタＭｎ６のソース電流は等しいため、トランジスタＭｎ５とトランジスタＭｎ６のソース電位は等しくなる。一方、トランジスタＱｐ３および第２抵抗器Ｒ２にはそれぞれ同じ値の電流（すなわち、それぞれトランジスタＭｎ６のソース電流およびトランジスタＭｎ５のソース電流）が印加される。トランジスタＭｎ６とトランジスタＭｎ５のソース電位は等しいため、Ｑｐ３のＶｂｅの値と、第２抵抗器Ｒ２における電圧降下の値と、が等しくなるようにトランジスタＱｐ３および第１抵抗器Ｒ１にそれぞれ同じ大きさの電流が印加される。その結果、Ｑｐ３のＶｂｅに相当する電圧が第２抵抗器Ｒ２に印加される。 The circuit operation of the shift circuit will be described. The transistors Mp3 and Mp4 form a current copy circuit, and the drain current of the transistor Mp3 is copied as the drain current of the transistor Mp4. That is, the drain currents of the transistors Mp3 and Mp4 are equal. The drain current of the transistor Mp3 flows to the transistor Mn6, and the drain current of the transistor Mp4 flows to the transistor Mn5. Since the gates of the transistors Mn5 and Mn6 are connected and the source currents of the transistors Mn5 and Mn6 are equal, the source potentials of the transistors Mn5 and Mn6 are equal. On the other hand, currents of the same value (that is, the source current of the transistor Mn6 and the source current of the transistor Mn5, respectively) are applied to the transistor Qp3 and the second resistor R2. Since the source potentials of the transistors Mn6 and Mn5 are equal, the transistor Qp3 and the first resistor R1 have the same magnitude so that the value of Vbe of Qp3 is equal to the value of the voltage drop in the second resistor R2. A current is applied. As a result, a voltage corresponding to Vbe of Qp3 is applied to the second resistor R2.
トランジスタＭｐ３、Ｍｐ４、Ｍｐ６は電流コピー回路をなし、トランジスタＭｐ３のドレイン電流は所定の倍率（第２倍率）γでγ倍されトランジスタＭｐ６のドレイン電流をなす。トランジスタＭｐ６のドレイン電流が、シフトブロック１１０の出力電流であるシフト電流（第２信号）となる。 The transistors Mp3, Mp4, and Mp6 form a current copy circuit, and the drain current of the transistor Mp3 is γ multiplied by a predetermined magnification (second magnification) γ to form the drain current of the transistor Mp6. The drain current of the transistor Mp6 becomes a shift current (second signal) that is an output current of the shift block 110.
減算ブロック１２０を構成する減算回路は、第１実施形態と同様であるので、説明を省略する。 Since the subtraction circuit constituting the subtraction block 120 is the same as that of the first embodiment, description thereof is omitted.
図１０は、本実施形態に係る温度センサのセンス電圧ＶｏｕｔのＶＤＤ電源電圧依存性のシミュレーション結果を示す図である。 FIG. 10 is a diagram illustrating a simulation result of the VDD power supply voltage dependency of the sense voltage Vout of the temperature sensor according to the present embodiment.
図１０によれば、本実施形態に係る温度センサは、第１実施形態に係る温度センサよりもＶＤＤ電源電圧依存性が大きい。すなわち、本実施形態は、ＰＳＲＲ特性においては、第１実施形態より劣ることが判る。これは、電流コピー回路をなすｐＭＯＳトランジスタ（例えば、トランジスタＭｐ１とトランジスタＭｐ２）のドレイン電圧の差に起因するチャネル長変調効果が原因である。すなわち、ＶＤＤ電源電圧が大きくなるにしたがって、電流コピー回路をなす２つのｐＭＯＳトランジスタのソース−ドレイン間電圧の差が拡大し、これにより、電流コピー回路のコピー率が変動したことが原因である。 According to FIG. 10, the temperature sensor according to the present embodiment is more dependent on the VDD power supply voltage than the temperature sensor according to the first embodiment. That is, this embodiment is inferior to the first embodiment in PSRR characteristics. This is due to the channel length modulation effect caused by the difference in drain voltage of the pMOS transistors (for example, the transistor Mp1 and the transistor Mp2) forming the current copy circuit. In other words, as the VDD power supply voltage increases, the difference between the source-drain voltages of the two pMOS transistors forming the current copy circuit increases, thereby causing the copy rate of the current copy circuit to fluctuate.
図１０から明らかなように、本実施形態に係る温度センサによれば、−４０℃から１００℃の温度範囲において、センス電圧Ｖｏｕｔが飽和することなく、良好な直線性を有する。したがって、本実施形態によれば、温度の測定範囲の拡大を実現できる。 As apparent from FIG. 10, the temperature sensor according to the present embodiment has good linearity in the temperature range of −40 ° C. to 100 ° C. without the sense voltage V out being saturated. Therefore, according to this embodiment, the expansion of the temperature measurement range can be realized.
このように、本実施形態によれば、温度の測定感度の向上および測定範囲の拡大を実現することができる。 Thus, according to the present embodiment, it is possible to improve the temperature measurement sensitivity and expand the measurement range.
また、本実施形態によれば、第１実施形態と異なり、オペアンプを使用しないことにより、より小規模の回路で温度の測定感度の向上および測定範囲の拡大を実現することができるため、チップサイズの削減、消費電力の削減が可能という効果を奏する。 Further, according to the present embodiment, unlike the first embodiment, by not using an operational amplifier, the temperature measurement sensitivity can be improved and the measurement range can be expanded with a smaller circuit. This reduces the power consumption and power consumption.
[第３実施形態]
本発明の第３実施形態に係る温度センサについて説明する。
[Third embodiment]
A temperature sensor according to a third embodiment of the present invention will be described.
本実施形態は、第２実施形態に係る温度センサを改良したものである。本実施形態と第２実施形態とで異なる点は、本実施形態は、第２実施形態に係る温度センサを構成する回路に含まれる電流コピー回路にカスコード接続を付加している点である。カスコード接続を付加することにより、コピー回路を構成するＭＯＳトランジスタのチャネル長変調効果による影響を減少させることができるため、温度センサのセンス電圧ＶｏｕｔのＰＳＲＲを向上させることができる。以下、本実施形態について説明するが、第１実施形態および第２実施形態の説明と重複となる説明は省略する。 This embodiment is an improvement of the temperature sensor according to the second embodiment. The difference between this embodiment and the second embodiment is that this embodiment adds a cascode connection to the current copy circuit included in the circuit constituting the temperature sensor according to the second embodiment. By adding the cascode connection, the influence of the channel length modulation effect of the MOS transistor constituting the copy circuit can be reduced, so that the PSRR of the sense voltage Vout of the temperature sensor can be improved. Hereinafter, although this embodiment is described, the description which overlaps with description of 1st Embodiment and 2nd Embodiment is abbreviate | omitted.
図１１は、本実施形態に係る温度センサの概略的な回路構成を示す図である。本実施形態に係る温度センサ１は、第２実施形態と同様に、ＰＴＡＴブロック（第１信号生成回路）１００、シフトブロック（第２信号生成回路）１１０、減算ブロック（減算回路）１２０、を有する。 FIG. 11 is a diagram illustrating a schematic circuit configuration of the temperature sensor according to the present embodiment. Similar to the second embodiment, the temperature sensor 1 according to the present embodiment includes a PTAT block (first signal generation circuit) 100, a shift block (second signal generation circuit) 110, and a subtraction block (subtraction circuit) 120. .
本実施形態に係るＰＴＡＴブロック１００を構成するＰＴＡＴ回路は、第２実施形態におけるＰＴＡＴ回路を構成する素子に加え、第７ｐＭＯＳトランジスタＭｐ７（以下、単に「トランジスタＭｐ７」と称する）、第８ｐＭＯＳトランジスタＭｐ８（以下、単に「トランジスタＭｐ８」と称する）、第７ｎＭＯＳトランジスタＭｎ７（以下、単に「トランジスタＭｎ７」と称する）、第８ｎＭＯＳトランジスタＭｎ８（以下、単に「トランジスタＭｎ８」と称する）、第１１ｐＭＯＳトランジスタＭｐ１１（以下、単に「トランジスタＭｐ１１」と称する）を有する。 The PTAT circuit constituting the PTAT block 100 according to the present embodiment includes, in addition to the elements constituting the PTAT circuit according to the second embodiment, a seventh pMOS transistor Mp7 (hereinafter simply referred to as “transistor Mp7”), an eighth pMOS transistor Mp8 ( Hereinafter, simply referred to as “transistor Mp8”, seventh nMOS transistor Mn7 (hereinafter simply referred to as “transistor Mn7”), eighth nMOS transistor Mn8 (hereinafter simply referred to as “transistor Mn8”), and eleventh pMOS transistor Mp11 (hereinafter referred to as “transistor Mn8”). Simply referred to as “transistor Mp11”.
本実施形態におけるＰＴＡＴ回路は、第２実施形態におけるＰＴＡＴ回路に含まれる電流コピー回路にカスコード接続が付加される。すなわち、トランジスタＭｐ１おトランジスタＭｐ２、トランジスタＭｐ５からなる電流コピー回路には、トランジスタＭｐ７、トランジスタＭｐ８、トランジスタＭｐ１１からなるカスコード接続が付加される。また、トランジスタＭｎ３およびトランジスタＭｎ４からなる回路には、トランジスタＭｎ７およびトランジスタＭｎ８からなるカスコード接続が付加される。このように、電流ミラー回路にカスコード接続を付加することで、電流ミラー回路の出力抵抗をより大きくすることができるため、電流ミラー回路をなすＭＯＳトランジスタのチャネル長変調効果の影響を低減することができる。その結果、センス電圧Ｖｏｕｔの電源変動特性、すなわち、ＰＳＲＲを向上させることができる。 In the PTAT circuit in this embodiment, a cascode connection is added to the current copy circuit included in the PTAT circuit in the second embodiment. That is, a cascode connection including the transistors Mp7, Mp8, and Mp11 is added to the current copy circuit including the transistors Mp1, Mp2, and Mp5. Further, a cascode connection composed of a transistor Mn7 and a transistor Mn8 is added to the circuit composed of the transistor Mn3 and the transistor Mn4. Thus, by adding a cascode connection to the current mirror circuit, the output resistance of the current mirror circuit can be further increased, so that the influence of the channel length modulation effect of the MOS transistor forming the current mirror circuit can be reduced. it can. As a result, the power supply fluctuation characteristic of the sense voltage Vout , that is, PSRR can be improved.
本実施形態に係るシフトブロック１１０を構成するシフト回路は、第２実施形態におけるシフト回路を構成する素子に加え、第９ｐＭＯＳトランジスタＭｐ９（以下、単に「トランジスタＭｐ９」と称する）、第１０ｐＭＯＳトランジスタＭｐ１０（以下、単に「トランジスタＭｐ１０」と称する）、第９ｎＭＯＳトランジスタＭｎ９（以下、単に「トランジスタＭｎ９」と称する）、第１０ｎＭＯＳトランジスタＭｎ１０（以下、単に「トランジスタＭｎ１０」と称する）、第１２ｐＭＯＳトランジスタＭｐ１２（以下、単に「トランジスタＭｐ１２」と称する）を有する。 The shift circuit constituting the shift block 110 according to the present embodiment includes a ninth pMOS transistor Mp9 (hereinafter simply referred to as “transistor Mp9”) and a tenth pMOS transistor Mp10 (in addition to the elements constituting the shift circuit in the second embodiment). Hereinafter, simply referred to as “transistor Mp10”, ninth nMOS transistor Mn9 (hereinafter simply referred to as “transistor Mn9”), tenth nMOS transistor Mn10 (hereinafter simply referred to as “transistor Mn10”), and twelfth pMOS transistor Mp12 (hereinafter referred to as “transistor Mn10”). And simply referred to as “transistor Mp12”.
本実施形態におけるシフト回路は、第２実施形態におけるシフト回路に含まれる電流コピー回路にカスコード接続が付加される。すなわち、トランジスタＭｐ４、トランジスタＭｐ３、トランジスタＭｐ６、からなる電流コピー回路には、トランジスタＭｐ１０、トランジスタＭｐ９、トランジスタＭｐ１２、からなるカスコード接続が付加される。また、トランジスタＭｎ６およびトランジスタＭｎ５からなる回路には、トランジスタＭｎ９およびトランジスタＭｎ１０からなるカスコード接続が付加される。このように、電流ミラー回路にカスコード接続を付加することで、電流ミラー回路をなすＭＯＳトランジスタのチャネル長変調効果の影響を低減し、センス電圧Ｖｏｕｔの電源変動特性を向上させることができる。 In the shift circuit in this embodiment, a cascode connection is added to the current copy circuit included in the shift circuit in the second embodiment. That is, a cascode connection including the transistor Mp10, the transistor Mp9, and the transistor Mp12 is added to the current copy circuit including the transistor Mp4, the transistor Mp3, and the transistor Mp6. Further, a cascode connection composed of the transistor Mn9 and the transistor Mn10 is added to the circuit composed of the transistor Mn6 and the transistor Mn5. Thus, by adding a cascode connection to the current mirror circuit, the influence of the channel length modulation effect of the MOS transistor forming the current mirror circuit can be reduced, and the power supply fluctuation characteristics of the sense voltage Vout can be improved.
本実施形態に係る減算ブロック１２０を構成する減算回路は、第２実施形態における減算回路を構成する素子に加え、第１１ｎＭＯＳトランジスタＭｎ１１（以下、単に「トランジスタＭｎ１１」と称する）、第１２ｎＭＯＳトランジスタＭｎ１２（以下、単に「トランジスタＭｎ１２」と称する）、を有する。 In addition to the elements constituting the subtraction circuit in the second embodiment, the subtraction circuit constituting the subtraction block 120 according to the present embodiment includes an eleventh nMOS transistor Mn11 (hereinafter simply referred to as “transistor Mn11”), a twelfth nMOS transistor Mn12 ( Hereinafter, it is simply referred to as “transistor Mn12”.
本実施形態における減算回路は、第２実施形態における減算回路に含まれる電流コピー回路にカスコード接続が付加される。すなわち、トランジスタＭｎ１およびトランジスタＭｎ２からなる電流コピー回路には、トランジスタＭｎ１１およびトランジスタＭｎ１２からなるカスコード接続が付加される。このように、電流ミラー回路にカスコード接続を付加することで、電流ミラー回路をなすＭＯＳトランジスタのチャネル長変調効果の影響を低減し、センス電圧Ｖｏｕｔの電源変動特性を向上させることができる。 In the subtracting circuit in this embodiment, a cascode connection is added to the current copy circuit included in the subtracting circuit in the second embodiment. That is, a cascode connection composed of the transistors Mn11 and Mn12 is added to the current copy circuit composed of the transistors Mn1 and Mn2. Thus, by adding a cascode connection to the current mirror circuit, the influence of the channel length modulation effect of the MOS transistor forming the current mirror circuit can be reduced, and the power supply fluctuation characteristics of the sense voltage Vout can be improved.
図１２は、本実施形態に係る温度センサのセンス電圧ＶｏｕｔのＶＤＤ電源電圧依存性のシミュレーション結果（Ａ）と、センス電圧Ｖｏｕｔの温度変化率のＶＤＤ電源電圧依存性のシミュレーション結果（Ｂ）を示す図である。 FIG. 12 shows a simulation result (A) of the VDD power supply voltage dependence of the sense voltage Vout of the temperature sensor according to the present embodiment, and a simulation result (B) of the VDD power supply voltage dependence of the temperature change rate of the sense voltage Vout. FIG.
図１２のＡから明らかなように、本実施形態に係る温度センサによれば、−４０℃から１００℃の温度範囲において、センス電圧Ｖｏｕｔが飽和することなく、良好な直線性を有する。したがって、本実施形態によれば、温度の測定範囲の拡大を実現できる。 As is clear from FIG. 12A, the temperature sensor according to the present embodiment has good linearity without saturation of the sense voltage Vout in the temperature range of −40 ° C. to 100 ° C. Therefore, according to this embodiment, the expansion of the temperature measurement range can be realized.
また、図１２のＡおよびＢから明らかなように、本実施形態に係る温度センサによれば、センス電圧Ｖｏｕｔおよびその温度係数とも、ＶＤＤ電源電圧依存性を十分小さくすることができる。したがって、本実施形態によれば、ＰＳＲＲ特性の良好な温度センサを実現できる。 Further, as is apparent from FIGS. 12A and 12B, according to the temperature sensor of the present embodiment, the dependency of the sense voltage Vout and its temperature coefficient on the VDD power supply voltage can be made sufficiently small. Therefore, according to the present embodiment, a temperature sensor with good PSRR characteristics can be realized.
また、図１２のＢから明らかなように、本実施形態に係る温度センサによれば、９ｍＶ／℃以上の良好なセンス電圧温度変化率を実現できる。したがって、本実施形態によれば、温度の測定感度の向上を実現できる。 Further, as apparent from FIG. 12B, the temperature sensor according to the present embodiment can achieve a good sense voltage temperature change rate of 9 mV / ° C. or more. Therefore, according to the present embodiment, improvement in temperature measurement sensitivity can be realized.
以上、本実施形態に係る温度センサについて説明したが、本実施形態は第２実施形態の奏する効果に加え、温度センサのＰＳＲＲ特性がより向上するという効果を奏する。 Although the temperature sensor according to the present embodiment has been described above, this embodiment has an effect that the PSRR characteristics of the temperature sensor are further improved in addition to the effect exhibited by the second embodiment.
また、第１実施形態と異なり、オペアンプを使用しないことにより、小規模の回路で温度の測定感度の向上、測定範囲の拡大、さらにＰＳＲＲ特性の向上、を実現することができるため、チップサイズの削減、消費電力の削減が可能という効果を奏する。 Also, unlike the first embodiment, by not using an operational amplifier, it is possible to improve the temperature measurement sensitivity, expand the measurement range, and further improve the PSRR characteristics with a small-scale circuit. Reduction and power consumption can be reduced.
[第４実施形態]
本発明の第４実施形態に係る温度センサについて説明する。
[Fourth embodiment]
A temperature sensor according to a fourth embodiment of the present invention will be described.
本実施形態は、第１実施形態に係る温度センサを改良したものである。本実施形態と第１実施形態とで異なる点は、本実施形態は、第１実施形態の減算回路の出力に、電流コピー回路を２段付加している点である。その他の点については第１実施形態と同様であるので、重複となる説明は省略する。 This embodiment is an improvement of the temperature sensor according to the first embodiment. The difference between this embodiment and the first embodiment is that this embodiment adds two stages of current copy circuits to the output of the subtraction circuit of the first embodiment. Since the other points are the same as those in the first embodiment, a duplicate description is omitted.
図１３は、温度センサ１の減算ブロック１２０を示す図である。減算ブロック１２０は、減算回路によりなる。本実施形態の減算回路は、第１実施形態の減算回路を構成する素子に加え、第１３ｎＭＯＳトランジスタＭｎ１３（以下、単に「トランジスタＭｎ１３」と称する）、第１４ｎＭＯＳトランジスタＭｎ１４（以下、単に「トランジスタＭｎ１４」と称する）、第１３ｐＭＯＳトランジスタＭｐ１３（以下、単に「トランジスタＭｐ１３」と称する）、第１４ｐＭＯＳトランジスタＭｐ１４（以下、単に「トランジスタＭｐ１４」と称する）、を有する。 FIG. 13 is a diagram illustrating the subtraction block 120 of the temperature sensor 1. The subtraction block 120 includes a subtraction circuit. The subtraction circuit of this embodiment includes, in addition to the elements constituting the subtraction circuit of the first embodiment, a thirteenth nMOS transistor Mn13 (hereinafter simply referred to as “transistor Mn13”), a fourteenth nMOS transistor Mn14 (hereinafter simply referred to as “transistor Mn14”). ), A thirteenth pMOS transistor Mp13 (hereinafter simply referred to as “transistor Mp13”), and a fourteenth pMOS transistor Mp14 (hereinafter simply referred to as “transistor Mp14”).
減算回路の構成について説明する。本実施形態の減算回路は、第１実施形態における減算回路の出力に、電流コピー回路が２段付加される。すなわち、トランジスタＭｎ１３およびトランジスタＭｎ１４からなる１段目の電流コピー回路とトランジスタＭｐ１３およびトランジスタＭｐ１４からなる２段目の電流コピー回路が第１実施形態における減算回路の出力に付加される。すなわち、トランジスタＭｎ１３はゲートとドレインがショートされてトランジスタＭｎ１４のゲートと接続されるとともに、トランジスタＭｎ１３のゲートおよびドレインはトランジスタＭｎ２のドレインに接続される。トランジスタＭｎ１３およびトランジスタＭｎ１４のソースは、ＧＮＤ電源に接続される。トランジスタＭｐ１３はゲートとドレインがショートされてトランジスタＭｐ１４のゲートと接続されるとともに、トランジスタＭｐ１３のゲートおよびドレインはトランジスタＭｎ１４のドレインに接続される。トランジスタＭｐ１３およびトランジスタＭｐ１４のソースは、ＶＤＤ電源に接続される。第３抵抗器Ｒ３は、トランジスタＭｐ１４のドレインとＧＮＤ電源との間に接続される。 The configuration of the subtraction circuit will be described. In the subtraction circuit of this embodiment, two stages of current copy circuits are added to the output of the subtraction circuit of the first embodiment. That is, the first-stage current copy circuit composed of the transistors Mn13 and Mn14 and the second-stage current copy circuit composed of the transistors Mp13 and Mp14 are added to the output of the subtraction circuit in the first embodiment. That is, the gate and drain of the transistor Mn13 are short-circuited and connected to the gate of the transistor Mn14, and the gate and drain of the transistor Mn13 are connected to the drain of the transistor Mn2. The sources of the transistors Mn13 and Mn14 are connected to the GND power supply. Transistor Mp13 has its gate and drain short-circuited and connected to the gate of transistor Mp14, and transistor Mp13 has its gate and drain connected to the drain of transistor Mn14. The sources of the transistors Mp13 and Mp14 are connected to the VDD power source. The third resistor R3 is connected between the drain of the transistor Mp14 and the GND power supply.
減算回路の回路動作を説明する。ＰＴＡＴ回路から入力されるＰＴＡＴ電流ＩＰＴＡＴは、トランジスタＭｐ５のドレイン電流として減算回路に供給される。一方、トランジスタＭｎ１およびトランジスタＭｎ２からなる電流コピー回路は、シフト回路のトランジスタＭｐ６から供給されたシフト電流ＩＳＨＩＦＴをコピーしてトランジスタＭｎ２のドレイン電流として流す。トランジスタＭｐ５から供給されるＰＴＡＴ電流ＩＰＴＡＴの方向と、トランジスタＭｎ２がドレイン電流として流すシフト電流ＩＳＨＩＦＴの方向が逆であるため、ＰＴＡＴ電流ＩＰＴＡＴからシフト電流ＩＳＨＩＦＴが減算され、その結果生じるセンス電流（すなわち、ＩＰＴＡＴ−ＩＳＨＩＦＴ）が前記１段目の電流コピー回路に入力される。センス電流は、前記１番目の電流コピー回路と前記２番目の電流コピー回路で順次コピーされ、トランジスタＭｐ１４のドレイン電流として第３抵抗器Ｒ３に印加される。第３抵抗器Ｒ３は、トランジスタＭｐ１４からセンス電流の印加を受け、センス電圧Ｖｏｕｔに変換し、センス電圧Ｖｏｕｔを出力端子から出力する。 The circuit operation of the subtraction circuit will be described. The PTAT current I PTAT input from the PTAT circuit is supplied to the subtraction circuit as the drain current of the transistor Mp5. On the other hand, the current copy circuit composed of the transistor Mn1 and the transistor Mn2 copies the shift current I SHIFT supplied from the transistor Mp6 of the shift circuit and passes it as the drain current of the transistor Mn2. Since the direction of the PTAT current I PTAT supplied from the transistor Mp5 and the direction of the shift current I SHIFT that the transistor Mn2 flows as the drain current are opposite, the shift current I SHIFT is subtracted from the PTAT current I PTAT and the resulting sense A current (ie, I PTAT -I SHIFT ) is input to the first-stage current copy circuit. The sense current is sequentially copied by the first current copy circuit and the second current copy circuit, and is applied to the third resistor R3 as the drain current of the transistor Mp14. The third resistor R3 receives the application of a sense current from the transistor Mp14, and converted into a sense voltage V out, and outputs a sense voltage V out from the output terminal.
本実施形態によれば、第１実施形態の減算回路の出力に２段の電流コピー回路を付加することで、温度センサの出力端子に接続される第３抵抗器Ｒ３における電圧降下によって減算回路が受ける特性面への影響を軽減することができる。また、第３抵抗器Ｒ３にセンス電流を供給するトランジスタＭｐ１４はセンス電流のみを流せばよいため、トランジスタＭｐ１４の出力抵抗を低減することができ、測定範囲のさらなる拡大を実現することができる。 According to this embodiment, by adding a two-stage current copy circuit to the output of the subtraction circuit of the first embodiment, the subtraction circuit is caused by a voltage drop in the third resistor R3 connected to the output terminal of the temperature sensor. The influence on the characteristic surface to receive can be reduced. Further, since the transistor Mp14 that supplies the sense current to the third resistor R3 only needs to pass the sense current, the output resistance of the transistor Mp14 can be reduced, and the measurement range can be further expanded.
以上、本実施形態に係る温度センサについて説明したが、本実施形態は第１実施形態の奏する効果に加え、温度検出精度のさらなる向上と、測定範囲のさらなる拡大を実現することができる。 As described above, the temperature sensor according to the present embodiment has been described. However, in addition to the effect of the first embodiment, the present embodiment can further improve the temperature detection accuracy and further expand the measurement range.
本発明の複数の実施形態について説明したが、本発明の範囲は、上述した実施形態に限定されるものではない。たとえば、第４実施形態の減算回路で第２実施形態または第３実施形態の減算回路に置き換えた温度センサも本発明の範囲に属する。 Although a plurality of embodiments of the present invention have been described, the scope of the present invention is not limited to the above-described embodiments. For example, a temperature sensor in which the subtracting circuit of the fourth embodiment is replaced with the subtracting circuit of the second or third embodiment also belongs to the scope of the present invention.
また、実施形態においては、絶対温度に対し正の依存性を有するＰＴＡＴ電流から絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流を減算（電流による減算）したセンス電流を、抵抗器に印加してセンス電圧に変換し出力している。しかし、絶対温度に対し正の依存性を有する電圧から絶対温度に対し負の依存性を有するシフト電圧を、例えば、演算増幅器で減算（電圧による減算）し、これをセンス電圧として出力してもよい。 In the embodiment, a sense current obtained by subtracting (subtracting by current) a shift current having a negative dependency on the absolute temperature and a positive offset from the PTAT current having a positive dependency on the absolute temperature is used. The voltage is applied to a resistor, converted into a sense voltage and output. However, even if a shift voltage having a negative dependence on the absolute temperature is subtracted from a voltage having a positive dependence on the absolute temperature (subtraction by voltage), for example, and this is output as a sense voltage. Good.
１ 温度センサ、
１００ ＰＴＡＴブロック、
１１０ シフトブロック、
１２０ 減算ブロック。
1 temperature sensor,
100 PTAT blocks,
110 shift block,
120 Subtraction block.
Claims (4)
前記絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を出力する第２信号生成回路と、
前記第１信号から前記第２信号を減算したセンス信号に基づくセンス電圧を出力する減算回路と、
を有することを特徴とする温度センサ。 A first signal generation circuit that outputs a first signal having a positive dependence on absolute temperature;
A second signal generating circuit for outputting a second signal having a negative dependence on the absolute temperature and having a positive offset;
A subtraction circuit that outputs a sense voltage based on a sense signal obtained by subtracting the second signal from the first signal;
A temperature sensor comprising:
前記第１信号から前記第２信号を減算することで、前記絶対温度に対する前記センス信号の変化率を増大させて温度測定感度を向上し、かつ、前記センス信号の絶対値を減少させて温度測定範囲を拡大することを特徴とする請求項２に記載の温度センサ。 The subtraction circuit
By subtracting the second signal from the first signal, the rate of change of the sense signal with respect to the absolute temperature is increased to improve the temperature measurement sensitivity, and the absolute value of the sense signal is decreased to measure the temperature. The temperature sensor according to claim 2, wherein the range is expanded.
前記第２信号は、前記絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流であり、
前記センス信号は、前記ＰＴＡＴ電流から前記シフト電流を減算したセンス電流であり、
前記センス電圧は、前記センス電流を抵抗器に印加して電圧に変換してなることを特徴とする請求項２または３に記載の温度センサ。 The first signal is a PTAT current having a positive dependence on absolute temperature;
The second signal is a shift current having a negative dependence on the absolute temperature and having a positive offset;
The sense signal is a sense current obtained by subtracting the shift current from the PTAT current,
4. The temperature sensor according to claim 2, wherein the sense voltage is formed by applying the sense current to a resistor and converting the voltage into a voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009162976A JP5447805B2 (en) | 2009-07-09 | 2009-07-09 | Temperature detection method and temperature sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009162976A JP5447805B2 (en) | 2009-07-09 | 2009-07-09 | Temperature detection method and temperature sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011017641A true JP2011017641A (en) | 2011-01-27 |
| JP5447805B2 JP5447805B2 (en) | 2014-03-19 |
Family
ID=43595539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009162976A Expired - Fee Related JP5447805B2 (en) | 2009-07-09 | 2009-07-09 | Temperature detection method and temperature sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5447805B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102445281A (en) * | 2011-11-11 | 2012-05-09 | 天津大学 | RFID (Radio Frequency Identification Device) temperature sensing device capable of improving temperature sensing accuracy |
| JP2012242156A (en) * | 2011-05-17 | 2012-12-10 | Rohm Co Ltd | Temperature detection circuit |
| JP2016206126A (en) * | 2015-04-28 | 2016-12-08 | セイコーエプソン株式会社 | Circuit device, electronic equipment, and moving object |
| CN112729578A (en) * | 2020-12-08 | 2021-04-30 | 广东美的白色家电技术创新中心有限公司 | Electrical equipment, electronic device and temperature detection circuit thereof |
| US20220214226A1 (en) * | 2018-07-25 | 2022-07-07 | Texas Instruments Incorporated | Temperature sensor circuit for relative thermal sensing |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005265521A (en) * | 2004-03-17 | 2005-09-29 | Olympus Corp | Temperature detection circuit, temperature detector, and photoelectric converter |
| JP2008123480A (en) * | 2006-10-16 | 2008-05-29 | Nec Electronics Corp | Reference voltage generating circuit |
-
2009
- 2009-07-09 JP JP2009162976A patent/JP5447805B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005265521A (en) * | 2004-03-17 | 2005-09-29 | Olympus Corp | Temperature detection circuit, temperature detector, and photoelectric converter |
| JP2008123480A (en) * | 2006-10-16 | 2008-05-29 | Nec Electronics Corp | Reference voltage generating circuit |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012242156A (en) * | 2011-05-17 | 2012-12-10 | Rohm Co Ltd | Temperature detection circuit |
| CN102445281A (en) * | 2011-11-11 | 2012-05-09 | 天津大学 | RFID (Radio Frequency Identification Device) temperature sensing device capable of improving temperature sensing accuracy |
| JP2016206126A (en) * | 2015-04-28 | 2016-12-08 | セイコーエプソン株式会社 | Circuit device, electronic equipment, and moving object |
| US20220214226A1 (en) * | 2018-07-25 | 2022-07-07 | Texas Instruments Incorporated | Temperature sensor circuit for relative thermal sensing |
| US11781920B2 (en) * | 2018-07-25 | 2023-10-10 | Texas Instruments Incorporated | Temperature sensor circuit for relative thermal sensing |
| CN112729578A (en) * | 2020-12-08 | 2021-04-30 | 广东美的白色家电技术创新中心有限公司 | Electrical equipment, electronic device and temperature detection circuit thereof |
| CN112729578B (en) * | 2020-12-08 | 2024-03-22 | 广东美的白色家电技术创新中心有限公司 | Electrical equipment, electronic device and temperature detection circuit thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5447805B2 (en) | 2014-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7622906B2 (en) | Reference voltage generation circuit responsive to ambient temperature | |
| JP4817825B2 (en) | Reference voltage generator | |
| US7301321B1 (en) | Voltage reference circuit | |
| JP4722502B2 (en) | Band gap circuit | |
| JP4616281B2 (en) | Low offset band gap voltage reference | |
| US7323857B2 (en) | Current source with adjustable temperature coefficient | |
| JP6073112B2 (en) | Reference voltage generation circuit | |
| US7236047B2 (en) | Band gap circuit | |
| JP6204772B2 (en) | Cascode amplifier | |
| CN105022441B (en) | A kind of temperature independent integrated circuit current reference source | |
| JP5690469B2 (en) | Differential amplifier, reference voltage generation circuit, differential amplification method, and reference voltage generation method | |
| EP2698681A1 (en) | Voltage generating circuit | |
| GB2393867A (en) | An overtemperature detector for integrated circuits, using current comparison | |
| CN104156026B (en) | Non-bandgap reference source is repaid in the full temperature compensation of a kind of non-resistance | |
| CN102122191A (en) | Current reference source circuit and method for generating current reference source | |
| JP5447805B2 (en) | Temperature detection method and temperature sensor | |
| WO2009118267A1 (en) | A bias current generator | |
| JP2010176258A (en) | Voltage generation circuit | |
| JP5458234B2 (en) | Bandgap reference power supply circuit | |
| KR20190049551A (en) | Bandgap reference circuitry | |
| JP2012216034A (en) | Constant current source circuit | |
| JP2007287095A (en) | Reference voltage generating circuit | |
| CN112596576A (en) | Band gap reference circuit | |
| CN107783584B (en) | Proportional to absolute temperature reference circuit and voltage reference circuit | |
| JPH09243467A (en) | Temperature detection circuit and test method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |